JPH11233630A - 半導体装置の製造方法およびこれを用いた半導体装置 - Google Patents
半導体装置の製造方法およびこれを用いた半導体装置Info
- Publication number
- JPH11233630A JPH11233630A JP10036220A JP3622098A JPH11233630A JP H11233630 A JPH11233630 A JP H11233630A JP 10036220 A JP10036220 A JP 10036220A JP 3622098 A JP3622098 A JP 3622098A JP H11233630 A JPH11233630 A JP H11233630A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal wiring
- organic insulating
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
に接続孔を開口する際の、金属配線の酸化を防止する。 【解決手段】 第1層金属配線5上に無機系絶縁膜6を
薄く形成しておき、この上に下層有機系絶縁膜7および
上層有機系絶縁膜8を形成する。この後、これら有機系
絶縁膜をパターニングし、この後無機系絶縁膜をパター
ニングすることにより、接続孔9の開口を完了する。 【効果】 接続孔開口の最終工程において、有機系絶縁
膜のパターニングに必要な酸素系活性種と、金属配線と
の接触が防止される。したがって、低抵抗の配線および
低誘電率の層間絶縁膜を要する高速ロジック系等の半導
体装置を、信頼性高く製造することができる。
Description
法およびこれを用いた半導体装置に関し、さらに詳しく
は、易酸化性の金属配線上に形成された有機系絶縁膜
に、接続孔を開口する工程を有する高集積度半導体装置
の製造方法およびこれを用いた半導体装置に関する。
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、配線および配線ピッチの微細化が必要となってい
る。また同時に、特に高速ロジック系の半導体装置をは
じめとする半導体装置の低消費電力化、動作速度の高速
化等の要求に応えるためには、低誘電率の層間絶縁膜材
料および低抵抗の配線材料の採用、ならびにこれらの製
造プロセス技術の高度化が要素技術の1つとして重要性
を増している。
されてきた絶縁体膜材料は、SiO2 (比誘電率4)、
SiON(比誘電率4〜6)やSi3 N4 (比誘電率
6)等の無機系材料が主体であった。高集積度半導体装
置の配線間容量の低減方法として、例えば特開昭63−
7650号公報に開示されているように、これら一般的
な無機系材料よりも低誘電率の材料による層間絶縁膜の
採用が有効である。この低誘電率材料としては、フッ素
原子を含む酸化シリコン系絶縁膜(以下SiOFと記
す)等の無機系絶縁膜材料と、炭素原子を含む有機系絶
縁膜材料が代表的である。
−Si結合をF原子により終端することで、その密度が
低下すること、およびSi−F結合やO−F結合の分極
率が小さいこと等により、SiO2 より低誘電率が達成
される。このSiOFはその成膜やエッチングのプロセ
スが従来のSiO2 に類似したものであるので、現用の
製造装置でも容易に採用できる。また無機系材料である
ので耐熱性にも優れる。しかしながら、SiOFの比誘
電率は3.7〜3.2程度にとどまる。
よる低誘電率絶縁体膜としては、有機SOG(Spin On
Glass)、ポリイミド、ポリパラキシリレン(商標名パリ
レン)、ベンゾシクロブテン、ポリナフタレン等、比誘
電率が2.5〜3.5程度の有機高分子材料が知られて
いる。これらの材料は炭素原子を含有することでその密
度が低減され、また分子(モノマ)自体の分極率を小さ
くすることで低誘電率を達成している。またシロキサン
結合、イミド結合あるいはベンゼン環やナフタレン環を
導入することにより、ある程度の耐熱性を得ている。こ
れら炭化水素系の有機系材料に、さらにフッ素原子を導
入することにより、比誘電率が1.5〜2.5程度と一
層の低誘電率化と耐熱性の向上が得られる。かかるフッ
素系樹脂の有機系材料としては、パーフルオロ基含有ポ
リイミドやフッ化ポリアリールエーテル、テフロン(商
標名)あるいはフレア(商標名)等が知られている。こ
れら有機低誘電率材料は、例えば「日経マイクロデバイ
ス」誌1995年7月号105〜112頁に紹介されて
いる。
して低抵抗のCu系金属が注目されている。Cuの比抵
抗は1.72μΩ−cmであり、Alの比抵抗2.7μ
Ω−cmの2/3程度の値である。またエレクトロマイ
グレーションやストレスマイグレーション等の各種マイ
グレーション耐性にも優れる。
ロセス技術上の問題点として、配線幅の微細化により、
配線の断面形状の高アスペクト比化のみならず、配線間
隔の微小化により、配線間スペースも高アスペクト比化
が指摘される。この結果、Cu金属のような難エッチン
グ性かつ高アスペクト比の微細幅配線をパターニングす
るためのドライエッチング技術、および高アスペクト比
の配線間スペースをボイドの発生なく低誘電率の層間絶
縁膜で埋め込むプロセス技術に負担がかかり、工程の複
雑化とスループットの低下を招いている。
ュアルダマシンプロセス (Dual Damascene Process) が
提案されている。この方法は、層間絶縁膜に形成された
接続孔と配線溝とを、Cu系金属やAl系金属のリフロ
ースパッタリングあるいはセルフフロースパッタリング
で同時に埋め込み、層間絶縁膜上にも堆積した不要な配
線材料をCMP (Chemical Mechanical Polishing)によ
り除去するとともに、平坦化表面を得る技術である。こ
の技術は、例えば「日経マイクロデバイス」誌1997
年12月号212〜217頁に紹介されている。
参照して説明する。まず図6(a)に示すように、第1
層金属配線5上に層間絶縁膜13を形成し、ここに接続
孔9を開口する。同時に層間絶縁膜13には、上層配線
形成用の配線溝10を形成しておく。次に図6(b)に
示すように、全面に第2層金属配線層11aを形成す
る。第2層金属配線層11aは、接続孔9および配線溝
10を埋め込むに必要な厚さ以上の厚さに形成する。し
たがって、層間絶縁膜13上にも余分な第2層金属配線
層11aは厚く堆積する。この後、CMPにより層間絶
縁膜13上の不要な第2層金属配線層11aを除去して
平坦化する。これにより、コンタクトプラグと一体化し
た第2層金属配線11が得られる。
ッチング性のCu金属のエッチング技術は不要である。
また層間絶縁膜は平坦面に形成すればよいので、高アス
ペクト比の配線間スペースへの埋め込み技術は不要とな
り、低誘電率特性に専ら専念すればよい。したがって、
工程数の大幅な低減が可能であり、配線のアスペクト比
が大きくなる程、また配線の層数が増える程、トータル
コストの低減に寄与する。
プロセスをはじめ、Cu等の易酸化性の配線上に形成さ
れた有機系絶縁膜に、この配線に臨む接続孔を開口し、
ここにコンタクトプラグないし上層配線を形成した際
に、コンタクト抵抗が異常に上昇する場合が見られる。
の多くは、炭素原子を含む有機系絶縁膜が用いられる。
したがって、この有機系絶縁膜に接続孔を開口する工程
においては、酸素を含むガスによるドライエッチングが
採用される。この反応機構は、酸素活性種による有機系
絶縁膜の酸化反応である。したがって、この接続孔開口
の最終段階においては、接続孔底部に露出した下層金属
配線の表面は酸素活性種の照射を受ける。銅は易酸化性
の金属であり、またAl系金属とは異なり、表面に形成
された酸化膜が耐酸化性膜として機能して、引き続く酸
化反応の進行を阻止する働きは弱く、配線内部に迄酸化
が進行する虞れがある。すなわち、後工程で表面の酸化
膜を除去しても、配線内部に侵入した酸素原子による高
抵抗層が残存するために、コンタクト抵抗が上昇すると
考えられる。
ものであり、Cu等の易酸化性の金属配線上に形成され
た有機系絶縁膜に、この金属配線に臨む接続孔を開口す
る際に、下層金属配線の酸化を防止し、この後の工程に
おいて低抵抗のコンタクトプラグ、ないしはデュアルダ
マシンプロセスによる上層配線を形成しうる、信頼性の
高い高集積度半導体装置の製造方法、およびこの方法に
より製造された半導体装置を提供することを課題とす
る。
ため、本発明の半導体装置の製造方法は、金属配線上に
形成された有機系絶縁膜に、この金属配線に臨む接続孔
を開口する工程を有する半導体装置の製造方法であっ
て、金属配線上に接して無機系絶縁膜を形成する工程、
この無機系絶縁膜上に有機系絶縁膜を形成する工程、こ
の有機系絶縁膜をパターニングして、接続孔の深さ方向
の一部を開口する工程、無機系絶縁膜をパターニングし
て、さきの接続孔の深さ方向の残部を開口する工程、以
上の工程を有することを特徴とする。本発明における接
続孔は、単なるビアホール (Viahole)の他に、溝配線が
一体となったデュアルダマシンプロセス等によるビアホ
ールも含まれる。
より製造された半導体装置であることを特徴とする。
窒化シリコン、窒化シリコン、あるいはこれらにフッ素
を含有したもの、PSG、BSG、BPSG等の不純物
を含む酸化シリコン、SOG等が例示される。シリカゲ
ル(Xerogel)のような微細気泡を有する酸化シ
リコンでもよい。また通常の化学等量組成よりSi原子
を多く含む酸化シリコン等でもよい。ダイアモンドライ
クカーボンやフッ化ダイアモンドライクカーボン等、高
熱伝導率の無機系絶縁膜の採用も有効である。またこれ
らの絶縁膜を単層で用いても複層で用いてもよい。この
無機系絶縁膜の厚さは、前記有機系絶縁膜の厚さより小
さいことを特徴とする。
は、スピンコート法、あるいは還元性雰囲気下でのプラ
ズマCVD法によることが望ましい。還元性雰囲気は、
例えば弱酸化性のN2 OガスやNOガス等NOx 系ガス
と、還元性の強いSiH4 ガスやSi2 H6 ガス等との
混合ガスをプラズマ励起することにより得られる。弱酸
化性の酸化剤としては、他にCO、CO2 等のCOx 系
ガス、あるいはN2 とO2 との混合ガス等が例示され
る。
は、フッ素系ガスを含むエッチングガスによるドライエ
ッチングによることが望ましい。
は、先に示した無機系絶縁膜より低誘電率のものであれ
ば特に限定はない。有機SOG(比誘電率3〜3.
5)、ポリイミド(比誘電率3〜3.5)、ポリパラキ
シリレン、ベンゾシクロブテン(比誘電率約2.6)、
ポリナフタレン等の炭化水素系樹脂、あるいはパーフル
オロ基を導入したポリイミド(比誘電率約2.7)、フ
ッ素添加ポリパラキシリレン(比誘電率約2.4)、フ
ッ化ポリアリールエーテル(比誘電率2.6)、テフロ
ン(商標名、比誘電率1.9〜2.1)、サイトップ
(商品名、比誘電率2.1)およびサイトップに有機S
OGがランダム共重合したもの、あるいはフレア(商標
名)等はいずれも採用できる。またこれらの絶縁膜を単
層で用いても複層で用いてもよい。またその製造方法も
CVD、PVDあるいは塗布形成法等の別を問わない。
等の易酸化性金属配線に対し、好ましく適用することが
できる。銅系金属配線としては、純銅、およびこの合
金、ならびにこれらの材料と他の配線材料との積層配線
を含む。
系金属配線等の上に接して有機系絶縁膜を形成し、この
金属配線に臨む接続孔を開口する場合には、ドライエッ
チングの最終段階で、接続孔底部に露出した金属配線表
面は酸素活性種に曝され、酸化される。オーバーエッチ
ング時間が長くなれば、それだけ金属配線の酸化は進行
する。したがって、本発明においては、接続孔開口のド
ライエッチングの最終工程においては、酸素活性種を排
除した。このためには、酸素活性種を用いないドライエ
ッチングが可能な、酸化シリコンをはじめとする無機系
絶縁膜を金属配線に接して形成した。無機系絶縁膜の厚
さを有機系絶縁膜より薄く形成すれば、積層された層間
絶縁膜全体としての比誘電率の上昇は回避される。
膜を形成する工程で、金属配線を酸化させない配慮が必
要である。例えば低温成膜が可能なプラズマCVDにお
いても、過剰な酸素ラジカルの発生は避けなければなら
ない。したがって、本発明においては、無機系絶縁膜を
形成する際の酸化剤ガスとして弱酸化性の亜酸化窒素等
を採用し、また還元性の強いシランガスを用いたプラズ
マCVD法を採用することにより、プラズマCVDにお
ける雰囲気を弱還元性に維持して金属配線の酸化を防止
する。また、スピンコートをはじめとする塗布形成法
も、室温程度の低温成膜が可能であり、金属配線の酸化
を防止することができる。
極力排除することにより、低抵抗のコンタクトプラグ、
ないしはデュアルダマシンプロセスによる上層配線との
接続構造を形成しうる半導体装置の製造方法、およびこ
れを用いた高動作速度、低消費電力の高集積度半導体装
置を提供することができる。
方法の実施の形態例につき、図面を参照しながら説明す
る。まず本発明の半導体装置の製造方法を含んで製造さ
れた半導体装置を、図1に示す要部概略断面図を参照し
て説明する。
arトランジスタ等が作りこまれたSi等の半導体基板
1上に、下層層間絶縁膜2および下層コンタクトプラグ
3が形成されている。さらにこれらの表面上に第1層層
間絶縁膜4および第1層金属配線5が形成されている。
この第1層金属配線5は、易酸化性のCu系金属により
構成されている。
縁膜4上に、低誘電率の有機系絶縁膜が形成されている
が、図示の例では、下層有機系絶縁膜7および上層有機
系絶縁膜8の2層から構成されている。さらに、第1層
金属配線5および第1層層間絶縁膜4上に接して、無機
系絶縁膜6が形成されている。
縁膜7および上層有機系絶縁膜8には、デュアルダマシ
ンプロセスが適用され、接続孔9が開口されているとと
もに、配線溝10も形成されている。またこれら接続孔
9および配線溝10内には、第2層金属配線11が埋め
込まれ、これら上層有機系絶縁膜8および第2層金属配
線11の表面は平坦化されている。
の製造方法につき、図2〜図6を参照して詳細な説明を
加える。
に、MOSトランジスタ等の素子が作りこまれたシリコ
ン等の半導体基板1上に、下層層間絶縁膜2を形成し、
この下層層間絶縁膜2に接続孔を開口して下層コンタク
トプラグ3を埋め込む。つぎに下層層間絶縁膜2および
下層コンタクトプラグ3上に第1層層間絶縁膜4および
第1層金属配線5を形成する。第1層金属配線5はCu
系金属、例えば純Cuからなり、スパッタリング法、C
VD法あるいは電解めっき法等により形成する。第1層
層間絶縁膜4および第1層金属配線5の表面は平坦化さ
れている。ここまでの工程は常法により形成することが
できる。
金属配線5上に無機系絶縁膜6を形成する。無機系絶縁
膜6厚さは、後工程における酸素活性種、すなわち酸素
ラジカルや酸素イオンの照射から第1層金属配線5を保
護する機能を果たせばよいので、例えば50nmでよ
い。
いる場合には、シラノールあるいはシラノールを含むポ
リマを主成分とする市販の無機SOGをスピンコート
し、150〜200℃で1分程度ベーキングした後、さ
らに350〜400℃で30〜60分のキュアリングを
施して形成する。酸化シリコンは、還元性雰囲気を採用
したプラズマCVD法で形成してもよい。この場合に
は、酸化剤としてN2 Oを用い、シリコンソースとして
モノシラン、ジシランあるいはトリシランを採用する。
プラズマCVD条件は、平行平板型プラズマCVD装置
を用いる場合には基板温度300〜400℃、プラズマ
パワー350W、圧力1kPa程度の条件でよい。この
場合も、無機系絶縁膜6として50nm程度形成する。
ンを用いる場合には、アミノ基を有する市販の無機SO
Gをスピンコートし、やはり150〜200℃で1分程
度ベーキングした後、さらに350〜400℃で30〜
60分のキュアリングを施して形成する。酸化窒化シリ
コンは、モノシラン、ジシランあるいはトリシラン等の
シリコンソースガスと、窒化剤ガスとしてアンモニアあ
るいはヒドラジンと、さらに酸化剤ガスとしてN2 Oを
用い、さらにキャリアガスとしてAr、HeあるいはN
2を用いたプラズマCVD法によって形成してもよい。
この場合も基板温度300〜400℃、プラズマパワー
350W、圧力1kPa程度のプラズマCVD条件を用
いる。
る場合にも、同様にアミノ基を有する市販の無機SOG
をスピンコートして形成される。プラズマCVD法を採
用する場合には、モノシラン、ジシランあるいはトリシ
ラン等のシリコンソースガスと、窒化剤ガスとしてアン
モニアあるいはヒドラジンを用いる。キャリアガスとし
てはAr、HeあるいはN2 を用い、この場合も基板温
度300〜400℃、プラズマパワー350W、圧力1
kPa程度のプラズマCVD条件を用いる。無機系絶縁
膜6の厚さは、いずれも10〜100nm程度の範囲で
よい。10nm未満では耐酸化性が充分でなく、100
nmを超えると層間絶縁膜全体としての低誘電率化が図
れない。
800nmの厚さに形成する。下層有機系絶縁膜7の材
料として、〔化1〕に示されるフッ素樹脂(商品名:ア
モルファステフロン:テフロンAF)を採用し、これを
スピンコーティング法で成膜した。なおフッ素樹脂とし
ては〔化1〕に示される以外の構造式のものを用いても
よい。
系絶縁膜1表面にプラズマを照射してその表面エネルギ
を高める。プラズマ処理装置は、通常の平行平板型プラ
ズマ処理装置を用いた。 プラズマ処理条件 N2 O 50 sccm 圧力 10 Pa RFパワー 300 W 時間 2 分
2 )n CH2 SiCl3 、あるいはCF3 (CF2 )n
CH2 Si(OCH3 )3 、もしくはCF3 (CF2 )
n CH2 Si(OH)3 等を溶剤に希釈した溶液をスピ
ンコートした(ただしnは2以上の自然数)。塗布厚は
単分子層に相当する膜厚程度でよい。これらプラズマ処
理およびカプリング剤処理は、下層有機系絶縁膜7の密
着性の問題がなければ省略してもよい。
ロロカーボン系の溶媒に溶解し、カプリング剤処理した
無機系絶縁膜6上にスピンコーティング法により塗布
し、乾燥、キュアリングの工程を経て下層有機系絶縁膜
7を800nmの厚さに成膜した。 スピンコーティング条件 粘度 30 cp 回転数 3000 rpm 乾燥条件 温度 100 ℃ 雰囲気 窒素 圧力 大気圧 時間 2 分 キュアリング条件 温度 250 ℃ 雰囲気 窒素 圧力 大気圧 時間 5 分 乾燥およびキュアリングの雰囲気はAr等の不活性ガス
を用いてもよい。
の厚さに形成する。上層有機系絶縁膜8の材料として
は、先に形成した下層有機系絶縁膜7とは異なる構造式
を持つ材料がこのましい。これは、後工程で配線溝をパ
ターニングする際に、上層有機系絶縁膜8の材料と下層
有機系絶縁膜7材料とが異なっていれば、エッチングス
トッパとしての機能を下層有機系絶縁膜7に期待できる
からである。本実施例では、〔化2〕に示されるフッ化
ポリアリールエーテル(商品名:Flare)を用いた。フレ
アの成膜方法もテフロンAFと同様でよい。ただし〔化
2〕と同じあるいは類似した構造を有する有機系絶縁膜
材料であれば、フレア以外の樹脂を採用してよい。無機
系絶縁膜6、下層有機系絶縁膜7および上層有機系絶縁
膜8を形成した試料の状態を図2(b)に示す。
の開口パターンを有する酸化シリコン等の無機マスク1
2を形成する。無機マスク材料としては、無機SOGあ
るいはプラズマCVDによる酸化シリコン等を用い、そ
の厚さは50nm程度でよい。無機マスク12のパター
ニングは、フォトレジストマスクをエッチングマスクと
して、例えばマグネトロンRIE方式のプラズマエッチ
ングを用いることができる。
として、上層有機系絶縁膜8および下層有機系絶縁膜7
をエッチングし、接続孔の深さ方向の一部9aを開口す
る。この開口工程では、図3(d)に示すように下層有
機系絶縁膜7を完全にエッチオフする前で停止すること
が望ましい。 有機系絶縁膜のエッチング条件 O2 50 sccm He 200 sccm 圧力 1 Pa RFパワー 500 W 被エッチング基板温度 −10 ℃
で形成する配線溝に相当する部分の無機マスク12をさ
らにパターニングする。この工程は、接続孔の開口パタ
ーンを有する無機マスク12を一旦剥離して、新たに無
機マスク層を形成し、ここに配線溝および接続孔の開口
パターンをエッチングしてもよい。
エッチングマスクとして、図4(f)に示すように上層
有機系絶縁膜8をエッチングして配線溝10を形成す
る。エッチング条件は、先に示した有機系絶縁膜のエッ
チング条件に準じてよい。このエッチング工程により、
接続孔の深さ方向の一部9a底部に残存している薄い下
層有機系絶縁膜7もエッチング除去され、接続孔の深さ
方向の一部9a底部に無機系絶縁膜6の表面が露出す
る。
の深さ方向の一部9a底部に露出する無機系絶縁膜6を
エッチングする。無機系絶縁膜6が酸化シリコンの場合
には、平行平板型プラズマエッチング装置により、下記
エッチング条件を採用することができる。 無機系絶縁膜のエッチング条件 C2 F6 14 sccm CO 180 sccm Ar 240 sccm 圧力 1 Pa RFパワー 1500 W このエッチング工程により、図5(g)に示すように接
続孔の深さ方向の残部が開口されて接続孔9が完成する
とともに、無機マスク12も除去される。
属配線層11aを形成し、接続孔9および配線溝10内
を埋め込む。第2層金属配線層11aの材料はCu系金
属、本実施例では純Cuを採用し、ステップカバレッジ
に優れる遠距離スパッタリング法により1500nmの
厚さに形成した。第2層金属配線層11aは、CVD法
や電解めっき法等により形成することもできる。電解め
っき法を採用する際には、予めCu等の通電膜を薄く形
成しておき、これを電極として電解めっきする。またC
VD法による際には、原料ガスとして例えば銅の有機金
属化合物、一例としてCu(hfac)(tmvs)を用いたプラズ
マCVD法が好適である。Cu(hfac)(tmvs)は、〔化
3〕に示すようにCu原子にhfac(Hexafluoroacetylace
tonate) とtmvs(Trimetylvinylsilane) が結合した化合
物である。
れた不要の第2層金属配線層11aを周知のCMP法に
より除去して、接続孔9および配線溝10内に第2層金
属配線11を平坦に埋め込む。上層有機系絶縁膜8上の
不要の第2層金属配線層11aは、周知のエッチバック
法等により除去してもよい。CMP完了後の状態が、先
に説明した図1に示す概略断面図に示される。
金属配線上に接して無機系絶縁膜を形成し、この後有機
系絶縁膜としてフッ素を含む有機系絶縁膜、一例として
アモルファステフロンおよびフッ化ポリアリールエーテ
ルを積層して形成した。これにより、金属配線に臨む接
続孔を開口する際の金属配線の酸化を防止することがで
きるとともに、配線溝をパターニングする際のエッチン
グストッパ効果が期待できる。したがって、低誘電率化
の効果が非常に高く、また低抵抗のコンタクトプラグを
有するデュアルダマシンプロセスを実現することができ
る。
下層有機系絶縁膜7および上層有機系絶縁膜8の材料と
して、いずれも〔化4〕に示される、環状フッ素樹脂の
サイトップ(商品名)を採用した以外は、先の実施例1
に準拠するものである。サイトップの成膜方法もスピン
コーティング法により、一例として1.3μmの厚さに
1回で形成した。
式を示すもの以外にも、類似の繰り返し構造を有する含
フッ素樹脂を採用してもよい。また、〔化5〕に示され
る環状フッ素樹脂とシロキサン樹脂の共重合樹脂を用い
てもよい。
続孔9開口および配線溝10形成のエッチング条件も前
実施例1に準じてよい。ただし配線溝のパターニング時
には、エッチングストッパ効果は期待できないので、有
機系絶縁膜のエッチングレートに基づくエッチング時間
制御によって、配線溝のエッチング終点を決定する。
すい金属配線上に接して薄く無機系絶縁膜を形成し、こ
の後有機系絶縁膜としてフッ素を含む有機系絶縁膜の一
例として環状フッ素樹脂を厚く形成した。これにより、
金属配線に臨む接続孔を開口する際の金属配線の酸化を
防止することができる。したがって、低誘電率化の効果
が非常に高く、また低抵抗のコンタクトプラグを有する
デュアルダマシンプロセスを実現することができる。
下層有機系絶縁膜7の材料として〔化6〕に示されるポ
リアリールエーテルを800nmの厚さに形成し、上層
有機系絶縁膜8としては先に〔化2〕で示したフッ化ポ
リアリールエーテルを500nmの厚さに形成した他
は、先の実施例1に準拠するものである。ポリアリール
エーテルおよびフッ化ポリアリールエーテルの成膜方法
もスピンコーティング法によった。
膜8への接続孔9開口および配線溝10形成のエッチン
グ条件も前実施例1に準じてよい。ただし配線溝のパタ
ーニング時には、同系統の基本骨格を持ちながら、フッ
素原子を有する有機系絶縁膜と、フッ素原子を有さない
有機系絶縁膜との間のエッチングレートの差を利用する
ことにより、より確実なエッチングストッパ効果を得る
ことができる。
金属配線上に接して薄く無機系絶縁膜を形成し、この後
有機系絶縁膜としてフッ素を含まない有機系絶縁膜とフ
ッ素を含む有機系絶縁膜を積層して形成した。これによ
り、金属配線に臨む接続孔を開口する際の金属配線の酸
化を防止することができるとともに、配線溝の形成工程
においては、より確実なエッチングストッパ効果が得ら
れる。したがって、低誘電率化の効果が高く、また低抵
抗のコンタクトプラグを有するデュアルダマシンプロセ
スを信頼性高く実現することができる。
説明したが、本発明はこれら実施例に何ら限定されるも
のではない。
コンを例示したが、不純物を含む酸化シリコン、フッ素
を含む酸化シリコン、化学等量以外の酸化シリコン、酸
化窒化シリコン、窒化シリコン、あるいはダイアモンド
ライクカーボン等を用いることができる。
モルファステフロン、フッ化ポリパラキシリレン、サイ
トップの他に、〔化7〕で示されるフッ化ポリイミド
や、各種フッ素含有樹脂、あるいはフッ素を含まない樹
脂を用いることができる。
合金や銀等、易酸化性の金属やその積層材料の他に、A
l系金属や高融点金属シリサイド等、従来用いられてい
る配線材料は、いずれも使用することができる。
外に、金属配線に臨む接続孔のみの開口工程に用いても
よいことは言うまでもない。
の半導体装置の製造方法およびこれを用いた半導体装置
によれば、易酸化性の金属配線に臨む接続孔の開口工程
を、この金属配線を酸化させることなく達成することが
できる。したがって、本発明の半導体装置の製造方法の
採用により、低抵抗の金属配線と、低誘電率の層間絶縁
膜を併せもつ高集積度の半導体装置を信頼性高く製造す
ることが可能となる。
ある。
図である。
図であり、図2に続く工程を示す。
図であり、図3に続く工程を示す。
図であり、図4に続く工程を示す。
面図である。
クトプラグ、4…第1層層間絶縁膜、5…第1層金属配
線、6…無機系絶縁膜、7…下層有機系絶縁膜、8…上
層有機系絶縁膜、9…接続孔、9a…接続孔の深さ方向
の一部、10…配線溝、11…第2層金属配線、11a
…第2層金属配線層、12…無機マスク、13…層間絶
縁膜
Claims (8)
- 【請求項1】 金属配線上に形成された有機系絶縁膜
に、前記金属配線に臨む接続孔を開口する工程を有する
半導体装置の製造方法であって、 前記金属配線上に接して無機系絶縁膜を形成する工程、 前記無機系絶縁膜上に前記有機系絶縁膜を形成する工
程、 前記有機系絶縁膜をパターニングして、前記接続孔の深
さ方向の一部を開口する工程、 前記無機系絶縁膜をパターニングして、前記接続孔の深
さ方向の残部を開口する工程、 以上の工程を有することを特徴とする半導体装置の製造
方法。 - 【請求項2】 前記無機系絶縁膜の厚さは、前記有機系
絶縁膜の厚さより小さいことを特徴とする請求項1記載
の半導体装置の製造方法。 - 【請求項3】 前記有機系絶縁膜の比誘電率は、前記無
機系絶縁膜の比誘電率より小さいことを特徴とする請求
項1記載の半導体装置の製造方法。 - 【請求項4】 前記無機系絶縁膜を形成する工程は、ス
ピンコート法によることを特徴とする請求項1記載の半
導体装置の製造方法。 - 【請求項5】 前記無機系絶縁膜を形成する工程は、還
元性雰囲気下でのプラズマCVD法によることを特徴と
する請求項1記載の半導体装置の製造方法。 - 【請求項6】 前記無機系絶縁膜のパターニングは、フ
ッ素系ガスを含むエッチングガスによるドライエッチン
グによることを特徴とする請求項1記載の半導体装置の
製造方法。 - 【請求項7】 前記金属配線は、銅系金属配線であるこ
とを特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項8】 請求項1記載の半導体装置の製造方法に
より製造されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10036220A JPH11233630A (ja) | 1998-02-18 | 1998-02-18 | 半導体装置の製造方法およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10036220A JPH11233630A (ja) | 1998-02-18 | 1998-02-18 | 半導体装置の製造方法およびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233630A true JPH11233630A (ja) | 1999-08-27 |
Family
ID=12463697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10036220A Pending JPH11233630A (ja) | 1998-02-18 | 1998-02-18 | 半導体装置の製造方法およびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233630A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066380A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 다층 배선을 갖는 반도체장치의 제조방법 |
| JP2002043417A (ja) * | 2000-07-21 | 2002-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US6730594B2 (en) | 2001-11-07 | 2004-05-04 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
| JP2007128946A (ja) * | 2005-11-01 | 2007-05-24 | Toppan Printing Co Ltd | 有機トランジスタおよびその製造方法 |
| JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2010034517A (ja) * | 2008-07-24 | 2010-02-12 | Tokyo Electron Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011009770A (ja) * | 2010-08-23 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置 |
| JP2015032661A (ja) * | 2013-08-01 | 2015-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法および半導体装置の実装方法 |
-
1998
- 1998-02-18 JP JP10036220A patent/JPH11233630A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066380A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 다층 배선을 갖는 반도체장치의 제조방법 |
| JP2002043417A (ja) * | 2000-07-21 | 2002-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US6730594B2 (en) | 2001-11-07 | 2004-05-04 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
| JP2007128946A (ja) * | 2005-11-01 | 2007-05-24 | Toppan Printing Co Ltd | 有機トランジスタおよびその製造方法 |
| JP2010034517A (ja) * | 2008-07-24 | 2010-02-12 | Tokyo Electron Ltd | 半導体装置および半導体装置の製造方法 |
| US8334204B2 (en) | 2008-07-24 | 2012-12-18 | Tokyo Electron Limited | Semiconductor device and manufacturing method therefor |
| JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2011009770A (ja) * | 2010-08-23 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置 |
| JP2015032661A (ja) * | 2013-08-01 | 2015-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法および半導体装置の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1518075B (zh) | 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法 | |
| US6475929B1 (en) | Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant | |
| US6815333B2 (en) | Tri-layer masking architecture for patterning dual damascene interconnects | |
| US6242339B1 (en) | Interconnect structure and method for forming the same | |
| CN100382302C (zh) | 双重镶嵌互连结构及其制作方法 | |
| US6348407B1 (en) | Method to improve adhesion of organic dielectrics in dual damascene interconnects | |
| US6566283B1 (en) | Silane treatment of low dielectric constant materials in semiconductor device manufacturing | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US20030020169A1 (en) | Copper technology for ULSI metallization | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| US20070007657A1 (en) | Methods for forming conductive vias in a substrate and electronic devices and systems including an at least partially reversed oxidation injury at an interface between a conductive via and a conductive interconnect structure | |
| TW200425402A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| JP2001326222A (ja) | 半導体装置、半導体ウェーハおよびこれらの製造方法 | |
| KR20010076349A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100860133B1 (ko) | 이온 주입에 의한 측벽 밀도의 국부적 증가 | |
| TW200529392A (en) | Method for manufacturing semiconductor device | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| US6248665B1 (en) | Delamination improvement between Cu and dielectrics for damascene process | |
| US6492257B1 (en) | Water vapor plasma for effective low-k dielectric resist stripping | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| JP2007281114A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| CN1243378C (zh) | 金属内连线的制造方法 | |
| TW423106B (en) | Manufacturing method of dual damascene structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |