JPH11233713A - 半導体装置及びその製造方法並びに製造装置 - Google Patents
半導体装置及びその製造方法並びに製造装置Info
- Publication number
- JPH11233713A JPH11233713A JP10036042A JP3604298A JPH11233713A JP H11233713 A JPH11233713 A JP H11233713A JP 10036042 A JP10036042 A JP 10036042A JP 3604298 A JP3604298 A JP 3604298A JP H11233713 A JPH11233713 A JP H11233713A
- Authority
- JP
- Japan
- Prior art keywords
- conductive adhesive
- semiconductor
- semiconductor element
- bump
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/011—Apparatus therefor
- H10W72/0113—Apparatus for manufacturing die-attach connectors
Landscapes
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の電極ピッチに対応した導電性接
着剤の量を供給し、搭載歩留まりを低下させることなく
MCMの実装を行うことができる。 【解決手段】 上面に複数の電極と底面に外部電極とを
有した絶縁性基体からなる半導体キャリア4と、この半
導体キャリア4の上面の複数の電極6と導電性接着剤8
により周辺電極5が接合された複数の半導体素子1…
と、半導体素子1と半導体キャリア4との間に形成され
た隙間と半導体素子1の周辺端部を充填被覆している封
止樹脂9とを備えた半導体装置であって、搭載する半導
体素子1の電極ピッチによって導電性接着剤8の量が異
なっている。これにより、粗いピッチの半導体素子に対
しては半導体キャリア4の反り等吸収させるのに十分な
量の導電性接着剤8を確保することができ、搭載歩留り
を向上させることができ、その結果としてMCM全体の
搭載歩留りを向上させることができる。
着剤の量を供給し、搭載歩留まりを低下させることなく
MCMの実装を行うことができる。 【解決手段】 上面に複数の電極と底面に外部電極とを
有した絶縁性基体からなる半導体キャリア4と、この半
導体キャリア4の上面の複数の電極6と導電性接着剤8
により周辺電極5が接合された複数の半導体素子1…
と、半導体素子1と半導体キャリア4との間に形成され
た隙間と半導体素子1の周辺端部を充填被覆している封
止樹脂9とを備えた半導体装置であって、搭載する半導
体素子1の電極ピッチによって導電性接着剤8の量が異
なっている。これにより、粗いピッチの半導体素子に対
しては半導体キャリア4の反り等吸収させるのに十分な
量の導電性接着剤8を確保することができ、搭載歩留り
を向上させることができ、その結果としてMCM全体の
搭載歩留りを向上させることができる。
Description
【0001】
【発明の属する技術分野】この発明は、半導体素子の集
積回路部を保護し、かつ外部装置と半導体素子の電気的
接続を安定に確保し、さらにもっとも高密度な実装を可
能とした半導体装置マルチチップモジュール(以降MC
Mと称する)の構造及び製造法に関するもので、特に半
導体素子とキャリアとの接続にAuバンプと導電性接着
剤を用いた半導体装置及びその製造方法並びに製造装置
に関するものである。
積回路部を保護し、かつ外部装置と半導体素子の電気的
接続を安定に確保し、さらにもっとも高密度な実装を可
能とした半導体装置マルチチップモジュール(以降MC
Mと称する)の構造及び製造法に関するもので、特に半
導体素子とキャリアとの接続にAuバンプと導電性接着
剤を用いた半導体装置及びその製造方法並びに製造装置
に関するものである。
【0002】
【従来の技術】近年、半導体デバイスを高密度に実装す
る手段の一つとして、複数の半導体素子を一つのキャリ
アに搭載し、一つのデバイスとする(MCM)の検討が
なされている。以下、従来のAuバンプと導電性接着剤
を用いたMCMの製造方法について図面を参照しながら
説明する。図8は従来のAuバンプと導電性接着剤を用
いたMCMの半導体素子電極とキャリア電極の接続を示
す断面図、図9はその平面図である。
る手段の一つとして、複数の半導体素子を一つのキャリ
アに搭載し、一つのデバイスとする(MCM)の検討が
なされている。以下、従来のAuバンプと導電性接着剤
を用いたMCMの製造方法について図面を参照しながら
説明する。図8は従来のAuバンプと導電性接着剤を用
いたMCMの半導体素子電極とキャリア電極の接続を示
す断面図、図9はその平面図である。
【0003】図示するように、複数の異なる半導体素子
27,28,29を同じキャリア30に搭載している
が、搭載する半導体素子27,28,29の電極ピッチ
に因らず同じ量の導電性接着剤31でAuバンプ32と
キャリア電極33が接続されている。また、半導体素子
27,28,29とキャリア30の隙間及び半導体素子
27,28,29の周囲には封止樹脂34が存在してい
る。この場合、隣接間ショートを防ぐため、搭載される
すべての半導体素子27,28,29の導電性接着剤3
1の量が、搭載される半導体素子27,28,29の中
で一番電極ピッチの狭い半導体素子によって決まること
になる。また、導電性接着剤を用いるフリップチップ工
法では、一般的に導電性接着剤の量が少なくなるほどキ
ャリアの反りやうねりを吸収しずらくなるので、搭載歩
留まりが低くなる傾向にある。
27,28,29を同じキャリア30に搭載している
が、搭載する半導体素子27,28,29の電極ピッチ
に因らず同じ量の導電性接着剤31でAuバンプ32と
キャリア電極33が接続されている。また、半導体素子
27,28,29とキャリア30の隙間及び半導体素子
27,28,29の周囲には封止樹脂34が存在してい
る。この場合、隣接間ショートを防ぐため、搭載される
すべての半導体素子27,28,29の導電性接着剤3
1の量が、搭載される半導体素子27,28,29の中
で一番電極ピッチの狭い半導体素子によって決まること
になる。また、導電性接着剤を用いるフリップチップ工
法では、一般的に導電性接着剤の量が少なくなるほどキ
ャリアの反りやうねりを吸収しずらくなるので、搭載歩
留まりが低くなる傾向にある。
【0004】次に従来のAuバンプと導電性接着剤を用
いたMCMの製造方法について図面を参照しながら説明
する。図10および図11は従来のMCMの製造方法を
工程別に示した断面図である。まず図10に示すよう
に、半導体素子27の電極上35にAuバンプ32を形
成する(図10(a))。次に平坦かつ平滑な面を有す
る転写皿36上に、一定厚さの平滑な面を有する導電性
接着剤の膜37を形成する(図10(b))。半導体素
子27のAuバンプ32をフェイスダウンで導電性接着
剤の膜37に浸漬させ、導電性接着剤38をAuバンプ
32に転写させる(図10(c),(d))。次に、A
uバンプ32に導電性接着剤38を転写させた半導体素
子27を、搭載させるキャリア30に位置合わせして搭
載する(図10(e))。さらに、図11に示すように
残りの複数の半導体素子28,29について図10
(a)〜(e)を繰り返し、一つのキャリア30に対し
て複数の半導体素子27,28,29を搭載し、オーブ
ン等で導電性接着剤38を硬化させる(図11
(f))。この時搭載される複数の半導体素子27,2
8,29すべては、一台の転写部を有する1台の搭載機
を用いて実装されるため、転写される導電性接着剤38
の量は全ての半導体素子27,28,29について同じ
になる。次に、半導体素子27,28,29とキャリア
30との隙間及び半導体素子27,28,29の周辺部
に絶縁性樹脂34を流し込み、熱硬化させる(図11
(g))。
いたMCMの製造方法について図面を参照しながら説明
する。図10および図11は従来のMCMの製造方法を
工程別に示した断面図である。まず図10に示すよう
に、半導体素子27の電極上35にAuバンプ32を形
成する(図10(a))。次に平坦かつ平滑な面を有す
る転写皿36上に、一定厚さの平滑な面を有する導電性
接着剤の膜37を形成する(図10(b))。半導体素
子27のAuバンプ32をフェイスダウンで導電性接着
剤の膜37に浸漬させ、導電性接着剤38をAuバンプ
32に転写させる(図10(c),(d))。次に、A
uバンプ32に導電性接着剤38を転写させた半導体素
子27を、搭載させるキャリア30に位置合わせして搭
載する(図10(e))。さらに、図11に示すように
残りの複数の半導体素子28,29について図10
(a)〜(e)を繰り返し、一つのキャリア30に対し
て複数の半導体素子27,28,29を搭載し、オーブ
ン等で導電性接着剤38を硬化させる(図11
(f))。この時搭載される複数の半導体素子27,2
8,29すべては、一台の転写部を有する1台の搭載機
を用いて実装されるため、転写される導電性接着剤38
の量は全ての半導体素子27,28,29について同じ
になる。次に、半導体素子27,28,29とキャリア
30との隙間及び半導体素子27,28,29の周辺部
に絶縁性樹脂34を流し込み、熱硬化させる(図11
(g))。
【0005】また次に従来の転写を行うための導電性接
着剤膜の形成について説明する。図12は従来の転写ユ
ニットを説明するための簡単な模式図である。(a)は
平面図で、(b)は(a)をG−Hで切ったときの断面
図である。平坦かつ平滑な面を有する転写皿39と膜厚
を調整するためのブレード40、一旦膜面の平滑性を破
壊する掻き取りブレード41、及び周囲に追いやられた
導電性接着剤を集めるかき寄せブレード42を有する回
転ユニット43からなり、ブレード40の高さを制御す
ることにより、必要な厚さの導電性接着剤の膜44を形
成する。この場合、回転毎にブレード40の高さを変え
ない限り、異なる厚さの導電性接着剤の膜44を形成す
ることはできない。
着剤膜の形成について説明する。図12は従来の転写ユ
ニットを説明するための簡単な模式図である。(a)は
平面図で、(b)は(a)をG−Hで切ったときの断面
図である。平坦かつ平滑な面を有する転写皿39と膜厚
を調整するためのブレード40、一旦膜面の平滑性を破
壊する掻き取りブレード41、及び周囲に追いやられた
導電性接着剤を集めるかき寄せブレード42を有する回
転ユニット43からなり、ブレード40の高さを制御す
ることにより、必要な厚さの導電性接着剤の膜44を形
成する。この場合、回転毎にブレード40の高さを変え
ない限り、異なる厚さの導電性接着剤の膜44を形成す
ることはできない。
【0006】
【発明が解決しようとする課題】しかしながら、従来
は、搭載する全ての半導体素子に対する導電性接着剤の
転写に関して、同じ転写ユニットを用いるものであり、
さらに転写ユニットについては高さを固定した1枚のブ
レードのみで転写膜(導電性接着剤の膜)を形成してい
るものであるので、搭載するすべての半導体素子に対し
て同じ膜厚で導電性接着剤の転写を行うことになる。こ
の場合、転写される導電性接着剤の量は搭載する全ての
半導体素子について同じになり、その量は最も狭い電極
ピッチを有する半導体素子に合わせざるおえない。そし
て狭ピッチな半導体素子を含む場合には転写させる導電
性接着剤を制限する必要があるので、その他のピッチの
大きい半導体素子についてもその少ない転写量で生産す
ることになり、前述のように導電性接着剤の量が少なく
なるほどキャリアの反りやうねりを吸収しずらくなるの
で、搭載歩留まりが低下してしまうという課題を有して
いた。
は、搭載する全ての半導体素子に対する導電性接着剤の
転写に関して、同じ転写ユニットを用いるものであり、
さらに転写ユニットについては高さを固定した1枚のブ
レードのみで転写膜(導電性接着剤の膜)を形成してい
るものであるので、搭載するすべての半導体素子に対し
て同じ膜厚で導電性接着剤の転写を行うことになる。こ
の場合、転写される導電性接着剤の量は搭載する全ての
半導体素子について同じになり、その量は最も狭い電極
ピッチを有する半導体素子に合わせざるおえない。そし
て狭ピッチな半導体素子を含む場合には転写させる導電
性接着剤を制限する必要があるので、その他のピッチの
大きい半導体素子についてもその少ない転写量で生産す
ることになり、前述のように導電性接着剤の量が少なく
なるほどキャリアの反りやうねりを吸収しずらくなるの
で、搭載歩留まりが低下してしまうという課題を有して
いた。
【0007】したがって、この発明の目的は、前記従来
の課題を解決するものであって、半導体素子の電極ピッ
チに対応した導電性接着剤の量を供給し、搭載歩留まり
を低下させることなくMCMの実装を行うことができる
半導体装置及びその製造方法並びに製造装置を提供する
ことである。
の課題を解決するものであって、半導体素子の電極ピッ
チに対応した導電性接着剤の量を供給し、搭載歩留まり
を低下させることなくMCMの実装を行うことができる
半導体装置及びその製造方法並びに製造装置を提供する
ことである。
【0008】
【課題を解決するための手段】従来の課題を解決するた
めこの発明の請求項1記載の半導体装置は、上面に複数
の電極と底面に外部電極とを有した絶縁性基体からなる
半導体キャリアと、この半導体キャリアの上面の複数の
電極と導電性接着剤により周辺電極が接続された複数の
半導体素子と、半導体素子と半導体キャリアとの間に形
成された隙間と半導体素子の周辺端部を充填被覆してい
る封止樹脂とを備えた半導体装置であって、搭載する半
導体素子の電極ピッチによって導電性接着剤の量が異な
っていることを特徴とする。
めこの発明の請求項1記載の半導体装置は、上面に複数
の電極と底面に外部電極とを有した絶縁性基体からなる
半導体キャリアと、この半導体キャリアの上面の複数の
電極と導電性接着剤により周辺電極が接続された複数の
半導体素子と、半導体素子と半導体キャリアとの間に形
成された隙間と半導体素子の周辺端部を充填被覆してい
る封止樹脂とを備えた半導体装置であって、搭載する半
導体素子の電極ピッチによって導電性接着剤の量が異な
っていることを特徴とする。
【0009】このように、搭載する半導体素子の電極ピ
ッチによって導電性接着剤の量が異なっているので、粗
いピッチの半導体素子に対しては半導体キャリアの反り
等吸収させるのに十分な量の導電性接着剤を確保するこ
とができ、搭載歩留りを向上させることができ、その結
果としてMCM全体の搭載歩留りを向上させることがで
きる。
ッチによって導電性接着剤の量が異なっているので、粗
いピッチの半導体素子に対しては半導体キャリアの反り
等吸収させるのに十分な量の導電性接着剤を確保するこ
とができ、搭載歩留りを向上させることができ、その結
果としてMCM全体の搭載歩留りを向上させることがで
きる。
【0010】請求項2記載の半導体装置は、請求項1に
おいて、導電性接着剤の量が搭載する半導体素子の素子
電極の最小ピッチに対応して供給されている。このよう
に、導電性接着剤の量が搭載する半導体素子の素子電極
の最小ピッチに対応して供給されているので、半導体素
子の実装において最適な量の導電性接着剤を確保するこ
とができる。
おいて、導電性接着剤の量が搭載する半導体素子の素子
電極の最小ピッチに対応して供給されている。このよう
に、導電性接着剤の量が搭載する半導体素子の素子電極
の最小ピッチに対応して供給されているので、半導体素
子の実装において最適な量の導電性接着剤を確保するこ
とができる。
【0011】請求項3記載の半導体装置は、請求項1に
おいて、導電性接着剤の量が搭載する半導体素子の電極
ピッチが狭いほど少ない。このように、導電性接着剤の
量が搭載する半導体素子の電極ピッチが狭いほど少ない
ので、隣接間ショートを防ぐことができる。請求項4記
載の半導体装置の製造方法は、半導体素子の周辺電極上
にバンプを形成する工程と、バンプに導電性接着剤を供
給する工程と、半導体素子上の導電性接着剤が供給され
たバンプと半導体キャリア上面の対応する電極とを位置
合わせし搭載する工程と、導電性接着剤を硬化する工程
と、封止樹脂を半導体素子と半導体キャリアとの間に形
成された隙間とその周辺部に注入する工程と、封止樹脂
を硬化する工程とを含む半導体装置の製造方法であっ
て、バンプに導電性接着剤を供給する際、複数の異なる
厚さの導電性接着剤の膜を形成し、バンプの一部を導電
性接着剤の膜に浸漬してバンプに導電性接着剤を転写さ
せることにより、搭載する半導体素子の電極ピッチによ
って異なる量の導電性接着剤を供給することを特徴とす
る。
おいて、導電性接着剤の量が搭載する半導体素子の電極
ピッチが狭いほど少ない。このように、導電性接着剤の
量が搭載する半導体素子の電極ピッチが狭いほど少ない
ので、隣接間ショートを防ぐことができる。請求項4記
載の半導体装置の製造方法は、半導体素子の周辺電極上
にバンプを形成する工程と、バンプに導電性接着剤を供
給する工程と、半導体素子上の導電性接着剤が供給され
たバンプと半導体キャリア上面の対応する電極とを位置
合わせし搭載する工程と、導電性接着剤を硬化する工程
と、封止樹脂を半導体素子と半導体キャリアとの間に形
成された隙間とその周辺部に注入する工程と、封止樹脂
を硬化する工程とを含む半導体装置の製造方法であっ
て、バンプに導電性接着剤を供給する際、複数の異なる
厚さの導電性接着剤の膜を形成し、バンプの一部を導電
性接着剤の膜に浸漬してバンプに導電性接着剤を転写さ
せることにより、搭載する半導体素子の電極ピッチによ
って異なる量の導電性接着剤を供給することを特徴とす
る。
【0012】このように、バンプに導電性接着剤を供給
する際、複数の異なる厚さの導電性接着剤の膜を形成
し、バンプの一部を導電性接着剤の膜に浸漬してバンプ
に導電性接着剤を転写させることにより、搭載する半導
体素子の電極ピッチによって異なる量の導電性接着剤を
供給するので、同じ転写ユニット内で膜厚を変化させる
ことができる。このため、設備的にもプロセスフロー的
にも従来と同じものを利用して、搭載する半導体素子の
電極ピッチによって供給する導電性接着剤の量を調整す
ることができ、その結果としてMCM全体の歩留りを大
きく向上させることができる。
する際、複数の異なる厚さの導電性接着剤の膜を形成
し、バンプの一部を導電性接着剤の膜に浸漬してバンプ
に導電性接着剤を転写させることにより、搭載する半導
体素子の電極ピッチによって異なる量の導電性接着剤を
供給するので、同じ転写ユニット内で膜厚を変化させる
ことができる。このため、設備的にもプロセスフロー的
にも従来と同じものを利用して、搭載する半導体素子の
電極ピッチによって供給する導電性接着剤の量を調整す
ることができ、その結果としてMCM全体の歩留りを大
きく向上させることができる。
【0013】請求項5記載の半導体装置の製造方法は、
請求項4において、表面が平坦な転写皿に導電性接着剤
を積層し、転写皿の表面に対し異なる隙間が形成される
ように配置された複数枚のブレードで膜厚を調整するこ
とにより、異なる厚さの導電性接着剤の膜を転写皿上に
形成する。これにより、ブレードの枚数に対応した複数
の厚さの導電性接着剤の膜を1枚の転写皿上に形成する
ことができる。
請求項4において、表面が平坦な転写皿に導電性接着剤
を積層し、転写皿の表面に対し異なる隙間が形成される
ように配置された複数枚のブレードで膜厚を調整するこ
とにより、異なる厚さの導電性接着剤の膜を転写皿上に
形成する。これにより、ブレードの枚数に対応した複数
の厚さの導電性接着剤の膜を1枚の転写皿上に形成する
ことができる。
【0014】請求項6記載の半導体装置の製造方法は、
請求項4において、表面が平坦な複数の段部を有する転
写皿に導電性接着剤を積層し、1枚のブレードで膜厚を
調整することにより、異なる厚さの導電性接着剤の膜を
転写皿上に形成する。これにより、転写皿の段部の段数
に対応した複数の厚さの導電性接着剤の膜を1枚の転写
皿上に形成することができる。
請求項4において、表面が平坦な複数の段部を有する転
写皿に導電性接着剤を積層し、1枚のブレードで膜厚を
調整することにより、異なる厚さの導電性接着剤の膜を
転写皿上に形成する。これにより、転写皿の段部の段数
に対応した複数の厚さの導電性接着剤の膜を1枚の転写
皿上に形成することができる。
【0015】請求項7記載の半導体装置の製造方法、請
求項4において、表面が平坦な複数の段部を有する転写
皿に導電性接着剤を積層し、複数枚のブレードで膜厚を
調整することにより、異なる厚さの導電性接着剤の膜を
転写皿上に形成する。これにより、転写皿の段部の段数
に対応した複数の厚さの導電性接着剤の膜を1枚の転写
皿上に形成することができるとともに、各々のブレード
のレベルを変えることによっても異なる厚さの導電性接
着剤の膜を形成することができる。
求項4において、表面が平坦な複数の段部を有する転写
皿に導電性接着剤を積層し、複数枚のブレードで膜厚を
調整することにより、異なる厚さの導電性接着剤の膜を
転写皿上に形成する。これにより、転写皿の段部の段数
に対応した複数の厚さの導電性接着剤の膜を1枚の転写
皿上に形成することができるとともに、各々のブレード
のレベルを変えることによっても異なる厚さの導電性接
着剤の膜を形成することができる。
【0016】請求項8記載の半導体装置の製造装置は、
半導体素子の周辺電極上に形成したバンプに転写ユニッ
トにより導電性接着剤を転写して、バンプと半導体キャ
リア上面の対応する電極とを接続する半導体装置の製造
装置であって、転写ユニットが、導電性接着剤を積層す
る転写皿と、この転写皿の表面に対し異なる隙間が形成
されるように配置されて導電性接着剤の膜厚を調整する
複数枚のブレードとを備えた。このように、転写ユニッ
トが、導電性接着剤を積層する転写皿と、この転写皿の
表面に対し異なる隙間が形成されるように配置されて導
電性接着剤の膜厚を調整する複数枚のブレードとを備え
ているので、複数の異なる厚さの導電性接着剤の膜を形
成することができる。このため、バンプの一部を導電性
接着剤の膜に浸漬してバンプに導電性接着剤を転写させ
ることにより、搭載する半導体素子の電極ピッチによっ
て異なる量の導電性接着剤を供給することができる。
半導体素子の周辺電極上に形成したバンプに転写ユニッ
トにより導電性接着剤を転写して、バンプと半導体キャ
リア上面の対応する電極とを接続する半導体装置の製造
装置であって、転写ユニットが、導電性接着剤を積層す
る転写皿と、この転写皿の表面に対し異なる隙間が形成
されるように配置されて導電性接着剤の膜厚を調整する
複数枚のブレードとを備えた。このように、転写ユニッ
トが、導電性接着剤を積層する転写皿と、この転写皿の
表面に対し異なる隙間が形成されるように配置されて導
電性接着剤の膜厚を調整する複数枚のブレードとを備え
ているので、複数の異なる厚さの導電性接着剤の膜を形
成することができる。このため、バンプの一部を導電性
接着剤の膜に浸漬してバンプに導電性接着剤を転写させ
ることにより、搭載する半導体素子の電極ピッチによっ
て異なる量の導電性接着剤を供給することができる。
【0017】請求項9記載の半導体装置の製造装置は、
半導体素子の周辺電極上に形成したバンプに転写ユニッ
トにより導電性接着剤を転写して、バンプと半導体キャ
リア上面の対応する電極とを接続する半導体装置の製造
装置であって、転写ユニットが、導電性接着剤を積層す
る複数の段部を有する転写皿と、導電性接着剤の膜厚を
調整する一枚のブレードとを備えた。このように、転写
ユニットが、導電性接着剤を積層する複数の段部を有す
る転写皿と、導電性接着剤の膜厚を調整する一枚のブレ
ードとを備えているので、複数の異なる厚さの導電性接
着剤の膜を形成することができる。このため、バンプの
一部を導電性接着剤の膜に浸漬してバンプに導電性接着
剤を転写させることにより、搭載する半導体素子の電極
ピッチによって異なる量の導電性接着剤を供給すること
ができる。
半導体素子の周辺電極上に形成したバンプに転写ユニッ
トにより導電性接着剤を転写して、バンプと半導体キャ
リア上面の対応する電極とを接続する半導体装置の製造
装置であって、転写ユニットが、導電性接着剤を積層す
る複数の段部を有する転写皿と、導電性接着剤の膜厚を
調整する一枚のブレードとを備えた。このように、転写
ユニットが、導電性接着剤を積層する複数の段部を有す
る転写皿と、導電性接着剤の膜厚を調整する一枚のブレ
ードとを備えているので、複数の異なる厚さの導電性接
着剤の膜を形成することができる。このため、バンプの
一部を導電性接着剤の膜に浸漬してバンプに導電性接着
剤を転写させることにより、搭載する半導体素子の電極
ピッチによって異なる量の導電性接着剤を供給すること
ができる。
【0018】
【発明の実施の形態】この発明の実施の形態を図1〜図
7に基づいて説明する。図1はこの発明の実施の形態の
半導体装置における3素子が搭載されたMCMの構造を
示した断面図、図2はその平面図である。同図におい
て、図2をA−Bで切ったときの接続部(Auバンプ)
構成を含む断面図が図1である。
7に基づいて説明する。図1はこの発明の実施の形態の
半導体装置における3素子が搭載されたMCMの構造を
示した断面図、図2はその平面図である。同図におい
て、図2をA−Bで切ったときの接続部(Auバンプ)
構成を含む断面図が図1である。
【0019】図示するように、キャリア基板(半導体キ
ャリア)4は上面に複数の配線電極6と底面に格子状に
配列された外部電極(図示せず)とを有する絶縁性基体
からなる。第一の半導体素子1、第二の半導体素子2、
及び第三半導体素子3の3つの半導体素子が1枚のキャ
リア基板4にフェイスダウンで搭載されており、この時
それぞれの半導体素子の周辺電極であるAl電極5とキ
ャリア基板4の配線電極6とはAuバンプ7と導電性接
着剤8を介して電気的に接続されている。さらに半導体
素子1の導電性接着剤の量は、半導体素子3の導電性接
着剤の量より少なくなっている。また、全ての半導体素
子1,2,3とキャリア基板4の隙間及び半導体素子
1,2,3の周辺には封止樹脂9が注入硬化され、半導
体素子1,2,3を保護している。
ャリア)4は上面に複数の配線電極6と底面に格子状に
配列された外部電極(図示せず)とを有する絶縁性基体
からなる。第一の半導体素子1、第二の半導体素子2、
及び第三半導体素子3の3つの半導体素子が1枚のキャ
リア基板4にフェイスダウンで搭載されており、この時
それぞれの半導体素子の周辺電極であるAl電極5とキ
ャリア基板4の配線電極6とはAuバンプ7と導電性接
着剤8を介して電気的に接続されている。さらに半導体
素子1の導電性接着剤の量は、半導体素子3の導電性接
着剤の量より少なくなっている。また、全ての半導体素
子1,2,3とキャリア基板4の隙間及び半導体素子
1,2,3の周辺には封止樹脂9が注入硬化され、半導
体素子1,2,3を保護している。
【0020】次にこの実施の形態の3個の半導体素子が
搭載されたMCMの製造方法について図面を参照しなが
ら説明する。図3と図4はこの実施の形態のMCMの製
造方法を示した工程図である。まず図3(a)に示すよ
うに、第一の半導体素子1のAl電極5にAuバンプ7
を形成する。次に、転写皿10上に導電性接着剤膜11
を形成する(図3(b))。次に第一の半導体素子1を
フェイスダウンで、導電性接着剤膜11にAuバンプ7
の一部を浸漬させ、Auバンプ7上に第一の半導体素子
1の素子電極の最小ピッチの実装に対応した最適な量の
導電性接着剤12を転写させる(図3(c),
(d))。次に第一の半導体素子1上の導電性接着剤1
2が供給されたAuバンプ7と、キャリア基板4上面の
対応する配線電極6とを位置合わせし、キャリア基板4
上の適正位置に第一の半導体素子1を搭載する(図3
(e))。
搭載されたMCMの製造方法について図面を参照しなが
ら説明する。図3と図4はこの実施の形態のMCMの製
造方法を示した工程図である。まず図3(a)に示すよ
うに、第一の半導体素子1のAl電極5にAuバンプ7
を形成する。次に、転写皿10上に導電性接着剤膜11
を形成する(図3(b))。次に第一の半導体素子1を
フェイスダウンで、導電性接着剤膜11にAuバンプ7
の一部を浸漬させ、Auバンプ7上に第一の半導体素子
1の素子電極の最小ピッチの実装に対応した最適な量の
導電性接着剤12を転写させる(図3(c),
(d))。次に第一の半導体素子1上の導電性接着剤1
2が供給されたAuバンプ7と、キャリア基板4上面の
対応する配線電極6とを位置合わせし、キャリア基板4
上の適正位置に第一の半導体素子1を搭載する(図3
(e))。
【0021】次に図4(f)に示すように、第二の半導
体素子2のAl電極5にAuバンプ7を形成する。次
に、転写皿10上に導電性接着剤膜11よりも厚い導電
性接着剤膜13を形成する(図4(g))。次に第二の
半導体素子2をフェイスダウンで、導電性接着剤膜13
にAuバンプ7の一部を浸漬させ、Auバンプ7上に第
二の半導体素子2の素子電極の最小ピッチの実装に対応
した最適な量の導電性接着剤14を転写させる(図4
(h),(i))。
体素子2のAl電極5にAuバンプ7を形成する。次
に、転写皿10上に導電性接着剤膜11よりも厚い導電
性接着剤膜13を形成する(図4(g))。次に第二の
半導体素子2をフェイスダウンで、導電性接着剤膜13
にAuバンプ7の一部を浸漬させ、Auバンプ7上に第
二の半導体素子2の素子電極の最小ピッチの実装に対応
した最適な量の導電性接着剤14を転写させる(図4
(h),(i))。
【0022】次に図5に示すように、第二の半導体素子
2上の導電性接着剤14が供給されたAuバンプ7と、
キャリア基板4上面の対応する配線電極6とを位置合わ
せし、キャリア基板4上の適正位置に、第二の半導体素
子2を搭載する(図5(j))。第一の半導体素子1及
び第二の半導体素子2の搭載と同様なプロセスで第三の
半導体素子3をキャリア基板4に搭載後、熱硬化し、さ
らに搭載した3個の半導体素子に対し封止樹脂9を注
入、硬化させる。このとき、封止樹脂9を半導体素子と
キャリア基板4との間に形成された隙間とその周辺部に
注入する。以上の工程により3個の半導体素子1,2,
3を搭載したMCM15が完成する(図5(k))。
2上の導電性接着剤14が供給されたAuバンプ7と、
キャリア基板4上面の対応する配線電極6とを位置合わ
せし、キャリア基板4上の適正位置に、第二の半導体素
子2を搭載する(図5(j))。第一の半導体素子1及
び第二の半導体素子2の搭載と同様なプロセスで第三の
半導体素子3をキャリア基板4に搭載後、熱硬化し、さ
らに搭載した3個の半導体素子に対し封止樹脂9を注
入、硬化させる。このとき、封止樹脂9を半導体素子と
キャリア基板4との間に形成された隙間とその周辺部に
注入する。以上の工程により3個の半導体素子1,2,
3を搭載したMCM15が完成する(図5(k))。
【0023】次に上記導電性接着剤を転写させる工程に
おいて、搭載する半導体素子の電極ピッチによって導電
性接着剤の量を異ならせるために、転写皿上に形成する
導電性接着剤膜の厚さを変化させる方法について説明す
る。図6はこの実施の形態における3種類の膜厚を形成
する転写ユニットについて示し、(a)は平面図、
(b)は(a)をC−Dで切ったときの断面図である。
転写ユニットは、ドーナツ状で表面が平滑及び平坦な転
写皿16、この転写皿16上の中央部に設置された回転
モータ17により転写を行うための膜面を形成する第一
のブレード18、第二のブレード19、第三のブレード
20、導電性接着剤23を常にかき混ぜて一旦膜面の平
滑性を破壊する掻き取りブレード21及び周囲に追いや
られた導電性接着剤23を集める掻き寄せブレード22
を備えている。第一のブレード18,第二のブレード1
9,第三のブレード20は、転写皿16の表面に対し異
なる隙間h1 ,h2 ,h3 が形成されるように配置され
ている。そして、転写皿16上に導電性接着剤を積層
し、第一のブレード18、第二のブレード19、第三の
ブレード20、掻き取りブレード21及び掻き寄せブレ
ード22を回転させ膜厚を形成及び調整する。この場
合、ブレードを3枚付けることにより、3種類の異なる
厚さの導電性接着剤の膜23を1枚の転写皿16上に形
成することができる。なお、ブレードの枚数は2枚また
は3枚以上でもよい。
おいて、搭載する半導体素子の電極ピッチによって導電
性接着剤の量を異ならせるために、転写皿上に形成する
導電性接着剤膜の厚さを変化させる方法について説明す
る。図6はこの実施の形態における3種類の膜厚を形成
する転写ユニットについて示し、(a)は平面図、
(b)は(a)をC−Dで切ったときの断面図である。
転写ユニットは、ドーナツ状で表面が平滑及び平坦な転
写皿16、この転写皿16上の中央部に設置された回転
モータ17により転写を行うための膜面を形成する第一
のブレード18、第二のブレード19、第三のブレード
20、導電性接着剤23を常にかき混ぜて一旦膜面の平
滑性を破壊する掻き取りブレード21及び周囲に追いや
られた導電性接着剤23を集める掻き寄せブレード22
を備えている。第一のブレード18,第二のブレード1
9,第三のブレード20は、転写皿16の表面に対し異
なる隙間h1 ,h2 ,h3 が形成されるように配置され
ている。そして、転写皿16上に導電性接着剤を積層
し、第一のブレード18、第二のブレード19、第三の
ブレード20、掻き取りブレード21及び掻き寄せブレ
ード22を回転させ膜厚を形成及び調整する。この場
合、ブレードを3枚付けることにより、3種類の異なる
厚さの導電性接着剤の膜23を1枚の転写皿16上に形
成することができる。なお、ブレードの枚数は2枚また
は3枚以上でもよい。
【0024】図7はこの実施の形態における3種類の膜
厚を形成する転写ユニットの別の例について示し、
(a)は平面図、(b)は(a)をE−Fで切ったとき
の断面図である。転写ユニットは、図6と同様に回転モ
ータ17、掻き取りブレード21及び掻き寄せブレード
22を備えているが、1枚のブレード25で構成され、
転写皿24の形状が異なる。転写皿24は表面が平坦な
複数の段部24a,24b,24cを有する。そして、
転写皿24上に導電性接着剤を積層し、ブレード25、
掻き取りブレード21及び掻き寄せブレード22を回転
させ膜厚を形成及び調整する。この場合、凹凸を形成し
た転写皿24を用いることにより、1枚のブレード25
で異なる厚さの導電性接着剤の膜23を形成することが
できる。なお、図6の転写ユニットにおいて図6のよう
に複数枚のブレードを取付けてもよい。
厚を形成する転写ユニットの別の例について示し、
(a)は平面図、(b)は(a)をE−Fで切ったとき
の断面図である。転写ユニットは、図6と同様に回転モ
ータ17、掻き取りブレード21及び掻き寄せブレード
22を備えているが、1枚のブレード25で構成され、
転写皿24の形状が異なる。転写皿24は表面が平坦な
複数の段部24a,24b,24cを有する。そして、
転写皿24上に導電性接着剤を積層し、ブレード25、
掻き取りブレード21及び掻き寄せブレード22を回転
させ膜厚を形成及び調整する。この場合、凹凸を形成し
た転写皿24を用いることにより、1枚のブレード25
で異なる厚さの導電性接着剤の膜23を形成することが
できる。なお、図6の転写ユニットにおいて図6のよう
に複数枚のブレードを取付けてもよい。
【0025】以上、この実施の形態に示したように、搭
載する半導体素子1の電極ピッチによって導電性接着剤
8の量が異なっているので、粗いピッチの半導体素子に
対してはキャリア基板4の反り等吸収させるのに十分な
量の導電性接着剤8を確保することができる。また、導
電性接着剤8の量が搭載する半導体素子1の素子電極の
最小ピッチに対応して供給されているので、半導体素子
1の実装において最適な量の導電性接着剤8を確保する
ことができる。また、半導体素子1の電極ピッチが狭い
ほど導電性接着剤8の量が少なくすることにより、隣接
間ショートを防ぐことができる。
載する半導体素子1の電極ピッチによって導電性接着剤
8の量が異なっているので、粗いピッチの半導体素子に
対してはキャリア基板4の反り等吸収させるのに十分な
量の導電性接着剤8を確保することができる。また、導
電性接着剤8の量が搭載する半導体素子1の素子電極の
最小ピッチに対応して供給されているので、半導体素子
1の実装において最適な量の導電性接着剤8を確保する
ことができる。また、半導体素子1の電極ピッチが狭い
ほど導電性接着剤8の量が少なくすることにより、隣接
間ショートを防ぐことができる。
【0026】また、Auバンプ7に導電性接着剤12,
14を供給する工程に際し、複数の異なる厚さの導電性
接着剤の膜23を形成し、Auバンプ7の一部を導電性
接着剤の膜23に浸漬してAuバンプ7に導電性接着剤
12,14を転写させることにより、搭載する半導体素
子1,2の電極ピッチによって異なる量の導電性接着剤
12,14を供給するので、同じ転写ユニット内の一枚
の転写皿上で膜厚を変化させることができる。このた
め、Auバンプと導電性接着剤を用いたMCMの製造に
おいて、従来の設備、プロセス、及びシステムを用いて
歩留まりのより高い生産を行うことができる。
14を供給する工程に際し、複数の異なる厚さの導電性
接着剤の膜23を形成し、Auバンプ7の一部を導電性
接着剤の膜23に浸漬してAuバンプ7に導電性接着剤
12,14を転写させることにより、搭載する半導体素
子1,2の電極ピッチによって異なる量の導電性接着剤
12,14を供給するので、同じ転写ユニット内の一枚
の転写皿上で膜厚を変化させることができる。このた
め、Auバンプと導電性接着剤を用いたMCMの製造に
おいて、従来の設備、プロセス、及びシステムを用いて
歩留まりのより高い生産を行うことができる。
【0027】
【発明の効果】この発明の請求項1記載の半導体装置に
よれば、搭載する半導体素子の電極ピッチによって導電
性接着剤の量が異なっているので、粗いピッチの半導体
素子に対しては半導体キャリアの反り等吸収させるのに
十分な量の導電性接着剤を確保することができ、搭載歩
留りを向上させることができ、その結果としてMCM全
体の搭載歩留りを向上させることができる。
よれば、搭載する半導体素子の電極ピッチによって導電
性接着剤の量が異なっているので、粗いピッチの半導体
素子に対しては半導体キャリアの反り等吸収させるのに
十分な量の導電性接着剤を確保することができ、搭載歩
留りを向上させることができ、その結果としてMCM全
体の搭載歩留りを向上させることができる。
【0028】請求項2では、導電性接着剤の量が搭載す
る半導体素子の素子電極の最小ピッチに対応して供給さ
れているので、半導体素子の実装において最適な量の導
電性接着剤を確保することができる。請求項3では、導
電性接着剤の量が搭載する半導体素子の電極ピッチが狭
いほど少ないので、隣接間ショートを防ぐことができ
る。
る半導体素子の素子電極の最小ピッチに対応して供給さ
れているので、半導体素子の実装において最適な量の導
電性接着剤を確保することができる。請求項3では、導
電性接着剤の量が搭載する半導体素子の電極ピッチが狭
いほど少ないので、隣接間ショートを防ぐことができ
る。
【0029】この発明の請求項4記載の半導体装置の製
造方法によれば、バンプに導電性接着剤を供給する際、
複数の異なる厚さの導電性接着剤の膜を形成し、バンプ
の一部を導電性接着剤の膜に浸漬してバンプに導電性接
着剤を転写させることにより、搭載する半導体素子の電
極ピッチによって異なる量の導電性接着剤を供給するの
で、同じ転写ユニット内で膜厚を変化させることができ
る。このため、設備的にもプロセスフロー的にも従来と
同じものを利用して、搭載する半導体素子の電極ピッチ
によって供給する導電性接着剤の量を調整することがで
き、その結果としてMCM全体の歩留りを大きく向上さ
せることができる。
造方法によれば、バンプに導電性接着剤を供給する際、
複数の異なる厚さの導電性接着剤の膜を形成し、バンプ
の一部を導電性接着剤の膜に浸漬してバンプに導電性接
着剤を転写させることにより、搭載する半導体素子の電
極ピッチによって異なる量の導電性接着剤を供給するの
で、同じ転写ユニット内で膜厚を変化させることができ
る。このため、設備的にもプロセスフロー的にも従来と
同じものを利用して、搭載する半導体素子の電極ピッチ
によって供給する導電性接着剤の量を調整することがで
き、その結果としてMCM全体の歩留りを大きく向上さ
せることができる。
【0030】請求項5では、ブレードの枚数に対応した
複数の厚さの導電性接着剤の膜を1枚の転写皿上に形成
することができる。請求項6では、転写皿の段部の段数
に対応した複数の厚さの導電性接着剤の膜を1枚の転写
皿上に形成することができる。請求項7では、転写皿の
段部の段数に対応した複数の厚さの導電性接着剤の膜を
1枚の転写皿上に形成することができるとともに、各々
のブレードのレベルを変えることによっても異なる厚さ
の導電性接着剤の膜を形成することができる。
複数の厚さの導電性接着剤の膜を1枚の転写皿上に形成
することができる。請求項6では、転写皿の段部の段数
に対応した複数の厚さの導電性接着剤の膜を1枚の転写
皿上に形成することができる。請求項7では、転写皿の
段部の段数に対応した複数の厚さの導電性接着剤の膜を
1枚の転写皿上に形成することができるとともに、各々
のブレードのレベルを変えることによっても異なる厚さ
の導電性接着剤の膜を形成することができる。
【0031】この発明の請求項8記載の半導体装置の製
造装置によれば、転写ユニットが、導電性接着剤を積層
する転写皿と、この転写皿の表面に対し異なる隙間が形
成されるように配置されて導電性接着剤の膜厚を調整す
る複数枚のブレードとを備えているので、複数の異なる
厚さの導電性接着剤の膜を形成することができる。この
ため、バンプの一部を導電性接着剤の膜に浸漬してバン
プに導電性接着剤を転写させることにより、搭載する半
導体素子の電極ピッチによって異なる量の導電性接着剤
を供給することができる。
造装置によれば、転写ユニットが、導電性接着剤を積層
する転写皿と、この転写皿の表面に対し異なる隙間が形
成されるように配置されて導電性接着剤の膜厚を調整す
る複数枚のブレードとを備えているので、複数の異なる
厚さの導電性接着剤の膜を形成することができる。この
ため、バンプの一部を導電性接着剤の膜に浸漬してバン
プに導電性接着剤を転写させることにより、搭載する半
導体素子の電極ピッチによって異なる量の導電性接着剤
を供給することができる。
【0032】この発明の請求項9記載の半導体装置の製
造装置によれば、転写ユニットが、導電性接着剤を積層
する複数の段部を有する転写皿と、導電性接着剤の膜厚
を調整する一枚のブレードとを備えているので、複数の
異なる厚さの導電性接着剤の膜を形成することができ
る。このため、バンプの一部を導電性接着剤の膜に浸漬
してバンプに導電性接着剤を転写させることにより、搭
載する半導体素子の電極ピッチによって異なる量の導電
性接着剤を供給することができる。
造装置によれば、転写ユニットが、導電性接着剤を積層
する複数の段部を有する転写皿と、導電性接着剤の膜厚
を調整する一枚のブレードとを備えているので、複数の
異なる厚さの導電性接着剤の膜を形成することができ
る。このため、バンプの一部を導電性接着剤の膜に浸漬
してバンプに導電性接着剤を転写させることにより、搭
載する半導体素子の電極ピッチによって異なる量の導電
性接着剤を供給することができる。
【図1】この発明の実施の形態の半導体装置の接続構造
を示す断面図である。
を示す断面図である。
【図2】図1の平面図である。
【図3】この発明の実施の形態の半導体装置の製造方法
の工程フロー断面図である。
の工程フロー断面図である。
【図4】図3の後の工程フロー断面図である。
【図5】図4の後の工程フロー断面図である。
【図6】(a)はこの発明の実施の形態における膜厚調
整を行う転写ユニットの平面図、(b)はそのC−D断
面図である。
整を行う転写ユニットの平面図、(b)はそのC−D断
面図である。
【図7】(a)はこの発明の実施の形態における膜厚調
整行う転写ユニットの別の例の平面図、(b)はそのE
−F断面図である。
整行う転写ユニットの別の例の平面図、(b)はそのE
−F断面図である。
【図8】従来のMCMの構造を示す断面図である。
【図9】図8の平面図である。
【図10】従来のMCMの製造プロセスを示す工程フロ
ー断面図である。
ー断面図である。
【図11】図10の後の工程フロー断面図である。
【図12】(a)は従来のMCMの製造プロセスにおけ
る膜厚調整を行う転写ユニットの平面図、(b)はその
断面図である。
る膜厚調整を行う転写ユニットの平面図、(b)はその
断面図である。
1 第一の半導体素子 2 第二の半導体素子 3 第三の半導体素子 4 キャリア基板 5 Al電極 6 キャリア基板の配線電極 7 Auバンプ 8 導電性接着剤 9 封止樹脂 10 転写皿 11 導電性接着剤膜 12 導電性接着剤 13 導電性接着剤膜 14 導電性接着剤 15 MCM 16 転写皿 17 回転ユニット 18 第一のブレード 19 第二のブレード 20 第三のブレード 21 掻き取りブレード 22 掻き寄せブレード 23 導電性接着剤膜 24 転写皿 25 ブレード 27 半導体素子 28 半導体素子 29 半導体素子 30 キャリア 31 導電性接着剤 32 Auバンプ 33 キャリア電極 34 封止樹脂 35 素子電極 36 転写膜 37 導電性接着剤膜 38 導電性接着剤 39 転写皿 40 ブレード 41 掻き取りブレード 42 掻き寄せブレード 43 回転ユニット 44 導電性接着剤膜
Claims (9)
- 【請求項1】 上面に複数の電極と底面に外部電極とを
有した絶縁性基体からなる半導体キャリアと、この半導
体キャリアの上面の複数の電極と導電性接着剤により周
辺電極が接続された複数の半導体素子と、前記半導体素
子と前記半導体キャリアとの間に形成された隙間と前記
半導体素子の周辺端部を充填被覆している封止樹脂とを
備えた半導体装置であって、搭載する半導体素子の電極
ピッチによって導電性接着剤の量が異なっていることを
特徴とする半導体装置。 - 【請求項2】 導電性接着剤の量が搭載する半導体素子
の素子電極の最小ピッチに対応して供給されている請求
項1記載の半導体装置。 - 【請求項3】 導電性接着剤の量が半導体素子の電極ピ
ッチが狭いほど少ない請求項1記載の半導体装置。 - 【請求項4】 半導体素子の周辺電極上にバンプを形成
する工程と、前記バンプに導電性接着剤を供給する工程
と、前記半導体素子上の前記導電性接着剤が供給された
前記バンプと半導体キャリア上面の対応する電極とを位
置合わせし搭載する工程と、前記導電性接着剤を硬化す
る工程と、前記封止樹脂を前記半導体素子と前記半導体
キャリアとの間に形成された隙間とその周辺部に注入す
る工程と、前記封止樹脂を硬化する工程とを含む半導体
装置の製造方法であって、前記バンプに導電性接着剤を
供給する際、複数の異なる厚さの導電性接着剤の膜を形
成し、前記バンプの一部を前記導電性接着剤の膜に浸漬
して前記バンプに前記導電性接着剤を転写させることに
より、搭載する半導体素子の電極ピッチによって異なる
量の前記導電性接着剤を供給することを特徴とする半導
体装置の製造方法。 - 【請求項5】 表面が平坦な転写皿に導電性接着剤を積
層し、転写皿の表面に対し異なる隙間が形成されるよう
に配置された複数枚のブレードで膜厚を調整することに
より、異なる厚さの導電性接着剤の膜を転写皿上に形成
する請求項4記載の半導体装置の製造方法。 - 【請求項6】 表面が平坦な複数の段部を有する転写皿
に導電性接着剤を積層し、1枚のブレードで膜厚を調整
することにより、異なる厚さの導電性接着剤の膜を転写
皿上に形成する請求項4記載の半導体装置の製造方法。 - 【請求項7】 表面が平坦な複数の段部を有する転写皿
に導電性接着剤を積層し、複数枚のブレードで膜厚を調
整することにより、異なる厚さの導電性接着剤の膜を転
写皿上に形成する請求項4記載の半導体装置の製造方
法。 - 【請求項8】 半導体素子の周辺電極上に形成したバン
プに転写ユニットにより導電性接着剤を転写して、前記
バンプと半導体キャリア上面の対応する電極とを接続す
る半導体装置の製造装置であって、前記転写ユニット
が、導電性接着剤を積層する転写皿と、この転写皿の表
面に対し異なる隙間が形成されるように配置されて前記
導電性接着剤の膜厚を調整する複数枚のブレードとを備
えた半導体装置の製造装置。 - 【請求項9】 半導体素子の周辺電極上に形成したバン
プに転写ユニットにより導電性接着剤を転写して、前記
バンプと半導体キャリア上面の対応する電極とを接続す
る半導体装置の製造装置であって、前記転写ユニット
が、導電性接着剤を積層する複数の段部を有する転写皿
と、前記導電性接着剤の膜厚を調整する一枚のブレード
とを備えた半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03604298A JP3631605B2 (ja) | 1998-02-18 | 1998-02-18 | 半導体装置の製造方法及び製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03604298A JP3631605B2 (ja) | 1998-02-18 | 1998-02-18 | 半導体装置の製造方法及び製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233713A true JPH11233713A (ja) | 1999-08-27 |
| JP3631605B2 JP3631605B2 (ja) | 2005-03-23 |
Family
ID=12458664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03604298A Expired - Fee Related JP3631605B2 (ja) | 1998-02-18 | 1998-02-18 | 半導体装置の製造方法及び製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631605B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290099A (ja) * | 2001-03-26 | 2002-10-04 | Sanyo Electric Co Ltd | 接着剤塗布装置 |
| WO2003081974A3 (en) * | 2002-03-25 | 2004-04-15 | Matsushita Electric Industrial Co Ltd | Electronic component mounting apparatus and electronic component mounting method |
| KR100478780B1 (ko) * | 2001-11-16 | 2005-03-23 | 가부시키가이샤 히타치세이사쿠쇼 | 멀티칩 모듈 |
-
1998
- 1998-02-18 JP JP03604298A patent/JP3631605B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290099A (ja) * | 2001-03-26 | 2002-10-04 | Sanyo Electric Co Ltd | 接着剤塗布装置 |
| KR100478780B1 (ko) * | 2001-11-16 | 2005-03-23 | 가부시키가이샤 히타치세이사쿠쇼 | 멀티칩 모듈 |
| WO2003081974A3 (en) * | 2002-03-25 | 2004-04-15 | Matsushita Electric Industrial Co Ltd | Electronic component mounting apparatus and electronic component mounting method |
| US7033842B2 (en) | 2002-03-25 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounting apparatus and electronic component mounting method |
| CN100356540C (zh) * | 2002-03-25 | 2007-12-19 | 松下电器产业株式会社 | 电子元件安装设备及其安装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3631605B2 (ja) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279750B2 (en) | Semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion | |
| US6710437B2 (en) | Semiconductor device having a chip-size package | |
| US6905912B2 (en) | Semiconductor device and method for fabricating the same | |
| US7352054B2 (en) | Semiconductor device having conducting portion of upper and lower conductive layers | |
| TWI296151B (en) | Methods and apparatuses for providing stacked-die devices | |
| US20110180317A1 (en) | Electronic component package, method for producing the same and interposer | |
| US20050161803A1 (en) | Semiconductor device and method of fabricating the same | |
| US6365438B1 (en) | Process for manufacturing semiconductor package and circuit board assembly | |
| US20120268899A1 (en) | Reinforced fan-out wafer-level package | |
| JP2001094005A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20020005749A (ko) | 전기 소자 내장 모듈 및 그 제조 방법 | |
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| US6501162B2 (en) | Semiconductor device, semiconductor module and hard disk | |
| JP2002170921A (ja) | 半導体装置およびその製造方法 | |
| US20020053722A1 (en) | Semiconductor device, semiconductor module and hard disk | |
| CN100397629C (zh) | 半导体器件及其制造方法 | |
| US20060043570A1 (en) | Substrate, semiconductor device, substrate fabricating method, and semiconductor device fabricating method | |
| US6967401B2 (en) | Semiconductor device, semiconductor module and hard disk | |
| JPH11233713A (ja) | 半導体装置及びその製造方法並びに製造装置 | |
| JP2004221418A (ja) | 半導体装置およびその製造方法 | |
| JP3445509B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JP4115553B2 (ja) | 半導体パッケージの製造方法 | |
| JP3694469B2 (ja) | 半導体装置の製造方法 | |
| JP2002299547A (ja) | 積層型半導体装置およびその製造方法 | |
| JP4286640B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041217 |
|
| LAPS | Cancellation because of no payment of annual fees |