JPH11233784A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH11233784A
JPH11233784A JP10034492A JP3449298A JPH11233784A JP H11233784 A JPH11233784 A JP H11233784A JP 10034492 A JP10034492 A JP 10034492A JP 3449298 A JP3449298 A JP 3449298A JP H11233784 A JPH11233784 A JP H11233784A
Authority
JP
Japan
Prior art keywords
forming
film
insulating film
interlayer insulating
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10034492A
Other languages
English (en)
Inventor
Tomoaki Ishihara
知明 石原
Kazunori Kobayashi
和憲 小林
Shiyunei Nobusada
俊英 信定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10034492A priority Critical patent/JPH11233784A/ja
Priority to DE69923613T priority patent/DE69923613T2/de
Priority to EP99301126A priority patent/EP0936668B1/en
Priority to US09/251,290 priority patent/US6087272A/en
Publication of JPH11233784A publication Critical patent/JPH11233784A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 ボンディングパッドを追加の工程なく、アル
ミニウムで形成し、ワイヤーボンディングを確実に行う
とともに、プローブ検査を正確に行う。 【解決手段】 絶縁基板１上にシリコン薄膜で形成され
た島状領域２、ゲート絶縁膜３およびゲート電極４を順
次に形成し、島状領域２にソース領域６とドレイン領域
７を形成し、第１の層間絶縁膜８を形成後第１のコンタ
クトホール９と金属配線層１０を形成し、第２の層間絶
縁膜１１を形成後第２のコンタクトホール１２とバリヤ
メタル１３を形成し、その後第１のボンディングパッド
用ホール１４を形成し、第３の層間絶縁膜１５を形成後
第３のコンタクトホール１６と第２のボンディングパッ
ド用ホール１７および導電性透明膜１８を形成し、その
際ボンディングパッド１９上の前記導電性透明膜１８を
除去して金属配線層１０を露出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶画像表示装置
等に用いられている薄膜トランジスタの製造方法に関す
るものである。
【０００２】
【従来の技術】近年、アモルファスシリコン薄膜または
多結晶シリコン薄膜を用いて薄膜トランジスタを大面積
の絶縁基板上に形成する技術が開発され、この薄膜トラ
ンジスタをスイッチング素子として画素電極を選択する
アクティブマトリックス型液晶表示装置に用いられてき
ている。
【０００３】さらに、多結晶シリコン薄膜を用いた薄膜
トランジスタで駆動回路を形成し、かつ薄膜トランジス
タでスイッチング素子を形成して画素電極を選択する周
辺回路内蔵の薄膜トランジスタアレイの液晶表示装置が
実用化されつつある。
【０００４】従来の薄膜トランジスタの製造方法を図２
に示した工程断面図を参照して説明する。
【０００５】まず、図２（ａ）に示すように、絶縁基板
１の上にアモルファスシリコン薄膜または多結晶シリコ
ン薄膜または単結晶シリコン薄膜（以下シリコン薄膜と
記す）を形成した後、レジストパターンを用いてトラン
ジスタを形成するための島状領域２を形成する。
【０００６】次に、図２（ｂ）に示すように、島状領域
２の表面にゲート絶縁膜３を形成し、さらにその上にゲ
ート電極４を選択的に形成する。
【０００７】次に、図２（ｃ）に示すように、ゲート電
極４をマスクとして不純物イオン５を注入し、島状領域
２にソース領域６とドレイン領域７をセルフアラインで
形成する。
【０００８】次に、図２（ｄ）に示すように、全面に第
１の層間絶縁膜８を形成した後、第１の層間絶縁膜８と
ゲート絶縁膜３を貫通し、それぞれソース領域６とドレ
イン領域７に到達する第１のコンタクトホール９を形成
し、全面にシリコンを含有したアルミニウム等の金属膜
を蒸着した後、写真食刻法によりパターンを形成して金
属配線層１０を形成する。
【０００９】次に、図２（ｅ）に示すように、全面に第
２の層間絶縁膜１１を形成した後、第２の層間絶縁膜１
１を貫通し、金属配線層１０に到達する第２のコンタク
トホール１２を形成し、第２のコンタクトホール１２を
含む第２の層間絶縁膜１１上に選択的にタングステンシ
リサイド等のバリヤメタル１３を形成する。その後、ボ
ンディングパッドを形成するために、第２の層間絶縁膜
１１を貫通し、金属配線層１０に到達する第１のボンデ
ィングパッド用ホール１４を形成する。
【００１０】次に、図２（ｆ）に示すように、全面に第
３の層間絶縁膜１５を形成した後、第３の層間絶縁膜１
５を貫通し、バリヤメタル１３に到達する第３のコンタ
クトホール１６と第１のボンディングパッド用ホール１
４に連なる第２のボンディングパッド用ホール１７を形
成する。その後、ＩＴＯ等の導電性透明膜を全面に蒸着
した後、フォトレジスト膜を塗布し、第１と第２のボン
ディングパッド用ホール１４、１７の上と第３のコンタ
クトホール１６を含む第３の層間絶縁膜上に選択的に残
したレジストパターンを形成し、塩酸系もしくは沃素酸
系ハロゲン化物強酸等でできた導電性透明膜のエッチン
グ液でエッチングする。これにより、透明画素電極１８
とボンディングパッド１９を形成する。
【００１１】
【発明が解決しようとする課題】従来の製造方法では、
ボンディングパッド１９が導電性透明膜で形成されてい
るため、ボンディングパッド１９がアルミニウム等の金
属膜で形成されている場合と比べて、金等の細線（ワイ
ヤー）をボンディングする際に、ワイヤーが容易に固着
できない欠点があった。
【００１２】また、トランジスタの特性を測定するため
に、ボンディングパッドにプローバ針（探針）を当てて
検査を行う場合、プローバ針と導電性透明膜の接触抵抗
がアルミニウムと比べて、高くなり、正確な測定ができ
ないことがあった。
【００１３】
【課題を解決するための手段】この目的を達成するため
に本発明の薄膜トランジスタの製造方法は、絶縁基板上
にシリコン薄膜とゲート絶縁膜およびゲート電極を順次
選択的に形成し、前記シリコン薄膜にソース領域とドレ
イン領域を形成するトランジスタ形成工程と、表面に第
１の層間絶縁膜を形成後第１のコンタクトホールを形成
し、同第１のコンタクトホールを含む前記第１の層間絶
縁膜上に金属膜を選択的に形成する金属配線工程と、表
面に第２の層間絶縁膜を形成後、前記金属膜の上に第２
のコンタクトホールを形成し、前記第２のコンタクトホ
ールを含む前記第２の層間絶縁膜上にバリヤメタルを選
択的に形成し、その後前記金属膜の上に第１のボンディ
ングパッド用ホールを形成するバリヤメタル工程と、表
面に第３の層間絶縁膜を形成後、前記バリヤメタルの上
に第３のコンタクトホールと前記第１のボンディングパ
ッド用ホールに連なる第２のボンディングパッド用ホー
ルを形成し、蒸着により導電性透明膜を形成した後、フ
ォトレジスト膜を塗布し、前記フォトレジスト膜を前記
第１と第２のボンディングパッド用ホール領域を除去
し、かつ前記第３のコンタクトホールを含む前記第３の
層間絶縁膜上に選択的に残したレジストパターンを形成
し、前記導電性透明膜をエッチングすることにより透明
画素電極を形成する透明画素電極工程とを備えたもので
ある。
【００１４】これにより、ボンディングパッドを工程を
追加することなく、金属膜で形成することができる。こ
のため、ワイヤーボンディングを確実に行うことができ
るとともに、プローバ検査を正確に行うことができる。
【００１５】さらに、導電性透明膜をエッチングする際
に、エッチング液に有機系還元剤を用いるものである。
【００１６】これにより、ボンディングパッド用ホール
表面の導電性透明膜をエッチングする際に、下に形成さ
れている金属膜までもエッチングすることがなくなる。
【００１７】さらに、導電性透明膜を蒸着により形成す
る際に、水素を含入させて導電性透明膜を非晶質化させ
るものである。
【００１８】これにより、ＩＴＯ等の導電性透明膜を有
機系還元剤でエッチングしてもインジウムが残らないよ
うにすることができる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【００２０】（実施の形態）図１に、本発明の薄膜トラ
ンジスタの製造方法の実施の形態における工程断面図を
示す。
【００２１】まず、図１（ａ）に示すように、石英ガラ
ス等の絶縁基板１の上にシリコン薄膜を形成した後、レ
ジストパターンを用いた写真食刻法によりトランジスタ
を形成する領域にシリコン薄膜の島状領域２を形成す
る。
【００２２】次に、図１（ｂ）に示すように、島状領域
２の表面にゲート絶縁膜３を形成し、さらにその上にゲ
ート電極４を選択的に形成する。
【００２３】次に、図１（ｃ）に示すように、ゲート電
極４をマスクとして不純物イオン５を注入し、島状領域
２にソース領域６とドレイン領域７をセルフアラインで
形成する。
【００２４】次に、図１（ｄ）に示すように、全面に酸
化シリコン膜による第１の層間絶縁膜８を形成した後、
第１の層間絶縁膜８とゲート絶縁膜３を貫通し、それぞ
れソース領域６とドレイン領域７に到達する第１のコン
タクトホール９を形成する。その後、全面にシリコンを
含有したアルミニウム等の金属膜を蒸着した後、写真食
刻法により金属膜のパターンを形成して金属配線層１０
を形成する。
【００２５】次に、図１（ｅ）に示すように、全面に酸
化シリコン膜による第２の層間絶縁膜１１を形成した
後、第２の層間絶縁膜１１を貫通し、金属配線層１０に
到達する第２のコンタクトホール１２を形成し、第２の
コンタクトホール１２を含む第２の層間絶縁膜１１上に
選択的にタングステンシリサイド等のバリヤメタル１３
を形成する。その後、ボンディングパッドを形成するた
めに、第２の層間絶縁膜１１を貫通し、金属配線層１０
に到達する第１のボンディングパッド用ホール１４を形
成する。
【００２６】次に、図１（ｆ）に示すように、全面に酸
化シリコン膜による第３の層間絶縁膜１５を形成した
後、第３の層間絶縁膜１５を貫通し、バリヤメタル１３
に到達する第３のコンタクトホール１６と第１のボンデ
ィングパッド用ホール１４に連なる第２のボンディング
パッド用ホール１７を形成する。このとき、第１と第２
のボンディングパッド用ホール１４と１７で形成された
ホールの底面には、金属配線層１０が露出している。そ
の後、ＩＴＯ等の導電性透明膜を全面に蒸着した後、フ
ォトレジストを塗布し、フォトレジストをボンディング
パッド用ホール領域を除去し、第３のコンタクトホール
１６を含む第３の層間絶縁膜上に選択的に残したレジス
トパターンを形成し、導電性透明膜のエッチング液でエ
ッチングする。これにより、導電性透明膜でできた透明
画素電極１８と金属膜でできたボンディングパッド１９
を形成する。
【００２７】なお、導電性透明膜をエッチングする際、
従来用いていた塩酸系もしくは沃素酸系ハロゲン化物強
酸のエッチング液でエッチングすると、第１と第２のボ
ンディングパッド用ホール１４と１７で形成されたホー
ルの底面には導電性透明膜の下にシリコンを含有したア
ルミニウム等の金属膜があるため、導電性透明膜がエッ
チングされた後、金属膜が続いてエッチングされる。
【００２８】そこで、導電性透明膜をエッチングする
が、アルミニウムの金属膜はエッチングしない有機系還
元剤のシュウ酸（ＣＯＯＨ）2等を用いるとよい。こう
することにより、ボンディングパッド領域の導電性透明
膜は除去されるが、その下の金属膜は除去されずにすむ
ので、金属膜が薄くならず、ワイヤーボンディングを行
っても固着が弱くなることはなくなる。
【００２９】なお、導電性透明膜のエッチングに有機系
還元剤のシュウ酸（ＣＯＯＨ）2を用いると、ＩＴＯ等
の導電性透明膜を構成しているインジウムが残りやすく
なる。そのため、導電性透明膜を蒸着する際に、水素を
含入させて導電性透明膜を非晶質化させる。こうするこ
とにより、導電性透明膜を有機系還元剤のシュウ酸（Ｃ
ＯＯＨ）2を用いてエッチングしてもインジウムが残ら
ないようにすることができる。
【００３０】
【発明の効果】本発明によれば、ボンディングパッドを
工程を追加することなくアルミニウムで形成することが
でき、ワイヤーがボンディングパッドに確実に固着さ
れ、ワイヤーボンディングの信頼性が増すとともに、プ
ローブ検査も正確に行うことができる。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタの製造方法の実施の
形態を示した工程断面図
【図２】従来の薄膜トランジスタの製造方法を示した工
程断面図
【符号の説明】
１ 絶縁基板 ２ 島状領域 ３ ゲート絶縁膜 ４ ゲート電極 ５ 不純物イオン ６ ソース領域 ７ ドレイン領域 ８ 第１の層間絶縁膜 ９ 第１のコンタクトホール １０ 金属配線層 １１ 第２の層間絶縁膜 １２ 第２のコンタクトホール １３ バリヤメタル １４ 第１のボンディングパッド用ホール １５ 第３の層間絶縁膜 １６ 第３のコンタクトホール １７ 第２のボンディングパッド用ホール １８ 透明画素電極 １９ ボンディングパッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板上にシリコン薄膜とゲート絶縁膜
    およびゲート電極を順次選択的に形成し、前記シリコン
    薄膜にソース領域とドレイン領域を形成するトランジス
    タ形成工程と、表面に第１の層間絶縁膜を形成後第１の
    コンタクトホールを形成し、同第１のコンタクトホール
    を含む前記第１の層間絶縁膜上に金属膜を選択的に形成
    する金属配線工程と、表面に第２の層間絶縁膜を形成
    後、前記金属膜の上に第２のコンタクトホールを形成
    し、前記第２のコンタクトホールを含む前記第２の層間
    絶縁膜上にバリヤメタルを選択的に形成し、その後前記
    金属膜の上に第１のボンディングパッド用ホールを形成
    するバリヤメタル工程と、表面に第３の層間絶縁膜を形
    成後、前記バリヤメタルの上に第３のコンタクトホール
    と前記第１のボンディングパッド用ホールに連なる第２
    のボンディングパッド用ホールを形成し、蒸着により導
    電性透明膜を形成した後、フォトレジスト膜を塗布し、
    前記フォトレジスト膜を前記第１と第２のボンディング
    パッド用ホール上を除去し、かつ前記第３のコンタクト
    ホールを含む前記第３の層間絶縁膜上に選択的に残した
    レジストパターンを形成し、前記導電性透明膜をエッチ
    ングすることにより透明画素電極を形成する透明画素電
    極工程とを備えたことを特徴とする薄膜トランジスタの
    製造方法。
  2. 【請求項２】導電性透明膜をエッチングする際に、エッ
    チング液に有機系還元剤を用いることを特徴とする請求
    項１記載の薄膜トランジスタの製造方法。
  3. 【請求項３】導電性透明膜を蒸着により形成する際に、
    水素を含入させて導電性透明膜を非晶質化させることを
    特徴とする請求項１または２記載の薄膜トランジスタの
    製造方法。
JP10034492A 1998-02-17 1998-02-17 薄膜トランジスタの製造方法 Pending JPH11233784A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10034492A JPH11233784A (ja) 1998-02-17 1998-02-17 薄膜トランジスタの製造方法
DE69923613T DE69923613T2 (de) 1998-02-17 1999-02-16 Dünnschichttransistor-Herstellungsverfahren
EP99301126A EP0936668B1 (en) 1998-02-17 1999-02-16 Method of producing thin film transistor
US09/251,290 US6087272A (en) 1998-02-17 1999-02-17 Method of producing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10034492A JPH11233784A (ja) 1998-02-17 1998-02-17 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH11233784A true JPH11233784A (ja) 1999-08-27

Family

ID=12415754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10034492A Pending JPH11233784A (ja) 1998-02-17 1998-02-17 薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US6087272A (ja)
EP (1) EP0936668B1 (ja)
JP (1) JPH11233784A (ja)
DE (1) DE69923613T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150007788A (ko) * 2013-07-12 2015-01-21 삼성디스플레이 주식회사 박막 트랜지스터와 이를 포함하는 박막 트랜지스터 표시판 및 유기 발광 표시 장치
KR20150014563A (ko) * 2013-07-29 2015-02-09 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20150047743A (ko) * 2013-10-25 2015-05-06 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
KR20150059478A (ko) * 2013-11-22 2015-06-01 엘지디스플레이 주식회사 유기전계 발광소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2498699B (en) * 2011-07-08 2014-08-13 Cambridge Display Tech Ltd Method of semiconductor element application

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642876B2 (ja) * 1995-08-04 2005-04-27 株式会社半導体エネルギー研究所 プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JPH09232582A (ja) * 1996-02-22 1997-09-05 Matsushita Electron Corp 薄膜トランジスタの製造方法
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150007788A (ko) * 2013-07-12 2015-01-21 삼성디스플레이 주식회사 박막 트랜지스터와 이를 포함하는 박막 트랜지스터 표시판 및 유기 발광 표시 장치
KR20150014563A (ko) * 2013-07-29 2015-02-09 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20150047743A (ko) * 2013-10-25 2015-05-06 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
KR20150059478A (ko) * 2013-11-22 2015-06-01 엘지디스플레이 주식회사 유기전계 발광소자

Also Published As

Publication number Publication date
US6087272A (en) 2000-07-11
DE69923613T2 (de) 2005-07-07
EP0936668B1 (en) 2005-02-09
DE69923613D1 (de) 2005-03-17
EP0936668A3 (en) 2001-09-12
EP0936668A2 (en) 1999-08-18

Similar Documents

Publication Publication Date Title
US6432755B2 (en) Thin film transistor and manufacturing method therefor
CN100481512C (zh) 半导体器件及其制造方法
US5828433A (en) Liquid crystal display device and a method of manufacturing the same
CN100454604C (zh) 平板显示器及其制造方法
US7524706B2 (en) Method of fabricating a thin film transistor array panel
KR100269521B1 (ko) 박막트랜지스터 및 그의 제조방법
US6096572A (en) Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode
WO2003058724A1 (en) A thin film transistor array panel and a method for manufacturing the same
US20100093122A1 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
JP2002351354A (ja) 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
JPH11233784A (ja) 薄膜トランジスタの製造方法
JP2007206712A (ja) アクティブマトリクス方式液晶表示装置
JPH0823102A (ja) 電子部品及びその製造方法
KR100740937B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JPH09260668A (ja) 薄膜トランジスタおよびその製造方法
JPH10170951A (ja) 液晶表示装置の製造方法
KR100527086B1 (ko) 액정표시장치의 제조방법
KR100488945B1 (ko) 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널제조방법
JPH08254714A (ja) 反射型液晶表示装置の製造方法
KR101281901B1 (ko) 액정표시장치 및 그 제조방법
JPH07176525A (ja) 低抵抗配線の形成方法
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JPH09223803A (ja) 薄膜トランジスタの製造方法
JP2001053067A (ja) アクティブマトリクス回路基板及びその製造方法