JPH11233917A - 積層基板の製造方法 - Google Patents
積層基板の製造方法Info
- Publication number
- JPH11233917A JPH11233917A JP3312998A JP3312998A JPH11233917A JP H11233917 A JPH11233917 A JP H11233917A JP 3312998 A JP3312998 A JP 3312998A JP 3312998 A JP3312998 A JP 3312998A JP H11233917 A JPH11233917 A JP H11233917A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- temperature
- board
- substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000011347 resin Substances 0.000 claims abstract description 61
- 229920005989 resin Polymers 0.000 claims abstract description 61
- 239000004020 conductor Substances 0.000 claims abstract description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011889 copper foil Substances 0.000 claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 43
- 238000010030 laminating Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000032798 delamination Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- 238000003825 pressing Methods 0.000 abstract description 2
- 238000007906 compression Methods 0.000 abstract 1
- 238000005201 scrubbing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 230000008961 swelling Effects 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 縦型の積層基板におおける層間剥離を防止す
る。 【解決手段】 プリプレグ製の絶縁樹脂シート２１の片
面に銅箔２２を樹脂硬化温度より低い温度（例えば１７
０℃）で、４０分間、３０ｋｇｆ／ｃｍ2 で真空プレス
して熱圧着する。この後、銅箔２２の不要部分をフォト
エッチング法で取り除いてビア導体２３のパターンを形
成し、更にビア導体２３の表面をソフトエッチングして
粗化した後、複数枚の絶縁樹脂シート２１を積層して一
体化する。この後、絶縁樹脂シート２１の積層体を基板
サイズにダイシングにより切断して複数の積層基板２４
を作る。切断後に、この積層基板２４をＮ2 雰囲気中で
樹脂硬化温度以上の温度（例えば２００℃）で２時間、
ポストベークする。この後、積層基板２４の切断面にバ
フ研磨を粗さ２μｍで２０分間、施し、更にジェットス
クラブで研磨して、積層基板２４の切断面（実装面）を
平坦化する。
る。 【解決手段】 プリプレグ製の絶縁樹脂シート２１の片
面に銅箔２２を樹脂硬化温度より低い温度（例えば１７
０℃）で、４０分間、３０ｋｇｆ／ｃｍ2 で真空プレス
して熱圧着する。この後、銅箔２２の不要部分をフォト
エッチング法で取り除いてビア導体２３のパターンを形
成し、更にビア導体２３の表面をソフトエッチングして
粗化した後、複数枚の絶縁樹脂シート２１を積層して一
体化する。この後、絶縁樹脂シート２１の積層体を基板
サイズにダイシングにより切断して複数の積層基板２４
を作る。切断後に、この積層基板２４をＮ2 雰囲気中で
樹脂硬化温度以上の温度（例えば２００℃）で２時間、
ポストベークする。この後、積層基板２４の切断面にバ
フ研磨を粗さ２μｍで２０分間、施し、更にジェットス
クラブで研磨して、積層基板２４の切断面（実装面）を
平坦化する。
Description
【０００１】
【発明の属する技術分野】本発明は、ビア導体の形成方
法を改良した積層基板の製造方法に関するものである。
法を改良した積層基板の製造方法に関するものである。
【０００２】
【従来の技術】近年のＩＣチップの高性能化・小型化に
伴い、ＩＣチップを搭載する基板の配線密度の高密度
化、多ピン化が重要な技術的課題となっている。現在、
実用化されている高密度実装基板の一例としてビルドア
ップ多層基板がある。このものは、図２に示すように、
コア基板となるガラスエポキシ基板１１の両面又は片面
にエポキシ系の感光性絶縁樹脂層１２を形成し、この感
光性絶縁樹脂層１２にフォトエッチング法でビアホール
１３を形成し、その上から、銅めっきで内層導体パター
ン１４やビア導体１５を形成し、以後、同様の工程を順
次繰り返して多層化するものである。
伴い、ＩＣチップを搭載する基板の配線密度の高密度
化、多ピン化が重要な技術的課題となっている。現在、
実用化されている高密度実装基板の一例としてビルドア
ップ多層基板がある。このものは、図２に示すように、
コア基板となるガラスエポキシ基板１１の両面又は片面
にエポキシ系の感光性絶縁樹脂層１２を形成し、この感
光性絶縁樹脂層１２にフォトエッチング法でビアホール
１３を形成し、その上から、銅めっきで内層導体パター
ン１４やビア導体１５を形成し、以後、同様の工程を順
次繰り返して多層化するものである。
【０００３】
【発明が解決しようとする課題】しかし、上記ビルドア
ップ多層基板では、多層化された感光性絶縁樹脂層１２
の乾燥収縮により基板に反りが発生し、基板上に実装す
るＩＣチップの接合不良を招く原因となる。また、フォ
トエッチング法でビアホール１３を形成する方法では、
ビア径は５０μｍφが限界である。この理由としては、
感光性絶縁樹脂層１２を良好な絶縁層とするために、熱
特性・信頼性に優れた感光性絶縁樹脂ペーストを使用す
る必要があり、フォトエッチングの解像度に限界がある
ためであり、また、ビア導体１５を銅めっきで形成する
ため、めっき液を行き渡らせる必要性からビアホール１
３の孔径が制限されるためである。
ップ多層基板では、多層化された感光性絶縁樹脂層１２
の乾燥収縮により基板に反りが発生し、基板上に実装す
るＩＣチップの接合不良を招く原因となる。また、フォ
トエッチング法でビアホール１３を形成する方法では、
ビア径は５０μｍφが限界である。この理由としては、
感光性絶縁樹脂層１２を良好な絶縁層とするために、熱
特性・信頼性に優れた感光性絶縁樹脂ペーストを使用す
る必要があり、フォトエッチングの解像度に限界がある
ためであり、また、ビア導体１５を銅めっきで形成する
ため、めっき液を行き渡らせる必要性からビアホール１
３の孔径が制限されるためである。
【０００４】このような問題を解消するため、本発明者
は、特願平１０−６６５０号の明細書に示すように、実
装面に対して各絶縁樹脂層間の接合面が直角となるよう
に各絶縁樹脂層を積層し、これを基板サイズに切断し
て、各絶縁樹脂層に予め形成された配線パターンでビア
導体を形成する縦型の積層基板を提案している。この縦
型の積層基板は、ビア導体のパターンをフォトエッチン
グ法で形成することで、３０μｍφのビア導体を形成す
ることが可能となる。
は、特願平１０−６６５０号の明細書に示すように、実
装面に対して各絶縁樹脂層間の接合面が直角となるよう
に各絶縁樹脂層を積層し、これを基板サイズに切断し
て、各絶縁樹脂層に予め形成された配線パターンでビア
導体を形成する縦型の積層基板を提案している。この縦
型の積層基板は、ビア導体のパターンをフォトエッチン
グ法で形成することで、３０μｍφのビア導体を形成す
ることが可能となる。
【０００５】しかし、最近の試験結果によれば、この縦
型の積層基板は、切断後にビア導体のパターンと絶縁樹
脂層とが若干剥がれることがあり、この層間剥離が歩留
り低下や信頼性低下を招く原因となることが判明した。
型の積層基板は、切断後にビア導体のパターンと絶縁樹
脂層とが若干剥がれることがあり、この層間剥離が歩留
り低下や信頼性低下を招く原因となることが判明した。
【０００６】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、縦型の積層基板にお
いて、切断後に層間剥離が発生することを防止できて、
歩留り向上、信頼性向上を実現することができる積層基
板の製造方法を提供することにある。
たものであり、従ってその目的は、縦型の積層基板にお
いて、切断後に層間剥離が発生することを防止できて、
歩留り向上、信頼性向上を実現することができる積層基
板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の積層基板の製造方法は、絶縁樹脂層の形成
素材となるプリプレグ製の絶縁樹脂シートに銅箔を樹脂
硬化温度より低い温度で熱圧着した後、その銅箔の不要
部分をエッチングしてビア導体用の配線パターンを形成
する。この後、絶縁樹脂シートを複数枚積層して、これ
を基板サイズに切断し、切断後に樹脂硬化温度以上の温
度でポストベークした後、切断面を研磨して実装面とし
て仕上げる。
に、本発明の積層基板の製造方法は、絶縁樹脂層の形成
素材となるプリプレグ製の絶縁樹脂シートに銅箔を樹脂
硬化温度より低い温度で熱圧着した後、その銅箔の不要
部分をエッチングしてビア導体用の配線パターンを形成
する。この後、絶縁樹脂シートを複数枚積層して、これ
を基板サイズに切断し、切断後に樹脂硬化温度以上の温
度でポストベークした後、切断面を研磨して実装面とし
て仕上げる。
【０００８】この場合、プリプレグ製の絶縁樹脂シート
に銅箔を熱圧着する際に、樹脂硬化温度より低い温度で
熱圧着するため、絶縁樹脂シートの硬化が途中までで抑
えられる。その後、絶縁樹脂シートを積層して切断した
後に樹脂硬化温度以上の温度でポストベークするため、
積層基板の絶縁樹脂層（絶縁樹脂シート）が完全に熱硬
化する過程で、絶縁樹脂層間の接合力やビア導体のパタ
ーンと絶縁樹脂層との接合力が増大して、層間剥離が防
がれる。
に銅箔を熱圧着する際に、樹脂硬化温度より低い温度で
熱圧着するため、絶縁樹脂シートの硬化が途中までで抑
えられる。その後、絶縁樹脂シートを積層して切断した
後に樹脂硬化温度以上の温度でポストベークするため、
積層基板の絶縁樹脂層（絶縁樹脂シート）が完全に熱硬
化する過程で、絶縁樹脂層間の接合力やビア導体のパタ
ーンと絶縁樹脂層との接合力が増大して、層間剥離が防
がれる。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態におけ
る積層基板の製造方法を図１に基づいて説明する。プリ
プレグにより形成された熱硬化性の絶縁樹脂シート２１
の片面に銅箔２２（厚み１０〜１２μｍ）を重ね合わせ
て、樹脂硬化温度より低い温度（例えば１７０℃）で、
４０分間、３０ｋｇｆ／ｃｍ2 で真空プレスして、絶縁
樹脂シート２１の片面に銅箔２２を熱圧着する。この
際、絶縁樹脂シート２１を樹脂硬化温度より低い温度で
熱圧着するため、絶縁樹脂シート２５の硬化が途中まで
で抑えられる。
る積層基板の製造方法を図１に基づいて説明する。プリ
プレグにより形成された熱硬化性の絶縁樹脂シート２１
の片面に銅箔２２（厚み１０〜１２μｍ）を重ね合わせ
て、樹脂硬化温度より低い温度（例えば１７０℃）で、
４０分間、３０ｋｇｆ／ｃｍ2 で真空プレスして、絶縁
樹脂シート２１の片面に銅箔２２を熱圧着する。この
際、絶縁樹脂シート２１を樹脂硬化温度より低い温度で
熱圧着するため、絶縁樹脂シート２５の硬化が途中まで
で抑えられる。
【００１０】次の工程で、銅箔２２の表面に図示しない
ドライフィルム（感光性フィルム）をラミネートする。
尚、ドライフィルムに代えて、銅箔２２の表面全体に感
光性レジストをスピンコーターで塗布しても良い。この
後、ドライフィルムのうちのビア導体パターン形成部分
のみを露光（８０ｍｊ）し、これをアルカリ現像液に例
えば３０秒間浸漬して現像して、ドライフィルムのうち
のビア導体パターン形成部以外の部分を除去する。この
後、銅箔２２のうちのドライフィルムから露出する部分
（つまりビア導体パターン形成部以外の部分）をアルカ
リエッチング液でエッチングして取り除いた後、アセト
ンでドライフィルムを剥離する。これにより、絶縁樹脂
シート２１に複数本のビア導体２３のパターンを形成す
る。
ドライフィルム（感光性フィルム）をラミネートする。
尚、ドライフィルムに代えて、銅箔２２の表面全体に感
光性レジストをスピンコーターで塗布しても良い。この
後、ドライフィルムのうちのビア導体パターン形成部分
のみを露光（８０ｍｊ）し、これをアルカリ現像液に例
えば３０秒間浸漬して現像して、ドライフィルムのうち
のビア導体パターン形成部以外の部分を除去する。この
後、銅箔２２のうちのドライフィルムから露出する部分
（つまりビア導体パターン形成部以外の部分）をアルカ
リエッチング液でエッチングして取り除いた後、アセト
ンでドライフィルムを剥離する。これにより、絶縁樹脂
シート２１に複数本のビア導体２３のパターンを形成す
る。
【００１１】この後、ビア導体２３の表面をソフトエッ
チングして粗化し、更に、絶縁樹脂シート２１の表面全
体に接着剤を塗布した後、複数枚の絶縁樹脂シート２１
を積層して一体化する。
チングして粗化し、更に、絶縁樹脂シート２１の表面全
体に接着剤を塗布した後、複数枚の絶縁樹脂シート２１
を積層して一体化する。
【００１２】この後、絶縁樹脂シート２１の積層体を基
板サイズにダイシングにより切断して、１つの積層体か
ら複数の積層基板２４を作る。切断後に、この積層基板
２４をＮ2 雰囲気中で樹脂硬化温度以上の温度（例えば
２００℃）で２時間、ポストベークする。これにより、
絶縁樹脂シート２１（絶縁樹脂層）を完全に熱硬化さ
せ、それによって絶縁樹脂シート２１間の接合力やビア
導体２３のパターンと絶縁樹脂シート２１との接合力を
増加させて、層間剥離を防止する。
板サイズにダイシングにより切断して、１つの積層体か
ら複数の積層基板２４を作る。切断後に、この積層基板
２４をＮ2 雰囲気中で樹脂硬化温度以上の温度（例えば
２００℃）で２時間、ポストベークする。これにより、
絶縁樹脂シート２１（絶縁樹脂層）を完全に熱硬化さ
せ、それによって絶縁樹脂シート２１間の接合力やビア
導体２３のパターンと絶縁樹脂シート２１との接合力を
増加させて、層間剥離を防止する。
【００１３】この後、積層基板２４の切断面にバフ研磨
を粗さ２μｍで２０分間、施し、更にジェットスクラブ
で研磨して、積層基板２４の切断面（実装面）を平坦化
する。次の工程で、積層基板２４の表面全体に、感光性
のソルダーレジスト２５を印刷により塗布し、これを露
光、現像して、ビア導体２３の上端部分を積層基板２４
表面のソルダーレジスト２５の被膜から露出させる。こ
の後、ビア導体２３の上端露出部分に無電解Ｎｉめっき
と無電解Ａｕめっきを施してパッド２６を形成した後、
パッド２６上に半田ペーストをスクリーン印刷し、リフ
ローによりパッド２６上の半田を溶融させて半田バンプ
を形成する。
を粗さ２μｍで２０分間、施し、更にジェットスクラブ
で研磨して、積層基板２４の切断面（実装面）を平坦化
する。次の工程で、積層基板２４の表面全体に、感光性
のソルダーレジスト２５を印刷により塗布し、これを露
光、現像して、ビア導体２３の上端部分を積層基板２４
表面のソルダーレジスト２５の被膜から露出させる。こ
の後、ビア導体２３の上端露出部分に無電解Ｎｉめっき
と無電解Ａｕめっきを施してパッド２６を形成した後、
パッド２６上に半田ペーストをスクリーン印刷し、リフ
ローによりパッド２６上の半田を溶融させて半田バンプ
を形成する。
【００１４】以上説明した積層基板２４の製造方法にお
いて、積層基板２４の切断後に行うポストベークの効果
を評価する信頼性評価試験を行ったので、その試験結果
を次の表１に示す。
いて、積層基板２４の切断後に行うポストベークの効果
を評価する信頼性評価試験を行ったので、その試験結果
を次の表１に示す。
【００１５】
【表１】
【００１６】この信頼性評価試験に用いたサンプル基板
は、積層数が１０層、１層当たりのビア導体が５パター
ンで、基板全体として合計５０個のビア導体のパターン
が形成されている。上記表１は、各サンプル基板につい
て、１２１℃、２００時間のＰＣＴ（Pressure Cooker
Test）を行い、各サンプル基板の層間剥離により生じた
導体膨れの数を測定したものである。この結果、ポスト
ベークを行わないサンプル基板ＮＯ．１は、５０カ所の
導体膨れが発生した。
は、積層数が１０層、１層当たりのビア導体が５パター
ンで、基板全体として合計５０個のビア導体のパターン
が形成されている。上記表１は、各サンプル基板につい
て、１２１℃、２００時間のＰＣＴ（Pressure Cooker
Test）を行い、各サンプル基板の層間剥離により生じた
導体膨れの数を測定したものである。この結果、ポスト
ベークを行わないサンプル基板ＮＯ．１は、５０カ所の
導体膨れが発生した。
【００１７】これに対し、切断後にＮ2 雰囲気中で樹脂
硬化温度以上の温度（２００℃）でポストベークを行っ
たサンプル基板ＮＯ．２〜ＮＯ．４は、導体膨れ数が大
幅に減少した。ポストベーク時間が長くなるほど、ポス
トベークの効果（つまり層間接合力の増大）が大きくな
り、３０分のポストベーク（ＮＯ．２）で導体膨れ数が
５カ所、１時間のポストベーク（ＮＯ．３）で導体膨れ
数が１カ所となり、更に、２時間のポストベーク（Ｎ
Ｏ．４）では、導体膨れが全く発生しなかった。
硬化温度以上の温度（２００℃）でポストベークを行っ
たサンプル基板ＮＯ．２〜ＮＯ．４は、導体膨れ数が大
幅に減少した。ポストベーク時間が長くなるほど、ポス
トベークの効果（つまり層間接合力の増大）が大きくな
り、３０分のポストベーク（ＮＯ．２）で導体膨れ数が
５カ所、１時間のポストベーク（ＮＯ．３）で導体膨れ
数が１カ所となり、更に、２時間のポストベーク（Ｎ
Ｏ．４）では、導体膨れが全く発生しなかった。
【００１８】以上の試験結果から、切断後に樹脂硬化温
度以上の温度でポストベークすると、絶縁樹脂シート間
の接合力やビア導体のパターンと絶縁樹脂シートとの接
合力が大幅に増大することが確認され、特に、２時間の
ポストベークを行うと、導体膨れ（層間剥離）が確実に
防止されることが確認された。尚、本発明の積層基板
は、ベース基板上に接着剤、導電性ペースト等により接
合するようにしても良い。
度以上の温度でポストベークすると、絶縁樹脂シート間
の接合力やビア導体のパターンと絶縁樹脂シートとの接
合力が大幅に増大することが確認され、特に、２時間の
ポストベークを行うと、導体膨れ（層間剥離）が確実に
防止されることが確認された。尚、本発明の積層基板
は、ベース基板上に接着剤、導電性ペースト等により接
合するようにしても良い。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
の積層基板の製造方法によれば、絶縁樹脂シートに銅箔
を樹脂硬化温度より低い温度で熱圧着し、フォトエッチ
ング法でビア導体用の配線パターンを形成し、この絶縁
樹脂シートを複数枚積層して基板サイズに切断した後に
樹脂硬化温度以上の温度でポストベークするようにした
ので、絶縁樹脂層間の接合力やビア導体と絶縁樹脂層と
の接合力を大きくできて、層間剥離を防止でき、歩留り
向上、信頼性向上を実現することができる。
の積層基板の製造方法によれば、絶縁樹脂シートに銅箔
を樹脂硬化温度より低い温度で熱圧着し、フォトエッチ
ング法でビア導体用の配線パターンを形成し、この絶縁
樹脂シートを複数枚積層して基板サイズに切断した後に
樹脂硬化温度以上の温度でポストベークするようにした
ので、絶縁樹脂層間の接合力やビア導体と絶縁樹脂層と
の接合力を大きくできて、層間剥離を防止でき、歩留り
向上、信頼性向上を実現することができる。
【図１】本発明の一実施形態における積層基板の製造方
法を説明するもので、（ａ）は絶縁樹脂シートに銅箔を
接合した状態を示す縦断面図、（ｂ）は絶縁樹脂シート
にビア導体のパターンを形成した状態を示す斜視図、
（ｃ）は絶縁樹脂シートを積層した状態を示す斜視図、
（ｄ）は積層基板の斜視図である。
法を説明するもので、（ａ）は絶縁樹脂シートに銅箔を
接合した状態を示す縦断面図、（ｂ）は絶縁樹脂シート
にビア導体のパターンを形成した状態を示す斜視図、
（ｃ）は絶縁樹脂シートを積層した状態を示す斜視図、
（ｄ）は積層基板の斜視図である。
【図２】従来のビルドアップ多層基板の構造を模式的に
示す縦断面図
示す縦断面図
２１…絶縁樹脂シート、２２…銅箔、２３…ビア導体、
２４…積層基板、２５…ソルダーレジスト、２６…パッ
ド。
２４…積層基板、２５…ソルダーレジスト、２６…パッ
ド。
Claims (1)
- 【請求項１】 実装面に対して各絶縁樹脂層間の接合面
が直角となるように各絶縁樹脂層を積層し、各絶縁樹脂
層に予め形成された配線パターンでビア導体を形成する
積層基板の製造方法において、 前記絶縁樹脂層の形成素材となるプリプレグ製の絶縁樹
脂シートに銅箔を樹脂硬化温度より低い温度で熱圧着し
た後、前記銅箔の不要部分をエッチングしてビア導体用
の配線パターンを形成し、前記絶縁樹脂シートを複数枚
積層して、これを基板サイズに切断し、その切断後に樹
脂硬化温度以上の温度でポストベークした後、切断面を
研磨して実装面として仕上げることを特徴とする積層基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312998A JPH11233917A (ja) | 1998-02-16 | 1998-02-16 | 積層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312998A JPH11233917A (ja) | 1998-02-16 | 1998-02-16 | 積層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233917A true JPH11233917A (ja) | 1999-08-27 |
Family
ID=12378008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3312998A Pending JPH11233917A (ja) | 1998-02-16 | 1998-02-16 | 積層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233917A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002051222A3 (en) * | 2000-12-19 | 2003-02-06 | Intel Corp | Parallel plane substrate |
| FR2976720A1 (fr) * | 2011-06-15 | 2012-12-21 | St Microelectronics Sa | Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant |
| CN104124175A (zh) * | 2014-06-27 | 2014-10-29 | 申宇慈 | 制造含有导电通孔的基板的方法及导线基材集成体 |
-
1998
- 1998-02-16 JP JP3312998A patent/JPH11233917A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002051222A3 (en) * | 2000-12-19 | 2003-02-06 | Intel Corp | Parallel plane substrate |
| US6563210B2 (en) | 2000-12-19 | 2003-05-13 | Intel Corporation | Parallel plane substrate |
| US6632734B2 (en) | 2000-12-19 | 2003-10-14 | Intel Corporation | Parallel plane substrate |
| FR2976720A1 (fr) * | 2011-06-15 | 2012-12-21 | St Microelectronics Sa | Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant |
| US8988893B2 (en) | 2011-06-15 | 2015-03-24 | Stmicroelectronics Sa | Method for electrical connection between elements of a three-dimensional integrated structure and corresponding device |
| CN104124175A (zh) * | 2014-06-27 | 2014-10-29 | 申宇慈 | 制造含有导电通孔的基板的方法及导线基材集成体 |
| WO2015197017A1 (zh) * | 2014-06-27 | 2015-12-30 | 申宇慈 | 制造含有导电通孔的基板的方法及导线基材集成体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP4444435B2 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
| JP5306789B2 (ja) | 多層配線基板及びその製造方法 | |
| CN102573280B (zh) | 多层布线基板及制造多层布线基板的方法 | |
| JP4427874B2 (ja) | 多層配線板の製造方法および多層配線板 | |
| WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
| US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
| JP2010258468A (ja) | 半導体パッケージ基板の製造方法 | |
| JP3441368B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP4497548B2 (ja) | 配線基板 | |
| JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
| JP4203537B2 (ja) | 配線基板の製造方法、及び配線基板 | |
| JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JP4549695B2 (ja) | 配線基板の製造方法 | |
| JPH11233917A (ja) | 積層基板の製造方法 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP2002009440A (ja) | 複合配線基板 | |
| JP5221682B2 (ja) | プリント回路基板及びその製造方法 | |
| JP3304061B2 (ja) | プリント配線板の製造方法 | |
| JP2004214227A (ja) | 層間接続部及び多層配線板 | |
| JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 | |
| JP2007067370A (ja) | 配線基板及びその製造方法、埋め込み用セラミックチップ | |
| KR101044133B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 | |
| JP7128857B2 (ja) | 回路基板、回路基板の製造方法及び電子機器 |