JPH11234316A - データ通信用装置 - Google Patents

データ通信用装置

Info

Publication number
JPH11234316A
JPH11234316A JP10181492A JP18149298A JPH11234316A JP H11234316 A JPH11234316 A JP H11234316A JP 10181492 A JP10181492 A JP 10181492A JP 18149298 A JP18149298 A JP 18149298A JP H11234316 A JPH11234316 A JP H11234316A
Authority
JP
Japan
Prior art keywords
receiving
pairs
data
transmission
100base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10181492A
Other languages
English (en)
Inventor
Daniel Dove
ダニエル・ドーブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH11234316A publication Critical patent/JPH11234316A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/413Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【課題】低消費電力で全2重動作と頑健な性能を有する
電子通信ネットワーク技術を提供する。 【解決手段】2対の別々のケーブル(合計4対)上で送
受信することにより、ケーブル対あたりの帯域幅の低減
が可能になる100BASE−TDと呼ぶ電子通信ネッ
トワーク技術を提供するものである。CAT5の限界配
線上で全2重動作と頑健な性能をもたらす。これは、多
くの100BASE−TX機能の補完している。また、
キャリアなしIDLEを提供する。また、100BAS
E−TXより低い送信ピーク(振幅電圧2.5ボルト)
で動作する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子通信ネットワ
ークに関する。より具体的には、本発明は、CSMA/
CDシステム用の高速物理層に適したデータ通信用装置
に関する。
【0002】
【従来の技術】近年、広帯域ネットワーク化に対する顧
客の要求を解決するために、いくつかの技術が開発され
た。このような技術のうち、いくつかの手法は、様々な
顧客の配線設備に適合するように、IEEEの802.
3u委員会で開発されたものである。このような技術は
それぞれ独特の機能を有するが、それぞれ固有の欠点も
有する。
【0003】たとえば、100BASE−TX技術は1
25MHzでの全2重動作を提供するが、カテゴリ5の
UTPまたはシールド付きより線(STP)上で使用す
るときに2対のケーブルだけが必要である。さらに、1
00BASE−TXは、業界によって幅広く支持されて
いる。残念ながら、この技術では、低級から中級のCA
T(カテゴリ)5データ・グレードのシールドなしより
線(UTP)上で限界的信号品質しか得られない。IS
O/IEC1801配線規格を参照されたい。100B
ASE−TXは、その帯域幅要求が高いので実現するの
が非常に難しい。したがって、この技術は2対のケーブ
ルで実現できるが、実際には、ノイズ感度を緩和するた
めに4対のシールドなしより線のすべてが必要である。
さらに、使用可能な信号余裕が小さい、たとえば、送信
中のピーク振幅が1ボルトであるために、インタオペラ
ビリティが達成しにくい。また、この技術はキャリア・
コーディングを必要とする連続キャリア技法を使用して
実現されるので、ノイズに敏感であり、たとえば、単一
ビット・エラーの結果、誤ってキャリアが検出される可
能性がある。最後に、連続キャリアでは全動作中に高電
力が必要であることに留意されたい。このため、ラップ
トップ・コンピュータでの使用など、低電力またはポー
タブルでの応用例にとって、100BASE−TX技術
はあまり魅力的ではなくなる。
【0004】100BASE−T4技術はCAT(カテ
ゴリ)3、4、5のUTPケーブルをサポートする。し
かし、この技術は半2重のみで動作し、そのため、交換
環境での応用が制限される。この技術を実現するために
必要な複雑な波形成形のためにインタオペラビリティが
達成しにくくなったので、現時点ではこの技術に対する
業界の支持はあまりない。最後に、この技術の性能はC
AT3ワイヤ上でやっと限界余裕程度にすぎない。
【0005】100BASE−T2はCAT3、4、5
のUTPケーブルをサポートする。さらに、この技術で
は全2重動作が得られる。しかし、この技術の信号要件
が複雑なので、ディジタル信号プロセッサ(DSP)の
使用が要求される。現時点ではこの技術に対する業界の
支持は認められていない。最後に、全動作中に高電力が
必要である連続キャリアでこの技術が実現されることに
留意されたい。このため、ラップトップ・コンピュータ
での使用など、低電力またはポータブルでの応用例にと
って、100BASE−T2技術はあまり魅力的ではな
くなる。
【0006】
【発明が解決しようとする課題】上記の説明から分かる
ように、既存の技術はそれぞれに実質的な限界を有す
る。また100BASE−TXの代替実施例はいずれも
符号化論理が100BASE−TXと共通でないので、
共通基本技術として100BASE−TXを使用して複
数技術のPHYを作成するのには何の恩恵も与えない。
【0007】業界標準の100BASE−TXの機能を
利用しながら、CAT5の限界配線で全2重動作と頑健
な性能を有する電子通信ネットワーク技術を提供するこ
とが望まれる。また、このような技術が100BASE
−TXを補足すると同時に自動折衝(ネゴシェーショ
ン)などの100BASE−T機能との互換性があれ
ば、特に有利である。
【0008】
【課題を解決するための手段】本発明は、ここで100
BASE−TDと呼ぶ電子通信ネットワーク技術を提供
するものである。この技術は、CAT5の限界配線上で
全2重動作と頑健な性能をもたらす。これは、100B
ASE−TX機能ブロックに非常に影響し、たとえば、
自動折衝(ネゴシェーション)、4B/5Bコーディン
グ、スクランブルなどの100BASE−TX機能に関
して、100BASE−TXを大幅に補足するものであ
る。本発明の重要な特徴は、全動作中の電力が非常に低
いキャリアなしIDLEを提供する。
【0009】2対の別々のケーブル上で送受信すること
により、本発明ではケーブル対あたりの帯域幅の低減が
可能になる。このため、減衰が低減されるとともに、最
小送信振幅の増加が可能になる。このようにして、キャ
リアの送信はアイドル中は必要なく、実際の送信中のみ
必要になる。帯域幅が低減され、送信電圧が高くなるの
で、10BASE−Tおよび100BASE−T4に見
られるような標準の振幅検出技法を使用して、送信キャ
リアの検出が可能になる。
【0010】したがって、本発明の好ましい実施例で
は、100BASE−TXより低いボーレート、たとえ
ば、100BASE−TXの場合の125MHzとは対
照的に62.5MHzのボーレートを有するプロトコル
を提供する。しかも、本発明は、100BASE−TX
より高い送信電圧、たとえば、100BASE−TXの
場合の送信中のピーク振幅1ボルトとは対照的に、送信
中のピーク振幅電圧2.5ボルトで動作する。
【0011】
【発明の実施の形態】100BASE−TX(高速イー
サネットともいう)は、現在、業界標準であるが、ケー
ブル不良に敏感であり、インタオペラビリティ上の多く
の問題を有する。その連続伝送技法は、静止状態でも2
00mAもの電流を必要とし、そのため、グリーン・フ
レーム応用、すなわち、低電力またはエネルギー保存を
要する用途での電力節約目標に適合するのが難しくな
る。
【0012】本発明は、ここで100BASE−TDと
呼ぶ電子通信ネットワーク技術を提供するものである。
この技術は、CAT5の限界配線上で全2重動作と頑健
な性能をもたらす。これは、100BASE−TX機能
ブロックを十分に利用し、たとえば、自動折衝、4B/
5Bコーディング、スクランブルなどの100BASE
−TX機能に関して、100BASE−TXを大幅に補
強するものである。さらに、本発明は、全動作中での電
力が非常に低いキャリアなしIDLEを提供する。
【0013】2対の別々のケーブル上で送受信すること
により、本発明ではケーブル対あたりの帯域幅の低減が
可能になる。このため、減衰が低減されるとともに、最
小送信振幅の増加が可能になる。このようにして、キャ
リアの送信はアイドル中は必要なく、実際の送信中のみ
必要になる。帯域幅が低減され、送信電圧が高くなるの
で、100BASE−Tおよび100BASE−TXに
見られるような標準の振幅検出技法を使用して、送信キ
ャリアの検出が可能になる。
【0014】したがって、本発明の好ましい実施例で
は、100BASE−TXより低いボーレート、たとえ
ば、100BASE−TXの125MHzに対し62.
5MHzのボーレートを有するプロトコルを提供する。
しかも、本発明は、100BASE−TXより高い送信
電圧、たとえば、100BASE−TXのピーク振幅1
ボルトに対しピーク振幅電圧2.5ボルトで動作する。
【0015】100BASE−TDは、4対のCAT5
UTPケーブルのすべてが使用可能であるときに使用す
るための頑健な物理層を提供して、100BASE−T
Xを補足する。自動折衝が使用可能であるので、1対の
装置が100BASE−TDをサポートすることを示す
ことはこのような装置にとって比較的簡単なことであ
る。両方の送信対でリンク・パルスを送信することによ
り、このワイヤが100BASE−TD技術もサポート
することを検証することは可能である。自動折衝では、
ケーブル上で反復性のパルス・シーケンスを使用して、
各リンク・パートナーの能力を示す。100BASE−
Tには、16個のクロック・パルスと、リンク上のノー
ド間で情報を伝達するために使用する最高16個のデー
タ・パルスが存在する。これは通常、1対の送信対と1
対の受信対のみで発生するが、この配線が複数対技術、
たとえば、100BASE−TDをサポートすることを
検証するために複数対に取り入れることもできる(図1
を参照)。データ・パルスは、技術の能力、速度、2重
モードなどの情報を含み、リンクの2つの端部が最大共
通項を見つけられるようにする。100BASE−TD
は、より低い平均電力でより高い信頼性と全2重動作を
提供するので、優れた100Mbps技術であると考え
られている。
【0016】図2は、本発明によるCSMA/CDシス
テム用の高速物理層の概略ブロック図である。本発明の
好ましい実施例では、4対のCAT5 UTPケーブル
が必要である。図2に見られるように、ここに開示する
100BASE−TDプロトコルを使用するネットワー
ク接続を提供するためには、4対のケーブル10が必要
である。本発明の好ましい実施例は、ユーザ・システム
からのデータ送信を可能にするためにユーザ・システム
をネットワークに結合する少なくとも1つの送信ポート
11と、ユーザ・システムによるデータ受信を可能にす
るためにユーザ・システムをネットワークに結合する少
なくとも1つの受信ポート31とを含んでいる。
【0017】MIIインタフェース:100BASE−
TDでは、IEEE802.3u規格で定義されたもの
とまったく同じMIIインタフェースを使用する。以下
の表1を参照されたい。
【0018】
【表1】
【0019】MUX回路:本発明の好ましい実施例はマ
ルチプレクサMUX12を含む。送信データ・ポート1
1で受信した送信データは、2対での送信を可能にする
ために、MUX12によってニブル幅のグループに多重
化される。第1のニブルは1,2対であるp1p2に移
行し、第2のニブルは4,5対であるp4p5に移行す
る。これにより、4BTクロック・サイクル(各40n
s)の待ち時間がシステムに加わる スクランブラ回路:エミッションと近端漏話(NEX
T)を低減し、遷移分布を改善するために、スクランブ
ラ14を使用する。逐次暗号(一種のデータ・スクラン
ブラである)は、その単純さと、エラーを伝播しないと
いう事実のために使用する。NEXT成分が相互に一致
しないように、対1および対2用の逐次暗号シード(se
ed)は互いに異なっている。ネットワークがアイドル状
態のときに100BASE−TDはキャリアなしになる
ので、逐次暗号は、フレーム開始デリミタ(SFD)の
発生、すなわち、パケットが始まることを示す802.
3フレーム内の指示に受信機側で同期させることができ
る。後続のRMI符号化器(後述する)はベースライン
変動現象を発生しないので、このようにしてスクランブ
ラを位置合せすることができる。
【0020】4B/5B符号化器:100BASE−T
Dでは、IEEE802.3u規格で定義されたものと
まったく同じ4B/5B符号化回路16を使用する。こ
のため、10/100TX/100TDトランシーバ内
でのこの回路の影響が可能になる。開始デリミタおよび
終了デリミタをそれぞれ示すために、現在定義されてい
るJ,KおよびT,R符号グループを使用することがで
きる。
【0021】RMI符号化器:本発明の好ましい実施例
では、調整マーク反転(RMI)符号化器18を含む
(図3を参照)。RMIとは、送信データの連続ディジ
タル和(RDS)を追跡し、DCバランスが維持されて
いることを確約するための符号化技法である。この符号
は、提示された2進データが1であれば、+1または−
1を生成し、提示されたデータが0であれば、0を生成
する。また、0に遷移するたびに、交互に+1と−1に
なる。RDSが限界(たとえば、10ボー)を超えた場
合、+1から−1にジャンプするかまたはその逆にな
る。連続ディジタル和は、すべてのビットについて送信
された全ビットの累積値である。たとえば、以下の例よ
うになる。
【0022】 図4は、本発明によるRMI符号化を示すタイミング図
である。クロック(CLK)と5BNRZ、RMI-3とが共通時間
軸でえがかれている。4B/5B符号化と結合される
と、データは通常、+1から0へ、0から−1へ、0か
ら+1へ、−1から0へ遷移する。RMI符号化を使用
すると、送信信号のDC成分が0に維持され、したがっ
て、ベースライン変動が防止される。このため、100
BASE−TDプロトコルを取り入れたシステムのレシ
ーバ設計が簡略化される。
【0023】波形成形:本発明の好ましい実施例は波形
成形回路20を含む。RMI符号は62.5メガボーで
送信される。波形成形の唯一の要件は、調波成分をML
T−125スペクトル・マスク(すなわち、電力スペク
トル密度曲線(エネルギー対周波数)より下に保持する
ことである。当技術分野で周知のように、これは比較的
単純な送信波形成形器によって行うことができる。
【0024】システムの受信部分は図2にも示されてい
る。受信キャリア検知回路、受信位相ロック・ループ
(PLL)回路、受信適応等化回路、自動利得制御回路
については、それぞれ後述するが、参照番号22によっ
て図2にこれらをまとめて示す。
【0025】受信キャリア検知回路:100BASE−
TDではキャリアなしIDLEを使用するので、従来の
スケルチ回路を使用することができる。受信した最小信
号レベルの振幅は600mVより大きい。頑健な性能を
提供するため、本発明の現在の好ましい実施例では35
0mVのスケルチ・レベルを使用する。
【0026】受信位相ロック・ループ(PLL)回路:
100BASE−TDではキャリアなしIDLEを使用
するので、100BASE−TXで使用するものに比
べ、わずかに異なるPLL設計を使用しなければならな
い。本発明の現在の好ましい実施例では、PLLは、キ
ャリアが存在するようになってから46ボー時間以内に
位相ロックを獲得できなければならない。ディジタルP
LLの場合、これは重大な問題ではない。両方の受信チ
ャネル用に単一PLLを使用し、別々の位相検出器を使
用して受信アイの中心にサンプル点をおくことができ
る。時間的にオーバラップした全ビットによってアイ・
ダイアグラムを作成する(図5を参照)。ケーブル伝播
遅延差のために、対同士の間のスキューは50nsにも
なりうる。したがって、優れた設計では、最高100n
sのスキューを考慮しなければならない。受信中のデー
タを位置合わせするために、レシーバ側で開始デリミタ
を使用することができる。スキュー補償するには、さら
に8BTの遅延を要する可能性がある。
【0027】受信適応等化回路:適応等化は、伝送媒体
で検出される信号損失を補償するためにレシーバで使用
する技法である。カテゴリ5UTPのケーブル配線の場
合、信号損失の主な発生源は以下の通りである。
【0028】・周波数依存減衰 ・グループ遅延 ・構造的リターン・ロス 小パルスと大パルスの振幅を評価し、相対振幅を等化す
るようにAGC60およびVGHFB62制御信号を変
更することにより、適応等化制御をディジタル的に実行
することができる(図6を参照)。(通常、UTPケー
ブル減衰が最小のときの大パルスの振幅に基づいて)絶
対最大レベルを設定するためにAGCを使用し、長パル
ス振幅と短パルス振幅が一致するまでVGHFB回路パ
ラメータを変更することができる。ディジタル・インプ
リメンテーションの主な恩恵は、更新周期を計数するビ
ット数を増やすことにより、非常に低い帯域幅で動作で
きることである。
【0029】100BASE−TDではキャリアなしI
DLEを使用するので、そのように実行することによっ
てディジタル制御回路で等化適応アルゴリズムが最もよ
く実現され、エネルギーがまったく存在しない期間中に
等化器の設定を維持することができる。1つのチャネル
を使用して適応を実行するか、または2対の平均チャネ
ル損失を補償する最適適応に到達するように両方の受信
チャネルを使用することが可能である。
【0030】受信RMI復号化回路:受信RMI復号化
回路24(図2)は、着信RMI信号を受信してデコー
ドする。この回路は符号化エラーを検出する能力を有す
るが、5B/4B復号化器から得られるもの以上に未検
出ビット誤り率(UBER)を改善するために有用であ
る可能性がある。
【0031】受信5B/4B復号化回路:受信5B/4
B復号化回路26(図2)は、着信データ・ストリーム
を受信してデコードする。この回路は、プリアンブルの
発生を探し、その5B復号化器を開始デリミタ上で位置
合わせする。本発明の一部の実施例では、MIIでの5
B記号と4Bデータ・ニブルとの適正な位置合せを確実
にするために、1フィラー・バイトのプリアンブルが必
要になる場合もある。
【0032】受信デスクランブラ回路:受信デスクラン
ブラ回路28(図2)は、スクランブルした4Bデータ
を受信し、その初期設定シードを使用することによって
暗号の位置に応じてそれを解読する。デスクランブラ回
路は、プリアンブルとフレーム開始デリミタ(SFD)
が到達したことを判定し、初期設定状態にされる。
【0033】受信デマルチプレックス回路:受信デマル
チプレックス回路30(図2)は、着信4Bデータを受
信し、それを2つの受信チャネルからデマルチプレック
スし、受信ポート31に引き渡す。この回路は、3,6
対から始まって7,8対に切り替わり、その後反復する
単純なアルゴリズムに従うものである(図7を参照)。
【0034】本発明の現在の好ましい実施例について
は、以下の考慮事項が適用される。
【0035】送信波形成形は、単純でなければならない
が、60MHzより上ではエネルギー・レベルを妥当な
レベルより以下に保たなければならない。10/100
TX/100TDについて通常の磁気回路、たとえば、
絶縁トランスを使用するために、波形成形を実行しなけ
ればならない。
【0036】等化器ディジタル・フィードバック・メカ
ニズムは、無音に耐えて動作を維持しなければならな
い。このタイプの回路は、100T4および100VG
の応用例で実現されている。これは、数パケット分の時
間の間に適応できるように慎重に設計しなければならな
い。
【0037】ゼロ位相PLL捕捉は、開始デリミタの検
出前にデータ・セル上で適正ロックを実現するように設
計する。プリアンブル中にビット・エラーが発生する場
合、そのビット・エラーをMIIに渡してはならない。
キャリアの開始時にビットを喪失する場合の基準を定義
しなければならない。オーバサンプリングによって遷移
位置の高速ディジタル捕捉が可能になるので、ディジタ
ル・オーバサンプリング技法が好ましい(図8を参
照)。
【0038】RMIディスパリティ・レベルは、通常動
作中にいつも+1−1または−1+1の遷移を発生する
ようなことせずにDCバランスを確保するように定義す
る。
【0039】ここでは好ましい実施例に関連して本発明
を説明しているが、当業者であれば、本発明の精神およ
び範囲を逸脱せずにここに記載した適用例の代わりに他
の適用例も使用できることが容易に分かるだろう。本発
明の広範囲にわたる利用をより容易にするため、以下に
本発明の実施態様を例示する。
【0040】(実施態様1)電子通信ネットワークを介
して100,000,000ビット/秒で全2重データ交換を行う
ための装置において、受信経路を終端し、少なくとも2
対の受信ケーブルに接続できるようになっている受信ポ
ートと、送信経路を終端し、少なくとも2対の送信ケー
ブルに接続できるようになっている送信ポートと、前記
受信ポートに結合され、全動作中に非常に低い電力を必
要とするキャリアなしIDLEを提供するためにデータ
伝送を示すキャリア振幅を検出するための受信キャリア
検知回路とを含むデータ通信用装置。
【0041】(実施態様2)2対の別々のケーブル上で
送受信することにより、ケーブル対あたりの帯域幅が低
減され、減衰が低減され、最小送信振幅の増加が可能に
なり、キャリアの送信はアイドル中は行われないが、実
際の送信中のみ行われることを特徴とする、実施態様1
に記載のデータ通信用装置。
【0042】(実施態様3)10BASE−Tまたは1
00BASE−T4プロトコルのいずれかで見られる振
幅検出技法を使用して送信キャリアの検出が行われるこ
とを特徴とする、実施態様1に記載のデータ通信用装
置。
【0043】(実施態様4)データ送信中に2.5ボル
トのピーク振幅を使用することを特徴とする、実施態様
1に記載のデータ通信用装置。
【0044】(実施態様5)前記装置を使用する全2重
データ交換が前記ネットワークによってサポートされる
ことを検証するために、両方の送信対でリンク・パルス
が送信されることを特徴とする、実施態様1に記載のデ
ータ通信用装置。
【0045】(実施態様6)前記受信ケーブルと送信ケ
ーブルが、4対のデータ・グレードのシールドなしより
線を漸増的に含むことを特徴とする、実施態様1に記載
のデータ通信用装置。
【0046】(実施態様7)IEEE802.3u規格
によって定義された媒体独立インタフェースをさらに含
むことを特徴とする、実施態様1に記載のデータ通信用
装置。
【0047】(実施態様8)前記送信経路が、マルチプ
レクサをさらに含み、前記2対の送信ケーブル上での送
信を可能にするために前記送信データ・ポートで受信し
た送信データが、前記マルチプレクサによってニブル幅
のグループに多重化されることを特徴とする、実施態様
1に記載のデータ通信用装置。
【0048】(実施態様9)第1のニブルが1,2対で
あるp1p2に移行し、第2のニブルが4,5対である
p4p5に移行することを特徴とする、実施態様8に記
載のデータ通信用装置。
【0049】(実施態様10)前記送信経路が、エミッ
ションと近端漏話(NEXT)を低減し、遷移分布を改
善するためのスクランブラをさらに含むことを特徴とす
る、実施態様1に記載のデータ通信用装置。
【0050】(実施態様11)NEXT内容に相対分散
をもたらすように、前記送信ケーブルの対1および対2
に互いに異なる逐次暗号を使用することを特徴とする、
実施態様10に記載のデータ通信用装置。
【0051】(実施態様12)前記逐次暗号が遠隔レシ
ーバ側でフレーム開始デリミタの発生と同期することを
特徴とする、実施態様11に記載のデータ通信用装置。
【0052】(実施態様13)前記送信経路が、IEE
E802.3u規格で定義された4B/5Bコーディン
グ回路をさらに含み、開始デリミタおよび終了デリミタ
をそれぞれ示すために、現在定義されているJ,Kおよ
びT,Rコード・グループを使用することを特徴とす
る、実施態様1に記載のデータ通信用装置。
【0053】(実施態様14)前記送信経路が、DCバ
ランスが維持されていることを確認するために送信デー
タの実行ディジタル和(RDS)を追跡するための調整
マーク反転(RMI)符号化器をさらに含むことを特徴
とする、実施態様1に記載のデータ通信用装置。
【0054】(実施態様15)前記送信経路が、波形成
形回路をさらに含むことを特徴とする、実施態様1に記
載のデータ通信用装置。
【0055】(実施態様16)前記受信経路が、位相ロ
ック・ループ(PLL)をさらに含むことを特徴とす
る、実施態様1に記載のデータ通信用装置。
【0056】(実施態様17)受信中のデータを位置合
わせするために開始デリミタを使用することを特徴とす
る、実施態様16に記載のデータ通信用装置。
【0057】(実施態様18)前記受信経路が、前記ネ
ットワークで検出される信号損失を補償するための受信
適応等化回路をさらに含むことを特徴とする、実施態様
1に記載のデータ通信用装置。
【0058】(実施態様19)前記受信経路が、着信デ
ータを受信してデコードするための受信調整マーク反転
復号化回路をさらに含むことを特徴とする、実施態様1
に記載のデータ通信用装置。
【0059】(実施態様20)前記受信経路が、プリア
ンブルの発生を探し、復号化器を開始デリミタ上で位置
合わせすることにより、着信データ・ストリームを受信
してデコードするための受信復号化回路をさらに含むこ
とを特徴とする、実施態様1に記載のデータ通信用装
置。
【0060】(実施態様21)前記受信経路が、スクラ
ンブルしたデータを受信し、その初期設定シードを使用
することによって暗号の位置に応じて前記データを解読
するための受信デスクランブラ回路をさらに含むことを
特徴とする、実施態様1に記載のデータ通信用装置。
【0061】(実施態様22)前記デスクランブラ回路
が、前記プリアンブルとフレーム開始デリミタが到達し
たことを判定し、それにより、前記装置を初期設定状態
にすることを特徴とする、実施態様21に記載のデータ
通信用装置。
【0062】(実施態様23)前記受信経路が、着信デ
ータを受信し、前記データを2つの受信チャネルからデ
マルチプレックスするための受信デマルチプレックス回
路をさらに含むことを特徴とする、実施態様1に記載の
データ通信用装置。
【0063】(実施態様24)前記受信デマルチプレッ
クス回路が、3,6対から始まって7,8対に切り替わ
り、その後反復するアルゴリズムに従うことを特徴とす
る、実施態様23に記載のデータ通信用装置。
【0064】(実施態様25)電子通信ネットワークを
介して100百万ビット/秒で全2重データ交換を行う
ための方法において、受信経路を終端し、少なくとも2
対の受信ケーブルに接続できるようになっている受信ポ
ートを用意するステップと、送信経路を終端し、少なく
とも2対の送信ケーブルに接続できるようになっている
送信ポートを用意するステップと、前記受信ポートに結
合され、全動作中に非常に低い電力を必要とするキャリ
アなしIDLEを提供するためにデータ伝送を示すキャ
リア振幅を検出するための受信キャリア検知回路を用意
するステップとを含む方法。
【0065】(実施態様26)2対の別々のケーブル上
で送受信することにより、ケーブル対あたりの帯域幅を
低減し、減衰を低減し、最小送信振幅の増加を可能にす
るステップをさらに含み、キャリアの送信はアイドル中
は行われないが、実際の送信中のみ行われることを特徴
とする、実施態様25に記載の方法。
【0066】(実施態様27)10BASE−Tまたは
100BASE−T4プロトコルのいずれかで見られる
振幅検出技法を使用して送信キャリアの検出が行われる
ことを特徴とする、実施態様25に記載の方法。
【0067】(実施態様28)データ送信中に2.5ボ
ルトのピーク振幅を使用することを特徴とする、実施態
様25に記載の方法。
【0068】(実施態様29)前記方法による全2重デ
ータ交換が前記ネットワークによってサポートされるこ
とを検証するために、両方の送信対でリンク・パルスを
送信するステップをさらに含むことを特徴とする、実施
態様25に記載の方法。
【0069】(実施態様30)前記受信ケーブルと送信
ケーブルが、4対のデータ・グレードのシールドなしよ
り線を漸増的に含むことを特徴とする、実施態様25に
記載の方法。
【0070】(実施態様31)前記2対の送信ケーブル
上での送信を可能にするために前記送信データ・ポート
で受信した送信データをニブル幅のグループに多重化す
るステップをさらに含むことを特徴とする、実施態様2
5に記載の方法。
【0071】(実施態様32)NEXT内容に相対分散
をもたらすように、前記送信ケーブルの対1および対2
に互いに異なる逐次暗号を使用するステップをさらに含
むことを特徴とする、実施態様25に記載の方法。
【0072】(実施態様33)前記逐次暗号を遠隔レシ
ーバ側でフレーム開始デリミタの発生と同期させるステ
ップをさらに含むことを特徴とする、実施態様32に記
載の方法。
【0073】(実施態様34)IEEE802.3u規
格で定義されたコーディング回路を前記送信経路内に用
意するステップをさらに含み、開始デリミタおよび終了
デリミタをそれぞれ示すために、現在定義されている
J,KおよびT,Rコード・グループを使用することを
特徴とする、実施態様25に記載の方法。
【0074】(実施態様35)DCバランスが維持され
ていることを確認するために送信データの実行ディジタ
ル和(RDS)を追跡するための調整マーク反転(RM
I)符号化器を前記送信経路内に用意するステップをさ
らに含むことを特徴とする、実施態様25に記載の方
法。
【0075】(実施態様36)受信中のデータを位置合
わせするために開始デリミタを使用することを特徴とす
る、実施態様25に記載の方法。
【0076】(実施態様37)プリアンブルの発生を探
し、復号化器を開始デリミタ上で位置合わせすることに
より、着信データ・ストリームを受信してデコードする
ための受信復号化回路を前記受信経路内に用意するステ
ップをさらに含むことを特徴とする、実施態様25に記
載の方法。
【0077】(実施態様38)スクランブルしたデータ
を受信し、その初期設定シードを使用することによって
暗号の位置に応じて前記データを解読するための受信デ
スクランブラ回路を前記受信経路内に用意するステップ
をさらに含むことを特徴とする、実施態様25に記載の
方法。
【0078】(実施態様39)前記デスクランブラ回路
が、前記プリアンブルとフレーム開始デリミタが到達し
たことを判定し、それにより、関連システムを初期設定
状態にすることを特徴とする、実施態様37に記載の方
法。
【0079】(実施態様40)3,6対から始まって
7,8対に切り替わり、その後反復するアルゴリズムに
従う受信デマルチプレックス回路を用意するステップを
さらに含むことを特徴とする、実施態様25に記載の方
法。
【図面の簡単な説明】
【図1】本発明による自動折衝を示すタイミング図であ
る。
【図2】本発明によるCSMA/CDシステム用の高速
物理層の概略ブロック図である。
【図3】本発明によるRMI符号化器/復号化器の状態
図である。
【図4】本発明によるRMIコーディングを示すタイミ
ング図である。
【図5】本発明により時間的にオーバラップしたビット
を示すアイ・ダイアグラムである。
【図6】本発明による適応等化回路を示す概略ブロック
図である。
【図7】本発明による受信デマルチプレックス回路が使
用するアルゴリズムを示す流れ図である。
【図8】本発明によるディジタル・オーバサンプリング
技法を示すタイミング図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04L 29/06

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】電子通信ネットワークを介して100,000,00
    0ビット/秒で全2重データ交換を行うための装置にお
    いて、 受信経路を終端し、少なくとも2対の受信ケーブルに接
    続できるようになっている受信ポートと、 送信経路を終端し、少なくとも2対の送信ケーブルに接
    続できるようになっている送信ポートと、 前記受信ポートに結合され、全動作中に非常に低い電力
    を必要とするキャリアなしIDLEを提供するためにデ
    ータ伝送を示すキャリア振幅を検出するための受信キャ
    リア検知回路とを含むデータ通信用装置。
JP10181492A 1997-06-16 1998-06-12 データ通信用装置 Pending JPH11234316A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87669697A 1997-06-16 1997-06-16
US876,696 1997-06-16

Publications (1)

Publication Number Publication Date
JPH11234316A true JPH11234316A (ja) 1999-08-27

Family

ID=25368384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10181492A Pending JPH11234316A (ja) 1997-06-16 1998-06-12 データ通信用装置

Country Status (3)

Country Link
US (1) US7116678B2 (ja)
EP (1) EP0886402A3 (ja)
JP (1) JPH11234316A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020096799A (ko) * 2001-06-15 2002-12-31 (주)오버넷 시그널링 신호체계를 이용한 비동기 엠아이아이 데이터전송 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080280652A1 (en) * 2007-05-08 2008-11-13 Firefly Mobile, Inc. Reconfigurable keypad method in handset device operable with plural subsystems
US8406337B2 (en) * 2007-07-31 2013-03-26 Agilent Technologies, Inc. Method and apparatus for sending DC-balanced signals over a transmission line
US9064953B2 (en) * 2013-06-12 2015-06-23 Infineon Technologies Austria Ag Semiconductor device including a drift zone and a drift control zone
US9318483B2 (en) 2013-12-23 2016-04-19 Infineon Technologies Austria Ag Reverse blocking transistor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280500A (en) * 1991-10-10 1994-01-18 Crescendo Communications, Inc. Method and apparatus for multilevel encoding for a local area network
US5439571A (en) * 1991-11-19 1995-08-08 Bioseparations, Inc. Apparatus and method for enhanced resolution continuous flow zone electrophoresis
US5216714A (en) * 1991-12-13 1993-06-01 3Com Corporation Method and apparatus for controlling the spectral content of a data stream
US5438571A (en) * 1992-11-06 1995-08-01 Hewlett-Packard Company High speed data transfer over twisted pair cabling
GB9314480D0 (en) * 1993-07-09 1993-08-25 Hewlett Packard Co Encoding data
US5544323A (en) * 1993-09-23 1996-08-06 Standard Microsystems Corp. High bit rate ethernet connection
US5784573A (en) * 1994-11-04 1998-07-21 Texas Instruments Incorporated Multi-protocol local area network controller
DE69527935T2 (de) * 1995-03-06 2003-04-30 Hewlett-Packard Co. (N.D.Ges.D.Staates Delaware), Palo Alto Gleichtaktfreier ternärer Kode
EP0824817B1 (en) * 1996-03-11 2005-08-03 Hewlett-Packard Company, A Delaware Corporation Apparatus and method for communicating data word blocks together with control words
GB9614561D0 (en) * 1996-07-11 1996-09-04 4Links Ltd Communication system with improved code
EP0863640A3 (en) * 1997-03-04 2005-09-21 Texas Instruments Incorporated Improved physical layer interface device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020096799A (ko) * 2001-06-15 2002-12-31 (주)오버넷 시그널링 신호체계를 이용한 비동기 엠아이아이 데이터전송 시스템

Also Published As

Publication number Publication date
EP0886402A2 (en) 1998-12-23
US20040218621A1 (en) 2004-11-04
EP0886402A3 (en) 1999-07-21
US7116678B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
EP1903733B1 (en) Method and system for an extended range ethernet line code
US7920597B2 (en) Method and system for low power idle signal transmission in ethernet networks
EP0714191B1 (en) High speed data transfer over twisted pair cabling
US6222852B1 (en) Method and apparatus for transmitting dual speed ethernet information (10BASE-T and 100BASE-TX) across a physical layer device service interface
US7472318B2 (en) System and method for determining on-chip bit error rate (BER) in a communication system
US5878221A (en) Network for multimedia asynchronous transfer mode digital signal transmission and components thereof
US5598406A (en) High speed data transfer over twisted pair cabling
US6169729B1 (en) 200 Mbps PHY/MAC apparatus and method
US5799041A (en) Network for multimedia asynchronous transfer mode digital signal transmission and components thereof
US6088827A (en) 1000BASE-T packetized trellis coder
US6430695B1 (en) Network transceiver having circuitry for referencing transmit data to a selected input clock
US20070160087A1 (en) Serial media independent interface
US6965610B2 (en) System and method for providing compatibility between different transceivers in a multi-pair communication system
US11038607B2 (en) Method and system for bi-directional communication
US9143464B2 (en) Method and system for speed negotiation for twisted pair links using intelligent E-FIFO in fibre channel systems
US6618392B1 (en) Network transceiver using signal detect input to control modes of operation
US7570591B2 (en) Method and apparatus for negotiating link speed and configuration
US20130230091A1 (en) Extension of ethernet phy to channels with bridged tap wires
US5881074A (en) 1000base-t packetized trellis coder
US7293123B2 (en) Asymmetric data path media access controller
JPH11234316A (ja) データ通信用装置
Crayford " Fast Ethernet" alternatives for client-server computing
Annamalai Comparative study of emerging 100-Mbps LAN standards
Buchanan Ethernet
Book IEEE P802. 3ae 10Gb/s Ethernet Task Force