JPH11234472A - 密着型イメージセンサとその駆動方法及び光電変換装置と画像読取装置 - Google Patents

Abstract

(57)【要約】 【課題】 解像度切り換え時に、解像度に応じた読み取
り速度が実現可能で、かつ高速な密着型イメージセン
サ、及び密着型イメージセンサに好適な光電変換装置を
提供することを課題とする。 【解決手段】 本発明の密着型イメージセンサは、複数
の受光素子が第１の光学解像度で配置された受光素子ア
レイ、該受光素子の信号を順次読み出す走査手段、該走
査手段のスタート信号を遅延させる遅延手段、該走査手
段による読み出し動作が終了する前に次段の光電変換装
置の走査手段のスタート信号を出力するスタート信号出
力手段、該第１の光学解像度と、該第１の光学解像度よ
り小なる第２の光学解像度とを切り換える解像度切り換
え手段を有する光電変換装置が複数実装されて構成さ
れ、該光電変換装置は、複数の上記スタート信号出力手
段を有し、該複数のスタート信号出力手段を切り換え
る、スタート信号切り換え手段を有することを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１次元の光電変換
素子とこれを駆動する駆動回路とを備えた光電変換装置
を複数実装した密着型イメージセンサ及びその駆動方法
に関するものであり、更に詳しくは、解像度切り換え機
能を有する密着型イメージセンサ、及び密着型イメージ
センサの駆動方法に用いる光電変換装置、ならびに２次
元の画像を読み出すイメージスキャナやファクシミリ、
電子複写機等に用いる画像読取装置に関するものであ
る。

【０００２】

【従来技術】近年、情報処理システムの分野では、１次
元の画像読み取り装置として、従来の光学系を用いた縮
尺系のラインセンサに対して、複数の半導体光センサチ
ップをマルチ実装した、等倍系の密着型イメージセンサ
の開発が積極的に行われている。

【０００３】（従来技術１）例えば、特開平５−２２７
３６２号公報には、新規に解像度制御用のコントロール
端子を設け、ユーザが利用条件にあわせて解像度を切り
換えることが可能な密着型イメージセンサが提案されて
いる。

【０００４】図７は当該公開公報に提案されている密着
型イメージセンサ用集積回路の回路図である。この従来
技術においては、イメージセンサチップにコントロール
端子（１２５）を設け、その端子にユーザが、ハイレベ
ルまたはローレベルの信号を入力することにより高解像
度モードと低解像度モードの解像度切り換えを実現して
いる。図７について概略説明すれば、スタートパルスＳ
Ｉと、クロックパルスＣＬＫとをシフトレジスタ群１０
４に供給する。スタートパルスＳＩによってシフトレジ
スタ１０４ａが起動されると、その出力はノアゲート１
２１ａおよびアンドゲート１２０ａを通ってチャンネル
セレクトスイッチ１０３ａに入力され、これをオンに
し、フォトセル１０１ａからの信号を信号ライン１０７
ａに取り出す。他のシフトレジスタ１０４ｂ〜１０４ｆ
も順次起動していき、各フォトセル１０１ｂ〜１０１ｌ
からの信号を信号来か１０７ａ，１０７ｂに出力する。

【０００５】ここで、コントロール信号入力端子１２５
にコントロール信号”Ｈ”が入力されると、アナログス
イッチ１１０ａ，１１０ｂ，１２２ａ，１２２ｂが切り
換えられ、画像出力端子１１１に１６ドット／ミリの読
み取り密度で画像信号が得られる。また、コントロール
信号入力端子１２５にコントロール信号”Ｌ”が入力さ
れると、アナログスイッチ１１０ａが常にオン状態とな
り、画像出力端子１１１にはフォトセル１０１ａ〜１０
１ｌ全体の半分の８ドット／ミリの読み取り密度で画像
信号が得られる。つまり、センサＩＣ上のフォトセル１
０１ａ〜１０１ｌは常に全数が動作しているが、外部に
出力画像信号を取り出す際に、コントロール信号によっ
て一部を間引いて出力させることができる。そのため、
画像信号の電圧レベルは常に一定となり、後段の画像処
理回路の構成は従来のもので対応が可能となる。

【０００６】（従来技術２）一方、高速化の要求に対し
て、例えば、特開平２−２１０９５０号公報にはスター
ト信号を遅延させる手段を有するイメージセンサチッ
プ、及び密着型イメージセンサが提案されており、セン
サ信号を読み出す前に定電流回路を立ち上げることによ
り、高速読み出しを実現している。すなわち、受光要素
を有するイメージセンサチップを複数個配列することに
よって構成されるマルチチップ型の光電変換装置に用い
られるイメージセンサチップ及びこれを用いた光電変換
装置において、受光要素による光信号読み出し動作のス
タート信号を遅延させる遅延手段と、前記光信号読み出
し動作が終了する前に、示談のイメージセンサチップに
対するスタート信号に用いられる信号を有し、前記光信
号読み出し信号を増幅する増幅回路内の定電流回路を、
前記遅延手段の遅延開始を示すスタート信号によって、
立ち上げることを特徴としている。

【０００７】また、特開平２−２１０９４９号公報に
は、上記特開平２−２１０９５０号公報に用いる１チッ
プの構成を示しており、クロック信号のハイレベルに同
期する内部クロックΦ１、クロック信号のローレベルに
同期する内部クロックΦ２を用いてシフトレジスタを駆
動するイメージセンサチップ、及び密着型イメージセン
サが提案されており、これによりデューティ１００％の
高速読み出しを実現している。

【０００８】図８に、従来例として、上記特開平２−２
１０９４９号公報及び特開平２−２１０９５０号公報に
記載された内容から想定されるイメージセンサチップの
等価回路図を示す。

【０００９】図８において、光電変換装置（１、１′、
１″）がマルチ実装されており、各光電変換装置を駆動
するクロック（ＣＬＫ）、及びスタートパルス（ＳＰ）
が共通接続されている。また、各光電変換装置（１、
１′、１″）は、Ｎｂｉｔの遅延手段（Ｎｂｉｔプレシ
フトレジスタ２、２′、２″）、Ｋｂｉｔのシフトレジ
スタ（３、３′、３″）、Ｋｂｉｔの受光素子アレイ
（４、４′、４″）、タイミング発生回路（５、５′、
５″）、信号出力アンプ（６、６′、６″）を有してい
る。

【００１０】また、次チップスタート信号（９、９′、
９″）は各光電変換装置のビットが読み出しを終了する
時よりＮビット前（Ｋ−Ｎビット）時の信号を、シフト
レジスタ３、３′、３″の最終レジスタの手前Ｎビット
部分から次チップのスタート信号として出力する。

【００１１】また、クロック信号ＣＬＫとスタートパル
ス信号ＳＰにより駆動されるタイミング発生回路（５、
５′、５″）により、受光素子４、４′、４″を駆動す
るパルス、及び、シフトレジスタ３、３′、３″を駆動
する駆動パルスΦ１（７、７′、７″）、Φ２（８、
８′、８″）が生成される。スタートパルス信号ＳＰが
各イメージセンサチップに共通に接続されているのは、
各イメージセンサチップの動作開始の同期を取るためで
ある。

【００１２】また、信号出力アンプ６、６′、６″は、
受光素子アレイ４、４′、４″からシフトレジスタのシ
フト信号によってオン／オフするスイッチを介して１本
の信号出力線に読み出される画像信号を増幅し、タイミ
ング発生回路５、５′、５″の制御信号によって信号出
力Ｖｏｕｔされる。なお、信号出力アンプ６、６′、
６″内には定電流回路が備えられ、スタート信号の入力
と同時に、電源供給が始まり、スタート信号からＮビッ
トのクロック信号入力時には定常の増幅動作を可能とし
ている。

【００１３】図９はＣＬＫに対するシフトレジスタ３の
駆動パルスΦ１（７、７′、７″）、Φ２（８、８′、
８″）のタイミングチャートである。

【００１４】尚、図９は、図８における遅延手段２を４
ビットとした場合のタイミングである。従って、シフト
レジスタ３，３’，３”はスタートパルス信号ＳＰから
４ビット遅延して、最初のシフトレジスタの動作を開始
する。

【００１５】ここで、図９に示すように、シフトレジス
タ３の駆動パルスΦ１（７、７′、７″）はＣＬＫのハ
イレベルに同期したパルスとなり、Φ２（８、８′、
８″）はＣＬＫのローレベルに同期したパルスとなる。
信号出力ＶｏｕｔはΦ１、Φ２に同期して取り出され
る。従って、シフトレジスタ３の１ｂｉｔ目がΦ１に対
応する場合、奇数ｂｉｔはΦ１同期、偶数ｂｉｔはΦ２
同期の信号出力となる。

【００１６】同図Ａは光電変換装置（１）の信号出力、
同図Ｃは光電変換装置（１′）の信号出力、同図Ｅは光
電変換装置（１″）の信号出力であり、全体の信号出力
Ｖｏｕｔは図に示すようになる。また、各々の光電変換
装置は、最終ビットの４ビット前の信号を次の光電変換
装置のスタート信号（Ｂ，Ｄ）として出力している。

【００１７】こうして、マルチチップ型の密着型イメー
ジセンサとして大きな原稿を直接読み出すことが可能と
なり、チップ間の読み出し休息時間や、信号出力レベル
の差異をなくすことができる。

【００１８】

【発明が解決しようとする課題】しかしながら、上記の
従来技術１に開示されている密着型イメージセンサの解
像度切り換え方式においては、画素を読み飛ばすことに
より解像度を切り換えているため、例えば、クロックレ
ートが同一の場合には、解像度を半分にしても読み出し
時間は、解像度が通常の場合でも半分の場合でも変わら
ない。仮に、受光素子が６００ｄｐｉの光学解像度で配
置され、高解像度モードで６００ｄｐｉ、低解像度モー
ドで３００ｄｐｉの解像度が得られるとすると、例え
ば、６００ｄｐｉ時に６ｍｓｅｃ／ｌｉｎｅの読み取り
速度が得られる場合、３００ｄｐｉ時でも６ｍｓｅｃ／
ｌｉｎｅの読み取り速度となり、解像度を落としても読
み取り速度が変わらない。従って、同一のクロックレー
トを用いて６００ｄｐｉ時に５ｍｓｅｃ／ｌｉｎｅの読
み取り速度、３００ｄｐｉ時に３ｍｓｅｃ／ｌｉｎｅの
読み取り速度というように、解像度に応じた読み取り速
度を実現することができないという問題がある。

【００１９】また、奇数ビットと偶数ビットの信号出力
線が分離しているため、偶数ビットと奇数ビットのレベ
ル差も生じやすいという問題もある。

【００２０】更に、従来技術１で開示されている解像度
切り換えを従来技術２で開示されている密着型イメージ
センサに適用した場合には、解像度切り換え時に光電変
換装置の継ぎ目の部分で、不連続部が生じるという問題
が生じる。

【００２１】例えば、従来技術２において、プレシフト
レジスタのビット数を１０ビットとすると、高解像度モ
ード時には次チップスタート信号を出力してから１０ビ
ット後に次の光電変換装置の１ビット目が出力されるた
め光電変換装置の継ぎ目の部分での信号は不連続になら
ないが、低解像度モード時には次チップスタート信号が
出力されてから５ビット後に信号出力が終了するため、
次の光電変換装置の１ビット目が出力されるまでの間、
５ビット分の不連続部分が光電変換装置の継ぎ目で生じ
ることになる。従って、従来技術２を従来技術１に用い
ようとしても、連続性のある高解像度と低解像度の画像
信号を得ることは困難である。

【００２２】（本発明の目的）本発明の目的は、解像度
切り換え時に、解像度に応じた読み取り速度が実現可能
で、かつ高速な密着型イメージセンサ、及び密着型イメ
ージセンサに好適な光電変換装置を提供することにあ
る。

【００２３】

【課題を解決するための手段】上記の問題を解決するた
めに、本発明は、複数の受光素子が第１の解像度で配置
された受光素子アレイと、該受光素子の信号を順次読み
出す走査手段と、該走査手段のスタート信号を遅延させ
る遅延手段と、前記第１の解像度と前記第１の解像度よ
り小なる第２の解像度とを切り換える解像度切り換え手
段と、を有する光電変換装置を複数実装されて構成され
る密着型イメージセンサにおいて、前記光電変換装置
は、前記走査手段による読み出し動作が終了する前に次
段の光電変換装置の走査手段のスタート信号を前記解像
度切り換え手段の切り換えに応じて複数種類出力するス
タート信号出力手段と、前記複数のスタート信号出力手
段を切り換えるスタート信号切り換え手段を有すること
を特徴とする。

【００２４】また、本発明は、複数の受光素子が第１の
解像度で配置された受光素子アレイと、該受光素子の信
号を順次読み出す走査手段と、該走査手段のスタート信
号を遅延させる遅延手段と、前記第１の解像度と前記第
１の解像度より小なる第２の解像度とを切り換える解像
度切り換え手段と、を有する光電変換装置を複数実装さ
れて構成される密着型イメージセンサの駆動方法におい
て、前記光電変換装置は前記走査手段による読み出し動
作が終了する前に次段の光電変換装置の走査手段のスタ
ート信号を出力し、前記スタート信号に従って前記遅延
手段の遅延時間を切り換え、且つ前記解像度切り換え手
段に前記解像度を切り換えることを特徴とする。

【００２５】又、本発明は複数の受光素子を含む光電変
換装置を複数接続した密着型イメージセンサにおいて、
解像度を選択する選択手段と、それぞれの前記光電変換
装置内で前記選択手段により選択された解像度に対応し
て前記受光素子から信号を読み出す読出手段と、１つの
前記光電変換装置から次段の前記光電変換装置内に供給
される読み出しスタート信号により開始されるスタート
タイミングを、選択された解像度に応じて変更する変更
手段と、を有することを特徴とする。

【００２６】さらに、本発明は、複数の受光素子が第１
の解像度で配置された受光素子アレイと、該受光素子の
信号を順次読み出す走査手段と、該走査手段のスタート
信号を遅延させる遅延手段と、前記第１の解像度と前記
第１の解像度より小なる第２の解像度とを切り換える解
像度切り換え手段と、を有する光電変換装置において、
前記複数の受光素子の最終読み出し受光素子から手前の
所定の受光素子読み出しタイミングに従ってスタート信
号を読み出しタイミングとして出力し且つ前記第１又は
第２の解像度の切り換えに応じて前記読み出しタイミン
グを切り換えることを特徴とする。

【００２７】さらにまた、本発明は、複数の受光素子が
第１の解像度で配置された受光素子アレイと、該受光素
子の信号を順次読み出す走査手段と、該走査手段のスタ
ート信号を遅延させる遅延手段と、前記第１の解像度と
前記第１の解像度より小なる第２の解像度とを切り換え
る解像度切り換え手段と、を有する光電変換装置を複数
実装されて構成される密着型イメージセンサを備えた電
子複写機において、前記光電変換装置は、前記走査手段
による読み出し動作が終了する前に次段の光電変換装置
の走査手段のスタート信号を複数種類出力するスタート
信号出力手段と、前記複数のスタート信号出力手段を切
り換えるスタート信号切り換え手段とを有することを特
徴とする。

【００２８】（作用）本発明においては、マルチチップ
実装された密着型イメージセンサにおいて、次のチップ
のシフトレジスタを起動するスタート信号を解像度切り
換え信号により選択する手段を設けているため、解像度
切り換え時においても、光電変換装置の継ぎ目において
不連続ビットが生じない。

【００２９】また、本発明は、４画素（ａ，ｂ，ｃ，
ｄ）を１ブロックとし、高解像度モードでは同期クロッ
クΦ１でａ，ｃのビットを、同期クロックΦ１に反転し
た同期クロックΦ２でｂ，ｄのビットを駆動し、低解像
度モードでは、同期クロックΦ１でａ＋ｂのビットを、
同期クロックΦ２でｃ＋ｄのビットを画素加算により読
み出す手段を設けているため、同一のクロックレートを
用いても、解像度に応じた読み取りスピードが実現可能
となる。また、解像度を複数段階に分けて、それぞれの
解像度に応じて、隣接のチップの読み出し用スタート信
号を送出することにより、一連の受光素子の読み出しに
途切れを生じさせないようにしている。

【００３０】

【発明の実施の形態】以下、本発明による実施形態につ
いて、図面を用いて詳細に説明する。

【００３１】（実施形態１）図１は本発明の実施形態１
における光電変換装置を用いた密着型イメージセンサの
回路ブロック図、図２は図１における８ビット分のシフ
トレジスタと受光素子の回路ブロック図、図４は図２の
動作を示すタイミングチャート、図３は４画素分の受光
素子の等価回路図である。

【００３２】図１において、光電変換装置（１、１′）
がマルチ実装され、密着型イメージセンサが形成されて
いる。尚、同図には２チップ分のみを図示しているが、
本実施形態では例えば１５チップを１列に配置しマルチ
実装して、密着型イメージセンサを構成している。

【００３３】各々の光電変換装置１，１’には、光電変
換装置を駆動するクロック（ＣＬＫ）、スタートパルス
（ＳＰ）、解像度切り換え信号（ＭＯＤＥ）が共通接続
されている。

【００３４】また、本実施形態においては、ＭＯＤＥ信
号がハイレベルの場合は高解像度モード（６００ｄｐ
ｉ）、ＭＯＤＥ信号がローレベルの場合は低解像度モー
ド（３００ｄｐｉ）の解像度が得られる構成としてい
る。

【００３５】さらに、本実施形態の各々の光電変換装置
（１、１′）は、４ｂｉｔの遅延を有するプレシフトレ
ジスタ（２、２′）、シフトレジスタ（３、３′）、３
４４ビットの受光素子アレイ（４、４′）、タイミング
発生回路（５、５′）、信号出力アンプ（６、６′）を
有している。ここで、シフトレジスタ（３、３′）は４
ビット分のシフトレジスタブロック（１１）から構成さ
れている。

【００３６】また、高解像度モード時のスタート信号
（９−１、９′−１）、及び低解像度時のスタート信号
（９−２、９′−２）をスタート信号切り換え手段（１
０、１０′）を用いて選択することにより、次チップス
タート信号（９、９′）が得られる構成となっている。

【００３７】また、次チップスタート信号（９、９′）
を切り換える切り換え手段１０は、次チップスタート信
号（９、９′）を次段に出力するようなスタート信号を
送る側のチップに設けた構成のみでなく、複数のスター
ト信号が次段に出力された後に、次チップスタート信号
切り換え手段１０から出力されるようなスタート信号を
受け取る側のチップに設けた構成のものでもよい。ま
た、低解像度読み出しの場合に、隣り合う２画素を加算
して読み出すだけではなく、例えば偶数ビットの画素を
間引いて読み出すことも可能である。

【００３８】図２は８ビット分のシフトレジスタと受光
素子の回路ブロック図である。シフトレジスタは４ビッ
トを１ブロックとするシフトレジスタブロック（１１）
から構成されており、シフトレジスタブロック（１１）
はΦ１同期の１ビットシフトレジスタ（１２−１〜１２
−４）、Φ２同期の１ビットシフトレジスタ（１３−１
〜１３−４）、及びモード信号を切り換えるアナログス
イッチ（Ｓ１１〜Ｓ２７）で構成されている。

【００３９】また、シフトレジスタブロック（１１）は
読み出しパルス線（Φａ１〜Φｄ２）で受光素子（ａ１
〜ｄ２）と接続されている。

【００４０】図３は図２における受光素子４画素分の等
価回路であり、各々の受光素子（ａ１〜ｄ１）は、光電
変換手段となるホトダイオード（ＰＤａ〜ＰＤｄ）、読
み出しスイッチ（Ｍ１ａ〜Ｍ１ｄ）、信号転送スイッチ
（Ｍ２ａ〜Ｍ２ｄ）、ＭＯＳソースホロア（Ｍ３ａ〜Ｍ
３ｄ）、上記光電変換手段をリセットする手段であるリ
セットスイッチ（Ｍ４ａ〜Ｍ４ｄ）、一時的に電荷を蓄
積する蓄積容量（Ｃａ〜Ｃｄ）で構成されている。

【００４１】以下、本実施形態の動作について説明す
る。

【００４２】図３に示す各受光素子ａ１〜ｄ１におい
て、ホトダイオード（ＰＤａ〜ＰＤｄ）にて光電変換に
より生成した光キャリアはＭＯＳソースホロア（Ｍ３ａ
〜Ｍ３ｄ）で電荷電圧変換され、信号転送パルス（Φ
Ｔ）にて全画素一括で蓄積容量（Ｃａ〜Ｃｄ）に転送さ
れる。続いて、シフトレジスタ１１から順次ハイとなる
読み出しパルス（Φａ１〜Φｄ１）によって順次読み出
しスイッチ（Ｍ１ａ〜Ｍ１ｄ）をオン状態にし、共通信
号線（１４）に信号電圧が容量分割し読み出される。

【００４３】本実施形態においては、高解像度モード時
には読み出しパルス（Φａ１〜Φｄ１）は順次オンして
いくが、低解像度モード時には、隣接する２ビット、す
なわちシフトレジスタ１１から走査するΦａ１とΦｂ１
が同時にオンし、続いてΦｃ１とΦｄ１が同時にオンす
る構成となる。従って、低解像度モードにおいては２画
素の容量分割加算により、信号電圧を高解像度モード時
より大きくすることが可能となる。尚、上記の容量分割
加算については、例えば、特開平４−４６８２号公報に
開示されている。

【００４４】次に、図２、図３を用いてシフトレジスタ
部の動作を説明する。

【００４５】図２において、ＭＯＤＥ信号がハイレベル
の場合は、Ｓ１１、Ｓ２１、Ｓ１６、Ｓ１７、Ｓ２６、
Ｓ２７のアナログスイッチがオフ状態となり、一方、Ｓ
１２、Ｓ１３、Ｓ１４、Ｓ１５、Ｓ２２、Ｓ２３、Ｓ２
４、Ｓ２５がオン状態となる。従って、解像度切り換え
の無い、通常のシフトレジスタ動作となり、各受光素子
用の読み出し制御パルスΦａ１からΦｄ２までは時系列
的に順次オン状態となる。なお、図２においては、画像
信号の出力線を図示していないが、制御パルスΦａ１か
らΦｄ２による順次ハイとなるのに同期して、各受光素
子ａ１からｄ２の受光電荷が出力線に出力される。

【００４６】次に、ＭＯＤＥ信号がローレベルの場合
は、Ｓ１１、Ｓ２１、Ｓ１６、Ｓ１７、Ｓ２６、Ｓ２７
のアナログスイッチがオン状態となり、一方、Ｓ１２、
Ｓ１３、Ｓ１４、Ｓ１５、Ｓ２２、Ｓ２３、Ｓ２４、Ｓ
２５がオフ状態となる。従って、シフトレジスタ（１２
−１）にシフトパルスが入力されると、シフトレジスタ
（１２−１）からΦａ１とΦｂ１がΦ１同期で出力さ
れ、ａ１とｂ１の受光素子の信号を同時に読み出す。続
いて、シフトパルスはアナログスイッチＳ１１を介して
シフトレジスタ（１３−２）に入力され、シフトレジス
タ（１３−２）からΦｃ１とΦｄ１がΦ２同期で出力さ
れ、ｃ１とｄ１の受光素子の信号を同時に読み出す。本
低解像度読み出しのモードの場合も、不図示の出力線に
受光素子ａ１とｂ１、ｃ１とｄ１、ａ２とｂ２、ｃ２と
ｄ２というように対の受光素子の加算電荷が順次読み出
される。

【００４７】このとき、シフトレジスタ（１３−１）と
シフトレジスタ（１２−２）はシフトパルスが入力され
ないため動作しない。同様にして、シフトレジスタ（１
２−３）からΦａ２とΦｂ２がΦ１同期で出力され、ａ
２とｂ２の受光素子の信号を同時に読み出し、シフトレ
ジスタ（１３−４）からΦｃ２とΦｄ２がΦ２同期で出
力され、ｃ２とｄ２の受光素子の信号を同時に読み出
す。

【００４８】以上の動作のタイミングチャートを図４に
示す。図４において、クロック信号ＣＬＫと、同期信号
Φ１，Φ２が高解像度モードと低解像度モードに共通に
供給され、シフトレジスタのスタート信号ＳＲがハイと
なると共に高解像度モードと低解像度モードのそれぞれ
の画像信号出力が得られる。同図より、同一のクロック
レートにおいて、低解像度モードにおいては、高解像度
モード時の２倍の読み出し速度で読み出すことが可能で
あることがわかる。

【００４９】次に、次チップスタート信号の切り換え手
段について説明する。

【００５０】図１において、プレシフトレジスタ（２、
２′）は４ビットの遅延を有するため、４ビット前の信
号を次チップのスタート信号として出力しなければなら
ない。プレシフトレジスタ（２、２′）によって、スタ
ート信号ＳＰから時間調節の必要がなく、前段の光電変
換装置の読み出しが終了した後、同一タイミングに従っ
て空隙のない連続的な画像信号を得ることができる。従
って、高解像度モードの場合には、光電変換装置（１、
１′）はそれぞれ３４４ビットの信号を有するため、３
４１ビット目のシフトレジスタ信号（９−１、９′−
１）を次チップスタート信号として用いる。

【００５１】また、低解像度モードにおいては、２画素
加算信号が１ビットとなるため、光電変換装置（１、
１′）は等価的に１７７ビットの信号を有することにな
る。従って、受光素子換算で３３７ビット目のシフトレ
ジスタ信号（９−２、９′−２）を次チップスタート信
号として用いる。すなわち、次チップスタート信号を切
り換えるスタート信号切り換え手段を設けることによ
り、解像度を切り換えても光電変換装置の継ぎ目の部分
において画素信号は連続性を保つことが可能となる。

【００５２】尚、上記実施形態においては、光電変換装
置のビット数を３４４ビットとしたが、４の倍数のビッ
ト数であれば幾つでも構わない。

【００５３】また、解像度も［高解像モード／低解像モ
ード］が［６００ｄｐｉ／３００ｄｐｉ］の場合に限ら
ず、例えば、［４００ｄｐｉ／２００ｄｐｉ］等の解像
度でも構わない。

【００５４】更に、本実施形態は高解像度モードと低解
像度モードの解像度比が２倍の場合を示したが、例え
ば、６画素を１ブロックとし、光電変換装置の画素数を
６の倍数とすることで、［６００ｄｐｉ／２００ｄｐ
ｉ］の切り換えのように、解像度比を３倍に設定するこ
とも容易である。

【００５５】また、電子複写機として、上記密着型イメ
ージセンサを読み出す方向を主走査方向とし、その主走
査方向に垂直な方向を副走査方向として、機構的に副走
査方向にも画像原稿に対応して走査することにより、２
次元状の読み取り信号を得て、この読み取り信号に応じ
て光学感光体に露光することにより、且つ複数の解像度
に応じて被転写紙に転写することができ、機能的な自由
度を増加することができる。

【００５６】（実施形態２）図５は本発明の実施形態２
における光電変換装置を用いた密着型イメージセンサの
回路ブロック図である。

【００５７】本実施形態においては、上記実施形態１に
対して、更に解像度制御用の端子（ＭＯＤＥ２）を追加
し、高解像度モード（１２００ｄｐｉ）、中解像度モー
ド（６００ｄｐｉ）、低解像度モード（３００ｄｐｉ）
の３種類の解像度切り換えが可能な構成を示している。
但し、各モードの解像度数は例示であり、目的に応じて
任意に設定できるものである。

【００５８】図５において、各々の光電変換装置（１、
１′）は、４ｂｉｔの遅延を有するプレシフトレジスタ
（２、２′）、光信号を順次読み出すためのシフトレジ
スタ（３、３′）、６８８ビットの受光素子アレイ（１
７、１７′）、タイミング発生回路（５、５′）、信号
出力アンプ（６、６′）を有している。ここで、シフト
レジスタ（３、３′）は８ビット分のシフトレジスタブ
ロック（１６）から構成されている。また、高解像度モ
ード時のスタート信号（９−１、９′−１）、中解像度
モード時のスタート信号（９−３、９′−３）及び低解
像度時のスタート信号（９−２、９′−２）を、スター
ト信号切り換え手段（１０、１０′）を用いて選択する
ことにより、次チップスタート信号（９、９′）が得ら
れる構成となっている。

【００５９】図６にスタート信号切り換え回路１０の概
略図を示す。図において、ＭＯＤＥ１，２の入力に対し
て、高解像度モード時のスタート信号（９−１、９′−
１）、中解像度モード時のスタート信号（９−３、９′
−３）、及び低解像度時のスタート信号（９−２、９′
−２）に対応した次チップスタート信号（９、９′）を
得ることのできる構成例を示す。本例のように切り換え
回路１０は、２つの各ビットのＭＯＤＥ１，２から３種
の信号を選択出力すればよく、論理回路としては、種々
の回路が想定されるので、詳細な説明は省略する。

【００６０】また、次チップスタート信号（９、９′）
を切り換える切り換え手段１０は、次段に出力するよう
な送る側のチップに設けた構成のみでなく、複数のスタ
ート信号が次段に出力された後に、スタート信号を受け
取る側のチップに設けた構成のものでもよい。また、低
解像度読み出しの場合に、隣り合う２画素を加算して読
み出すだけではなく、例えば偶数ビットの画素を間引い
て読み出すことも可能である。

【００６１】本実施形態においては、高解像度モード時
は１画素で１ビット、中解像度モード時は２画素加算に
より２画素で１ビット、低解像度モード時は４画素加算
により４画素で１ビットとなる。従って、シフトレジス
タブロック（１６）は８画素分が１ブロックとなり、実
施形態１と同様に構成することができる。

【００６２】本実施形態に示すように、本発明において
は、解像度モードを３種類、もしくはそれ以上に設定す
ることも可能であり、かつ、各々の解像度に応じた読み
取り速度が実現でき、光電変換装置の継ぎ目においても
信号の不連続を生じさせないようにすることが可能とな
る。

【００６３】また、本発明は１次元光電変換装置のみな
らず、２次元光電変換装置に応用しても有効であること
は言うまでもない。本発明を２次元光電変換装置に応用
する場合は画素レベルの解像度切り換えの他に、水平方
向のみの解像度切り換え、垂直方向のみの解像度切り換
え等も実現可能である。

【００６４】

【発明の効果】以上説明したように、本発明により、解
像度切り換え時においても光電変換装置の継ぎ目におい
て信号が不連続にならず、かつ、解像度に応じた読み取
り速度が得られるため、その効果は絶大である。

【００６５】また、当該密着型イメージセンサを用いた
電子複写機等に用いることにより、高画質、通常画質等
という被転写紙に要求される画質に応じて出力すること
ができ、機能上の自由度を増加できる。

【図面の簡単な説明】

【図１】本発明の実施形態１における密着型イメージセ
ンサの回路ブロック図である。

【図２】本発明の実施形態による８ビット分のシフトレ
ジスタと受光素子の回路ブロック図である。

【図３】本発明の実施形態による受光素子の等価回路図
（４画素分）である。

【図４】本発明の実施形態による動作を示すタイミング
チャートである。

【図５】本発明の実施形態２における光電変換装置を用
いた密着型イメージセンサの回路ブロック図である。

【図６】本発明の実施形態によるスタート信号切り換え
回路の一例の回路図である。

【図７】従来技術（１）における密着型イメージセンサ
用集積回路の回路図である。

【図８】従来技術（２）におけるイメージセンサチップ
の等価回路図である。

【図９】従来技術（２）におけるタイミングチャートで
ある。

【符号の説明】

１、１′ 光電交換装置 ２、２′ プレシフトレジスタ ３、３′ シフトレジスタ ４、４′ 受光素子アレイ ５、５′ タイミング発生回路 ７、７′ シフトレジスタ駆動パルス（Φ１） ８、８′ シフトレジスタ駆動パルス（Φ２） ９、９′ 次チップスタート信号線 ９−１、９−１′ 高解像モード時スタート信号線 ９−２、９−２′ 低解像モード時スタート信号線 １０、１０′ スタート信号切り換え手段 １１ シフトレジスタブロック（４ビット分） １２−１〜１２−４′ Φ１同期１ビットシフトレジス
タ １３−１〜１３−４′ Φ２同期１ビットシフトレジス
タ １４ 共通信号線 ａ１〜ｄ２ 受光素子 Φａ１〜Φｄ２ ａ１〜ｄ２読み出しパルス Ｍ１ａ〜Ｍ１ｄ 読み出しスイッチ Ｍ４ａ〜Ｍ４ｄ リセットスイッチ ＰＤａ〜ＰＤｄ ホトダイオード

Claims (11)

【特許請求の範囲】
1. 【請求項１】 複数の受光素子が第１の解像度で配置さ
   れた受光素子アレイと、該受光素子の信号を順次読み出
   す走査手段と、該走査手段のスタート信号を遅延させる
   遅延手段と、前記第１の解像度と前記第１の解像度より
   小なる第２の解像度とを切り換える解像度切り換え手段
   と、を有する光電変換装置を複数実装されて構成される
   密着型イメージセンサにおいて、 前記光電変換装置は、前記走査手段による読み出し動作
   が終了する前に次段の光電変換装置の走査手段のスター
   ト信号を前記解像度切り換え手段の切り換えに応じて複
   数種類出力するスタート信号出力手段と、前記複数のス
   タート信号出力手段を切り換えるスタート信号切り換え
   手段を有することを特徴とする密着型イメージセンサ。
2. 【請求項２】 前記複数の光電変換装置は前記複数の受
   光素子の最終読み出し受光素子から手前の所定の受光素
   子読み出しタイミングに従って次段の光電変換装置への
   読み出しタイミングを伝送し、前記手前の所定の受光素
   子読み出しタイミングは前記第１又は第２の解像度の切
   り換えに応じて切り換えることを特徴とする密着型イメ
   ージセンサ。
3. 【請求項３】 複数の受光素子を含む光電変換装置を複
   数接続した密着型イメージセンサにおいて、 解像度を選択する選択手段と、それぞれの前記光電変換
   装置内で前記選択手段により選択された解像度に対応し
   て前記受光素子から信号を読み出す読出手段と、１つの
   前記光電変換装置から次段の前記光電変換装置内に供給
   される読み出しスタート信号により開始されるスタート
   タイミングを、選択された解像度に応じて変更する変更
   手段と、を有することを特徴とする密着型イメージセン
   サ。
4. 【請求項４】 請求項３に記載の密着型イメージセンサ
   において、前記読出手段は、前記複数の受光素子を間引
   いて読み出すことを特徴とする密着型イメージセンサ。
5. 【請求項５】 請求項３に記載の密着型イメージセンサ
   において、前記読出手段は、前記複数の受光素子の一部
   を加算して読み出すことを特徴とする密着型イメージセ
   ンサ。
6. 【請求項６】 請求項３に記載の密着型イメージセンサ
   において、前記変更手段は前記スタート信号を送る側で
   前記スタートタイミングを変更することを特徴とする密
   着型イメージセンサ。
7. 【請求項７】 請求項３に記載の密着型イメージセンサ
   において、前記変更手段は前記スタート信号を受ける側
   で前記スタ一トタイミンクを変更することことを特徴と
   する密着型イメージセンサ。
8. 【請求項８】 複数の受光素子が第１の解像度で配置さ
   れた受光素子アレイと、該受光素子の信号を順次読み出
   す走査手段と、該走査手段のスタート信号を遅延させる
   遅延手段と、前記第１の解像度と前記第１の解像度より
   小なる第２の解像度とを切り換える解像度切り換え手段
   と、を有する光電変換装置を複数実装されて構成される
   密着型イメージセンサの駆動方法において、 前記光電変換装置は前記走査手段による読み出し動作が
   終了する前に次段の光電変換装置の走査手段のスタート
   信号を出力し、前記解像度切り換え手段に前記解像度を
   切り換えることを特徴とする請求項１に記載の密着型イ
   メージセンサの駆動方法。
9. 【請求項９】 前記複数の光電変換装置は前記複数の受
   光素子の最終読み出し受光素子から手前の所定の受光素
   子読み出しタイミングに従って次段の光電変換装置への
   読み出しタイミングを伝送し、前記手前の所定の受光素
   子読み出しタイミングは前記第１又は第２の解像度の切
   り換えに応じて切り換えることを特徴とする請求項１に
   記載の密着型イメージセンサの駆動方法。
10. 【請求項１０】 複数の受光素子が第１の解像度で配置
    された受光素子アレイと、該受光素子の信号を順次読み
    出す走査手段と、該走査手段のスタート信号を遅延させ
    る遅延手段と、前記第１の解像度と前記第１の解像度よ
    り小なる第２の解像度とを切り換える解像度切り換え手
    段と、を有する光電変換装置において、 前記複数の受光素子の最終読み出し受光素子から手前の
    所定の受光素子読み出しタイミングに従ってスタート信
    号を読み出しタイミングとして出力し且つ前記第１又は
    第２の解像度の切り換えに応じて前記読み出しタイミン
    グを切り換えることを特徴とする光電変換装置。
11. 【請求項１１】 複数の受光素子が第１の解像度で配置
    された受光素子アレイと、該受光素子の信号を順次読み
    出す走査手段と、該走査手段のスタート信号を遅延させ
    る遅延手段と、前記第１の解像度と前記第１の解像度よ
    り小なる第２の解像度とを切り換える解像度切り換え手
    段と、を有する光電変換装置を複数実装されて構成され
    る密着型イメージセンサを備えた画像読取装置におい
    て、 前記光電変換装置は、前記走査手段による読み出し動作
    が終了する前に次段の光電変換装置の走査手段のスター
    ト信号を複数種類出力するスタート信号出力手段と、前
    記複数のスタート信号出力手段を切り換えるスタート信
    号切り換え手段とを有することを特徴とする画像読取装
    置。