JPH11238016A - メモリ保護方法及び装置 - Google Patents
メモリ保護方法及び装置Info
- Publication number
- JPH11238016A JPH11238016A JP10040557A JP4055798A JPH11238016A JP H11238016 A JPH11238016 A JP H11238016A JP 10040557 A JP10040557 A JP 10040557A JP 4055798 A JP4055798 A JP 4055798A JP H11238016 A JPH11238016 A JP H11238016A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access
- memory protection
- privilege level
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 処理単位毎のメモリ保護機能を実現するため
に、処理単位のメモリ配置を工夫することにより、少な
いハードウェアの追加でメモリ保護を実現することがで
きるメモリ保護方法及び装置を提供する。 【解決手段】 プログラムカウンタのＭＳＢからＸビッ
トと、メモリ空間のＭＳＢからＸビットとを夫々メモリ
保護フィールドとして割り当てることにより、２のＸ乗
個の特権レベルを設ける。そして、実行する命令中にメ
モリアクセスがある場合、プログラムカウンタの特権レ
ベル（Ｘビットの値）と、アクセスアドレスの特権レベ
ル（Ｘビットの値）とを比較し、プログラムカウンタの
特権レベルがアクセスアドレスの特権レベルよりも低い
場合に、メモリアクセスを禁止する。
に、処理単位のメモリ配置を工夫することにより、少な
いハードウェアの追加でメモリ保護を実現することがで
きるメモリ保護方法及び装置を提供する。 【解決手段】 プログラムカウンタのＭＳＢからＸビッ
トと、メモリ空間のＭＳＢからＸビットとを夫々メモリ
保護フィールドとして割り当てることにより、２のＸ乗
個の特権レベルを設ける。そして、実行する命令中にメ
モリアクセスがある場合、プログラムカウンタの特権レ
ベル（Ｘビットの値）と、アクセスアドレスの特権レベ
ル（Ｘビットの値）とを比較し、プログラムカウンタの
特権レベルがアクセスアドレスの特権レベルよりも低い
場合に、メモリアクセスを禁止する。
Description
【０００１】
【発明の属する技術分野】本発明は、計算機システムの
メモリ管理装置におけるメモリ保護方法及び装置に関
し、特に、メモリ保護のために、計算機システムのプロ
グラムカウンタの情報を利用すると共に、メモリアドレ
ス値にメモリ保護の情報が含まれていて、それを利用す
ることにより、各処理をある特定の規則に従ってメモリ
空間に配置するメモリ保護方法及び装置に関する。
メモリ管理装置におけるメモリ保護方法及び装置に関
し、特に、メモリ保護のために、計算機システムのプロ
グラムカウンタの情報を利用すると共に、メモリアドレ
ス値にメモリ保護の情報が含まれていて、それを利用す
ることにより、各処理をある特定の規則に従ってメモリ
空間に配置するメモリ保護方法及び装置に関する。
【０００２】
【従来の技術及びその問題点】組み込みＣＰＵ及びシン
グルチップマイコンでは、ＭＭＵ（メモリ・マネージメ
ント・ユニット）がついていないのもが殆どであり、そ
の上で大規模なアプリケーションを開発しようとする場
合、ＯＳ、ドライバ及びライブラリなどの多くのモジュ
ールが協調動作しているため、問題点の特定に多大な時
間を浪費することがある。特に、ポインタの設定ミス、
スタックのオーバーフローなどが原因によるプログラム
の暴走は、同一メモリ空間で全てのタスク（ＯＳ及びド
ライバを含む）が動作しているため、原因の特定が困難
になる。従って、処理単位毎に最低限のメモリ保護機能
を設ける必要がある。
グルチップマイコンでは、ＭＭＵ（メモリ・マネージメ
ント・ユニット）がついていないのもが殆どであり、そ
の上で大規模なアプリケーションを開発しようとする場
合、ＯＳ、ドライバ及びライブラリなどの多くのモジュ
ールが協調動作しているため、問題点の特定に多大な時
間を浪費することがある。特に、ポインタの設定ミス、
スタックのオーバーフローなどが原因によるプログラム
の暴走は、同一メモリ空間で全てのタスク（ＯＳ及びド
ライバを含む）が動作しているため、原因の特定が困難
になる。従って、処理単位毎に最低限のメモリ保護機能
を設ける必要がある。
【０００３】しかしながら、従来の一般的な計算機シス
テムのメモリ保護方法においては、メモリ保護機能を実
現するために、実行する命令と、アクセス先メモリとの
特権レベルを識別するためのステータスレジスタを使用
したり、メモリセグメント毎にメモリ保護情報を格納し
たりしているため、ハードウェア規模が大きくなるとい
う欠点を有していた（特開昭５６−９３１６３号公報、
特開昭５９−１７７６６７号公報、特開昭６１−９４１
５６号公報、特開平２−２３０４４２号公報）。
テムのメモリ保護方法においては、メモリ保護機能を実
現するために、実行する命令と、アクセス先メモリとの
特権レベルを識別するためのステータスレジスタを使用
したり、メモリセグメント毎にメモリ保護情報を格納し
たりしているため、ハードウェア規模が大きくなるとい
う欠点を有していた（特開昭５６−９３１６３号公報、
特開昭５９−１７７６６７号公報、特開昭６１−９４１
５６号公報、特開平２−２３０４４２号公報）。
【０００４】本発明はかかる問題点に鑑みてなされたも
のであって、処理単位毎のメモリ保護機能を実現するた
めに、処理単位のメモリ配置を工夫することにより、少
ないハードウェアの追加でメモリ保護を実現することが
できるメモリ保護方法及び装置を提供することを目的と
する。
のであって、処理単位毎のメモリ保護機能を実現するた
めに、処理単位のメモリ配置を工夫することにより、少
ないハードウェアの追加でメモリ保護を実現することが
できるメモリ保護方法及び装置を提供することを目的と
する。
【０００５】
【課題を解決するための手段】本発明に係るメモリ保護
方法は、プログラムカウンタ及びメモリ空間の特定の領
域に夫々メモリ保護フィールドを割り当て、各メモリ保
護フィールドの値を相互に比較して、命令実行中のメモ
リアクセスを許可するか、又は禁止するかを判定するこ
とを特徴とする。
方法は、プログラムカウンタ及びメモリ空間の特定の領
域に夫々メモリ保護フィールドを割り当て、各メモリ保
護フィールドの値を相互に比較して、命令実行中のメモ
リアクセスを許可するか、又は禁止するかを判定するこ
とを特徴とする。
【０００６】本発明に係る他のメモリ保護方法は、プロ
グラムカウンタのＭＳＢからＸビットと、メモリ空間の
ＭＳＢからＸビットとを夫々メモリ保護フィールドとし
て割り当てることにより、２のＸ乗個の特権レベルを設
け、実行する命令中にメモリアクセスがある場合、プロ
グラムカウンタの特権レベルと、アクセスアドレスの特
権レベルとを比較し、例えば、プログラムカウンタの特
権レベルがアクセスアドレスの特権レベルよりも低い場
合に、メモリアクセスを禁止することを特徴とする。
グラムカウンタのＭＳＢからＸビットと、メモリ空間の
ＭＳＢからＸビットとを夫々メモリ保護フィールドとし
て割り当てることにより、２のＸ乗個の特権レベルを設
け、実行する命令中にメモリアクセスがある場合、プロ
グラムカウンタの特権レベルと、アクセスアドレスの特
権レベルとを比較し、例えば、プログラムカウンタの特
権レベルがアクセスアドレスの特権レベルよりも低い場
合に、メモリアクセスを禁止することを特徴とする。
【０００７】この場合に、メモリ空間のメモリ保護フィ
ールドは、実行命令においてメモリアクセスが発生した
ときのみ参照し、それ以外は通常のアドレスとして機能
することが好ましい。
ールドは、実行命令においてメモリアクセスが発生した
ときのみ参照し、それ以外は通常のアドレスとして機能
することが好ましい。
【０００８】また、本発明に係るメモリ保護装置は、プ
ログラムカウンタのＭＳＢからＸビットと、メモリ空間
のＭＳＢからＸビットとを夫々取り出し、プログラムカ
ウンタから取り出したＸビットの値Ａとメモリ空間から
取り出したＸビットの値Ｂとを比較する実行レベル比較
器と、この比較結果に基づき、命令実行中にメモリアク
セスを許可するか又は禁止するかを指示する信号を出力
する出力手段とを有することを特徴とする。
ログラムカウンタのＭＳＢからＸビットと、メモリ空間
のＭＳＢからＸビットとを夫々取り出し、プログラムカ
ウンタから取り出したＸビットの値Ａとメモリ空間から
取り出したＸビットの値Ｂとを比較する実行レベル比較
器と、この比較結果に基づき、命令実行中にメモリアク
セスを許可するか又は禁止するかを指示する信号を出力
する出力手段とを有することを特徴とする。
【０００９】このメモリ保護装置において、前記出力手
段は、実行レベル比較器がＡ＝Ｂと判定した場合に、メ
モリアクセス許可信号を出力し、実行レベル比較器がＡ
＞Ｂと判定した場合に、メモリアクセス許可信号を出力
し、実行レベル比較器がＡ＜Ｂと判定した場合に、メモ
リアクセスを禁止する例外発生信号を出力することが好
ましい。
段は、実行レベル比較器がＡ＝Ｂと判定した場合に、メ
モリアクセス許可信号を出力し、実行レベル比較器がＡ
＞Ｂと判定した場合に、メモリアクセス許可信号を出力
し、実行レベル比較器がＡ＜Ｂと判定した場合に、メモ
リアクセスを禁止する例外発生信号を出力することが好
ましい。
【００１０】本発明においては、既存のプログラムカウ
ンタと、アドレス空間の各Ｘビットに特権レベルを格納
するから、大規模なハードウエア資源を追加することな
く、メモリ保護機能を実現することができる。
ンタと、アドレス空間の各Ｘビットに特権レベルを格納
するから、大規模なハードウエア資源を追加することな
く、メモリ保護機能を実現することができる。
【００１１】
【発明の実施の形態】以下、本発明の実施例について、
添付の図面を参照して具体的に説明する。本発明におい
ては、メモリ保護を行う識別子として命令とデータに夫
々番号をつけ、その番号の大小関係でメモリアクセスの
許可又は不許可の判定を行う。この命令とデータにつけ
られた番号を特権レベルとする。
添付の図面を参照して具体的に説明する。本発明におい
ては、メモリ保護を行う識別子として命令とデータに夫
々番号をつけ、その番号の大小関係でメモリアクセスの
許可又は不許可の判定を行う。この命令とデータにつけ
られた番号を特権レベルとする。
【００１２】一般に計算機システムのプログラムカウン
タは、実行する命令の先頭アドレスを示している。実行
する命令中にメモリアクセスがある場合、そのアクセス
先のアドレス情報は直接的（直接アドレッシング）又は
間接的（相対アドレッシングなど）に、実行命令中に格
納されている。
タは、実行する命令の先頭アドレスを示している。実行
する命令中にメモリアクセスがある場合、そのアクセス
先のアドレス情報は直接的（直接アドレッシング）又は
間接的（相対アドレッシングなど）に、実行命令中に格
納されている。
【００１３】本発明では、メモリ保護情報（特権レベ
ル）を計算機システムのプログラムカウンタとアクセス
先メモリのアドレス情報から取り出し、メモリ保護判定
に使用する。特権レベルの取り出し方法としては、図１
に示すように、プログラムカウンタのＭＳＢからXビッ
トまでの領域にメモリ保護フィールドを割り当てる。こ
のプログラムカウンタに割り当てられたフィールドが命
令の特権レベルを示す。また、このメモリ保護フィール
ドのビット数に応じて、特権レベルの数が決定される。
即ち、メモリ保護フィールドにXビットを割り当てる
と、２のＸ乗の特権レベルが存在することになる。
ル）を計算機システムのプログラムカウンタとアクセス
先メモリのアドレス情報から取り出し、メモリ保護判定
に使用する。特権レベルの取り出し方法としては、図１
に示すように、プログラムカウンタのＭＳＢからXビッ
トまでの領域にメモリ保護フィールドを割り当てる。こ
のプログラムカウンタに割り当てられたフィールドが命
令の特権レベルを示す。また、このメモリ保護フィール
ドのビット数に応じて、特権レベルの数が決定される。
即ち、メモリ保護フィールドにXビットを割り当てる
と、２のＸ乗の特権レベルが存在することになる。
【００１４】割り当てのビット数は１ビット以上なら何
ビットでもよいが、多くのビットを割り当てると、１つ
のタスク（即ち、連続的に配置された命令群、一つの処
理単位を示す）が使用できるアドレス空間が狭くなる。
例えば、３２ｂｉｔのアドレス空間をもつ計算機システ
ムでは、一般的には４ギガ（２の３２乗）のアドレス空
間があるが、このうちの２ｂｉｔがメモリ保護フィール
ドであるとすると、１つのタスクが使用できるアドレス
空間は、５１２Ｍｂｙｔｅ（２の２９乗）になる。特権
レベルは、順位は降順、昇順のどちらでもよいが、本明
細書の説明の便宜上、値の大きい方が特権レベルが高い
ものとする。そして、特権レベルの高い命令からは、特
権レベルの低いメモリ空間にアクセスできるという規則
を設ける。
ビットでもよいが、多くのビットを割り当てると、１つ
のタスク（即ち、連続的に配置された命令群、一つの処
理単位を示す）が使用できるアドレス空間が狭くなる。
例えば、３２ｂｉｔのアドレス空間をもつ計算機システ
ムでは、一般的には４ギガ（２の３２乗）のアドレス空
間があるが、このうちの２ｂｉｔがメモリ保護フィール
ドであるとすると、１つのタスクが使用できるアドレス
空間は、５１２Ｍｂｙｔｅ（２の２９乗）になる。特権
レベルは、順位は降順、昇順のどちらでもよいが、本明
細書の説明の便宜上、値の大きい方が特権レベルが高い
ものとする。そして、特権レベルの高い命令からは、特
権レベルの低いメモリ空間にアクセスできるという規則
を設ける。
【００１５】図２に示すように、メモリ空間にも同様に
してメモリ保護フィールドをXビット割り当てる。これ
が、このメモリ空間に割り当てられた命令及びデータの
特権レベルになる。同時に、メモリ空間が２のＸ乗個に
分けられることになる。このメモリ保護フィールドは、
実行命令においてメモリアクセスが発生したときにのみ
参照されるものであり、それ以外は通常のアドレスとし
て動作する。
してメモリ保護フィールドをXビット割り当てる。これ
が、このメモリ空間に割り当てられた命令及びデータの
特権レベルになる。同時に、メモリ空間が２のＸ乗個に
分けられることになる。このメモリ保護フィールドは、
実行命令においてメモリアクセスが発生したときにのみ
参照されるものであり、それ以外は通常のアドレスとし
て動作する。
【００１６】メモリ保護の制御は、実行する命令にメモ
リアクセスが含まれているときに行われるものとする。
従って、実行する命令にメモリアクセスが含まれていな
いときは通常のオペレーションを行う。実行する命令に
メモリアクセスが含まれているときは、以下の処理手順
に従ってメモリ保護制御を行う。
リアクセスが含まれているときに行われるものとする。
従って、実行する命令にメモリアクセスが含まれていな
いときは通常のオペレーションを行う。実行する命令に
メモリアクセスが含まれているときは、以下の処理手順
に従ってメモリ保護制御を行う。
【００１７】図４はメモリ保護装置の制御フローを示
す。先ず、メモリアクセスが発生すると、 プログラムカウンタのＭＳＢからXビットだけ取り出
し、これを値Ａとし、 アクセスしようとするメモリアドレスのＭＳＢからＸ
ビットだけ取り出し、これを値Ｂとする。
す。先ず、メモリアクセスが発生すると、 プログラムカウンタのＭＳＢからXビットだけ取り出
し、これを値Ａとし、 アクセスしようとするメモリアドレスのＭＳＢからＸ
ビットだけ取り出し、これを値Ｂとする。
【００１８】そして、 このＡ、Ｂの値を比較し、等しい場合はメモリアクセ
スを許可し、通常の動作を続ける（ステップＳ１）。
スを許可し、通常の動作を続ける（ステップＳ１）。
【００１９】Ａ、Ｂの値が異なる場合は、A、Bの大小
関係を比較し、Ａ＞Ｂならメモリアクセスを許可し、通
常の動作を続け、 Ａ、Ｂの大小関係が、Ａ＜Ｂならメモリ保護違反の例
外を発生し、メモリアクセスを禁止し、ＯＳ等において
処理をトラップする。
関係を比較し、Ａ＞Ｂならメモリアクセスを許可し、通
常の動作を続け、 Ａ、Ｂの大小関係が、Ａ＜Ｂならメモリ保護違反の例
外を発生し、メモリアクセスを禁止し、ＯＳ等において
処理をトラップする。
【００２０】ハードウェアでは以上の方法でメモリ保護
機能を提供し、ＯＳなどで上記のメモリ保護機能が正し
く動作するように、適切なメモリ空間にタスクを配置す
る必要がある。
機能を提供し、ＯＳなどで上記のメモリ保護機能が正し
く動作するように、適切なメモリ空間にタスクを配置す
る必要がある。
【００２１】次に、図５を参照して本実施例の具体例に
ついて説明する。本実施例は、本発明をアドレス空間が
１６ビットの計算機システムに適用したものである。そ
して、メモリ保護フィールドは２ビットとする。従っ
て、タスクの特権レベルは０から３まで４段階あり、特
権レベルは２ビットの値が高いものほど特権レベルが高
いものとする。よって、メモリ保護フィールドが００の
場合に特権レベルは０で最も低く、メモリ保護フィール
ドが１１の場合に特権レベルが３で最も高いものであ
る。
ついて説明する。本実施例は、本発明をアドレス空間が
１６ビットの計算機システムに適用したものである。そ
して、メモリ保護フィールドは２ビットとする。従っ
て、タスクの特権レベルは０から３まで４段階あり、特
権レベルは２ビットの値が高いものほど特権レベルが高
いものとする。よって、メモリ保護フィールドが００の
場合に特権レベルは０で最も低く、メモリ保護フィール
ドが１１の場合に特権レベルが３で最も高いものであ
る。
【００２２】また、計算機システム上で実行されるタス
ク（命令とデータを含んだ処理単位）を夫々タスクＡ、
タスクＢ、タスクＣの３つとし、例えば、０ｘ００００
〜０ｘ３ｆｆｆ番地間にタスクAを、０ｘ４０００〜０
ｘ７ｆｆｆ番地間にタスクBを、０ｘｃ０００番地以降
にタスクCを夫々配置する。従って、各タスクの特権レ
ベルは、夫々、タスクAは特権レベル０、タスクBは特権
レベル１、タスクCは特権レベル３になる。
ク（命令とデータを含んだ処理単位）を夫々タスクＡ、
タスクＢ、タスクＣの３つとし、例えば、０ｘ００００
〜０ｘ３ｆｆｆ番地間にタスクAを、０ｘ４０００〜０
ｘ７ｆｆｆ番地間にタスクBを、０ｘｃ０００番地以降
にタスクCを夫々配置する。従って、各タスクの特権レ
ベルは、夫々、タスクAは特権レベル０、タスクBは特権
レベル１、タスクCは特権レベル３になる。
【００２３】次に、上述の如く、構成されたメモリ保護
装置の動作について、以下に場合分けして説明する。 （ａ）計算機システム上で、タスクAを実行している場
合 タスクAの命令及びデータはアドレス空間０ｘ００００
〜０ｘ３ｆｆｆ番地の間にあるので、タスクAの特権レ
ベルは０になる。ここで、タスクＡの命令を実行してい
てメモリアクセス（ロード及びストア命令）が発生した
場合、メモリ保護の制御フロー（図 ４）に従って、メ
モリアクセスの許可又は禁止が判定される。アクセス先
のメモリのアドレスが、０ｘ００００〜０ｘ３ｆｆｆ番
地間である場合は、実行命令とアクセス先メモリとで特
権レベルが等しいので、メモリアクセス許可となり、通
常の動作となる（ケース１）。
装置の動作について、以下に場合分けして説明する。 （ａ）計算機システム上で、タスクAを実行している場
合 タスクAの命令及びデータはアドレス空間０ｘ００００
〜０ｘ３ｆｆｆ番地の間にあるので、タスクAの特権レ
ベルは０になる。ここで、タスクＡの命令を実行してい
てメモリアクセス（ロード及びストア命令）が発生した
場合、メモリ保護の制御フロー（図 ４）に従って、メ
モリアクセスの許可又は禁止が判定される。アクセス先
のメモリのアドレスが、０ｘ００００〜０ｘ３ｆｆｆ番
地間である場合は、実行命令とアクセス先メモリとで特
権レベルが等しいので、メモリアクセス許可となり、通
常の動作となる（ケース１）。
【００２４】次に、アクセス先のメモリのアドレスが０
ｘ４０００番地以降であると、実行命令の特権レベル
（０）がアクセス先メモリの特権レベル（１以上）より
低いので、メモリアクセス禁止となり、例外が発生する
（ケース３）。一般的に例外が発生すると、処理がオペ
レーティングシステムに移り、適切な処置を施された
後、通常の動作にもどる。 （ｂ）計算機システム上で、タスクＢを実行している場
合 タスクBを実行している場合も、実行命令にメモリアク
セスが含まれているときは、メモリ保護の制御フローに
従ってメモリアクセスの許可又は禁止が判定される。タ
スクＢの特権レベルは１であるので、アクセス先メモリ
のアドレスが０ｘ４０００未満の場合は、実行命令の特
権レベルがアクセス先メモリの特権レベルよりも高いの
で、メモリアクセスは許可となる（ケース２）。アクセ
ス先のメモリのアドレスが０ｘ４０００〜０ｘ７ｆｆｆ
番地のときと、０ｘ８０００番地以降のときは、（ｂ）
の場合と同様の動作となる。即ち、アクセス先のメモリ
のアドレスが０ｘ４０００〜０ｘ７ｆｆｆ番地のとき
は、特権レベルが同一でアクセス許可となり、アクセス
先のメモリのアドレスが０ｘ８０００番地以降のとき
は、実行命令の特権レベルの方がアクセス先メモリの特
権レベルよりも低いので、アクセス禁止となる。 （ｃ）計算機システム上で、タスクＣを実行している場
合 タスクCを実行している場合も、実効命令にメモリアク
セスが含まれているときは、メモリ保護の制御フローに
従ってメモリアクセスの許可又は禁止が判定されるが、
タスクＣは、特権レベルが最高の３であるので、その実
行命令の特権レベルは全てのアクセス先メモリの特権レ
ベルよりも高いか、又は同一であるので、全てのメモリ
アクセスに関して、制御フローのケース１又はケース２
をとおり許可される。
ｘ４０００番地以降であると、実行命令の特権レベル
（０）がアクセス先メモリの特権レベル（１以上）より
低いので、メモリアクセス禁止となり、例外が発生する
（ケース３）。一般的に例外が発生すると、処理がオペ
レーティングシステムに移り、適切な処置を施された
後、通常の動作にもどる。 （ｂ）計算機システム上で、タスクＢを実行している場
合 タスクBを実行している場合も、実行命令にメモリアク
セスが含まれているときは、メモリ保護の制御フローに
従ってメモリアクセスの許可又は禁止が判定される。タ
スクＢの特権レベルは１であるので、アクセス先メモリ
のアドレスが０ｘ４０００未満の場合は、実行命令の特
権レベルがアクセス先メモリの特権レベルよりも高いの
で、メモリアクセスは許可となる（ケース２）。アクセ
ス先のメモリのアドレスが０ｘ４０００〜０ｘ７ｆｆｆ
番地のときと、０ｘ８０００番地以降のときは、（ｂ）
の場合と同様の動作となる。即ち、アクセス先のメモリ
のアドレスが０ｘ４０００〜０ｘ７ｆｆｆ番地のとき
は、特権レベルが同一でアクセス許可となり、アクセス
先のメモリのアドレスが０ｘ８０００番地以降のとき
は、実行命令の特権レベルの方がアクセス先メモリの特
権レベルよりも低いので、アクセス禁止となる。 （ｃ）計算機システム上で、タスクＣを実行している場
合 タスクCを実行している場合も、実効命令にメモリアク
セスが含まれているときは、メモリ保護の制御フローに
従ってメモリアクセスの許可又は禁止が判定されるが、
タスクＣは、特権レベルが最高の３であるので、その実
行命令の特権レベルは全てのアクセス先メモリの特権レ
ベルよりも高いか、又は同一であるので、全てのメモリ
アクセスに関して、制御フローのケース１又はケース２
をとおり許可される。
【００２５】従来の一般的な計算機システムにおいて
は、メモリ保護機能を実現するために、実行する命令
と、アクセス先メモリとの特権レベルを識別するため
に、ステータスレジスタを使用したり、メモリセグメン
ト毎にメモリ保護情報を格納したりしているため、ハー
ドウェア規模が大きくなっていた。これに対し、上述し
た如く、本実施例においては、プログラムカウンタとア
ドレス空間に応じた固定的な特権レベルを使用してメモ
リ保護機能を実現するため、少ないハードウエア資源の
追加でメモリ保護機能を実現することができる。
は、メモリ保護機能を実現するために、実行する命令
と、アクセス先メモリとの特権レベルを識別するため
に、ステータスレジスタを使用したり、メモリセグメン
ト毎にメモリ保護情報を格納したりしているため、ハー
ドウェア規模が大きくなっていた。これに対し、上述し
た如く、本実施例においては、プログラムカウンタとア
ドレス空間に応じた固定的な特権レベルを使用してメモ
リ保護機能を実現するため、少ないハードウエア資源の
追加でメモリ保護機能を実現することができる。
【００２６】本発明は上記実施例に限定されないことは
勿論である。例えば、本発明は、実行する命令のアドレ
ス情報が格納されているプログラムカウンタと、アドレ
スによりメモリをアクセスする計算機システムに適用可
能であり、計算機システムのビット数にも依存しないた
め、殆どの計算機システムに本発明のメモリ保護方法を
適用することができる。また、本発明においては、メモ
リ保護フィールドのビット数を任意に設定することが可
能である。
勿論である。例えば、本発明は、実行する命令のアドレ
ス情報が格納されているプログラムカウンタと、アドレ
スによりメモリをアクセスする計算機システムに適用可
能であり、計算機システムのビット数にも依存しないた
め、殆どの計算機システムに本発明のメモリ保護方法を
適用することができる。また、本発明においては、メモ
リ保護フィールドのビット数を任意に設定することが可
能である。
【００２７】
【効果の説明】以上説明したように、本発明によれば、
特権レベルを識別するためのステータスレジスタとか、
メモリセグメント毎にメモリ保護情報を格納するという
ようなことが不要であり、既存のプログラムカウンタと
アドレス空間に応じた固定的な特権レベルを使用してメ
モリ保護機能を実現するため、少ないハードウェア資源
の追加でメモリ保護機能を実現することができる。
特権レベルを識別するためのステータスレジスタとか、
メモリセグメント毎にメモリ保護情報を格納するという
ようなことが不要であり、既存のプログラムカウンタと
アドレス空間に応じた固定的な特権レベルを使用してメ
モリ保護機能を実現するため、少ないハードウェア資源
の追加でメモリ保護機能を実現することができる。
【図１】本発明におけるアドレス空間とメモリ保護フィ
ールドとの関係を示す模式図である。
ールドとの関係を示す模式図である。
【図２】本発明におけるアドレス空間と特権レベルとの
関係を示す模式図である。
関係を示す模式図である。
【図３】本発明の実施例に係るメモリ保護装置を示す模
式図である。
式図である。
【図４】本発明の実施例におけるメモリ保護の制御フロ
ーを示す。
ーを示す。
【図５】本発明の実施例における動作を示す模式図であ
る。
る。
【手続補正書】
【提出日】平成１１年１月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】図３は本発明の実施例に係るメモリ保護装
置を示す模式図である。このメモリ保護装置は、プログ
ラムカウンタのＭＳＢからＸビットと、メモリ空間のＭ
ＳＢからＸビットとを夫々取り出し、プログラムカウン
タから取り出したＸビットの値Ａとメモリ空間から取り
出したＸビットの値Ｂとを比較する実行レベル比較器１
と、この比較結果に基づき、命令実行中にメモリアクセ
スを許可するか又は禁止するかを指示する信号を出力す
る出力手段とを有する。図４はこのメモリ保護装置の制
御フローを示す。先ず、メモリアクセスが発生すると、 プログラムカウンタのＭＳＢからXビットだけ取り出
し、これを値Ａとし、 アクセスしようとするメモリアドレスのＭＳＢからＸ
ビットだけ取り出し、これを値Ｂとする。
置を示す模式図である。このメモリ保護装置は、プログ
ラムカウンタのＭＳＢからＸビットと、メモリ空間のＭ
ＳＢからＸビットとを夫々取り出し、プログラムカウン
タから取り出したＸビットの値Ａとメモリ空間から取り
出したＸビットの値Ｂとを比較する実行レベル比較器１
と、この比較結果に基づき、命令実行中にメモリアクセ
スを許可するか又は禁止するかを指示する信号を出力す
る出力手段とを有する。図４はこのメモリ保護装置の制
御フローを示す。先ず、メモリアクセスが発生すると、 プログラムカウンタのＭＳＢからXビットだけ取り出
し、これを値Ａとし、 アクセスしようとするメモリアドレスのＭＳＢからＸ
ビットだけ取り出し、これを値Ｂとする。
Claims (8)
- 【請求項１】 プログラムカウンタ及びメモリ空間の特
定の領域に夫々メモリ保護フィールドを割り当て、各メ
モリ保護フィールドの値を相互に比較して、命令実行中
のメモリアクセスを許可するか、又は禁止するかを判定
することを特徴とするメモリ保護方法。 - 【請求項２】 プログラムカウンタのＭＳＢからＸビッ
トと、メモリ空間のＭＳＢからＸビットとを夫々メモリ
保護フィールドとして割り当てることにより、２のＸ乗
個の特権レベルを設け、実行する命令中にメモリアクセ
スがある場合、プログラムカウンタの特権レベルと、ア
クセスアドレスの特権レベルとを比較して、命令実行中
のメモリアクセスを許可するか、又は禁止するかを判定
することを特徴とするメモリ保護方法。 - 【請求項３】 アクセスアドレスの特権レベルとを比較
し、プログラムカウンタの特権レベルがアクセスアドレ
スの特権レベルよりも低い場合に、メモリアクセスを禁
止することを特徴とする請求項２に記載のメモリ保護方
法。 - 【請求項４】 メモリ空間のメモリ保護フィールドは、
実行命令においてメモリアクセスが発生したときのみ参
照し、それ以外は通常のアドレスとして機能することを
特徴とする請求項１乃至３のいずれか１項に記載のメモ
リ保護方法。 - 【請求項５】 プログラムカウンタのＭＳＢからＸビッ
トと、メモリ空間のＭＳＢからＸビットとを夫々取り出
し、プログラムカウンタから取り出したＸビットの値Ａ
とメモリ空間から取り出したＸビットの値Ｂとを比較す
る実行レベル比較器と、この比較結果に基づき、命令実
行中にメモリアクセスを許可するか又は禁止するかを指
示する信号を出力する出力手段とを有することを特徴と
するメモリ保護装置。 - 【請求項６】 前記出力手段は、実行レベル比較器がＡ
＝Ｂと判定した場合に、メモリアクセス許可信号を出力
することを特徴とする請求項５に記載のメモリ保護装
置。 - 【請求項７】 前記出力手段は、実行レベル比較器がＡ
＞Ｂと判定した場合に、メモリアクセス許可信号を出力
することを特徴とする請求項５又は６に記載のメモリ保
護装置。 - 【請求項８】 前記出力手段は、実行レベル比較器がＡ
＜Ｂと判定した場合に、メモリアクセスを禁止する例外
発生信号を出力することを特徴とする請求項５乃至７の
いずれか１項に記載のメモリ保護装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10040557A JPH11238016A (ja) | 1998-02-23 | 1998-02-23 | メモリ保護方法及び装置 |
| CN99100621A CN1227367A (zh) | 1998-02-23 | 1999-02-09 | 存储器保护方法及所用装置 |
| KR1019990004693A KR19990072560A (ko) | 1998-02-23 | 1999-02-10 | 메모리보호방법및장치 |
| EP99102613A EP0938047A1 (en) | 1998-02-23 | 1999-02-11 | Memory protection method and device therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10040557A JPH11238016A (ja) | 1998-02-23 | 1998-02-23 | メモリ保護方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11238016A true JPH11238016A (ja) | 1999-08-31 |
Family
ID=12583765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10040557A Pending JPH11238016A (ja) | 1998-02-23 | 1998-02-23 | メモリ保護方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0938047A1 (ja) |
| JP (1) | JPH11238016A (ja) |
| KR (1) | KR19990072560A (ja) |
| CN (1) | CN1227367A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1507185A1 (fr) * | 2003-08-11 | 2005-02-16 | Axalto S.A. | Méthode et dispositif de protection contre l'accès non-autorisé à une routine sensible |
| CN101436163B (zh) * | 2007-11-16 | 2011-12-28 | 慧荣科技股份有限公司 | 非挥发性存储器储存装置及其存取方法 |
| US10909046B2 (en) * | 2018-06-15 | 2021-02-02 | Micron Technology, Inc. | Memory access determination |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4115152C2 (de) * | 1991-05-08 | 2003-04-24 | Gao Ges Automation Org | Kartenförmiger Datenträger mit einer datenschützenden Mikroprozessorschaltung |
| US5325496A (en) * | 1991-12-24 | 1994-06-28 | Intel Corporation | Selectable pointer validation in a computer system |
| US6101590A (en) * | 1995-10-10 | 2000-08-08 | Micro Unity Systems Engineering, Inc. | Virtual memory system with local and global virtual address translation |
| JPH10228421A (ja) * | 1997-02-14 | 1998-08-25 | Nec Ic Microcomput Syst Ltd | メモリアクセス制御回路 |
-
1998
- 1998-02-23 JP JP10040557A patent/JPH11238016A/ja active Pending
-
1999
- 1999-02-09 CN CN99100621A patent/CN1227367A/zh active Pending
- 1999-02-10 KR KR1019990004693A patent/KR19990072560A/ko not_active Ceased
- 1999-02-11 EP EP99102613A patent/EP0938047A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN1227367A (zh) | 1999-09-01 |
| KR19990072560A (ko) | 1999-09-27 |
| EP0938047A1 (en) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7467271B2 (en) | Operating system permitting limited access to a system page | |
| US5280614A (en) | Apparatus and method for controlling access to data using domains | |
| US4777588A (en) | General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance | |
| TWI603223B (zh) | 記憶體保護電路、處理裝置、及記憶體保護方法 | |
| US5822758A (en) | Method and system for high performance dynamic and user programmable cache arbitration | |
| US20090150645A1 (en) | Data processing apparatus and address space protection method | |
| IL183909A (en) | Data processing apparatus having memory protection unit | |
| US20090172332A1 (en) | Information processing apparatus and method of updating stack pointer | |
| US9740636B2 (en) | Information processing apparatus | |
| US8789169B2 (en) | Microcomputer having a protection function in a register | |
| US4703417A (en) | Call instruction for ring crossing architecture | |
| JPH0877075A (ja) | 情報処理装置 | |
| JP5123215B2 (ja) | ノーマル割り当てからの干渉がないキャッシュロッキング | |
| JPH11238016A (ja) | メモリ保護方法及び装置 | |
| EP0864983A2 (en) | Computer system including memory adress management circuit for protecting memory from illegal writing | |
| JPS599937B2 (ja) | 情報処理装置 | |
| EP0285309A2 (en) | Memory protection apparatus for use in an electronic calculator | |
| EP1713000A1 (en) | Memory protection system | |
| US6889308B1 (en) | Method and apparatus for protecting page translations | |
| JP2002049531A (ja) | メモリ領域境界検出方法及びコンピュータシステム | |
| CN120011048B (zh) | 资源管理方法、装置、电子设备及可读存储介质 | |
| JPH01201751A (ja) | メモリー保護装置 | |
| JP3047839B2 (ja) | シングルチップ・マイクロコンピュータ | |
| JP6235088B2 (ja) | 情報処理装置 | |
| JP2003337790A (ja) | バス制御回路およびプロセッサ |