JPH11238689A - エピタキシャル半導体ウエーハ - Google Patents

エピタキシャル半導体ウエーハ

Info

Publication number
JPH11238689A
JPH11238689A JP10126504A JP12650498A JPH11238689A JP H11238689 A JPH11238689 A JP H11238689A JP 10126504 A JP10126504 A JP 10126504A JP 12650498 A JP12650498 A JP 12650498A JP H11238689 A JPH11238689 A JP H11238689A
Authority
JP
Japan
Prior art keywords
layer
type
semiconductor wafer
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10126504A
Other languages
English (en)
Inventor
Shigeo Yamamoto
重雄 山本
Mitsuhiro Maruyama
光弘 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP10126504A priority Critical patent/JPH11238689A/ja
Priority to US09/161,494 priority patent/US6228181B1/en
Publication of JPH11238689A publication Critical patent/JPH11238689A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/545Microcrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【課題】 精密な鏡面研磨を不要とし、ウェーハの品質
的な規格(平坦度、不純物分布、結晶欠陥等)を緩和させ
て、大幅なコスト低減を図ると共に、ソーラセルとして
用いる場合に、光電変換の高度な効率化が可能なエピタ
キシャル半導体ウエーハを提供する。 【構成手段】 基板面上に異なる導電型や比抵抗値をも
つ半導体層を成長させて形成したエピタキシャル半導体
ウエーハにおいて、半導体層を形成する基板面を微細な
凹凸面に形成し、該微細凹凸面に、最初に形成する半導
体層を、化学蒸着(CVD)で形成し、該基板に、組成
純度や平坦度の制約を緩和した金属シリコンを用いた
り、絶縁体を用いた。また、平滑な基板に、最初に形成
した半導体層に微細な凹凸を設けた後に、以降の半導体
層を形成した。更に、半導体層の最外層の上に、反射膜
を設けると共に、奥部に光反射層を設け、光電変換する
半導体層内に、入射光を捕捉するサンドイッチ構成とし
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板面上に異なる
導電型や比抵抗値を有した半導体層を、エピタキシャル
成長によって形成したエピタキシャル半導体ウエーハに
関し、ウエーハの制約を緩和させ低コスト化を図るとと
もに、微細な凹凸表面構造や、入射光を捕捉する構造と
なして、ソーラーセルに最適としたものである。
【0002】
【従来の技術】一般に、トランジスタ、IC等のデバイ
スが形成される半導体ウエーハは、結晶半導体基板の純
度を極めて高く調整する必要があり、通常、100Ω・
cmから数百Ω・cm程度の内部抵抗をもつように形成
されている(半導体級シリコン−SG−Si)。
【0003】また、トランジスタ等を形成する場合に
は、高い純度に形成された半導体基板表面の鏡面研磨が
必要とされており、当該鏡面研磨面から5μm以内の深
さに相当する部分に、半導体回路を拡散形成するか、又
は、前記鏡面研磨面上に数μmの膜厚でP型或いはN型
の半導体層をエピタキシャル成長させ、そのエピタキシ
ャル層内に半導体回路を形成している。
【0004】従来において、半導体ウエーハ表面の鏡面
研磨を行う理由として以下の理由が挙げられる。
【0005】(i)PN接合面から拡散回路の底面まで
の距離を一定としないと、PN接合間空乏層容量と拡散
容量の和である接合容量に変化が生じること、また、P
N接合の不純物濃度分布により回路定数が不安定化して
変化が生じ、希望した回路構成にならず、期待した回路
動作が得られないこと。
【0006】(ii)PN接合面に存在する突発的な凹
凸により生じる容量値、抵抗値の不均一が生じ、回路不
動作を発生すること。
【0007】前記(i)及び(ii)に記載した欠陥が
多数生じると、PN接合面で発生した電気が外部に供給
されず、内部で熱となってリークしてしまい、実用にな
らない。
【0008】以上のような理由から、半導体ウエーハに
おいては、不純物濃度(N型或いはP型不純物濃度)や
酸素濃度を、一定の濃度範囲内にしておく必要がある。
【0009】このため、例えば、CZ法(Czochoralski
Method)によって形成された引上げ結晶体の場合は、
その結晶体の先頭及び末尾部分、合せて15%程度の部
分が、条件を満たさないものとして削除され、残りの部
分が半導体ウエーハとして利用される結果となってい
る。
【0010】尚、この引上げ結晶体の上下15%の部分
は、例えば、ソーラーセル用ウエーハ、ウエーハ再生
用、対圧用トランジスタ等の利用に廻されている。
【0011】また、引上げ結晶体のうち半導体ウエーハ
として利用される部分は、各ウエーハの厚さが約0.5
〜1.0mm程度となるように、ダイヤモンドカッター
やワイヤソーによって、スライス(薄切り)されて利用
に供されている。
【0012】
【発明が解決しようとする課題】前述のように、CZ法
によって形成された引上げ結晶体の不純物濃度分布の高
い先頭及び末尾部分を削除し、更に、所定厚さにスライ
スして、半導体ウエーハを形成しているため、原材料か
ら得られる製品の量的な割合、つまり高純度結晶体の利
用率は、通常50%程度となり、ウエーハ1枚の製造コ
ストは、ダイヤモンドなみの高価なものとなってしまう
問題があった。
【0013】また、ウエーハ表面における不純物濃度
は、ウエーハを大直径化するに伴い、ウエーハ半径方向
に沿って濃度分布が悪化する傾向がある。このため、こ
のような大直径の半導体ウエーハに回路を形成すると、
形成した回路の回路定数が変化してしまう場合があり、
IC用ウエーハにおいては、引上げ結晶の直径が或る程
度、制限されてしまうという問題があった。
【0014】また、引上げ結晶体の重量が100kg以
上になると、結晶体が重すぎて、自重で分解したり、墜
落してしまうおそれがあり、引上げ結晶重量は、100
kg以下に留めなければならないという制限があった。
【0015】また、前記(i)、(ii)に記載したよ
うな欠陥を除去するためには、支持側基板となる半導体
ウエーハ及び絶縁体等の基板表面を、μmオーダーで平
坦に鏡面研磨する必要があり、このため作業工程が煩雑
となり、製造コストが高騰する問題があった。
【0016】すなわち、基板表面に鏡面研磨加工を施し
た結果、鏡面研磨加工を行うのみならず、鏡面研磨した
表面が、規定の許容範囲内か否かの検査工程が、当然必
要なり、これに応じた専用の装置設備や作業時間等を要
していた。
【0017】しかし、前記(i)、(ii)に記載した
ように、半導体ウエーハのうちトランジスタ回路等のデ
バイス形成に必要な箇所は、半導体ウエーハの表面から
深さ数μmの領域部分だけであり、それより深い他の部
分は、半導体回路等のデバイス構成に直接必要はなく、
単に、このデバイス構成部分を支える支持構造としての
役割を果たしているにすぎない。
【0018】例えば、半導体ウエーハをソーラーセルに
用いる場合は、基板表面から深さ数μm部分の純度のみ
が、問題となる。従って、このような支持構造部分にお
いてまで、高価な高純度半導体ウエーハによって構成す
る必要はないと考えられる。
【0019】その他、半導体ウェーハをソーラーセルに
用いる場合、太陽光から電気への変換効率を向上するた
めには、次の2つの項目が最重要である。
【0020】a)光電変換するP−N接合面の実効面積
を拡大すること b)光電変換するP−N接合面における光通過量を増加
すること そこで、本発明は、精密な鏡面研磨を必要とせず、半導
体ウェーハの品質的な規格(平坦度、不純物分布、結晶
欠陥等)を緩和して実質的に歩留まりを向上し、コスト
の大幅な低減を図るとともに、ウェーハ表面、就中、P
−N接合面に積極的に微細な凹凸部を形成することによ
り、光電変換用の面積を増大させ、ソーラーセルとして
の効率向上を図ることを目的とする。
【0021】また、光電変換するP−N接合面を、上下
に挟んだ光反射面を生成し、これらの反射面間に入射し
た光を内面反射させることにより、単一の入射光におい
てもP−N接合面の通過回数を増加させて、上記とは異
なる手法で、ソーラーセルとしての変換効率の向上を図
ったものである。
【0022】すなわち、半導体基板における下敷部分
(例えば、P++)とCVD層(例えば、P+)とにおい
て、それぞれの比抵抗値を、その下側の方が小さく、且
つ、異なるように設定すれば、これらの間の接触面は、
両者の抵抗値の違いから、光反射面として機能する。
【0023】また、P−N接合面の上の層(例えばN
層)の上には、反射膜を覆う。
【0024】従って、図3に示すように、例えば、太陽
光のような入射光は、まず、上部の反射層を通過し、そ
して、P−N接合面を通過する際に、その20%程の光
エネルギーが電気エネルギーに変換され、残りの80%
程の光エネルギーは、P−N接合面を突き抜ける。次
に、この突き抜けた80%程の光エネルギーは、そのま
ま下部の第2光反射面に到達する。そして、この第2光
反射面に到達した80%程の光エネルギーの40%程度
は、反射される。そして、再び、突き抜けた光エネルギ
ーの20%(これは、最初に入射した光エネルギーの6
%程度に相当する)が、P−N接合面で、電気エネルギ
ーに変換される。そして、これ以降にも、このようなP
−N接合面を突き抜けた光の反射運動が繰り返される。
すなわち、P−N接合面を突き抜けた光は、上部の反射
層に到達し、そして、反射層で、P−N接合面に向け
て、反射される。
【0025】この場合、例えば、通常、P++の比抵抗値
は、0.01Ω・cm以下に、P+の比抵抗値は、0.
02〜5Ω・cmに設定され、このような比抵抗値の違
いによって、十分な程度の光反射が行なわれる。
【0026】以上説明したように、入射光を、複数回、
P−N接合面を通過するように構成しているので、この
入射光が有する光エネルギーの30%以上を電力として
変換することができる。これはあたかも、光通信分野等
において、信号伝達用の通信光が、光ファイバー内を、
その径方向においては反射を繰り返しながら、光ファイ
バー長手方向に前進することに似ている。
【0027】また、半導体構造レベルで、このように入
射光を捕捉して、可能な限り繰り返し光電変換する構成
を実現しているので、工業製品としては、比較的に製作
精度が高く厳密な生産管理下にある半導体製造工程によ
る恩恵を十分に受けることができる。すなわち、本発明
構成によれば、外部的な要因による損傷を受けない限
り、従来よりも向上させた確実且つ安定した光電気変換
の性能発揮を可能とするとともに、一般の半導体デバイ
スと同様に工業製品として半永久的な耐久性を確保する
ことができる。
【0028】このような2つの構成を併用した場合に
は、これらの2つの作用の相乗効果により、ソーラーセ
ル用半導体ウェーハに於ては、その光―電気変換効率
を、格段に上昇することができる。
【0029】
【課題を解決するための手段】本願第1請求項に記載し
た発明は、基板面上に異なる導電型や比抵抗値をもつ半
導体層を成長させて形成されるエピタキシャル半導体ウ
エーハにおいて、金属シリコン基板面に微細凹凸のある
上面を形成し、その上に高度に調整された純度をもつP
型或いはN型の結晶又はアモルファス半導体第一層を化
学蒸着(CVD)により形成し、その後、前記形成され
たP型或いはN型の結晶又はアモルファス半導体層とは
反対の型の結晶又はアモルファス半導体第二層を化学蒸
着或いは拡散、イオン注入法により形成する構成のエピ
タキシャル半導体ウエーハである。
【0030】このように、金属シリコン基板面に微細凹
凸のある上面を形成し、この上面にP(N)型の半導体
層或いはN(P)型の半導体層又は相互に反対の型とな
るアモルファス半導体層を形成することにより、PN接
合面から表面までの距離が一定となるエピタキシャル半
導体ウエーハを形成することができる。このため、容量
値、抵抗値等が均一化し、十分に安定な動作が可能な回
路を形成できるエピタキシャル半導体ウエーハを製作す
ることができる。
【0031】本発明のエピタキシャル半導体ウエーハ
は、従来のように支持基板の純度を問題とせず、また、
支持基板となる金属シリコン基板を精密な鏡面研磨する
必要もないため、実質的歩留まりを向上し、大幅にコス
トの低廉化を図ったエピタキシャル半導体ウエーハを形
成することができる。
【0032】また、形成されたエピタキシャル半導体ウ
エーハは、微細凹凸面を有するため、従来のように鏡面
研磨されてフラットに形成された半導体ウエーハのP−
N接合面の面積と比較して、50%以上の拡大されたP
−N接合面の面積を得ることができ、これに応じて、光
電変換するP−N接合面の光通過量が増加するので、太
陽光から電気に変換する変換効率の向上が図れ、実用に
適したソーラーセルを提供することが可能となる。
【0033】本願第2請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成されるエピタキシャル半導体ウエーハにおいて、
絶縁体を支持基板とし、前記絶縁体の上面に微細凹凸面
を形成し、前記微細凹凸面が形成された絶縁体上に高度
に調整された純度を有するP型或いはN型の桔晶又はア
モルファス半導体第一層を化学蒸着(CVD)により形
成し、その後、前記形成されたP型或いはN型の結晶又
はアモルファス半導体層とは反対の型の結晶又はアモル
ファス半導体第二層を化学蒸着(CVD)或いは拡散、
イオン注入法により形成する構成のエピタキシャル半導
体ウエーハである。
【0034】このように構成すると、支持基板として、
ガラス、セラミック、耐熱プラスチック等の絶縁体を用
いることができ、エピタキシャル半導体ウエーハの製造
コストを極端に低減することができる。
【0035】すなわち、金属シリコンを製造するための
大規模な設備用の投資コストや、該設備を稼働させ保守
し維持するための運用コストが、全く不要となる。
【0036】本願第3請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成されるエピタキシャル半導体ウエーハにおいて、
金属シリコン基板面を平滑化し、前記平滑化した基板面
上に、高度に調整された純度をもつP型或いはN型の結
晶又はアモルファス半導体第一層を化学蒸着(CVD)
により形成し、前記化学蒸着(CVD)により形成され
たP型或いはN型の結晶層に微細凹凸面を形成し、その
後、前記微細凹凸面が形成された層上に、前記P型或い
はN型の結晶層とは反対の型の半導体第二層を化学蒸着
(CVD)或いは拡散、イオン注入法により形成する構
成のエピタキシャル半導体ウエーハである。
【0037】このように、CVDにより、P型、N型の
エピタキシャル層、或いはアモルファス半導体のいずれ
かの第一層を形成し、次に、このCVD層に微細凹凸面
を形成し、この微細凹凸面の形成された第一層の上に、
更に前記CVD層とは反対の型となる第二層を、CVD
或いは拡散・イオン注入法等により形成すると、回路形
成に必要となる表面層において、PN接合面から表面ま
での距離が一定となるため、容量値等が均一化され、安
定な回路を有するエピタキシャル半導体ウエーハを形成
することができる。このため、従来のように、高度な純
度を有する支持基板を用いる必要がなくなり、実質的に
歩留まりが向上し、大幅なコストの低廉化を図ることが
できる。
【0038】また、形成されたエピタキシャル半導体ウ
エーハは、微細凹凸面を有しているので、従来のように
フラットに形成された半導体ウエーハ対して、50%以
上に拡大されたP−N接合面の面積を得ることができ、
これに応じて、光電変換するP−N接合面の光通過量が
増加するので、太陽光から電気に変換する変換効率の向
上が図れ、実用に適したソーラーセルを提供することが
可能となる。
【0039】本願第4請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成させるエピタキシャル半導体ウエーハにおいて、
絶縁体基板面を平滑化し、前記平滑化した絶縁体上面に
高度に調整された純度をもつP型或いはN型の結晶又は
アモルファス半導体第一層を化学蒸着(CVD)により
形成し、前記CVDにより形成されたP型或いはN型の
結晶層に微細凹凸面を形成し、その後、前記微細凹凸面
が形成された層上に、前記P型或いはN型の結晶層とは
反対の型の半導体第二層をCVD或いは拡散・イオン注
入法により形成する構成のエピタキシャル半導体ウエー
ハである。
【0040】このように、絶縁体を支持基板とする場合
であっても、CVDにより形成された層に微細凹凸面を
形成し、前記微細凹凸面が形成された層に、更に反対の
型となる層を、CVD或いは拡散・イオン注入法により
形成することにより、絶縁体を支持基板として用いるこ
とができ、製造コストを低減したエピタキシャル半導体
ウエーハを形成することができる。
【0041】本願第5請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成させるエピタキシャル半導体ウエーハにおいて、
基板上に、高度に調整された純度をもつP型或いはN型
の結晶又はアモルファスの第1の半導体層を、化学蒸着
(CVD)により形成することによって、前記第1の半
導体層と基板との間に、第1の光反射層を形成し、その
後、前記第1の半導体層の層上に、当該第1の半導体層
とは、反対の型のP型或いはN型の結晶又はアモルファ
スの第2の半導体層を生成し、更に、その上に、所定の
反射膜を形成することにより、前記第2の半導体層と光
反射膜との間に、入射光を透過させ、且つ、前記第1の
光反射層からの反射光を、該第1の光反射層側に反射さ
せる第2の光反射層を形成したことを特徴とするエピタ
キシャル半導体ウエーハ。
【0042】本願第6請求項に記載した発明は、前記請
求項1乃至4記載の発明において、前記基板に形成され
るP−N接合面よりも下層に、第1の光反射層を形成す
るとともに、前記基板に形成されるP−N接合面よりも
上層に、所定の反射膜を形成することにより、入射光を
透過させ、且つ、前記第1の光反射層からの反射光を、
該第1の光反射層側に反射させる第2の光反射層を形成
した構成のエピタキシャル半導体ウエーハである。
【0043】このように第5請求項に記載した発明によ
れば、半導体ウエーハの外表面側に、光用の反射膜を設
け、内奥部に反射層を設け、これらの中間に光電変換す
るP−N接合面を設けたサンドイッチ構造としたことに
より、このウエーハをソーラ・セルとして用いる場合に
は、光電変換の効率を、より向上させることが可能とな
る。
【0044】すなわち、一旦、ソーラ・セルに入射した
太陽光は、この反射膜とセル最深部との間で反射を繰り
返しながらソーラ・セル内に捕捉され、これらの中間に
設けられた光電変換するP−N接合面の通過回数が増加
するので、これに応じて光電変換する変換回数も増加
し、光電変換の効率を、向上させることができる。
【0045】また特に、第6請求項に記載した発明にお
いては、a)入射光を捕捉するサンドイッチ構成と、
b)P−N接合面を微細な凹凸面形状にして光変換面積
を増大させた構成との2つの構成を併用したので、これ
らの2つの作用の相乗効果により、ソーラーセル用半導
体ウェーハにおける光―電気変換効率を、格段に上昇さ
せることができる。
【0046】このように、本発明によれば、支持基板の
純度を問題とせず、また、支持基板の鏡面研磨を不要と
して、容量値、抵抗値等が均一化され、確実且つ安定動
作が可能な回路を形成することが可能なエピタキシャル
半導体ウエーハを製作することができ、製造コストの大
幅な低廉化が図れる。
【0047】これとともに、形成されたエピタキシャル
半導体ウエーハは微細凹凸面が形成されているので、太
陽光に対する実効面積を拡大することができ、更に、入
射した太陽光を捕捉する構成としているので、太陽光か
ら電気への変換効率を従来のソーラーセルと比較して大
幅に向上することができる。
【0048】
【発明の実施の形態】以下、本発明を図面に基づいて説
明する。
【0049】図1(a)〜(d)、図2(e)〜(h)
は、支持基板として純度98%内外の金属シリコン基板
を用いたエピタキシャル半導体ウエーハの形成工程を示
す断面図である。
【0050】まず、金属シリコン基板の原材となる金属
級シリコンの製造方法を説明する。
【0051】金属級シリコン(MG−Si)は通常、炉
床回転式の電気炉に、銅、鉄、アルミニウム等の不純物
の少ないケイ石、オイル、コークス、木炭などの炭材を
所定に配合して投入し、電気炉に備えられたカーボン電
極のアーク放電によって、高温加熱して、これらを融
解、還元した後に、電気炉から取鍋に抽出する。
【0052】これは、例えば、金属シリコン1トン
(t)を得るためには、原材料として、ケイ石2.5ト
ン〜2.7トン、木炭0.6トン、石炭及びオイル、コ
ークス類の混合物0.6〜0.7トン、更にウッド・チ
ップ0.3〜0.5トン、を必要とする。
【0053】次に、前記取鍋に抽出された、純度98%
内外の金属シリコン(MG−Si)を、そのまま、或い
は導電型不純物を添加した後、一定量を鉄皿の上に落と
し、これを遠心回転させて円板状多結晶に冷却固化し、
円盤状の半導体基板1を得る。
【0054】または、一定量を、石英るつぼ内に注入し
て、徐冷固化或いは引上法によって、概略柱状の多結晶
或いは単結晶インゴットを作り、ワイヤ・ソー或いはダ
イヤモンドカッタ等により切断加工して、円盤状の半導
体基板1を得る。
【0055】すなわち、これらのどちらかで、厚さ5m
m以下、直径180〜500mmの上面平滑状の円盤状
或いは多角形状に形成された半導体基板1が製作される
(図1(a))。
【0056】尚、ソーラーセルとして用いる場合に、こ
の半導体基板1の厚さは、基板の不純物濃度によって異
なるが、その電気的な比抵抗値が、10〜100Ω・c
m程度の場合には、400μm(0.4mm)内外であ
れば良く、9Ω・cm以下の場合には、600μm
(0.6mm)内外であれば良い。
【0057】また、本例の半導体基板1の表面は、鏡面
研磨されていないが、ある程度の平坦度に粗研磨されて
いるものとする。
【0058】そして、次に、このような半導体基板1の
表面に、微細な凹凸を形成する。
【0059】すなわち、前記半導体基板1を取り出した
後、まず、前記半導体基板1の上面に、所定の細孔を有
するマスク2を形成し(図1(b))、次に、基板用の
エッチング液により、前記マスク2の開孔部表面から深
さ2μm〜3μmに達する凹部1aを半導体基板1の表
面に形成する(図1(c))。そして、最後に、前記マ
スク2だけを、マスク除去用のエッチング液によって除
去すると、半導体基板1の表面には、微細凹凸面1bが
形成されることになる(図1(d))。
【0060】尚、このように半導体基板1の表面に形成
する凹部1aは、例えば、その径が30μm以上で、そ
の深さが10μm〜15μm程度が好ましい。
【0061】また、本例においては、微細な凹凸を形成
するために、エッチング液によるウエット・エッチング
を用いたが、プラズマ・エッチングを用いても良い。
【0062】そして、前記微細凹凸面1bを有する半導
体基板1を、化学反応を伴う気相成長装置(CVD装
置:Chemical Vapor Depositionを用いた装置)に搬入
し、この半導体基板1の表面に、数10μm以下の厚
さ、好ましくは、厚さ5μm内外のボロン不純物を有す
るP+型の層3を形成する(図2(e))。
【0063】すなわち、好ましくは、ボロン・ドーピン
グによるP+層を、上記CVD法により、5μm内外の
厚みに形成する。
【0064】このCVDの具体例として、例えば、金属
シリコン基板を800〜1100℃に加熱し、モノシラ
ンSiH4や三塩化シランSiHCl3と水素H2との混
合ガスを、金属シリコン基板の表面上に流すことによっ
て、この基板表面に、厚さ1〜10μmの多結晶或いは
単結晶の層を、成長せしめることができる。
【0065】次に、このように形成したP型の層3と反
対の型となるN型の層4を、その上に形成し(この層4
は、拡散層やイオン・インプランテイション層であって
も良い)、エピタキシャル半導体ウエーハ5を形成する
(図2(f))。
【0066】尚、このN型の層4は、例えば、リン不純
物を含有した数10μm以下の厚さ、3μm内外の厚さ
であることが好ましい。
【0067】すなわち、好ましくは、りん(P)・ドー
ピングによるN+層を、上記CVD法により、3〜5μ
m内外の厚みに形成する。
【0068】そして更に、高効率のソーラーセルとする
ために、上述したように形成したN型の層4の上に、反
射膜6を形成する(図2(g))。
【0069】すなわち、この反射膜6は、N型の層4の
外面に、蒸着によって、窒化シリコン膜(Si34)或
いは酸化膜(SiO2)を生成することにより、形成し
ている。
【0070】尚、反射膜6の膜厚は、3〜5μmの厚さ
が好ましい。
【0071】従って、この反射膜6は、ソーラーセルに
入射した太陽光が、ソーラーセルとして最深部となるP
型の層3と基板との境界部分によって反射しても、該反
射光をソーラーセルから外に出さないで、P型及びN型
の層3,4内に捕捉する反射膜6となる。
【0072】すなわち、従来においては、P−N接合面
に於る光の吸収率、つまりフォトン−エレクトロン変換
率(光電変換の効率)は精々20%までであり、残りの
80%の光はP−N接合面を突き抜け、ウエーハ内部で
熱となり、吸収されてしまっていた。
【0073】そこで、本構成によれば、このように光電
変換はP−N接合面で行なわれるので、単一の入射光に
おけるP−N接合面の通過回数を増加させれば、該入射
光による光電変換の変換回数も増加し、格段に変換効率
の向上を図ることができる。
【0074】すなわち、上述したように、少なくとも、
P−N接合面を挟んで、2つの反射面を生成している。
これは、半導体基板1の下敷部分(P++)とCVD層2
(P+)との接合面が一方の反射面となり、反射膜6が
他の反射面となる。
【0075】尚、半導体基板の下敷部分(P++)とCV
D層(P+)との比抵抗値は、その下側の方が小さく、
且つ、所定に異なるように設定され、これらの間の接触
面は、両者の抵抗値の違いから、上方からの入射光を曲
折し、ある程度反射する。例えば、通常、P++の比抵抗
値は、0.01Ω・cm以下に、P+の比抵抗値は、
0.02〜5Ω・cmに設定され、これによって、十分
な光反射が行なわれる。
【0076】従って、図3に示すように、太陽光の如き
入射光は、まず、P−N接合面で、その光エネルギーの
20%程が電気変換され、残りの80%程の光エネルギ
ーはP−N接合面を突き抜けて、下のP++−P+接触層
の反射面に到達し、次に、この反射面によって、その突
き抜けた光エネルギーの50%以上は、P−N接合面に
向けて反射される。そして、この反射光が再びP−N接
合面を通過して、その光エネルギーの20%程度が光電
変換され、突き抜けた残りの光エネルギーが、更に、上
層の反射膜6でP−N接合面に向けて反射され、また再
びP−N接合面を通過して光電変換される。このような
入射光の反射運動は、その光が、各反射面における反射
率やP−N接合面による光電変換率によって、所定に減
衰されるまで、繰り返される。
【0077】このように、半導体製造プロセスを用いて
製作される半導体構造レベルで、一旦、半導体内に入射
した光を、その外表面部の反射膜6と、内奥部のP++−
P+接触層の反射面との間で反射させて、捕捉するとと
もに、これらの中間に、光電変換するP−N接合面を設
けた構成としたので、入射光は、必ず複数回、P−N接
合面を通過するので、このP−N接合面による発電量を
増加でき、この入射光が有する光エネルギーの30%以
上を電力として変換することができる。
【0078】尚、このような光捕捉構造は、フラット面
形状のP−N接合面に適用しても十分な効果を奏するの
みならず、後述するように、半導体ウエーハの支持基板
として、絶縁体を用いたものにも、十分に効果的に適用
することができる。
【0079】その後、前記窒化シリコン膜或いは酸化膜
である反射膜6を部分除去して、N型層やP型層と直接
接触する集電電極(アルミニウム)を、網状に付着させ
る。そして、このように集電電極(アルミニウム)8,
9が、それぞれ、N型層の所定箇所と、支持基板の底面
の所定箇所とに接続され、必要な大きさのチップ状に切
出して、0.5〜5Ω・cm程度の電気的な比抵抗値を
有したソーラーセル7として完成する(図2(h))。
【0080】以上説明したように本例によれば、CVD
(化学蒸着)を用いて、基板表面にP型或いはN型の結
晶又はアモルファス半導体層を生成したことにより、基
板表面の形状に拘らず、基板表面に形成した半導体層の
PN接合面から表面までの距離を一定にできるので、従
来のように支持基板の組成的な純度を問題とせず、ま
た、支持基板の精密な鏡面研磨が不要とされ、これらに
よって、大幅なコストの低廉化を図ったエピタキシャル
半導体ウエーハを提供することができる。
【0081】また、このように基板表面の形状的な制約
が緩和されるので、ソーラーセルとして用いる場合に
は、エピタキシャル半導体ウエーハの基板表面に微細凹
凸面を形成してから半導体層を形成することができ、こ
れにより、従来の鏡面研磨されてフラツトに形成された
半導体ウエーハをソーラーセルとして用いた場合に比
ベ、太陽光を光から電気に変換する実効面積を1.65
倍以上に拡大できる。
【0082】この結果、従来の表面フラットに形成され
た半導体ウエーハの太陽光から電気への変換効率が、1
6〜18%であるのに対し、本例のエピタキシャル半導
体ウエーハにおいては、変換効率が一挙に20%を超
え、25%程度まで向上したソーラーセルを実用に供す
ることができる。
【0083】更に、半導体ウエーハの外表面側に、光用
の反射膜を設け、内奥部に反射層を設け、これらの中間
に光電変換するP−N接合面を設けた構成としたことに
より、このウエーハをソーラ・セルとして用いる場合に
は、光電変換の効率を、上記と別な異なる手法で、向上
させることが可能となる。
【0084】すなわち、一旦、ソーラ・セルに入射した
太陽光は、この反射膜とセル最深部との間で反射を繰り
返しながらソーラ・セル内に捕捉され、これらの中間に
設けられた光電変換するP−N接合面の通過回数が増加
するので、これに応じて光電変換する変換回数も増加
し、光電変換の効率を、向上させることができる。
【0085】特に、このように入射光を捕捉する構成
と、P−N接合面を微細な凹凸面形状にして光変換面積
を増大させた構成との2つの構成を併用した場合におい
ては、これらの2つの作用の相乗効果により、ソーラー
セル用半導体ウェーハにおける光―電気変換効率を、格
段に上昇させることができる。
【0086】図4(a)〜(f)は、エピタキシャル半
導体ウエーハを形成工程の他の具体例を示す断面図であ
る。
【0087】図4に示すように、前述した方法により厚
さ5mm以下、直径約180〜500mmの上面が平滑
な円盤形状に形成された半導体基板11を取鍋から取り
出した後(図4(a))、直ちに気相成長装置に搬入
し、厚さ5μm内外のボロン不純物を有するP型の層1
3を一定の膜厚で形成する(図4(b))。
【0088】次に、前記P型の層13の上面に細孔を有
するマスク12を形成し(図4(c))、基板用のエッ
チング液により前記マスク12の開孔部の表面から深さ
2μm〜3μmに達する溝13aをP型の層13に形成
する(図4(d))。その後、前記マスク12をマスク
用のエッチング液によって除去し、P型の層13に微細
凹凸面13bが形成される(図4(e))。
【0089】次に、前記半導体基板11を、再び気相成
長装置に搬入し、前記P型の層13と反対のN型不純物
(例えば、リン)を含有した一定膜厚、好ましくは約3
μm内外の層14を形成し、エピタキシャル半導体ウエ
ーハ15を形成する(図4(f))。
【0090】尚、この場合に、N型の層14は、拡散法
やイオン注入法によって形成しても良い。
【0091】その後、前記反射膜16を部分除去して、
N型層やP型層と直接接触する集電電極(アルミニウ
ム)を、網状に付着させる。そして、このように集電電
極(アルミニウム)18,19が、それぞれ、N型層の
所定箇所と、支持基板の底面の所定箇所とに接続され、
必要な大きさのチップ状に切出されて、上述した具体例
と同様に、0.5〜5Ω・cm程度の電気的な比抵抗値
を有したソーラーセル17として完成する(図4
(g))。
【0092】このように、PN接合面から表面まで距離
を一定化できるので、容量値、抵抗値等を均一化でき、
安定な回路を形成可能な実用に適したエピタキシャル半
導体ウエーハを製作することができる。
【0093】また、ソーラーセルとして用いる場合に
は、微細凹凸面を形成し、PN接合面も微細凹凸面形状
とし、光電変換するPN接合面の面積を拡大できるの
で、変換効率が向上することは前述した通りである。
【0094】尚、本例においては、支持基板として金属
シリコンを用いた場合を記載したが、支持基板として、
ガラス、セラミック、耐熱プラスチック等の絶縁体を支
持基板として用いても良く、この場合には、大幅なコス
ト削減が可能となる。
【0095】すなわち、このような金属シリコンでは無
い支持基板に、前述したようにP型の層及びN型の層を
形成して、エピタキシャル半導体ウエーハを形成するこ
とが可能である。
【0096】この結果、支持基板として金属シリコンを
用いた場合には、金属シリコンを製造する大規模な設備
用の投資コストや、該設備を稼働させ保守し維持するた
めの運用コストが必要になるのに対し、ガラス、セラミ
ック、耐熱プラスチック等の絶縁体を支持基板とすれ
ば、これらのコストを大幅に低減できる。
【0097】CVDの具体例として、例えば、絶縁基板
を300〜400℃に加熱し、減圧条件下で、シランS
iH4と水素の混合ガスを流すことによって、多結晶或
いはアモルファス状の結晶層が得られ、これを熱処理し
て、厚さ1〜5μmの多結晶層を形成せしめることがで
きる。
【0098】また、前記絶縁体上に、P型、N型の結晶
体或いはアモルファス半導体の層を形成し、この形成し
た層に前述したように微細凹凸面を形成し、前記凹凸面
上に更に、前記層と反対となる型の層を形成して微細凹
凸面を有するエピタキシャル半導体ウエーハを形成する
ことも可能である。
【0099】更に、上述した具体例と同様に、本例にお
いては、形成した最外層となるN型の層14の上に、所
定の反射膜を形成して、入射光を半導体層内に捕捉する
ように構成して、さらに高効率のソーラーセルとしても
良い。
【0100】すなわち、N型の層14の外面に、蒸着に
よって、窒化シリコン膜(Si34)或いは酸化膜(S
iO2)を形成する。
【0101】また、本例のようにCVDによってPN接
合面を形成する場合であっても、結晶欠陥を伴う場合が
ある。図4は、このような結晶欠陥を伴った半導体ウエ
ーハの一部断面図を示す。
【0102】図4に示すように、化学気相反応によりエ
ピタキシャルした場合であってもPN接合面から表面ま
での距離が一定とならず、膜厚変化による欠陥を生じる
場合がある。図4中、20,21,22は、膜厚変化に
よる欠陥を示す。
【0103】このような欠陥が生じた場合は、予め半導
体ウエーハの表面を検査測定する段階で、前記欠陥1
6,17,18を、レーザービーム加工やエッチング加
工等により、破壊して無効化すれば、半導体ウエーハと
して実用に供することができる(特にIC用ウエーハに
おいては)。
【0104】すなわち、ソーラーセル用ではなくIC用
ウエーハにおいては、図6に示すように、多数回路網
(インターネット回路)を形成することにより、前記無
効化した欠陥部分を通らずに他の配線経路を通って、十
分に電気的な情報を伝達することができ、多少の欠陥が
生じた半導体ウエーハの場合であっても、実用に適する
半導体ウエーハとすることができる。
【0105】つまり、このように回路的に不安定な動作
原因となる欠陥部分を、電気回路的に無害化するととも
に、且つこの欠陥部分を迂回して、回路の信号伝達が十
分に行なえるように構成している。
【0106】図6に示す多数回路網(インターネット回
路)は、半導体ウエーハ上に網目状に張りめぐらせた回
路に多くの集中部分制御部を有する。例えば、同図中に
おいて23は、表示部門、24は記憶部門、25は制御
部門を担当する。このため、同図中の23,24,25
に示す様な集中制御部に情報を伝達する場合は、欠陥破
壊部分Xを避けて、他の部分制御接続ラインから前記各
集中制御部分に情報信号が伝達でき、能動回路を実用に
供することができる。
【0107】このように、本発明によれば、従来のよう
に支持基板の鏡面研磨を行ったり、支持基板として高純
度の単結晶を用いる必要がないので、大幅に低廉な費用
で製造が可能になるとともに、PN接合面から表面まで
一定距離を有し、欠陥を緩和したエピタキシャル半導体
ウエーハを得ることができる。
【0108】また、本発明のエピタキシャル半導体ウエ
ーハは、微細凹凸面を有するように形成されているた
め、鏡面研磨されてフラットに形成された半導体ウエー
ハよりも太陽光に対する実効面積が拡大し、太陽光から
電気への変換効率を、通常の16〜18%に対して25
%程度に向上させたソーラ・セルを供することができ
る。
【0109】更に、ソーラ・セルとしての最表面の層
に、光用の反射膜を設けたことにより、光電変換の効率
を、さらに向上させることが可能となる。
【0110】すなわち、一旦、ソーラ・セルに入射した
太陽光は、この反射膜とセル最深部との間で反射を繰り
返しながらソーラ・セル内に捕捉され、これらの中間に
設けられた光電変換するP−N接合面の通過回数が増加
するので、これに応じて光電変換する変換回数も増加
し、光電変換の効率を、さらに向上させることができ
る。
【0111】この結果、このような2つの構成を併用し
た場合においては、これらの2つの作用の相乗効果によ
り、ソーラーセル用半導体ウェーハにおける光―電気変
換効率を、25%以上に、更に上昇させることができ
る。
【0112】
【発明の効果】以上説明したように、本願第1請求項に
記載した発明は、基板面上に異なる導電型や比抵抗値を
もつ半導体層を成長させて形成されるエピタキシャル半
導体ウエーハにおいて、金属シリコン基板面に微細凹凸
のある上面を形成し、その上に高度に調整された純度を
もつP型或いはN型の結晶又はアモルファス半導体第一
層をCVDにより形成し、その後、前記形成されたP型
或いはN型の結晶又はアモルファス半導体層とは反対の
型の結晶又はアモルファス半導体第二層をCVD或いは
拡散・イオン注入法により形成する構成のエピタキシャ
ル半導体ウエーハである。
【0113】このように、金属シリコン基板面に微細凹
凸のある上面を形成し、この上面に、P(N)型な第一
の半導体層を形成し、次に、反対の型のN(P)型な第
二の半導体層又はアモルファス半導体第一層することに
より、PN接合面から表面までの距離が一定となるエピ
タキシャル半導体ウエーハを形成することができる。こ
のため、容量値、抵抗値等が均一化し、安定な回路を有
するエピタキシャル半導体ウエーハが形成される。
【0114】本発明のエピタキシャル半導体ウエーハ
は、従来のように支持基板の純度を問題とせず、また、
支持基板となる金属シリコン基板を鏡面研磨する必要も
ないため、実質的歩留まりを向上し、大幅に製造コスト
の低廉化を図ったエピタキシャル半導体ウエーハを形成
することができる。
【0115】また、形成されたエピタキシャル半導体ウ
エーハは、微細凹凸面を有するため、従来のように鏡面
研磨されてフラットに形成された半導体ウエーハの面積
と比較して、太陽光に対する実効面積を拡大することが
でき、太陽光から電気に変換する変換効率の向上を図
り、実用に適したソーラーセルを提供することが可能と
なる。
【0116】本願第2請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成されるエピタキシャル半導体ウエーハにおいて、
絶縁体を支持基板とし、前記絶縁体の上面に微細凹凸面
を形成し、前記微細凹凸面が形成された絶縁体上に高度
に調整された純度を有するP型或いはN型の結晶又はア
モルファス半導体第一層をCVDにより形成し、その
後、前記形成されたP型或いはN型の結晶又はアモルフ
ァス半導体層とは反対の型の結晶又はアモルファス半導
体第二層を形成する構成のエピタキシャル半導体ウエー
ハである。
【0117】このように構成すると、支持基板として、
高純度な多結晶を用いなければいけない制約が解消で
き、より製造が容易な品質の金属シリコンを、基板原料
を用いることができる。この結果、エピタキシャル半導
体ウエーハの製造コストを、極端に低減することができ
る。
【0118】本願第3請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成されるエピタキシャル半導体ウエーハにおいて、
金属シリコン基板面を平滑化し、前記平滑化した基板面
上に、高度に調整された純度をもつP型或いはN型の結
晶又はアモルファス半導体第一層をCVDにより形成
し、前記CVDにより形成されたP型或いはN型の結晶
層に微細凹凸面を形成し、その後、前記微細凹凸面が形
成された層上に、前記P型或いはN型の結晶層とは反対
の型の半導体第二層を形成する構成のエピタキシャル半
導体ウエーハである。
【0119】このような第3請求項の発明によれば、P
型、N型或いはアモルファス半導体等のCVDにより形
成された層を形成して、前記層に微細凹凸面を形成し、
この凹凸面上に更に前記層とは反対の型となる層を、C
VD或いは拡散・イオン注入法により形成すると、回路
形成に必要となる表面層において、PN接合面から表面
までの距離が一定となるため、容量値等が均一化され、
安定な回路を有するエピタキシャル半導体ウエーハを形
成することができる。このため、従来のように、高度な
純度を有する支持基板を用いる必要がなくなり、実質的
に歩留まりが向上し、大幅にコストの低廉化を図ること
ができる。
【0120】また、形成されたエピタキシャル半導体ウ
エーハは、微細凹凸面を有するため、太陽光から電気に
変換する変換効率を向上したソーラーセルを提供するこ
とができる。
【0121】本願第4請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成させるエピタキシャル半導体ウエーハにおいて、
絶縁体基板面を平滑化し、前記平滑化した絶縁体上面に
高度に調整された純度をもつP型或いはN型の結晶又は
アモルファス半導体第一層をCVDにより形成し、前記
CVDにより形成されたP型或いはN型の結晶層に微細
凹凸面を形成し、その後、前記微細凹凸面が形成された
層上に、前記P型或いはN型の結晶層とは反対の型の半
導体第二層をCVD或いは拡散・イオン注入法により形
成する構成のエピタキシャル半導体ウエーハである。
【0122】このような第4請求項の発明によれば、絶
縁体を支持基板とする場合であっても、CVDにより形
成された層に、微細凹凸面を形成し、前記微細凹凸面が
形成された層に、更に反対の型となる層を形成すること
により、絶縁体を支持基板として用いることができ、製
造コストを低減したエピタキシャル半導体ウエーハを形
成することができる。
【0123】本願第5請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成させるエピタキシャル半導体ウエーハにおいて、
基板上に、高度に調整された純度をもつP型或いはN型
の結晶又はアモルファスの第1の半導体層を、化学蒸着
(CVD)を用いて形成することにより、前記第1の半
導体層と基板との間に、第1の光反射層を形成し、その
後、前記第1の半導体層の層上に、当該第1の半導体層
とは、反対の型のP型或いはN型の結晶又はアモルファ
スの第2の半導体層を生成し、更に、その上に、所定の
反射膜を形成することにより、前記第2の半導体層と光
反射膜との間に、入射光を透過させ、且つ、前記第1の
光反射層からの反射光を、該第1の光反射層側に反射さ
せる第2の光反射層を形成したことを特徴とするエピタ
キシャル半導体ウエーハ。
【0124】本願第6請求項に記載した発明は、前記請
求項1乃至4記載の発明において、前記基板に形成され
るP−N接合面よりも下層に、第1の光反射層を形成す
るとともに、前記基板に形成されるP−N接合面よりも
上層に、所定の反射膜を形成することにより、入射光を
透過させ、且つ、前記第1の光反射層からの反射光を、
該第1の光反射層側に反射させる第2の光反射層を形成
した構成のエピタキシャル半導体ウエーハである。
【0125】このように第5請求項に記載した発明によ
れば、半導体ウエーハの外表面側に、光用の反射膜を設
け、内奥部に反射層を設け、これらの中間に光電変換す
るP−N接合面を設けたサンドイッチ構造としたことに
より、このウエーハをソーラ・セルとして用いる場合に
は、光電変換の効率を、より向上させることが可能とな
る。
【0126】すなわち、一旦、ソーラ・セルに入射した
太陽光は、この反射膜とセル深部の反射面との間で反射
を繰り返しながらソーラ・セル内に捕捉され、これらの
中間に設けられた光電変換するP−N接合面の通過回数
が増加するので、これに応じて光電変換する変換回数も
増加し、光電変換の効率を、向上させることができる。
【0127】また特に、第6請求項に記載した発明にお
いては、a)入射光を捕捉するサンドイッチ構成と、
b)P−N接合面を微細な凹凸面形状にして光変換面積
を増大させた構成との2つの構成を併用したので、これ
らの2つの作用の相乗効果により、ソーラーセル用半導
体ウェーハにおける光―電気変換効率を、格段に上昇さ
せることができる。
【0128】このように、本発明によれば、支持基板の
純度を問題とせず、また、支持基板の鏡面研磨を不要と
して、容量値、抵抗値等が均一化され、確実且つ安定動
作が可能な回路を形成することが可能なエピタキシャル
半導体ウエーハを製作することができ、製造コストの大
幅な低廉化が図れる。
【0129】これとともに、形成されたエピタキシャル
半導体ウエーハは微細凹凸面が形成されているので、太
陽光に対する実効面積を拡大することができ、更に、入
射した太陽光を捕捉するサンドイッチ構成としているの
で、太陽光から電気への変換効率を従来のソーラーセル
と比較して大幅に向上することができる。
【図面の簡単な説明】
【図1】本発明の具体例に係り、エピタキシャル半導体
ウエーハを形成する工程の前半を示す断面図である。
【図2】本具体例に係り、エピタキシャル半導体ウエー
ハを形成する工程の後半を示す断面図である。
【図3】本具体例に係り、本例の半導体ウエーハをソー
ラー・セルとして用いた場合に、入射光を捕捉する構成
を示す概念説明図。
【図4】本発明に係り、エピタキシャル半導体ウエーハ
の形成工程の他の具体例を示す断面図である。
【図5】本発明に係り、欠陥を伴う半導体ウエーハの断
面図である。
【図6】本発明に係り、多数回路網(インターネット回
路)を示す模式図である。
【符号の説明】
l 金属シリコン基板(支持基板) 1a 凹部 1b 微細凹凸面 2 微細凹凸形成用のマスク 3 層(第一層) 4 層(第二層) 5 エピタキシャル半導体ウエーハ 6 反射膜 7 ソーラーセル 8 集電電極 9 集電電極 11 金属シリコン基板(支持基板) 12 マスク 13 層(第一層) 13a 凹部 13b 微細凹凸面 14 層(第二層) 15 エピタキシャル半導体ウエーハ 16 反射層 17 ソーラーセル 18 集電電極 19 集電電極 20 欠陥部 21 欠陥部 22 欠陥部 23 集中部分制御部(演算部門) 24 集中部分制御部(記憶部門) 25 集中部分制御部(制御部門)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板面上に異なる導電型や比抵抗値をも
    つ半導体層を成長させて形成されるエピタキシャル半導
    体ウエーハにおいて、 金属シリコン基板面に微細凹凸のある上面を形成し、そ
    の上に高度に調整された純度をもつP型或いはN型の結
    晶又はアモルファス半導体層を化学蒸着(CVD)によ
    り形成し、 その後、前記形成されたP型或いはN型の結晶又はアモ
    ルファス半導体層とは反対の型の結晶又はアモルファス
    半導体層を形成することを特徴とするエピタキシャル半
    導体ウエーハ。
  2. 【請求項2】 基板面上に異なる導電型や比抵抗値をも
    つ半導体層を成長させて形成されるエピタキシャル半導
    体ウエーハにおいて、 絶縁体を支持基板とし、前記絶縁体の上面に微細凹凸面
    を形成し、 前記微細凹凸面が形成された絶縁体上に高度に調整され
    た純度を有するP型或いはN型の結晶又はアモルファス
    半導体層を化学蒸着(CVD)により形成し、 その後、前記形成されたP型或いはN型の結晶又はアモ
    ルファス半導体層とは反対の型の結晶又はアモルファス
    半導体層を形成することを特徴とするエピタキシャル半
    導体ウエーハ。
  3. 【請求項3】 基板面上に異なる導電型や比抵抗値をも
    つ半導体層を成長させて形成されるエピタキシャル半導
    体ウエーハにおいて、 金属シリコン基板面を平滑化し、 前記平滑化した基板面上に、高度に調整された純度をも
    つP型或いはN型の結晶又はアモルファス半導体層を化
    学蒸着(CVD)により形成し、 前記化学蒸着(CVD)により形成されたP型或いはN
    型の結晶層に微細凹凸面を形成し、 その後、前記微細凹凸面が形成された層上に、前記P型
    或いはN型の結晶層とは反対の型の半導体層を形成する
    ことを特徴とするエピタキシャル半導体ウエーハ。
  4. 【請求項4】 基板面上に異なる導電型や比抵抗値をも
    つ半導体層を成長させて形成させるエピタキシャル半導
    体ウエーハにおいて、 絶縁体基板面を平滑化し、 前記平滑化した絶縁体上面に高度に調整された純度をも
    つP型或いはN型の結晶又はアモルファス半導体層を化
    学蒸着(CVD)により形成し、 前記化学蒸着(CVD)により形成されたP型或いはN
    型の結晶層に微細凹凸面を形成し、 その後、前記微細凹凸面が形成された層上に、前記P型
    或いはN型の結晶層とは反対の型の半導体層を形成する
    ことを特徴とするエピタキシャル半導体ウエーハ。
  5. 【請求項5】 基板面上に異なる導電型や比抵抗値をも
    つ半導体層を成長させて形成させるエピタキシャル半導
    体ウエーハにおいて、 基板上に、高度に調整された純度をもつP型或いはN型
    の結晶又はアモルファスの第1の半導体層を、化学蒸着
    (CVD)を用いて形成することにより、前記第1の半
    導体層と基板との間に、第1の光反射層を形成し、 その後、前記第1の半導体層の層上に、当該第1の半導
    体層とは、反対の型のP型或いはN型の結晶又はアモル
    ファスの第2の半導体層を生成し、 更に、その上に、所定の反射膜を形成することにより、
    前記第2の半導体層と反射膜との間に、入射光を透過さ
    せ、且つ、前記第1の光反射層からの反射光を、該第1
    の光反射層側に反射させる第2の光反射層を形成したこ
    とを特徴とするエピタキシャル半導体ウエーハ。
  6. 【請求項6】 前記基板に形成されるP−N接合面より
    も下層に、第1の光反射層を形成するとともに、 前記基板に形成されるP−N接合面よりも上層に、所定
    の反射膜を形成することにより、入射光を透過させ、且
    つ、前記第1の光反射層からの反射光を、該第1の光反
    射層側に反射させる第2の光反射層を形成したことを特
    徴とする請求項1乃至4記載のエピタキシャル半導体ウ
    エーハ。
JP10126504A 1997-08-08 1998-05-08 エピタキシャル半導体ウエーハ Pending JPH11238689A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10126504A JPH11238689A (ja) 1997-08-08 1998-05-08 エピタキシャル半導体ウエーハ
US09/161,494 US6228181B1 (en) 1997-10-02 1998-09-28 Making epitaxial semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP21534897 1997-08-08
JP9-270086 1997-10-02
JP9-215348 1997-10-02
JP27008697 1997-10-02
JP10126504A JPH11238689A (ja) 1997-08-08 1998-05-08 エピタキシャル半導体ウエーハ

Publications (1)

Publication Number Publication Date
JPH11238689A true JPH11238689A (ja) 1999-08-31

Family

ID=27315336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10126504A Pending JPH11238689A (ja) 1997-08-08 1998-05-08 エピタキシャル半導体ウエーハ

Country Status (1)

Country Link
JP (1) JPH11238689A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510884A (ja) * 2001-11-29 2005-04-21 オリジン エナジー ソーラー ピーティーワイ リミテッド 半導体テクスチャ化プロセス
WO2009016776A1 (ja) * 2007-07-31 2009-02-05 Mitsubishi Electric Corporation 光起電力装置の製造方法
JP2009246019A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 太陽電池用半導体基板の粗面化方法
KR101020961B1 (ko) 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8628991B2 (en) 2010-05-10 2014-01-14 Samsung Display Co., Ltd. Solar cell and method for manufacturing the same
CN120659404A (zh) * 2025-08-21 2025-09-16 合肥晶合集成电路股份有限公司 图像传感器及其制备方法、电子设备

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510884A (ja) * 2001-11-29 2005-04-21 オリジン エナジー ソーラー ピーティーワイ リミテッド 半導体テクスチャ化プロセス
WO2009016776A1 (ja) * 2007-07-31 2009-02-05 Mitsubishi Electric Corporation 光起電力装置の製造方法
US8039396B2 (en) 2007-07-31 2011-10-18 Mitsubishi Electric Corporation Method for manufacturing photovoltaic device
JP4808271B2 (ja) * 2007-07-31 2011-11-02 三菱電機株式会社 光起電力装置の製造方法
JP2009246019A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 太陽電池用半導体基板の粗面化方法
KR101020961B1 (ko) 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8263989B2 (en) 2008-05-02 2012-09-11 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8563997B2 (en) 2008-05-02 2013-10-22 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8628991B2 (en) 2010-05-10 2014-01-14 Samsung Display Co., Ltd. Solar cell and method for manufacturing the same
CN120659404A (zh) * 2025-08-21 2025-09-16 合肥晶合集成电路股份有限公司 图像传感器及其制备方法、电子设备
CN120659404B (zh) * 2025-08-21 2025-11-21 合肥晶合集成电路股份有限公司 图像传感器及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
US7977220B2 (en) Substrates for silicon solar cells and methods of producing the same
US8129612B2 (en) Method for manufacturing single-crystal silicon solar cell and single-crystal silicon solar cell
US6228181B1 (en) Making epitaxial semiconductor device
JP2014099662A (ja) 冶金級Siウエハ上のCVDエピタキシャルSi膜を使用して製造される太陽電池
RU2569902C2 (ru) Подложка для солнечного элемента и солнечный элемент
US6013872A (en) Directionally solidified, multicrystalline silicon, a process for the production thereof and its use, and solar cells containing this silicon and a process for the production thereof
JP2005159312A (ja) 太陽電池用多結晶シリコン基板の母材および太陽電池用多結晶シリコン基板
US8405183B2 (en) Semiconductor structure
JPH11238689A (ja) エピタキシャル半導体ウエーハ
Eyer et al. Crystalline silicon thin-film (CSiTF) solar cells on SSP and on ceramic substrates
Morikawa et al. Development of high-efficiency thin-film Si solar cells using zone-melting recrystallization
Bourdais et al. Silicon deposition on mullite ceramic substrates for thin‐film solar cells
JP2002217433A (ja) 半導体装置
Rodot et al. Thin film solar cells using impure polycrystalline silicon
JP3347747B2 (ja) 光電変換装置の作製方法
Ai et al. Preparation and characterization of Si sheets by renewed SSP technique
JP2007194513A (ja) 結晶半導体粒子の製造方法及び光電変換装置
EP4019672A1 (en) Manufacturing method for monocrystalline silicon sheet
Poortmans et al. European cluster on high-and intermediate temperature thin-film crystalline Si solar cells R&D: Overview of running projects and underlying roadmap
JPH04229664A (ja) 光起電力装置及びその製造方法
JPH09110591A (ja) 板状シリコン結晶の製造方法及び太陽電池
Wang Development of a high performance ultra-thin silicon solar cell on steel substrate
JPS6262043B2 (ja)
JP2007184496A (ja) 結晶半導体粒子の製造方法および光電変換装置
TW201135960A (en) Method of eliminating defects and solar cell made by the method