JPH11238936A - 半導体レーザ素子とその実装方法 - Google Patents
半導体レーザ素子とその実装方法Info
- Publication number
- JPH11238936A JPH11238936A JP10037229A JP3722998A JPH11238936A JP H11238936 A JPH11238936 A JP H11238936A JP 10037229 A JP10037229 A JP 10037229A JP 3722998 A JP3722998 A JP 3722998A JP H11238936 A JPH11238936 A JP H11238936A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- mounting substrate
- light
- semiconductor laser
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 パッシブアライメント方式で、実装基板上に
精密に、かつ容易に位置決めすることができる半導体レ
ーザ素子とその実装方法を提供する。 【解決手段】 ストライプ状の発光部302aと、前記発光
部302aから所定の距離離れた位置に設けられ、前記発光
部に平行なストライプ状のＶ溝314 を有し、該Ｖ溝314
を含む表面に金属膜310 が形成されている半導体レーザ
素子300 を、ストライプ状の位置合わせ用マーカー604
を有する実装基板600 上に実装する方法であって、位置
合わせ用マーカー604 は、実装基板600 表面のパターン
化した金属膜603 で囲まれたストライプ状部で、前記Ｖ
溝314 よりも広い幅を有し、前記半導体レーザ素子300
のＶ溝314 を有する面と、実装基板600 上の位置合わせ
用マーカー604 を有する面を対向させ、実装基板600 の
裏面から実装基板600 を透過する光を入射させ、半導体
レーザ素子300 のＶ溝314 を有する面の反射光量の差を
利用して、Ｖ溝314 と位置合わせ用マーカー604 を位置
合わせする。
精密に、かつ容易に位置決めすることができる半導体レ
ーザ素子とその実装方法を提供する。 【解決手段】 ストライプ状の発光部302aと、前記発光
部302aから所定の距離離れた位置に設けられ、前記発光
部に平行なストライプ状のＶ溝314 を有し、該Ｖ溝314
を含む表面に金属膜310 が形成されている半導体レーザ
素子300 を、ストライプ状の位置合わせ用マーカー604
を有する実装基板600 上に実装する方法であって、位置
合わせ用マーカー604 は、実装基板600 表面のパターン
化した金属膜603 で囲まれたストライプ状部で、前記Ｖ
溝314 よりも広い幅を有し、前記半導体レーザ素子300
のＶ溝314 を有する面と、実装基板600 上の位置合わせ
用マーカー604 を有する面を対向させ、実装基板600 の
裏面から実装基板600 を透過する光を入射させ、半導体
レーザ素子300 のＶ溝314 を有する面の反射光量の差を
利用して、Ｖ溝314 と位置合わせ用マーカー604 を位置
合わせする。
Description
【０００１】
【発明の属する技術分野】本発明は、非発光状態で精密
に実装可能な半導体レーザ素子とその実装方法に関す
る。
に実装可能な半導体レーザ素子とその実装方法に関す
る。
【０００２】
【従来の技術】半導体レーザ素子( 以下、ＬＤと称す)
からの出射光を光導波路、例えば光ファイバと光学結合
させる際に必要とされる位置合わせ精度は、光軸に直交
する方向で±1 μm 程度である。この精度を確保するた
めに、従来は図６に示すように、ＬＤ101 を発光面101a
が実装基板103 面に垂直になるように実装基板103 上に
実装させた後に発振させ、光ファイバ102 からの出力を
モニタしながら、光ファイバ102 の位置合わせを行い、
所望の光出力の得られる位置で光ファイバ102 を固定す
る方法（アクティブアライメント方式）がとられてき
た。
からの出射光を光導波路、例えば光ファイバと光学結合
させる際に必要とされる位置合わせ精度は、光軸に直交
する方向で±1 μm 程度である。この精度を確保するた
めに、従来は図６に示すように、ＬＤ101 を発光面101a
が実装基板103 面に垂直になるように実装基板103 上に
実装させた後に発振させ、光ファイバ102 からの出力を
モニタしながら、光ファイバ102 の位置合わせを行い、
所望の光出力の得られる位置で光ファイバ102 を固定す
る方法（アクティブアライメント方式）がとられてき
た。
【０００３】ところで今後、光モジュールの需要が拡大
することが予想されており、光モジュールの低コスト化
及び大量生産化が要求されてきている。その際のＬＤの
実装方式としては、ＬＤを発振させずに精密位置合わせ
を行うパッシブアライメント方式が有効と考えられてお
り、各方面でその開発が進められている。従来のパッシ
ブアライメント方式としては、例えば図７に示すよう
に、ＬＤ101 の発光面101aを下向きにして、発光面101a
と実装基板103 の表面に加工したそれぞれのアライメン
トのためのマーカー104,105 を、実装基板103 及びＬＤ
101を形成する材質をともに透過する波長の光106 を用
いて観察し、ＬＤ101 と実装基板103 の位置合わせを行
う方法が一般的である。実装基板103 は加工性、コスト
の点から主にSiが多く用いられており、透過光として使
用される光は波長1.1μｍ以上の赤外線である。
することが予想されており、光モジュールの低コスト化
及び大量生産化が要求されてきている。その際のＬＤの
実装方式としては、ＬＤを発振させずに精密位置合わせ
を行うパッシブアライメント方式が有効と考えられてお
り、各方面でその開発が進められている。従来のパッシ
ブアライメント方式としては、例えば図７に示すよう
に、ＬＤ101 の発光面101aを下向きにして、発光面101a
と実装基板103 の表面に加工したそれぞれのアライメン
トのためのマーカー104,105 を、実装基板103 及びＬＤ
101を形成する材質をともに透過する波長の光106 を用
いて観察し、ＬＤ101 と実装基板103 の位置合わせを行
う方法が一般的である。実装基板103 は加工性、コスト
の点から主にSiが多く用いられており、透過光として使
用される光は波長1.1μｍ以上の赤外線である。
【０００４】
【発明が解決しようとする課題】パッシブアライメント
方式でＬＤを高精度で実装するためには、ＬＤ及び実装
基板上のアライメントのためのマーカーがサブミクロン
の位置精度で加工されていることが必要である。従来の
ＬＤ上のマーカーは、半導体基板上に積層された半導体
層表面上にフォトマスクを位置合わせして、発光部に対
してマーカーを形成すべき位置にフォトレジスト膜を形
成し、その上に電極パターンを形成した後、電極パター
ンのリフトオフによって、電極パターンが除かれた部分
（フォトレジスト膜の存在していたところ）をマーカー
としたものであった。しかしながら、この方法ではフォ
トマスクをＬＤ表面に位置合わせする際の精度に限界が
あるため、マーカーを発光部に対して精密に位置決めす
ることが困難であった。また、矩形のマーカーを用い、
ＬＤの素子長に比してマーカー長が短い場合には、ＬＤ
の光軸に対する実装基板の設定角度の精度が低下すると
いう問題があった。
方式でＬＤを高精度で実装するためには、ＬＤ及び実装
基板上のアライメントのためのマーカーがサブミクロン
の位置精度で加工されていることが必要である。従来の
ＬＤ上のマーカーは、半導体基板上に積層された半導体
層表面上にフォトマスクを位置合わせして、発光部に対
してマーカーを形成すべき位置にフォトレジスト膜を形
成し、その上に電極パターンを形成した後、電極パター
ンのリフトオフによって、電極パターンが除かれた部分
（フォトレジスト膜の存在していたところ）をマーカー
としたものであった。しかしながら、この方法ではフォ
トマスクをＬＤ表面に位置合わせする際の精度に限界が
あるため、マーカーを発光部に対して精密に位置決めす
ることが困難であった。また、矩形のマーカーを用い、
ＬＤの素子長に比してマーカー長が短い場合には、ＬＤ
の光軸に対する実装基板の設定角度の精度が低下すると
いう問題があった。
【０００５】
【課題を解決するための手段】本発明は上記問題点を解
決すべくなされたもので、請求項１記載の発明は、スト
ライプ状の発光部と、前記発光部から所定の距離離れた
位置に設けられ、前記発光部に平行なストライプ状のＶ
溝を有し、該Ｖ溝を含む表面に金属膜が形成されている
ことを特徴とするＬＤである。
決すべくなされたもので、請求項１記載の発明は、スト
ライプ状の発光部と、前記発光部から所定の距離離れた
位置に設けられ、前記発光部に平行なストライプ状のＶ
溝を有し、該Ｖ溝を含む表面に金属膜が形成されている
ことを特徴とするＬＤである。
【０００６】また、請求項２記載の発明は、ストライプ
状の発光部と、前記発光部から所定の距離離れた位置に
設けられ、前記発光部に平行なストライプ状のＶ溝を有
し、該Ｖ溝を含む表面に金属膜が形成されているＬＤ
を、ストライプ状の位置合わせ用マーカーを有する実装
基板上に実装するＬＤの実装方法であって、実装基板の
位置合わせ用マーカーは、実装基板表面のパターン化し
た金属膜で囲まれたストライプ状部で、前記Ｖ溝よりも
広い幅を有し、前記ＬＤのＶ溝を有する面と、実装基板
上の位置合わせ用マーカーを有する面を対向させ、実装
基板の裏面から実装基板を透過する光を入射させ、ＬＤ
のＶ溝を有する面の反射光量の差を利用して、Ｖ溝と位
置合わせ用マーカーを位置合わせすることを特徴とする
ものである。上述のように、本発明はＬＤのＶ溝を有す
る面の反射光量の差を利用するので、溝の形状は厳密に
Ｖ字状である必要はなく、反射光量の差を生ずるような
形状であればよい。
状の発光部と、前記発光部から所定の距離離れた位置に
設けられ、前記発光部に平行なストライプ状のＶ溝を有
し、該Ｖ溝を含む表面に金属膜が形成されているＬＤ
を、ストライプ状の位置合わせ用マーカーを有する実装
基板上に実装するＬＤの実装方法であって、実装基板の
位置合わせ用マーカーは、実装基板表面のパターン化し
た金属膜で囲まれたストライプ状部で、前記Ｖ溝よりも
広い幅を有し、前記ＬＤのＶ溝を有する面と、実装基板
上の位置合わせ用マーカーを有する面を対向させ、実装
基板の裏面から実装基板を透過する光を入射させ、ＬＤ
のＶ溝を有する面の反射光量の差を利用して、Ｖ溝と位
置合わせ用マーカーを位置合わせすることを特徴とする
ものである。上述のように、本発明はＬＤのＶ溝を有す
る面の反射光量の差を利用するので、溝の形状は厳密に
Ｖ字状である必要はなく、反射光量の差を生ずるような
形状であればよい。
【０００７】請求項１記載のＬＤの表面の金属膜に垂直
に光を当てた場合、光はＶ溝部では側壁に斜めに当た
り、ＬＤの表面に垂直な方向への反射光量が他の部分よ
りも低下して、等価的に反射率が他の部分よりも低下す
る。従って、ＬＤ表面に明暗のコントラストがつき、Ｖ
溝部分が相対的に暗くなるので、Ｖ溝の位置を認識する
ことができる。なお、ストライプ状の発光部から所定の
距離離れた位置に精度よく、前記発光部に平行なストラ
イプ状のＶ溝が形成されたＬＤは、既出願の発明により
実現可能である（特願平5-212337号参照）。即ち、活性
層をストライプ状に形成して発光部を形成する際に、同
時に所定の間隔で前記活性層をストライプ状に形成して
非発光部となるストライプ状活性層を設け、非発光部と
なるストライプ状活性層部分以外を活性層よりも屈折率
の低い半導体層で埋め込み、非発光部となるストライプ
状活性層部分上部にストライプ状のＶ溝を設ける。
に光を当てた場合、光はＶ溝部では側壁に斜めに当た
り、ＬＤの表面に垂直な方向への反射光量が他の部分よ
りも低下して、等価的に反射率が他の部分よりも低下す
る。従って、ＬＤ表面に明暗のコントラストがつき、Ｖ
溝部分が相対的に暗くなるので、Ｖ溝の位置を認識する
ことができる。なお、ストライプ状の発光部から所定の
距離離れた位置に精度よく、前記発光部に平行なストラ
イプ状のＶ溝が形成されたＬＤは、既出願の発明により
実現可能である（特願平5-212337号参照）。即ち、活性
層をストライプ状に形成して発光部を形成する際に、同
時に所定の間隔で前記活性層をストライプ状に形成して
非発光部となるストライプ状活性層を設け、非発光部と
なるストライプ状活性層部分以外を活性層よりも屈折率
の低い半導体層で埋め込み、非発光部となるストライプ
状活性層部分上部にストライプ状のＶ溝を設ける。
【０００８】請求項２記載の発明は、請求項１記載のＬ
Ｄの上述の特徴を利用したものである。即ち、実装基板
の裏面から実装基板を透過する光を入射させると、光は
実装基板の位置合わせ用マーカーの部分を透過して、Ｌ
Ｄの表面に入射し、そこで反射する。この反射光により
Ｖ溝と位置合わせ用マーカーの相対的な位置関係を認識
することにより、Ｖ溝と位置合わせ用マーカーを位置合
わせすることができる。従って、本発明によれば、パッ
シブアライメント方式で、ＬＤを実装基板上に精密に、
かつ容易に位置決めすることができる。なお、Ｖ溝をＬ
Ｄの光軸方向の素子長に対して十分な長さ、例えば素子
の両端に達するように形成すると、ＬＤの光軸に対する
実装基板の設置角度の精度を向上させることができる。
Ｄの上述の特徴を利用したものである。即ち、実装基板
の裏面から実装基板を透過する光を入射させると、光は
実装基板の位置合わせ用マーカーの部分を透過して、Ｌ
Ｄの表面に入射し、そこで反射する。この反射光により
Ｖ溝と位置合わせ用マーカーの相対的な位置関係を認識
することにより、Ｖ溝と位置合わせ用マーカーを位置合
わせすることができる。従って、本発明によれば、パッ
シブアライメント方式で、ＬＤを実装基板上に精密に、
かつ容易に位置決めすることができる。なお、Ｖ溝をＬ
Ｄの光軸方向の素子長に対して十分な長さ、例えば素子
の両端に達するように形成すると、ＬＤの光軸に対する
実装基板の設置角度の精度を向上させることができる。
【０００９】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を詳細に説明する。 （実施形態１）図１（ａ）〜（ｅ）は、本発明にかかる
ＬＤ300 の一実施形態の製作工程の説明図である。その
工程は以下の通りである。即ち、 １）ｐ−ＩｎＰ基板301 上に、ＩｎＧａＡｓＰ活性層30
2 、ｎ−ＩｎＰクラッド層303 を順次積層する。次い
で、幅１．５μｍのストライプ状の誘電体マスク311 、
312 を所定の間隔（例えば１００μｍ）で形成し、エッ
チングによりメサストライプ状に活性層302a、302b、ｎ
−ＩｎＰクラッド層303a、303bを形成する（図１
（ａ））。なお、誘電体マスク311 、312 はマスキング
により一度に精度良い間隔で形成することができる。 ２）次いで、誘電体マスク311 、312 を選択成長マスク
として、ｐ−ＩｎＰ埋め込み層304 、ｎ−ＩｎＰ埋め込
み層305 、ｐ−ＩｎＰ埋め込み層306 を順次積層して、
ｐ／ｎ／ｐの埋め込み層を形成する。この際、誘電体マ
スク311 、312 上には、埋め込み層は成長しない（図１
（ｂ））。 ３）誘電体マスク312 を覆うようにレジストマスク313
を形成する（図１（ｃ））。 ４）次いで、レジストマスク313 を利用して誘電体マス
ク311 を除去した後、レジストマスク313 を除去する。
誘電体マスク312 は残る。 ５）次いで、ｎ−ＩｎＰクラッド層307 、ｎ−ＩｎＧａ
ＡｓＰキャップ層308 を成長させる。そうすると、ｎ−
ＩｎＰクラッド層307 、ｎ−ＩｎＧａＡｓＰキャップ層
308 は発光部となる活性層302aの上面には積層するが、
活性層302bの上面には成長しない。従って、活性層302b
の上面には、ストライプ状のＶ溝314 が形成される（図
１（ｄ））。このＶ溝314 をマーカーとして用いる。 ６）最後に、ｐ電極およびｎ電極用の金属膜309 、310
（例えばＣｒ、Ｔｉ、Ｐｔ、Ｎｉ、Ａｕ）をＶ溝314 を
含めた表面に形成する（図１（ｅ））。
施の形態を詳細に説明する。 （実施形態１）図１（ａ）〜（ｅ）は、本発明にかかる
ＬＤ300 の一実施形態の製作工程の説明図である。その
工程は以下の通りである。即ち、 １）ｐ−ＩｎＰ基板301 上に、ＩｎＧａＡｓＰ活性層30
2 、ｎ−ＩｎＰクラッド層303 を順次積層する。次い
で、幅１．５μｍのストライプ状の誘電体マスク311 、
312 を所定の間隔（例えば１００μｍ）で形成し、エッ
チングによりメサストライプ状に活性層302a、302b、ｎ
−ＩｎＰクラッド層303a、303bを形成する（図１
（ａ））。なお、誘電体マスク311 、312 はマスキング
により一度に精度良い間隔で形成することができる。 ２）次いで、誘電体マスク311 、312 を選択成長マスク
として、ｐ−ＩｎＰ埋め込み層304 、ｎ−ＩｎＰ埋め込
み層305 、ｐ−ＩｎＰ埋め込み層306 を順次積層して、
ｐ／ｎ／ｐの埋め込み層を形成する。この際、誘電体マ
スク311 、312 上には、埋め込み層は成長しない（図１
（ｂ））。 ３）誘電体マスク312 を覆うようにレジストマスク313
を形成する（図１（ｃ））。 ４）次いで、レジストマスク313 を利用して誘電体マス
ク311 を除去した後、レジストマスク313 を除去する。
誘電体マスク312 は残る。 ５）次いで、ｎ−ＩｎＰクラッド層307 、ｎ−ＩｎＧａ
ＡｓＰキャップ層308 を成長させる。そうすると、ｎ−
ＩｎＰクラッド層307 、ｎ−ＩｎＧａＡｓＰキャップ層
308 は発光部となる活性層302aの上面には積層するが、
活性層302bの上面には成長しない。従って、活性層302b
の上面には、ストライプ状のＶ溝314 が形成される（図
１（ｄ））。このＶ溝314 をマーカーとして用いる。 ６）最後に、ｐ電極およびｎ電極用の金属膜309 、310
（例えばＣｒ、Ｔｉ、Ｐｔ、Ｎｉ、Ａｕ）をＶ溝314 を
含めた表面に形成する（図１（ｅ））。
【００１０】このようにして製作したＬＤ300 の表面に
垂直に光を当てると、表面から垂直方向への反射光は、
Ｖ溝314 部分において他の部分よりも弱くなり、光学的
にＶ溝314 の位置を認識することができる。なお、金属
膜310 が厚くなると、Ｖ溝314 の縁の形状がだれて、Ｖ
溝314 を光学的に認識する位置精度が低下する。それを
防止するためには、Ｖ溝314 上の金属膜310 の厚さを周
辺よりも薄くすることが好ましい。例えば、ＬＤの表面
全体に薄く数１００Åの金属膜を形成し、次いでＶ溝31
4 上を除いて厚い１μｍ程度の金属膜を形成する。
垂直に光を当てると、表面から垂直方向への反射光は、
Ｖ溝314 部分において他の部分よりも弱くなり、光学的
にＶ溝314 の位置を認識することができる。なお、金属
膜310 が厚くなると、Ｖ溝314 の縁の形状がだれて、Ｖ
溝314 を光学的に認識する位置精度が低下する。それを
防止するためには、Ｖ溝314 上の金属膜310 の厚さを周
辺よりも薄くすることが好ましい。例えば、ＬＤの表面
全体に薄く数１００Åの金属膜を形成し、次いでＶ溝31
4 上を除いて厚い１μｍ程度の金属膜を形成する。
【００１１】次に、実装基板について説明する。図２は
実装基板600 の側面図である。この実装基板600 は、Ｓ
ｉ基板601 上にフォトレジスト602 で所望のパターニン
グを行い（図２（ａ））、電極用の金属膜603 を蒸着し
た後に、フォトレジスト602 を除去し、所望の位置にス
トライプ状の幅２０μｍのマーカー604 （Ｓｉ基板601
が部分的に露出した部分）を形成したものである（図２
（ｂ））。 601ａはＳｉ基板601 の表面に形成されてい
る酸化膜（ＳｉＯ2)である。なお、この実装基板600 に
光ファイバを位置決めするＶ溝を形成する場合には、マ
ーカー604 の中心を基準として所望の距離に切削加工で
形成することができる。また、マスクでパターニングし
て、反応ガスとしてＣ2 Ｆ6 を用いたＲＩＥ等のドライ
エッチング、或いはフッ酸によるウエットエッチングに
より、光ファイバ位置決め用のＶ溝を形成する領域の酸
化膜601aを除去し、その後水酸化カリウム水溶液に浸す
と、酸化膜601aが除去された部分のみが異方性エッチン
グされ、斜面の角度が54.7°のＶ溝を形成することがで
きる。
実装基板600 の側面図である。この実装基板600 は、Ｓ
ｉ基板601 上にフォトレジスト602 で所望のパターニン
グを行い（図２（ａ））、電極用の金属膜603 を蒸着し
た後に、フォトレジスト602 を除去し、所望の位置にス
トライプ状の幅２０μｍのマーカー604 （Ｓｉ基板601
が部分的に露出した部分）を形成したものである（図２
（ｂ））。 601ａはＳｉ基板601 の表面に形成されてい
る酸化膜（ＳｉＯ2)である。なお、この実装基板600 に
光ファイバを位置決めするＶ溝を形成する場合には、マ
ーカー604 の中心を基準として所望の距離に切削加工で
形成することができる。また、マスクでパターニングし
て、反応ガスとしてＣ2 Ｆ6 を用いたＲＩＥ等のドライ
エッチング、或いはフッ酸によるウエットエッチングに
より、光ファイバ位置決め用のＶ溝を形成する領域の酸
化膜601aを除去し、その後水酸化カリウム水溶液に浸す
と、酸化膜601aが除去された部分のみが異方性エッチン
グされ、斜面の角度が54.7°のＶ溝を形成することがで
きる。
【００１２】次に、上記ＬＤ300 及び実装基板600 の位
置合わせ方法について、図３（ａ）、（ｂ）に従って説
明する。その方法は以下の通りである。即ち、 １）先ず、ＬＤ300 を発光面を下にした状態で保持具70
1 で保持し、平面移動するＸ・Ｙステージ702 上に載置
された実装基板600 の上へコントローラー705 で移動さ
せる。次に保持具701 を下降してＬＤ300 表面と実装基
板600 表面の距離が20μm 程度になるまで近づける。こ
の距離は、50倍程度の倍率で観察した場合に実装基板60
0 とＬＤ300 の両方にピントを合わせることができ、か
つ、ＬＤ300 と実装基板600 が接触するのを避けること
のできる距離である。なお、本実施形態では、ＬＤ300
の大きさは幅250x長さ300x高さ80μm である。また、Ｌ
Ｄ300 のマーカーであるストライプ状のＶ溝314 は、幅
10μm 、深さ7 μm であり、発光部となる活性層302aか
ら100 μm 離れた位置に形成されている。実装基板600
側のマーカー604 は、幅20μm の金属の抜きパターンで
ある。
置合わせ方法について、図３（ａ）、（ｂ）に従って説
明する。その方法は以下の通りである。即ち、 １）先ず、ＬＤ300 を発光面を下にした状態で保持具70
1 で保持し、平面移動するＸ・Ｙステージ702 上に載置
された実装基板600 の上へコントローラー705 で移動さ
せる。次に保持具701 を下降してＬＤ300 表面と実装基
板600 表面の距離が20μm 程度になるまで近づける。こ
の距離は、50倍程度の倍率で観察した場合に実装基板60
0 とＬＤ300 の両方にピントを合わせることができ、か
つ、ＬＤ300 と実装基板600 が接触するのを避けること
のできる距離である。なお、本実施形態では、ＬＤ300
の大きさは幅250x長さ300x高さ80μm である。また、Ｌ
Ｄ300 のマーカーであるストライプ状のＶ溝314 は、幅
10μm 、深さ7 μm であり、発光部となる活性層302aか
ら100 μm 離れた位置に形成されている。実装基板600
側のマーカー604 は、幅20μm の金属の抜きパターンで
ある。
【００１３】２）次いで、実装基板600 の下側から赤外
線顕微鏡703 で観察すると、以下のような画像が観察さ
れる。赤外線は実装基板600 上に形成したマーカー604
部分を透過し、ＬＤ300 の表面の金属膜310 で反射され
て戻ってくる。赤外顕微鏡703 で得られる像は、図３
(b) に示すように、実装基板600 の金属膜603 の反射像
603a、ＬＤ300 のＶ溝314 の反射像 314a およびＶ溝31
4 周辺の金属膜310 の反射像310aからなる。これらの反
射像603a、 314a および310aには明暗のコントラストが
あり、反射像314aは、反射像310aよりも暗くなってい
る。ここで、赤外線顕微鏡703 で得られる反射像603a、
314aおよび310aを画像処理装置704 に入力して、画像の
照度の変化から（例えば照度の空間微分値を算出して）
反射像314aおよび310aの両端の位置を検出する。そし
て、反射像314a、310aの幅の中心点のずれ量が最小にな
るようにコントローラー705 でＸ・Ｙステージ702 を平
面移動して、ＬＤ300 と実装基板600 の位置合わせを行
う。この際、ＬＤ300 の光軸方向の両端で中心線のずれ
量が最小になるように、θステージ706を回転させて角
度を調整する。
線顕微鏡703 で観察すると、以下のような画像が観察さ
れる。赤外線は実装基板600 上に形成したマーカー604
部分を透過し、ＬＤ300 の表面の金属膜310 で反射され
て戻ってくる。赤外顕微鏡703 で得られる像は、図３
(b) に示すように、実装基板600 の金属膜603 の反射像
603a、ＬＤ300 のＶ溝314 の反射像 314a およびＶ溝31
4 周辺の金属膜310 の反射像310aからなる。これらの反
射像603a、 314a および310aには明暗のコントラストが
あり、反射像314aは、反射像310aよりも暗くなってい
る。ここで、赤外線顕微鏡703 で得られる反射像603a、
314aおよび310aを画像処理装置704 に入力して、画像の
照度の変化から（例えば照度の空間微分値を算出して）
反射像314aおよび310aの両端の位置を検出する。そし
て、反射像314a、310aの幅の中心点のずれ量が最小にな
るようにコントローラー705 でＸ・Ｙステージ702 を平
面移動して、ＬＤ300 と実装基板600 の位置合わせを行
う。この際、ＬＤ300 の光軸方向の両端で中心線のずれ
量が最小になるように、θステージ706を回転させて角
度を調整する。
【００１４】３）次いで、保持具701 を下降させてＬＤ
300 に所望の過重をかけ、ヒーター707 で加熱して実装
基板600 の金属膜603 上に形成した半田薄膜708 を溶融
し、ＬＤ300 と実装基板600 を接合する。なお、半田薄
膜708 はＬＤ300 側に形成しても構わない。また、この
半田薄膜708 として、AuとSnを両者の重量比がAu:Sn=8
0:20 になるように交互に数百Ａづつ積層させ、合計2
μｍ程度の厚さとしたものを用いたところ、良好な接合
が形成された。
300 に所望の過重をかけ、ヒーター707 で加熱して実装
基板600 の金属膜603 上に形成した半田薄膜708 を溶融
し、ＬＤ300 と実装基板600 を接合する。なお、半田薄
膜708 はＬＤ300 側に形成しても構わない。また、この
半田薄膜708 として、AuとSnを両者の重量比がAu:Sn=8
0:20 になるように交互に数百Ａづつ積層させ、合計2
μｍ程度の厚さとしたものを用いたところ、良好な接合
が形成された。
【００１５】（実施形態２）図４は、本発明にかかるＬ
Ｄの実装方法の他の実施形態の位置合わせプロセスの説
明図である。本実施形態は実施形態１における実装基板
600 のマーカー604 の両側に金属膜603 で覆われたＶ溝
605 を形成したものである。この実装基板600 の下側か
ら赤外線顕微鏡で観察すると、赤外顕微鏡で得られる像
は、実装基板600 の金属膜603 の反射像603aおよびＶ溝
605 の反射像605a、ＬＤ300 のＶ溝314 の反射像 314a
およびＶ溝314 周辺の金属膜310 の反射像310aからな
る。これらの反射像603a、605a、 314a および310aには
明暗のコントラストがあり、反射像314a、605aは、反射
像310a、603aよりも暗くなっている。本実施形態では、
反射像314aと605aの位置関係からＬＤ300 と実装基板60
0 の位置合わせを行う。本実施形態では、Ｖ溝605 の反
射像605aが、マーカー604 領域よりもコントラストよく
認識できるので、実施形態１に比して位置合わせの精度
および作業性が向上する。なお、マスキングによりエッ
チング加工で形成されたＶ溝605 は、リフトオフ法で形
成されたマーカー604 よりも位置精度が向上するので、
このことも位置合わせの精度の向上に寄与する。
Ｄの実装方法の他の実施形態の位置合わせプロセスの説
明図である。本実施形態は実施形態１における実装基板
600 のマーカー604 の両側に金属膜603 で覆われたＶ溝
605 を形成したものである。この実装基板600 の下側か
ら赤外線顕微鏡で観察すると、赤外顕微鏡で得られる像
は、実装基板600 の金属膜603 の反射像603aおよびＶ溝
605 の反射像605a、ＬＤ300 のＶ溝314 の反射像 314a
およびＶ溝314 周辺の金属膜310 の反射像310aからな
る。これらの反射像603a、605a、 314a および310aには
明暗のコントラストがあり、反射像314a、605aは、反射
像310a、603aよりも暗くなっている。本実施形態では、
反射像314aと605aの位置関係からＬＤ300 と実装基板60
0 の位置合わせを行う。本実施形態では、Ｖ溝605 の反
射像605aが、マーカー604 領域よりもコントラストよく
認識できるので、実施形態１に比して位置合わせの精度
および作業性が向上する。なお、マスキングによりエッ
チング加工で形成されたＶ溝605 は、リフトオフ法で形
成されたマーカー604 よりも位置精度が向上するので、
このことも位置合わせの精度の向上に寄与する。
【００１６】（実施形態３）図５は、本発明にかかるＬ
Ｄの実装方法のさらなる他の実施形態の位置合わせプロ
セスの説明図である。本実施形態は、実施形態２におけ
る実装基板600 のＶ溝605 の上に金属膜603を形成せ
ず、Ｖ溝605 を露出させたものである。Ｖ溝605 上に電
極パターンとなる金属膜603 を形成することは工程を複
雑にするが、本実施形態はその必要がなく、工程が簡単
化する。この実装基板600 の下側から赤外線顕微鏡で観
察すると、赤外顕微鏡で得られる像は、実装基板600 の
Ｖ溝605 の反射像605a、ＬＤ300 のＶ溝314 の反射像 3
14a およびＶ溝314 周辺の金属膜310 の反射像310aから
なる。反射像605aは金属膜603 からの反射がないため、
実施形態２ほどは明瞭ではないが、ＬＤ300 の金属膜31
0 からの反射光により浮かび上がって見える。
Ｄの実装方法のさらなる他の実施形態の位置合わせプロ
セスの説明図である。本実施形態は、実施形態２におけ
る実装基板600 のＶ溝605 の上に金属膜603を形成せ
ず、Ｖ溝605 を露出させたものである。Ｖ溝605 上に電
極パターンとなる金属膜603 を形成することは工程を複
雑にするが、本実施形態はその必要がなく、工程が簡単
化する。この実装基板600 の下側から赤外線顕微鏡で観
察すると、赤外顕微鏡で得られる像は、実装基板600 の
Ｖ溝605 の反射像605a、ＬＤ300 のＶ溝314 の反射像 3
14a およびＶ溝314 周辺の金属膜310 の反射像310aから
なる。反射像605aは金属膜603 からの反射がないため、
実施形態２ほどは明瞭ではないが、ＬＤ300 の金属膜31
0 からの反射光により浮かび上がって見える。
【００１７】
【発明の効果】請求項１記載のＬＤを用い、請求項２記
載の方法でＬＤを実装基板上に実装すると、パッシブア
ライメント方式で、ＬＤを実装基板上に精密に、かつ容
易に位置決めすることができるという優れた効果があ
る。
載の方法でＬＤを実装基板上に実装すると、パッシブア
ライメント方式で、ＬＤを実装基板上に精密に、かつ容
易に位置決めすることができるという優れた効果があ
る。
【図１】（ａ）〜（ｅ）は、本発明にかかるＬＤの一実
施形態の製作工程の説明図である。
施形態の製作工程の説明図である。
【図２】（ａ）、（ｂ）は、本発明にかかるＬＤの実装
方法の一実施形態に用いた実装基板の製作工程の説明図
である。
方法の一実施形態に用いた実装基板の製作工程の説明図
である。
【図３】（ａ）、（ｂ）は、それぞれ本発明にかかるＬ
Ｄの実装方法の一実施形態に用いた実装システムの説明
図、および位置合わせプロセスの説明図である。
Ｄの実装方法の一実施形態に用いた実装システムの説明
図、および位置合わせプロセスの説明図である。
【図４】本発明にかかるＬＤの実装方法の他の実施形態
の位置合わせプロセスの説明図である。
の位置合わせプロセスの説明図である。
【図５】本発明にかかるＬＤの実装方法のさらなる他の
実施形態の位置合わせプロセスの説明図である。
実施形態の位置合わせプロセスの説明図である。
【図６】従来のアクティブアライメント方式による実装
方法の説明図である。
方法の説明図である。
【図７】従来のパッシブアライメント方式による実装方
法の説明図である。
法の説明図である。
300 ：ＬＤ 301 ：ｐ−ＩｎＰ基板 302 、302a、302b：活性層、 303 、303a、303b、307 ：ｎ−ＩｎＰクラッド層 304 、306 ：ｐ−ＩｎＰ埋め込み層、 305 ：ｎ−ＩｎＰ埋め込み層、 308 ：キャップ層、 309 、310 ：金属膜 310a、314a、603a、605a：反射像 311 、312 ：誘電体マスク、 313 ：レジストマスク、 314 、605 ：Ｖ溝 600 ：実装基板 601 ：Ｓｉ基板 601a：酸化膜 602 ：レジストマスク 603 ：金属膜 604 ：マーカー 701 ：保持具 702 ：Ｘ・Ｙステージ 703 ：赤外線顕微鏡 704 ：画像処理装置 705 ：コントローラー 706 ：θステージ 707 ：ヒーター 708 ：半田薄膜
Claims (4)
- 【請求項１】 ストライプ状の発光部と、前記発光部か
ら所定の距離離れた位置に設けられ、前記発光部に平行
なストライプ状のＶ溝を有し、該Ｖ溝を含む表面に金属
膜が形成されていることを特徴とする半導体レーザ素
子。 - 【請求項２】 ストライプ状の発光部と、前記発光部か
ら所定の距離離れた位置に設けられ、前記発光部に平行
なストライプ状のＶ溝を有し、該Ｖ溝を含む表面に金属
膜が形成されている半導体レーザ素子を、ストライプ状
の位置合わせ用マーカーを有する実装基板上に実装する
半導体レーザ素子の実装方法であって、実装基板の位置
合わせ用マーカーは、実装基板表面のパターン化した金
属膜で囲まれたストライプ状部で、前記Ｖ溝よりも広い
幅を有し、前記半導体レーザ素子のＶ溝を有する面と、
実装基板上の位置合わせ用マーカーを有する面を対向さ
せ、実装基板の裏面から実装基板を透過する光を入射さ
せ、半導体レーザ素子のＶ溝を有する面の反射光量の差
を利用して、Ｖ溝と位置合わせ用マーカーを位置合わせ
することを特徴とする半導体レーザ素子の実装方法。 - 【請求項３】 実装基板の位置合わせ用マーカーは、実
装基板表面のパターン化した金属膜で囲まれた前記スト
ライプ状部と、表面に前記金属膜が形成されたＶ溝から
なることを特徴とする請求項２記載の半導体レーザ素子
の実装方法。 - 【請求項４】 実装基板の位置合わせ用マーカーは、実
装基板表面のパターン化した金属膜で囲まれた前記スト
ライプ状部とＶ溝からなることを特徴とする請求項２記
載の半導体レーザ素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03722998A JP3976875B2 (ja) | 1998-02-19 | 1998-02-19 | 半導体レーザ素子とその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03722998A JP3976875B2 (ja) | 1998-02-19 | 1998-02-19 | 半導体レーザ素子とその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11238936A true JPH11238936A (ja) | 1999-08-31 |
| JP3976875B2 JP3976875B2 (ja) | 2007-09-19 |
Family
ID=12491783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03722998A Expired - Fee Related JP3976875B2 (ja) | 1998-02-19 | 1998-02-19 | 半導体レーザ素子とその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3976875B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294232B1 (en) | 1998-09-03 | 2001-09-25 | Nec Corporation | Semiconductor laser diode chip and its positioning and mounting method |
| JP2002033545A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 光モジュールおよび光素子 |
| JP2005101044A (ja) * | 2003-09-22 | 2005-04-14 | Furukawa Electric Co Ltd:The | 光半導体素子の実装方法およびこれを用いて光モジュールを製造する方法 |
| WO2022063410A1 (de) * | 2020-09-25 | 2022-03-31 | ficonTec Service GmbH | Verfahren und vorrichtung zur montage einer halbleiterlichtquelle auf einem integrierten optischen schaltkreis |
-
1998
- 1998-02-19 JP JP03722998A patent/JP3976875B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294232B1 (en) | 1998-09-03 | 2001-09-25 | Nec Corporation | Semiconductor laser diode chip and its positioning and mounting method |
| US6882668B2 (en) | 1998-09-03 | 2005-04-19 | Nec Corporation | Semiconductor laser diode chip and its positioning and mouting method |
| JP2002033545A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 光モジュールおよび光素子 |
| JP2005101044A (ja) * | 2003-09-22 | 2005-04-14 | Furukawa Electric Co Ltd:The | 光半導体素子の実装方法およびこれを用いて光モジュールを製造する方法 |
| WO2022063410A1 (de) * | 2020-09-25 | 2022-03-31 | ficonTec Service GmbH | Verfahren und vorrichtung zur montage einer halbleiterlichtquelle auf einem integrierten optischen schaltkreis |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3976875B2 (ja) | 2007-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316281B1 (en) | Method for fabricating a hybrid optical integrated circuit employing SOI optical waveguide | |
| EP0723171B1 (en) | Optical module | |
| EP0905533B1 (en) | An optical device and its production method | |
| US6517257B2 (en) | Optical transmitter/receiver apparatus, method for fabricating the same and optical semiconductor module | |
| JP4764373B2 (ja) | 光導波回路およびその作製方法 | |
| EP0171615A2 (en) | Hybrid optical integrated circuit and fabrication method thereof | |
| US6621961B2 (en) | Self-alignment hybridization process and component | |
| JPH09218325A (ja) | 半導体レーザモジュール | |
| JP2003107273A (ja) | 相互自己整列された多数のエッチング溝を有する光結合器及びその製造方法 | |
| JP2000098157A (ja) | 光分岐装置およびその製造方法 | |
| JP2019509635A (ja) | フォトニック集積回路におけるレーザアライメントのための技術 | |
| KR20040013694A (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| EP0887674A2 (en) | Optical transmitter/receiver apparatus, method for fabricating the same and optical semiconductor module | |
| KR20020041755A (ko) | 광하이브리드모듈 및 그 광디바이스 및 그광디바이스용반제품 | |
| JP3976875B2 (ja) | 半導体レーザ素子とその実装方法 | |
| EP1141757A1 (en) | Optical component having positioning markers and method for making the same | |
| US20220123518A1 (en) | Laser chip for flip-chip bonding on silicon photonics chips | |
| EP1288687B1 (en) | Method for aligning a passive optical element to an active optical device | |
| JPH1031127A (ja) | 整列マークを有する光学装置およびその製造方法 | |
| JP3204437B2 (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| JP3838718B2 (ja) | 光デバイス実装基板の作製方法および光モジュールの作製方法 | |
| KR100440257B1 (ko) | 광집적 회로의 제작 방법 | |
| JP2743847B2 (ja) | 光ファイバ実装型光導波路回路及びその製造方法 | |
| JP2850805B2 (ja) | 光半導体装置の製造方法 | |
| JPH08304670A (ja) | 光モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061020 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |