JPH1124031A - 液晶表示装置および液晶駆動装置 - Google Patents
液晶表示装置および液晶駆動装置Info
- Publication number
- JPH1124031A JPH1124031A JP17861597A JP17861597A JPH1124031A JP H1124031 A JPH1124031 A JP H1124031A JP 17861597 A JP17861597 A JP 17861597A JP 17861597 A JP17861597 A JP 17861597A JP H1124031 A JPH1124031 A JP H1124031A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- driver
- frame memory
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【解決手段】液晶素子等の駆動回路及び液晶表示装置に
関する。コントローラ１はフレームメモリ内蔵信号側ド
ライバ２と走査側ドライバ３を制御する。フレームメモ
リ内蔵信号側ドライバ２はコントローラ１からの制御信
号及び表示データにより出力電位を決定する。走査側ド
ライバ３はコントローラ１からの制御信号及び信号側ド
ライバからの走査データにより出力電位を決定する。液
晶パネル４は信号側ドライバ２と走査側ドライバ３の出
力電位により表示をする。 【効果】大きな回路負荷なく走査電極駆動回路とフレー
ムメモリ内蔵信号電極駆動回路の表示同期をとることが
可能である。従来用いていた回路が占めるレイアウトを
省くことができるため、チップサイズに大きく寄与し、
コストダウンを図ることが可能である。
関する。コントローラ１はフレームメモリ内蔵信号側ド
ライバ２と走査側ドライバ３を制御する。フレームメモ
リ内蔵信号側ドライバ２はコントローラ１からの制御信
号及び表示データにより出力電位を決定する。走査側ド
ライバ３はコントローラ１からの制御信号及び信号側ド
ライバからの走査データにより出力電位を決定する。液
晶パネル４は信号側ドライバ２と走査側ドライバ３の出
力電位により表示をする。 【効果】大きな回路負荷なく走査電極駆動回路とフレー
ムメモリ内蔵信号電極駆動回路の表示同期をとることが
可能である。従来用いていた回路が占めるレイアウトを
省くことができるため、チップサイズに大きく寄与し、
コストダウンを図ることが可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶素子等の駆動
回路及び液晶表示装置に関する。
回路及び液晶表示装置に関する。
【０００２】
【従来の技術】従来の液晶駆動技術の１つとして１／２
００ｄｕｔｙのマルチプレクス駆動法による表示装置に
ついて説明する。図４は従来例における表示装置の構成
図である。表示制御回路（コントローラ）４１はフレー
ムメモリ内蔵信号電極駆動回路（フレームメモリ内蔵信
号側ドライバ）４２と走査電極駆動回路（走査側ドライ
バ）４３を制御する。フレームメモリ内蔵信号側ドライ
バ４２はコントローラ４１から転送される制御信号及び
表示データにより出力電位を決定する。走査側ドライバ
４３はコントローラ４１から転送される制御信号により
出力電位を決定する。液晶パネル４４は信号側ドライバ
４２と走査側ドライバ４３の出力電位により表示する。
００ｄｕｔｙのマルチプレクス駆動法による表示装置に
ついて説明する。図４は従来例における表示装置の構成
図である。表示制御回路（コントローラ）４１はフレー
ムメモリ内蔵信号電極駆動回路（フレームメモリ内蔵信
号側ドライバ）４２と走査電極駆動回路（走査側ドライ
バ）４３を制御する。フレームメモリ内蔵信号側ドライ
バ４２はコントローラ４１から転送される制御信号及び
表示データにより出力電位を決定する。走査側ドライバ
４３はコントローラ４１から転送される制御信号により
出力電位を決定する。液晶パネル４４は信号側ドライバ
４２と走査側ドライバ４３の出力電位により表示する。
【０００３】図５は従来例におけるフレームメモリ内蔵
信号側ドライバに内蔵されたデューティフリー回路であ
る。走査スタート信号（以下ＹＤ）をリセット信号と
し、データラッチ信号（以下ＬＰ）をクロックとする８
ビットカウンター５１、８ビットカウンターの出力を入
力としＹＤをデータラッチ信号とするデータレジスタ５
２、８ビットカウンター出力とデータレジスタの出力を
比較し、一致した時にフレームメモリの行アドレスを１
ライン目とするリセット信号を出力するコンパレータ５
３で構成されている。
信号側ドライバに内蔵されたデューティフリー回路であ
る。走査スタート信号（以下ＹＤ）をリセット信号と
し、データラッチ信号（以下ＬＰ）をクロックとする８
ビットカウンター５１、８ビットカウンターの出力を入
力としＹＤをデータラッチ信号とするデータレジスタ５
２、８ビットカウンター出力とデータレジスタの出力を
比較し、一致した時にフレームメモリの行アドレスを１
ライン目とするリセット信号を出力するコンパレータ５
３で構成されている。
【０００４】ＹＤと重なるＬＰの立ち下がりより１ライ
ン目を表示させるため、ＹＤが入力される前にフレーム
メモリより１ライン目の表示データを読み出す。そのた
めＹＤから次のＹＤまでのＬＰの数をカウンター５１に
より数え、カウンター５１で数えた１フレームのデュー
ティー数をデータレジスタ５２に書き込み、カウンター
５１とデータレジスタ５２の値の一致検出を行う。カウ
ンターとデータレジスタの値が一致することは最終ライ
ンの走査である事を示し、次のＬＰは１ライン目の走査
をするものであり、ＹＤと重なるＬＰである事になる。
そのためカウンタ−とデータレジスタの値が一致したら
フレームメモリの行アドレスを１ライン目とし、フレー
ムメモリより１ライン目の表示データを読み出し始め
る。
ン目を表示させるため、ＹＤが入力される前にフレーム
メモリより１ライン目の表示データを読み出す。そのた
めＹＤから次のＹＤまでのＬＰの数をカウンター５１に
より数え、カウンター５１で数えた１フレームのデュー
ティー数をデータレジスタ５２に書き込み、カウンター
５１とデータレジスタ５２の値の一致検出を行う。カウ
ンターとデータレジスタの値が一致することは最終ライ
ンの走査である事を示し、次のＬＰは１ライン目の走査
をするものであり、ＹＤと重なるＬＰである事になる。
そのためカウンタ−とデータレジスタの値が一致したら
フレームメモリの行アドレスを１ライン目とし、フレー
ムメモリより１ライン目の表示データを読み出し始め
る。
【０００５】図６は従来例におけるフレームメモリ内蔵
信号側ドライバ、走査側ドライバの動作を説明するタイ
ミングチャートである。電源投入後ＹＤとＬＰの関係が
決まった１フレーム目のＹＤでデューティーフリー回路
のカウンターをリセットし、ＬＰによりカウンターをカ
ウントアップしていき、１フレームのデューティー数を
カウントする。２フレーム目のＹＤの立ち上がりでデー
タレジスタにカウンター出力を格納する。２フレーム目
のカウンタ結果がデータレジスタに格納されている値と
等しくなった時、フレームメモリ内蔵信号側ドライバ内
のフレームメモリの行アドレスを１ライン目に指定し、
フレームメモリより１ライン目の表示データを読み出す
ことで電源投入後３フレーム目より正常な表示が可能と
なる。
信号側ドライバ、走査側ドライバの動作を説明するタイ
ミングチャートである。電源投入後ＹＤとＬＰの関係が
決まった１フレーム目のＹＤでデューティーフリー回路
のカウンターをリセットし、ＬＰによりカウンターをカ
ウントアップしていき、１フレームのデューティー数を
カウントする。２フレーム目のＹＤの立ち上がりでデー
タレジスタにカウンター出力を格納する。２フレーム目
のカウンタ結果がデータレジスタに格納されている値と
等しくなった時、フレームメモリ内蔵信号側ドライバ内
のフレームメモリの行アドレスを１ライン目に指定し、
フレームメモリより１ライン目の表示データを読み出す
ことで電源投入後３フレーム目より正常な表示が可能と
なる。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
例においては、コントローラから入力される走査スター
ト信号をフレームメモリ内蔵信号側ドライバと走査側ド
ライバの共通信号としている。走査側ドライバはＹＤと
重なるＬＰで１ライン目を選択する。そのためフレーム
メモリ内蔵信号側ドライバにてＹＤと重なるＬＰで１ラ
イン目の表示データに対応した選択電位が出力がされる
ように、予めフレームメモリより表示データを読み出し
ておかなくてはならない。そのためにフレームメモリの
大きさに応じたカウンター、データレジスタ、コンパレ
ータ等で構成されたデューティーフリー回路を用いてＹ
Ｄが入力される１つ前のＬＰによりフレームメモリの行
アドレスを１ライン目にしなければならない。この機能
を信号側ドライバに内蔵することは回路負荷が非常に大
きくなり、ｌａｙｏｕｔ的にもチップサイズを大きくす
る要因となっている。
例においては、コントローラから入力される走査スター
ト信号をフレームメモリ内蔵信号側ドライバと走査側ド
ライバの共通信号としている。走査側ドライバはＹＤと
重なるＬＰで１ライン目を選択する。そのためフレーム
メモリ内蔵信号側ドライバにてＹＤと重なるＬＰで１ラ
イン目の表示データに対応した選択電位が出力がされる
ように、予めフレームメモリより表示データを読み出し
ておかなくてはならない。そのためにフレームメモリの
大きさに応じたカウンター、データレジスタ、コンパレ
ータ等で構成されたデューティーフリー回路を用いてＹ
Ｄが入力される１つ前のＬＰによりフレームメモリの行
アドレスを１ライン目にしなければならない。この機能
を信号側ドライバに内蔵することは回路負荷が非常に大
きくなり、ｌａｙｏｕｔ的にもチップサイズを大きくす
る要因となっている。
【０００７】
【課題を解決するための手段】本発明はかかる課題を解
決するために、液晶表示パネル、走査電極駆動回路、フ
レームメモリ内蔵信号電極駆動回路、表示制御回路にお
いて、走査電極駆動回路とフレームメモリ内蔵信号電極
駆動回路に転送される走査スタート信号を異なるタイミ
ングで入力することを特徴とする液晶駆動装置におい
て、表示制御回路より異なるタイミングで走査スタート
信号を走査電極駆動回路、フレームメモリ内蔵信号電極
駆動回路それぞれに転送することを特徴とし、また表示
制御回路よりフレームメモリ内蔵信号電極駆動回路へ走
査スタート信号を転送し、フレームメモリ内蔵信号電極
駆動回路より走査電極駆動回路へ前記走査スタート信号
と異なるタイミングで走査スタート信号を出力すること
を特徴とする。
決するために、液晶表示パネル、走査電極駆動回路、フ
レームメモリ内蔵信号電極駆動回路、表示制御回路にお
いて、走査電極駆動回路とフレームメモリ内蔵信号電極
駆動回路に転送される走査スタート信号を異なるタイミ
ングで入力することを特徴とする液晶駆動装置におい
て、表示制御回路より異なるタイミングで走査スタート
信号を走査電極駆動回路、フレームメモリ内蔵信号電極
駆動回路それぞれに転送することを特徴とし、また表示
制御回路よりフレームメモリ内蔵信号電極駆動回路へ走
査スタート信号を転送し、フレームメモリ内蔵信号電極
駆動回路より走査電極駆動回路へ前記走査スタート信号
と異なるタイミングで走査スタート信号を出力すること
を特徴とする。
【０００８】
【発明の実施の形態】以下に本発明の一実施例を図面に
基づいて説明する。図１は１／２００デューティーのマ
ルチプレクス駆動法による液晶表示装置の構成図であ
る。コントローラ１はフレームメモリ内蔵信号側ドライ
バ２と走査側ドライバ３を制御する。フレームメモリ内
蔵信号側ドライバ２はコントローラ１からの制御信号及
び表示データにより出力電位を決定する。走査側ドライ
バ３はコントローラ１からの制御信号及び信号側ドライ
バからの走査データにより出力電位を決定する。液晶パ
ネル４は信号側ドライバ２と走査側ドライバ３の出力電
位により表示をする。液晶交流化信号ＦＲはコントロー
ラ１から信号側ドライバ２と走査側ドライバ３に転送さ
れる制御信号。ディスプレイオフ信号ＤＯＦＦはコント
ローラ１から信号側ドライバ２と走査側ドライバ３に転
送される強制表示オフ制御信号。表示データ転送クロッ
クＸＳＣＬはコントローラ１より信号側ドライバ２に転
送される制御信号。データラッチ信号ＬＰはコントロー
ラ１より信号側ドライバ２と、走査側ドライバ３に転送
される制御信号。走査スタート信号ＹＤはコントローラ
１より信号側ドライバに転送される制御信号。ＹＤ’は
信号側ドライバ２より走査側ドライバ３へ転送される制
御信号。表示データＤＸはコントローラ１から信号側ド
ライバ２に転送される制御信号。
基づいて説明する。図１は１／２００デューティーのマ
ルチプレクス駆動法による液晶表示装置の構成図であ
る。コントローラ１はフレームメモリ内蔵信号側ドライ
バ２と走査側ドライバ３を制御する。フレームメモリ内
蔵信号側ドライバ２はコントローラ１からの制御信号及
び表示データにより出力電位を決定する。走査側ドライ
バ３はコントローラ１からの制御信号及び信号側ドライ
バからの走査データにより出力電位を決定する。液晶パ
ネル４は信号側ドライバ２と走査側ドライバ３の出力電
位により表示をする。液晶交流化信号ＦＲはコントロー
ラ１から信号側ドライバ２と走査側ドライバ３に転送さ
れる制御信号。ディスプレイオフ信号ＤＯＦＦはコント
ローラ１から信号側ドライバ２と走査側ドライバ３に転
送される強制表示オフ制御信号。表示データ転送クロッ
クＸＳＣＬはコントローラ１より信号側ドライバ２に転
送される制御信号。データラッチ信号ＬＰはコントロー
ラ１より信号側ドライバ２と、走査側ドライバ３に転送
される制御信号。走査スタート信号ＹＤはコントローラ
１より信号側ドライバに転送される制御信号。ＹＤ’は
信号側ドライバ２より走査側ドライバ３へ転送される制
御信号。表示データＤＸはコントローラ１から信号側ド
ライバ２に転送される制御信号。
【０００９】図２はフレームメモリ内蔵信号側ドライバ
に内蔵した走査側ドライバ用走査スタート信号ＹＤ’を
作成するフリップフロップである。フリップフロップの
データをＹＤ、クロックをＬＰ、Ｑ出力をＹＤ’とし構
成されている。信号側ドライバ内で１ＬＰ期間走査スタ
ート信号ＹＤを遅延させ、走査側ドライバにＹＤ’を転
送している。
に内蔵した走査側ドライバ用走査スタート信号ＹＤ’を
作成するフリップフロップである。フリップフロップの
データをＹＤ、クロックをＬＰ、Ｑ出力をＹＤ’とし構
成されている。信号側ドライバ内で１ＬＰ期間走査スタ
ート信号ＹＤを遅延させ、走査側ドライバにＹＤ’を転
送している。
【００１０】図３は本実施例におけるフレームメモリ内
蔵信号側ドライバ、走査側ドライバの動作を説明するタ
イミングチャートある。まずフレームメモリ内蔵信号側
ドライバの動作を説明する。ＹＤと重なる０番目のＬＰ
の立ち下がりによりフレームメモリの行アドレスを１ラ
イン目とし１ライン目の表示データを読み出す。１番目
のＬＰの立ち下がりでフレームメモリより読み出した表
示データに対応した１ライン目の選択電位を出力する。
この時フレームメモリの行アドレスはインクリメントさ
れ２行目を指定し、２行目の表示データを読み出す。１
番目のＬＰにおいて１行目の表示を行うため、走査側ド
ライバに走査スタート信号ＹＤ’を１ＬＰ分の遅延をも
って入力する必要があるため、コントローラから信号側
ドライバに転送されたＹＤを０番目のＬＰの立ち下がり
でラッチし、１番目のＬＰまでの期間ＹＤ’として走査
側ドライバに転送する。ＹＤ’を入力された走査側ドラ
イバはＹＤ’を１番目のＬＰでラッチし、１ライン目の
選択を行う。従って、本発明を用いればフレームメモリ
に表示データを記憶した次のフレーム（２フレーム目）
より正常な表示が可能である。
蔵信号側ドライバ、走査側ドライバの動作を説明するタ
イミングチャートある。まずフレームメモリ内蔵信号側
ドライバの動作を説明する。ＹＤと重なる０番目のＬＰ
の立ち下がりによりフレームメモリの行アドレスを１ラ
イン目とし１ライン目の表示データを読み出す。１番目
のＬＰの立ち下がりでフレームメモリより読み出した表
示データに対応した１ライン目の選択電位を出力する。
この時フレームメモリの行アドレスはインクリメントさ
れ２行目を指定し、２行目の表示データを読み出す。１
番目のＬＰにおいて１行目の表示を行うため、走査側ド
ライバに走査スタート信号ＹＤ’を１ＬＰ分の遅延をも
って入力する必要があるため、コントローラから信号側
ドライバに転送されたＹＤを０番目のＬＰの立ち下がり
でラッチし、１番目のＬＰまでの期間ＹＤ’として走査
側ドライバに転送する。ＹＤ’を入力された走査側ドラ
イバはＹＤ’を１番目のＬＰでラッチし、１ライン目の
選択を行う。従って、本発明を用いればフレームメモリ
に表示データを記憶した次のフレーム（２フレーム目）
より正常な表示が可能である。
【００１１】図７は本発明の別の実施例である。コント
ローラ７１から信号側ドライバ７２、走査側ドライバ７
３にそれぞれ異なるタイミングの走査スタート信号ＹＤ
ｘ、ＹＤｙを出力する。コントローラ７１からの制御信
号は走査スタート信号以外図１と同一である。信号側ド
ライバ内で作成し走査側ドライバに入力していた制御信
号ＹＤ’をコントローラ７１から出力することで、信号
側ドライバにおいて図２のＹＤ’を作成するフリップフ
ロップが不要となる。
ローラ７１から信号側ドライバ７２、走査側ドライバ７
３にそれぞれ異なるタイミングの走査スタート信号ＹＤ
ｘ、ＹＤｙを出力する。コントローラ７１からの制御信
号は走査スタート信号以外図１と同一である。信号側ド
ライバ内で作成し走査側ドライバに入力していた制御信
号ＹＤ’をコントローラ７１から出力することで、信号
側ドライバにおいて図２のＹＤ’を作成するフリップフ
ロップが不要となる。
【００１２】
【発明の効果】以上述べたように本発明によれば液晶表
示パネル、走査電極駆動回路、フレームメモリ内蔵信号
電極駆動回路、表示制御回路からなるＬＣＤモジュール
において、異なるタイミングで走査スタート信号を走査
電極駆動回路と信号電極駆動回路に転送することで、大
きな回路負荷なく走査電極駆動回路とフレームメモリ内
蔵信号電極駆動回路の表示同期をとることが可能であ
る。ＹＤとＬＰの関係が確定し、フレームメモリに表示
データが記憶された次のフレームより正常な表示が可能
である。従来用いていた回路が占めるｌａｙｏｕｔを省
くことができるため、チップサイズに大きく寄与し、コ
ストダウンを図ることが可能である。
示パネル、走査電極駆動回路、フレームメモリ内蔵信号
電極駆動回路、表示制御回路からなるＬＣＤモジュール
において、異なるタイミングで走査スタート信号を走査
電極駆動回路と信号電極駆動回路に転送することで、大
きな回路負荷なく走査電極駆動回路とフレームメモリ内
蔵信号電極駆動回路の表示同期をとることが可能であ
る。ＹＤとＬＰの関係が確定し、フレームメモリに表示
データが記憶された次のフレームより正常な表示が可能
である。従来用いていた回路が占めるｌａｙｏｕｔを省
くことができるため、チップサイズに大きく寄与し、コ
ストダウンを図ることが可能である。
【図１】本発明の液晶駆動装置の構成を示す図。
【図２】本発明の信号ドライバに内蔵された遅延回路を
示す図。
示す図。
【図３】本発明の動作を示すタイミングチャート。
【図４】従来の液晶駆動装置の構成を示す図。
【図５】従来の信号ドライバに内蔵されたデューティー
フリー回路を示す図。
フリー回路を示す図。
【図６】従来の動作を示すタイミングチャート。
【図７】本発明の別の液晶駆動装置の構成を示す図。
１，４１，７１ 表示制御回路（コントローラ） ２，４２，７２ フレームメモリ内蔵信号電極駆動回
路（フレームメモリ内蔵信号側ドライバ） ３．４３，７３ 走査電極駆動回路（走査側ドライ
バ） ４，４４，７４ 液晶パネル ２２ フリップフロップ ５１ ８ｂｉｔカウンター ５２ データレジスタ ５３ コンパレータ
路（フレームメモリ内蔵信号側ドライバ） ３．４３，７３ 走査電極駆動回路（走査側ドライ
バ） ４，４４，７４ 液晶パネル ２２ フリップフロップ ５１ ８ｂｉｔカウンター ５２ データレジスタ ５３ コンパレータ
Claims (3)
- 【請求項１】液晶表示パネル、走査電極駆動回路、フレ
ームメモリ内蔵信号電極駆動回路、表示制御回路からな
るＬＣＤモジュールにおいて、表示制御回路よりフレー
ムメモリ内蔵信号電極駆動回路へ走査スタート信号を転
送し、フレームメモリ内蔵信号電極駆動回路より走査電
極駆動回路へ前記走査スタート信号と異なるタイミング
で走査スタート信号を転送することを特徴とする液晶駆
動装置。 - 【請求項２】請求項１に示す液晶表示装置において、フ
レームメモリ内蔵信号電極駆動回路に走査スタート信号
を遅延させ、走査電極駆動回路へ前記走査スタート信号
と異なるタイミングで走査スタート信号を転送する遅延
回路を有することを特徴とする液晶表示装置。 - 【請求項３】液晶表示パネル、走査電極駆動回路、フレ
ームメモリ内蔵信号電極駆動回路、表示制御回路からな
るＬＣＤモジュールにおいて、表示制御回路より異なる
タイミングで走査スタート信号を走査電極駆動回路、フ
レームメモリ内蔵信号電極駆動回路それぞれに転送され
ることを特徴とする液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17861597A JPH1124031A (ja) | 1997-07-03 | 1997-07-03 | 液晶表示装置および液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17861597A JPH1124031A (ja) | 1997-07-03 | 1997-07-03 | 液晶表示装置および液晶駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1124031A true JPH1124031A (ja) | 1999-01-29 |
Family
ID=16051550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17861597A Withdrawn JPH1124031A (ja) | 1997-07-03 | 1997-07-03 | 液晶表示装置および液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1124031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100594655B1 (ko) * | 2001-06-15 | 2006-07-03 | 세이코 엡슨 가부시키가이샤 | 라인 구동 회로, 전기 광학 장치 및 표시 장치 |
-
1997
- 1997-07-03 JP JP17861597A patent/JPH1124031A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100594655B1 (ko) * | 2001-06-15 | 2006-07-03 | 세이코 엡슨 가부시키가이샤 | 라인 구동 회로, 전기 광학 장치 및 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003162262A (ja) | 液晶パネル駆動回路及び液晶表示装置 | |
| JP2809180B2 (ja) | 液晶表示装置 | |
| JP2004085891A (ja) | 表示装置および表示駆動回路の制御装置ならびに表示装置の駆動方法 | |
| JP2002244622A (ja) | 液晶駆動回路および液晶表示装置 | |
| TW584826B (en) | Liquid crystal display having data driver and gate driver | |
| JPH05150749A (ja) | 液晶表示器の駆動装置および駆動方法 | |
| TW202129478A (zh) | 驅動裝置及其操作方法 | |
| JPH113070A (ja) | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 | |
| JP2002350808A (ja) | 駆動回路および表示装置 | |
| US6628254B1 (en) | Display device and interface circuit for the display device | |
| JP2003084721A (ja) | 表示装置用駆動回路装置とそれを利用した表示装置 | |
| JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
| CN100410999C (zh) | 处理信号的装置和方法 | |
| JP3643808B2 (ja) | 半導体装置 | |
| JP3566620B2 (ja) | 液晶表示駆動回路 | |
| JPS62135881A (ja) | 画像表示装置 | |
| JPH06274134A (ja) | 液晶表示ドライバー内蔵ワンチップマイクロコンピュータ | |
| JPH05188885A (ja) | 液晶表示装置の駆動回路 | |
| JP2001109439A (ja) | 液晶パネルの走査電極駆動回路と駆動方法 | |
| JP3283733B2 (ja) | 表示器の駆動回路 | |
| JP3872747B2 (ja) | カスケード接続回路およびその回路を備えた電子装置 | |
| JPH0618843A (ja) | 液晶表示装置 | |
| JP3281806B2 (ja) | 液晶表示装置 | |
| JP2001075071A (ja) | 液晶表示装置 | |
| JPS61289389A (ja) | 液晶パネルの駆動方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040531 |