JPH11243391A

JPH11243391A - Ａｔｍセルデータ送受信システム

Info

Publication number: JPH11243391A
Application number: JP4263598A
Authority: JP
Inventors: Motohito Fujii; 基人藤井
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1998-02-24
Filing date: 1998-02-24
Publication date: 1999-09-07

Abstract

(57)【要約】【課題】オーバヘッドの付加及び削除を行うフォーマ
ット変換処理を単純かつ小規模で行う。【解決手段】もともとヘッダ誤り制御（ＨＥＣ）に使
用されていた１バイトをセルオーバヘッド情報（ＯＨ）
に使用し、１セルを伝送路セルと同じバイト数の５３バ
イトで処理する。１フレームにおけるセル数が伝送路と
同じになり、スタッフ及びデスタッフの制御が不要にな
る。また、セルオーバヘッド情報を用いてスイッチング
できるので、高速スイッチング処理ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＡＴＭセルデータ送
受信システムに関し、特にＡＴＭの伝送方式に基づいた
伝送機能を持ち、ＡＴＭレイヤの終端及びバーチャルパ
ス（ＶＰ）もしくはバーチャルチャネル（ＶＣ）により
セル単位のスイッチを行うＡＴＭセルデータ送受信シス
テム並びに受信装置及び送信装置に関する。

【０００２】

【従来の技術】従来のセルフォーマット変換が特開平６
―３２６７２６号公報に記載されている。この従来のセ
ルフォーマット変換について図１４〜図２３を参照して
説明する。

【０００３】図１４は、入力側のフォーマット変換部
（以下、入力フォーマット変換部と呼ぶ）の構成を示す
ブロック図である。同図において、入力フォーマット変
換部は、８ビットのパラレルデータについて３２ビット
のパラレルデータへのデマルチプレクスを行う８―３２
ＤＭＵＸ回路１と、データのフォーマットの変換を行う
フォーマット変換回路２及び４と、ＦＩＦＯ（Ｆｉｒｓ
ｔＩｎＦｉｒｓｔＯｕｔ）構造によってクロックの
速度の整合を行う速度整合用ＦＩＦＯ３と、３２ビット
のパラレルデータについて８ビットのパラレルデータへ
のマルチプレクスを行う３２―８ＭＵＸ回路５と、１／
４分周回路６及び７と、受信クロック１０を分周して１
／４分周クロック１４を出力する１／４分周回路６と、
システムクロック１１を分周して１／４分周クロック１
５を出力する１／４分周回路７とを含んで構成されてい
る。なお、本変換部は、受信クロック１０に同期した受
信データ８を入力とし、システムクロック１１に同期し
た装置内データ９を出力とする。

【０００４】図１５は、出力側のフォーマット変換部
（以下、出力フォーマット変換部と呼ぶ）の構成を示す
ブロック図である。同図において、出力フォーマット変
換部は、８ビットのパラレルデータについて３２ビット
のパラレルデータへのデマルチプレクスを行う８―３２
ＤＭＵＸ回路１６と、データのフォーマットの変換を行
うフォーマット変換回路１７及び１９と、ＦＩＦＯ構造
によってクロックの速度の整合を行う速度整合用ＦＩＦ
Ｏ１８と、３２ビットのパラレルデータについて８ビッ
トのパラレルデータへのマルチプレクスを行う３２―８
ＭＵＸ回路２０と、システムクロック２５を分周して１
／４分周クロックを出力する１／４分周回路２１と、送
信クロック２６を分周して１／４分周クロック３０を出
力する１／４分周回路２２とを含んで構成されている。
なお、本変換部は、システムクロック２５に同期した装
置内データ２３を入力とし、送信クロック２６に同期し
た送信データ２４を出力とする。

【０００５】図１６は、上述した図１４及び図１５に示
されているフォーマット変換部をクロスコネクト／スイ
ッチ装置に搭載した場合の装置の構成を示す図である。
同図を参照すると、装置の入力側に入力フォーマット変
換部３１が、装置の出力側に出力フォーマット変換部３
４が、夫々設けられている。そして、これら変換部３１
及び３２の間にルーティング情報付加部３２と、交換／
クロスコネクトスイッチ部３３とが設けられている。つ
まり、この図１６は、各フォーマット変換部の位置付け
を示しているのである。

【０００６】図１４に戻り、かかる構成において、入力
側のフォーマット変換部では、受信クロックからシステ
ムクロックへの乗せ換えと、受信セルにＯＨ（オーバヘ
ッド）バイトを付加して装置内セルに変換する処理とを
行う。

【０００７】図１４において、受信データ８はＳＴＭ
（ＳｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｆｅｒＭｏｄ
ｅ）終端後のデータであり、受信クロックに同期したデ
ータである。受信データ８は８−３２ＤＭＵＸ回路１で
まず３２並列にパラレル展開して、フォーマット変換回
路２に入力する。フォーマット変換回路２では、パラレ
ル展開後のセルを図１７（ａ）のセルフォーマットから
ＨＥＣの１ｂｙｔｅを取り除き図１７（ｂ）に示すセル
フォーマットのデータ１２に変換する。データ１２のセ
ルは受信クロックに同期したタイミングで速度整合用Ｆ
ＩＦＯ３に書込まれ、システムクロック１０に同期した
タイミングで読出される。読出されたデータ１３は、フ
ォーマット変換回路４で図１７（ｂ）に示すフォーマッ
トのセルに対してＯＨバイトとＨＥＣバイトとを付加し
て、図１７（ｃ）に示すフォーマットのセルに変換す
る。変換後のデータは、３２−８ＭＵＸ回路５で８並列
のデータとして装置内の後段の処理部に出力する。

【０００８】この一連の処理中には図１８（ａ）に示さ
れる受信データのフレーム構成を図１８（ｂ）のフォー
マットに変換している。なお、装置内側では、フォーマ
ット変換により１フレームあたり０．６セルの不足セル
を生じている。このため、速度整合用のＦＩＦＯを用い
て速度差を吸収している。同図において、斜線部分はセ
ル領域である。同図（ａ）では１フレーム中に４４．４
セルが存在し、同図（ｂ）では１フレーム中に４５セル
が存在する。

【０００９】一方、図１５に示されている出力側のフォ
ーマット変換部では、システムクロックから送信クロッ
クへの乗せ換えと、装置内セルからＯＨバイトを取り除
いて送信セルに変換する処理とを行う。

【００１０】図１５において、装置内データ２３はシス
テムクロックに同期した装置内処理後のデータである。
装置内データ２３は８−３２ＤＭＵＸ回路１６でまず３
２並列にパラレル展開して、フォーマット変換回路１７
に入力する。フォーマット変換回路１７では、パラレル
展開後のセルから図１９（ａ）に示されているＯＨバイ
トとＨＥＣバイトとを取り除き、図１９（ｂ）に示され
ているセルフォーマットのデータ２７に変換する。デー
タ２７のセルはシステムクロックに同期したタイミング
で速度整合用ＦＩＦＯ１８に書込まれ、送信クロック２
６に同期したタイミングで読出される。読出されたデー
タ２８は、フォーマット変換回路１９で図１９（ｂ）に
示されているフォーマットのセルに対してＨＥＣバイト
を付加して、図１９（ｃ）に示されているフォーマット
のセルに変換する。変換後のデータは、３２−８ＭＵＸ
回路で８並列のデータとして装置の信号送信部に出力す
る。

【００１１】この一連の処理中には図２０（ａ）に示さ
れている受信データのフレーム構成を図２０（ｂ）のフ
ォーマットに変換している。送信側では、フォーマット
変換により１フレームあたり０．６セルの余剰セルを生
じている。このため、速度整合用のＦＩＦＯを用いて速
度差を吸収している。なお、図２０において、斜線部分
はセル領域である。以下の各図においても同様である。
同図（ａ）では１フレーム中に４５セルが存在し、同図
（ｂ）では１フレーム中に４４．４セルが存在する。

【００１２】図７において、入力フォーマット変換部３
１で受信したデータ３５は、ＯＨバイトの付加を行いル
ーティング情報付加部３２に出力する。ルーティング情
報付加部３２では、セルのヘッダから図２１に示す様に
セル識別情報・同報指示情報・優先順位情報・スイッチ
出力ポート番号を演算し、ルーティング情報としてＯＨ
バイトに書込みを行う。ルーティング情報を付加したデ
ータは、クロスコネクト／スイッチ部３３においてＯＨ
バイトのルーティング情報に基づきスイッチが行われ
る。スイッチ出力後は出力フォーマット変換部３４でＯ
Ｈバイトの除去を行い、データ３６を送信する。

【００１３】

【発明が解決しようとする課題】上述した様に、フォー
マット変換部では、１フレームあたり入力側で０．６セ
ルの不足セル、出力側で０．６セルの余剰セルが生じ
る。このため、入力側では速度整合用ＦＩＦＯが閾値以
下になった時にはスタッフ制御を行う必要がある。また
出力側では速度整合用ＦＩＦＯがＦＵＬＬ（満状態）に
なった時にはデスタッフ制御を行う必要がある。

【００１４】これらスタッフ制御及びデスタッフ制御に
ついて図２２及び図２３を参照して説明する。図２２は
スタッフ制御を行うための回路構成を示すブロック図で
ある。同図において、２２ａは入力フォーマット変換
部，２２ｂはスイッチ部である。

【００１５】入力フォーマット変換部２２ａは、スタッ
フセルを生成するスタッフセル生成回路３７と、速度整
合用ＦＩＦＯ４１と、このＦＩＦＯ４１の空き判定を行
うＦＩＦＯ空き判定回路４３と、スタッフセル５０と一
般セル５１との選択を行うセレクタ３８とを含んで構成
されている。また、スイッチ部２２ｂは、セルの種別を
判定するセル種別判定回路３９と、スイッチバッファ４
０と、スタッフセル４９とを破棄するスタッフセル破棄
回路４２とを含んで構成されている。

【００１６】一方、図２３はデスタッフ制御を行うため
の回路構成を示すブロック図である。同図において、２
３ａはスイッチ部，２３ｂは出力フォーマット変換部で
ある。

【００１７】スイッチ部２３ａは、デスタッフセルを生
成するデスタッフセル生成部５２と、スイッチバッファ
５６と、デスタッフセル６５と一般セル６６との選択を
行うセレクタ５３とを含んで構成されている。また、出
力フォーマット変換部２３ｂは、セルの種別を判定する
セル種別判定回路５４と、デスタッフセル５９を破棄す
るデスタッフセル破棄回路５５と、速度整合用ＦＩＦＯ
５７と、このＦＩＦＯのＦＵＬＬ判定を行うＦＩＦＯ
ＦＵＬＬ判定回路５８とを含んで構成されている。

【００１８】スタッフ制御の動作について図２２を基に
説明する。入力フォーマット変換部では、受信セル４４
を入力すると速度整合用ＦＩＦＯ４１に書込みを行う。
この時、ＦＩＦＯの容量を判定して容量が閾値以下であ
ると判定した場合、ＦＩＦＯ空き信号４５を出力する。
ＦＩＦＯ空き判定回路４３では、ＦＩＦＯ空き信号４５
を受信するとセル出力ＩＮＨ（インヒビット）信号４６
とスタッフセル選択信号４７を出力する。セル出力ＩＮ
Ｈ信号４６は速度整合用ＦＩＦＯ４１の読込み部で検出
し、セルの読込み動作を停止する。またスタッフセル選
択信号４７はセレクタ回路３８において検出し、入力セ
ルを一般セル５１からスタッフセル５０に切替えて、ス
タッフ生成回路３７で生成したスタッフセルを出力す
る。

【００１９】スイッチ部では、入力したセルに対してセ
ル種別判定回路３９でセル種別の判定を行う。セル種別
が一般セル４８の場合は、スイッチバッファ４０に書込
みを行う。セル種別がスタッフセル４９の場合はスイッ
チバッファへの書込みを停止し、スタッフセル破棄回路
４２に出力する。スタッフセル破棄回路４２では入力し
たスタッフセル４９を破棄する。

【００２０】次に、デスタッフ制御の動作について図２
３を基に説明すると、出力フォーマット変換部では、ス
イッチ部から一般セルを入力するとセル種別判定回路５
９を通して速度整合用ＦＩＦＯ５７に書込みを行う。こ
の時、ＦＩＦＯの容量を判定して容量が閾値以上である
と判定した場合、ＦＩＦＯＦＵＬＬ信号６２を出力す
る。ＦＩＦＯＦＵＬＬ判定回路５８では、ＦＩＦＯ
ＦＵＬＬ信号６２を受信するとセル出力ＩＮＨ信号６４
とデスタッフセル選択信号６３をスイッチ部に出力す
る。

【００２１】スイッチ部では、セル出力ＩＮＨ信号６４
をスイッチバッファ５６で検出すると一般セル６６の出
力を停止する。またデスタッフセル選択信号６３はセレ
クタ回路５３で検出し、検出が行われるとセレクタ回路
５３では入力セルを一般セル６６からデスタッフセル６
５に切替えて、デスタッフセル生成回路５２で生成され
たデスタッフセルを出力する。

【００２２】インタフェース部では、入力したセルに対
してセル種別判定回路５４においてセルの種別判定を行
う。セル種別が一般セル６０の場合は、速度整合用ＦＩ
ＦＯ５７にセルの書込みを行う。セル種別がデスタッフ
セル５９の場合は速度整合用ＦＩＦＯ５７への書込み動
作を停止し、デスタッフセル破棄回路５５にデスタッフ
セル５９を出力する。デスタッフセル破棄回路５５では
入力したデスタッフセル５９を破棄する。

【００２３】従来のセルフォーマット変換は、以上の様
に行っているので、セルにＯＨを付加するフォーマット
変換を行う場合は、速度整合用ＦＩＦＯ及びスタッフ，
デスタッフ制御回路が必要となる。このため回路規模が
大きくかつ複雑になるという欠点があった。

【００２４】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はオーバヘッド
の付加及び削除を行うフォーマット変換処理を単純かつ
小規模で行うことのできるＡＴＭセルデータ送受信シス
テムを提供することである。

【００２５】

【課題を解決するための手段】本発明によるＡＴＭセル
データ送受信システムは、受信したＡＴＭセルデータに
ついてルーティング処理を行って送信するＡＴＭセルデ
ータ送受信システムであって、前記受信したＡＴＭセル
データのヘッダ誤り制御に用いるヘッダ誤り制御情報を
格納すべき領域にルーティングのために用いるセルオー
バヘッド情報を格納する格納手段と、この格納後のデー
タについてルーティング処理を行うルーティング手段
と、このルーティング処理後のデータのセルオーバヘッ
ド情報の代わりにヘッダ誤り制御情報を付加する付加手
段とを含むことを特徴とする。

【００２６】本発明によるＡＴＭセルデータ受信装置
は、受信したＡＴＭセルデータについてルーティング処
理を行うＡＴＭセルデータ受信装置であって、前記受信
したＡＴＭセルデータのヘッダ誤り制御に用いるヘッダ
誤り制御情報を格納すべき領域にルーティングのために
用いるセルオーバヘッド情報を格納する格納手段と、こ
の格納後のデータについてルーティング処理を行うルー
ティング手段とを含むことを特徴とする。

【００２７】本発明によるＡＴＭセルデータ送信装置
は、ＡＴＭセルデータについてルーティング処理を行っ
て送信するＡＴＭセルデータ送信装置であって、前記Ａ
ＴＭセルデータのヘッダ誤り制御に用いるヘッダ誤り制
御情報を格納すべき領域にルーティングのために用いる
セルオーバヘッド情報を格納した後のデータについてル
ーティング処理を行うルーティング手段と、このルーテ
ィング処理後のデータのセルオーバヘッド情報の代わり
にヘッダ誤り制御情報を付加する付加手段とを含むこと
を特徴とする。

【００２８】要するに本システムでは、もともとＨＥＣ
に使用されていた１バイトを、ＣＯＨに使用し、１セル
は伝送路セルと同じバイト数の５３バイトで処理するの
である。この結果、１フレームにおけるセル数が伝送路
と同じになるので、スタッフ及びデスタッフの制御が不
要になる。また、ＣＯＨ情報を用いてスイッチングでき
るので、高速スイッチング処理ができるのである。

【００２９】

【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。

【００３０】図１は本発明によるＡＴＭセルデータ送受
信システムにおいて、使用する装置内のセルフォーマッ
トを示す図である。本発明では、以下に説明するよう
に、装置内のセルフォーマットを変更することによって
上述した従来技術の欠点を解決するものである。

【００３１】同図において、セルのバイト数を５３バイ
トとし、ＨＥＣバイトの位置にＯＨバイトを付加する。
ＯＨバイトには、セル識別情報，同報指示情報，優先順
位情報，スイッチ出力ポート番号等のルーティング情報
を搭載する。

【００３２】図２（ａ）に装置内データのセルフォーマ
ット，図２（ｂ）に装置内データのフレーム構成が夫々
示されている。図３（ａ）に受信データのセルフォーマ
ット，図３（ｂ）に受信データのフレーム構成が夫々示
されている。図３（ａ）に示されている受信データのセ
ルは、１セルあたりのバイト数が図２（ａ）に示されて
いる装置内データのセルと同じ５３ｂｙｔｅである。こ
のように、受信セルと装置内セルのバイト数が同じであ
ることから図３（ｂ）に示されている受信データのフレ
ーム構成と図２（ｂ）に示されている装置内データのフ
レーム構成とは同一となる。このため、入力側フォーマ
ット変換処理においては、速度整合が不要になるのであ
る。

【００３３】入力側のフォーマット変換部の構成が図１
４（ａ）に示されている。フォーマット変換処理におい
て速度整合が不要になったため、従来の構成から速度整
合用ＦＩＦＯ及びスタッフ制御回路が削除されている。
このため、入力側フォーマット変換部は、クロックの乗
せ換え回路のみで構成することが可能になった。

【００３４】図５（ａ）に送信データのセルフォーマッ
ト、図５（ｂ）に送信データのフレーム構成が示されて
いる。図２（ａ）の装置内データのセルは、１セルあた
りのバイト数が図５（ａ）に示されている送信データの
セルと同じ５３ｂｙｔｅである。また装置内セルと送信
セルのバイト数が同じであることから図２（ｂ）に示さ
れている装置内データのフレーム構成と図５（ｂ）に示
されている受信データのフレーム構成とは同一となる。
このため、出力側フォーマット変換は速度整合が不要に
なる。

【００３５】出力側フォーマット変換部の構成が図４
（ｂ）に示されている。フォーマット変換処理において
速度整合が不要になったため、従来の構成から速度整合
用ＦＩＦＯ及びデスタッフ制御回路が削除されている。
このため、出力側フォーマット変換部は、クロックの乗
せ換え回路のみで構成することが可能になった。

【００３６】図６に装置構成と各処理部におけるＨＥＣ
（ＯＨ）バイトの機能を示す。図６において、６７はセ
ル同期のためのＨＥＣ参照を行う入力フォーマット変換
部、６８はルーティング情報（ＯＨ）を付加するルーテ
ィング情報付加部、６９はルーティング情報（ＯＨ）参
照を行うクロスコネクト／スイッチ部、７０はＨＥＣを
付加する出力フォーマット変換部、７１は受信データ、
７２は送信データである。

【００３７】この装置におけるＨＥＣ（ＯＨ）バイトの
機能を図６を基に説明する。装置に入力された受信デー
タ７１は、入力フォーマット変換部６７において、ＨＥ
Ｃが参照され、セル同期の確立が行われる。次のルーテ
ィング情報付加部６８ではＨＥＣ情報を削除し、ルーテ
ィング情報を付加する。次のスイッチ部６９では、ルー
ティング情報を参照し、スイッチバッファへの書込みを
行う。最後の出力フォーマット変換部７０では、ルーテ
ィング情報を削除してＨＥＣ演算値を付加し、送信デー
タ３６として装置外に出力する。

【００３８】このように、本発明の構成によれば、従来
技術における機能を損なうことなく回路規模の削減及び
回路の単純化が可能である。以下、より具体的な実施例
について説明する。

【００３９】

【実施例】以下、２つの実施例について説明する。

【００４０】第１の実施例は、本システムを、ＳＤＨ
（ＳｙｎｃｈｒｏｎｏｕｓＤｉｇｉｔａｌＨｉｅｒ
ａｒｃｈｙ）ベースのＡＴＭセルをクロスコネクト／ス
イッチする装置に適用した場合である。この実施例につ
いて図７〜図１０を参照して説明する。

【００４１】図７（ａ）は入力フォーマット変換部６７
の構成を示すブロック図、図８（ａ）はルーティング情
報付加部６８の構成を示すブロック図、図９（ａ）はス
イッチ部６９の構成を示すブロック図、図１０（ａ）は
出力フォーマット変換部７０の構成を示すブロック図で
ある。

【００４２】図７（ａ）において、入力フォーマット変
換部は、受信データ７８を入力としＳＤＨを終端するＳ
ＤＨ終端回路７３と、セル同期を確立するセル同期回路
７４と、ヘッダの誤りを訂正する誤り訂正回路７５と、
デスクランブル処理を行うデスクランブル回路７６と、
受信クロック８０からシステムクロック８１へのクロッ
ク乗せ換えを行って装置内データ７９を出力するクロッ
ク乗せ換え回路７７とを含んで構成されている。

【００４３】図８（ａ）において、ルーティング情報付
加部は、装置内データ入力８５からヘッダの抽出を行っ
てヘッダ情報８８を出力するヘッダ検出回路８２と、ヘ
ッダ情報８８を入力としそのヘッダ情報のＶＰＩ（Ｖｉ
ｒｔｕａｌＰａｔｈＩｄｅｎｔｉｆｉｅｒ），ＶＣ
Ｉ（ＶｉｒｔｕａｌＣｈａｎｎｅｌＩｄｅｎｔｉｆ
ｉｅｒ）を新たなＶＰＩ，ＶＣＩ値に付け替えるルーテ
ィング変換回路８３と、ヘッダ＆オーバヘッド情報８９
をセルに書込んで装置内データ出力８６として出力する
ヘッダ付加回路８４とを含んで構成されている。なお、
８７はシステムクロックである。

【００４４】図９（ａ）において、スイッチ部は、装置
内データ入力９６からＯＨ情報９９の抽出を行うＯＨ検
出回路９０と、抽出したＯＨ情報９９を基に書込みアド
レスの演算を行う書込みアドレス演算回路９１と、バッ
ファ書込み判定回路９２と、装置内データ出力９７を出
力するスイッチバッファ９３と、セルを破棄するかどう
かの判定を行う破棄セル判定回路９４と、セルの破棄を
行うセル破棄回路９５とを含んで構成されている。な
お、９８はシステムクロック、１００は書込みアドレス
情報、１０１は破棄指示情報である。

【００４５】図１０（ａ）において、出力フォーマット
変換部は、装置内データ１０８及びシステムクロック１
１０を入力とするクロック乗せ換え回路１０２と、ペイ
ロード部のスクランブルを行うスクランブル回路１０３
と、ヘッダの抽出を行うヘッダ検出回路１０４と、ＨＥ
Ｃを生成するＨＥＣ生成回路１０７と、ＨＥＣを付加す
るＨＥＣ付加回路１０５と、送信データ１０９を出力す
るＳＤＨ終端回路１０６とを含んで構成されている。な
お、１１０はシステムクロック、１１１は送信クロッ
ク、１１２はヘッダ情報、１１３はＨＥＣ情報である。

【００４６】まず、入力側フォーマット変換部の動作に
ついて図７（ａ）を基に説明する。装置に入力した受信
データ７８はＳＤＨ終端部７３でＳＤＨ部を終端し、Ｓ
ＯＨ（ＳｅｃｔｉｏｎＯｖｅｒＨｅａｄ）情報及び
ＰＯＨ（ＰａｓｓＯｖｅｒＨｅａｄ）情報の抽出を行
う。ＳＯＨ，ＰＯＨ位置は、スタッフ領域として以後装
置内では未使用の領域とする。次に、セル同期回路７４
でＨＥＣバイトを参照してセル同期確立を行う。もし、
ヘッダに誤りを検出した場合、誤り訂正回路７５でヘッ
ダ部の１ビット誤り訂正及び２ビット以上の誤り検出を
行う。誤り訂正回路７５を出力したセルはデスクランブ
ル回路７６でペイロード部のデスクランブル処理を行
い、クロック乗せ換え回路７７に出力する。クロック乗
せ換え回路７７では、受信クロック８０に同期している
データをシステムクロック８１で打ち直し、システムク
ロック８１に同期させた状態でルーティング情報付加部
に出力する。

【００４７】入力側フォーマット変換部において、受信
時のセルフォーマットは、図７（ｂ）に示されているよ
うにＨＥＣ情報が付加されているが、出力時のセルフォ
ーマットでは、図７（ｃ）に示されているようにＨＥＣ
バイトを未使用バイトに変換している。また、受信時の
フレーム構成は、図７（ｄ）に示されているようにＳＯ
Ｈ及びＰＯＨが付加されているが、出力時のフレーム構
成では、図７（ｅ）に示されているように、ＳＯＨ，Ｐ
ＯＨの領域をスタッフ領域に変換している。

【００４８】次に、ルーティング情報付加部の動作につ
いて図８（ａ）を基に説明する。フォーマット変換部か
ら入力した装置内データ８５は、まずヘッダ検出回路８
２においてヘッダの抽出を行い、ヘッダ情報８８を出力
する。またセルはヘッダ付加回路８４に出力する。ルー
ティング変換回路８３ではヘッダ情報８８を入力し、ヘ
ッダ情報８８のＶＰＩ，ＶＣＩから該当のルーティング
テーブルを参照して新たなＶＰＩ，ＶＣＩ値に付け替え
る。また、ＶＰＩ，ＶＣＩ，ＰＴ（ＰａｙｌｏａｄＴ
ｙｐｅ），ＣＬＰ（ＣｅｌｌＬｏｓｓＰｒｉｏｒｉ
ｔｙ）から、セル識別判定，同報指示判定，優先順位判
定，該当のスイッチ出力ポート番号の読込みを行い、セ
ル識別情報，同報指示情報，優先順位情報，スイッチ出
力番号をＯＨ情報としてヘッダ情報に付加する。変換後
のヘッダ及び付加後のＯＨはヘッダ＆ＯＨ情報８９とし
てヘッダ付加回路８４に出力し、ヘッダ付加回路８４で
セルに書込む。ヘッダ書込み後のセルは、スイッチ部に
出力する。

【００４９】ルーティング付加部に入力時のセルフォー
マットは、図８（ｂ）に示されているように未使用バイ
トが付加されているが、出力時のセルフォーマットは、
図８（ｃ）に示されているように、ルーティング情報を
付加したため、未使用バイトがＯＨバイトに変換されて
いる。また、入力時のフレーム構成と出力時のフレーム
構成とは、図８（ｄ），図８（ｅ）に示されているよう
に変えていない。

【００５０】次に、スイッチ部の動作について図９
（ａ）を基に説明する。ルーティング情報付加部の出力
データ９６はまずＯＨ検出回路９０に入力し、ＯＨバイ
トからＯＨ情報９９の抽出を行う。抽出したＯＨ情報９
９は書込みアドレス演算回路９１と破棄セル判定回路９
４に出力する。同時にセルをバッファ書込判定回路に出
力する。書込アドレス演算回路９１では、ＯＨ情報９９
のスイッチ出力ポート番号と同報指示情報からスイッチ
バッファ９３での書込みアドレスを演算し、書込アドレ
ス１００をバッファ書込判定回路９２に出力する。破棄
セル判定回路９４では、ＯＨ情報９９のセル識別情報と
優先順位情報に従いセル破棄の判定を行う。判定結果が
セルの破棄であった場合、破棄指示情報１０１をバッフ
ァ書込判定回路９２に出力する。バッファ書込判定回路
９２では、破棄指示情報１０１を入力した場合、入力し
たセルをセル破棄回路９５に出力し、セル破棄回路９５
でセルを破棄する。また、破棄指示情報１０１をバッフ
ァ書込判定回路９２で入力しない場合、書込アドレス１
００の値に従い、入力したセルをスイッチバッファ９３
に書込む。スイッチバッファ９３に書込んだセルは出力
側のポートで読出しを行い、出力側フォーマット変換部
に出力する。

【００５１】スイッチ部では、入力時のセルフォーマッ
トと出力時のセルフォーマットを図９（ｂ），図９
（ｃ）に示されているように変えていない。また、入力
時のフレーム構成は、図９（ｄ）に示されているように
スタッフ領域が付加されているがこのスタッフ領域は、
スイッチバッファには書込まないため、スイッチバッフ
ァ内ではスタッフ領域は存在しない。但し、スイッチバ
ッファの読込み側では、フレーム中のスタッフ領域タイ
ミングでは読込み動作を停止するため、スイッチ部出力
時のフレーム構成は、図９（ｅ）に示されているように
入力時のフレーム構成と変わらない。

【００５２】次に、出力側フォーマット変換部の動作に
ついて図１０（ａ）を基に説明する。システムクロック
と同期している装置内データ１０８を入力するとまずク
ロック乗せ換え回路１０２においてデータを送信クロッ
ク１１１で打ち直し、送信クロック１１１に同期させ
る。同期後のセルは、スクランブル回路１０３でペイロ
ード部のスクランブルを行い、ヘッダ検出回路１０４に
おいてヘッダの抽出を行う。抽出したデータはヘッダ情
報１１２として、ＨＥＣ生成回路１０７に出力する。同
時にセルは、ＨＥＣ付加回路１０５に出力する。ＨＥＣ
生成回路１０７ではヘッダ情報１１２からＨＥＣ値の算
出を行い、算出結果はＨＥＣ情報１１３として、ＨＥＣ
付加回路１０５に通知する。ＨＥＣ付加回路１０５で
は、入力したセルのＨＥＣバイトに対してＨＥＣ情報１
１３を基にＨＥＣ値の書込みを行う。この後、ＳＤＨ終
端部１０６でＳＯＨ，ＰＯＨの生成を行い、ＳＯＨ，Ｐ
ＯＨをスタッフ領域に挿入して装置から送信する。

【００５３】出力側フォーマット変換部に入力時のセル
フォーマットは、図１０（ｂ）に示されているようにＯ
Ｈバイトが付加されているが、送信時のセルフォーマッ
トは、図１０（ｃ）に示されているようにＯＨバイトが
ＨＥＣバイトに変換されている。

【００５４】また、入力時のフレーム構成は、図７
（ｄ）に示されているようにスタッフ領域が付加されて
いるが、送信時のフレーム構成は、図７（ｅ）に示され
ているように、スタッフ領域を削除して、ＳＯＨ，ＰＯ
Ｈ情報が上書きされている。

【００５５】第２の実施例は、本システムを、セルベー
スのＡＴＭセルをクロスコネクト／スイッチする装置に
適用した場合である。この実施例について図１１〜図１
３を参照して説明する。

【００５６】まず、入力側フォーマット変換部の動作に
ついて図１１（ａ）を基に説明する。

【００５７】装置に入力した受信データ１１９は物理レ
イヤＯＡＭ終端部１１４で物理レイヤＯＡＭセルを終端
し、ＯＡＭ情報を抽出する。物理レイヤＯＡＭセル位置
はスタッフ領域として以後装置内では未使用とする。次
に、セル同期回路１１５でＨＥＣバイトを参照してセル
同期確立を行う。もし、ヘッダに誤りを検出した場合、
誤り訂正回路１１６でヘッダ部の１ビット誤り訂正及び
２ビット以上の誤り検出を行う。誤り訂正回路１１６を
出力したセルはデスクランブル回路１１７でペイロード
部のデスクランブル処理を行い、クロック乗せ換え回路
１１８に入力される。クロック乗せ換え回路１１８で
は、受信クロック１２１に同期しているデータをシステ
ムクロック１２２で打ち直し、システムクロック１２２
に同期させた状態でルーティング情報付加部に出力す
る。

【００５８】入力側フォーマット変換部で受信時のセル
フォーマットは、図１１（ｂ）に示されているようにＨ
ＥＣ情報が付加されているが、出力時のセルフォーマッ
トは、図１１（ｃ）に示されているように、ＨＥＣバイ
トが未使用バイトに変換されている。また、受信時のフ
レーム構成は、図１１（ｄ）に示されているように全て
の領域がセル領域になっているが出力時のフレーム構成
は、図７（ｅ）に示されているように受信時と同じよう
に全ての領域がセル領域になっている。フレーム内部で
は物理レイヤＯＡＭセルを終端し、スタッフ領域がフレ
ーム内部に点在するが、その他のセル位置はフレーム受
信時と変わらない。

【００５９】次に、ルーティング情報付加部及びスイッ
チ部の動作について図１２（ａ）を基に説明する。フォ
ーマット変換部で出力した装置内データ１２５は、ルー
ティング情報付加部１２３に入力し、セルのＶＰＩ，Ｖ
ＣＩから該当のルーティングテーブルを参照して新たな
ＶＰＩ，ＶＣＩ値に付け替える。また、ヘッダのＶＰ
Ｉ，ＶＣＩ，ＰＴ，ＣＬＰから、セル識別判定，同報指
示判定，優先順位判定，該当のスイッチ出力ポート番号
の読込みを行い、セル識別情報，同報指示情報，優先順
位情報，スイッチ出力番号をルーティング情報としてＯ
Ｈバイトに書込みを行う。

【００６０】ルーティング情報付加部１２３を出力した
データ１２６はスイッチ部１２４に入力され、ＯＨバイ
トのルーティング情報であるセル識別情報と優先順位情
報を読込んでセル破棄の判定を行う。判定結果がセルの
破棄であった場合、入力したセルの破棄を行う。セルが
破棄されなかった場合、ルーティング情報のスイッチ出
力ポート番号と同報指示情報からスイッチバッファの書
込みアドレスを演算し、入力したセルをスイッチバッフ
ァに書込む。スイッチバッファに書込んだセルは読出さ
れて、出力側フォーマット変換部に出力される。

【００６１】この一連のルーティング情報付加部及びス
イッチ部の動作と構成は実施例１と同じである。

【００６２】ルーティング付加部に入力時のセルフォー
マットは、図１２（ｂ）に示されているように、ルーテ
ィング情報が付加されているが、中間のセルフォーマッ
トでは図１２（ｃ）に示されているようにルーティング
情報を付加したため、未使用バイトをＯＨバイトに変換
している。

【００６３】また中間のセルフォーマットと出力のセル
フォーマットとは、図１２（ｃ），図１２（ｄ）に示さ
れているように、処理がＯＨバイトの参照のみであった
ため中間と出力時とでは変わっていない。

【００６４】ルーティング付加部で入力した時のフレー
ム構成と中間のフレーム構成と出力時のフレーム構成
は、図１２（ｅ），図１２（ｆ），図１２（ｇ）に夫々
示されているように、全てがセル領域であるという点で
変わっていない。但し、スイッチバッファ書込み時に
は、スタッフ領域の書込みを禁止し、スイッチの読込み
時には、物理レイヤＯＡＭセルの挿入予定位置で読込み
動作を停止し、スタッフ領域とするため、スイッチ部の
入力側と出力側とでは、スタッフ位置が異なる。

【００６５】次に、出力側フォーマット変換部の動作に
ついて図１３（ａ）を基に説明する。システムクロック
と同期している装置内データ１３４を入力するとまずク
ロック乗せ換え回路１２８においてデータを送信クロッ
ク１３７で打ち直し、送信クロック１３７に同期させ
る。同期後のセルは、スクランブル回路１２９でペイロ
ード部のスクランブルを行い、ヘッダ検出回路１３０に
おいてヘッダの抽出を行う。抽出したデータはヘッダ情
報部１３８として、ＨＥＣ生成回路１３３に出力する。
同時にセルは、ＨＥＣ付加回路１３１に出力する。ＨＥ
Ｃ生成回路１３３ではヘッダ情報１３８からＨＥＣ値の
算出を行い、算出結果をＨＥＣ情報１３９として、ＨＥ
Ｃ付加回路１３１に通知する。ＨＥＣ付加回路１３１で
は、入力したセルのＨＥＣバイトに対してＨＥＣ情報１
３９を基にＨＥＣ値の書込みを行う。この後、物理レイ
ヤＯＡＭ終端部１３２で物理レイヤＯＡＭセルの生成を
行い、スタッフ領域に物理レイヤＯＡＭセルを挿入して
装置から送信する。

【００６６】出力側フォーマット変換部に入力時のセル
フォーマットは、図１０（ｂ）に示されているようにＯ
Ｈバイトが付加されているが、送信時のセルフォーマッ
トは図１０（ｃ）に示されているようにＯＨバイトがＨ
ＥＣバイトに変換されている。

【００６７】また、入力時と出力時のフレーム構成は、
図１３（ｄ），図１３（ｅ）に示されているように同じ
であるが、送信時にはスタッフ領域に物理レイヤＯＡＭ
セルが挿入されている。

【００６８】図１１（ａ）は入力フォーマット変換部の
構成を示すブロック図、図１２（ａ）はルーティング情
報付加部及びスイッチ部の構成を示すブロック図、図１
３（ａ）は出力フォーマット変換部の構成を示すブロッ
ク図である。

【００６９】図１１（ａ）において、入力フォーマット
変換部は、受信データ１１９を入力としＯＡＭ（Ｏｐｅ
ｒａｔｉｎｇＡｄｍｉｎｉｓｔｒａｔｉｏｎＭｏｎ
ｉｔｏｒｒｉｎｇ）情報を抽出するＯＡＭ物理レイヤ終
端回路１１４と、セル同期を確立するセル同期回路１１
５と、ヘッダの誤りを訂正する誤り訂正回路１１６と、
デスクランブル処理を行うデスクランブル回路１１７
と、受信クロック１２１からシステムクロック１２２へ
のクロック乗せ換えを行って装置内データ１２０を出力
するクロック乗せ換え回路１１８とを含んで構成されて
いる。

【００７０】図１２（ａ）において、ルーティング情報
付加部１２３は入力される装置内データ１２５について
ルーティング処理を行う。また、スイッチ部１２４は入
力される装置内データ１２６についてセル廃棄の判定等
を行う。

【００７１】図１３（ａ）において、出力フォーマット
変換部は、装置内データ１３４及びシステムクロック１
３６を入力とするクロック乗せ換え回路１２８と、ペイ
ロード部のスクランブルを行うデスクランブル回路１２
９と、ヘッダの抽出を行うヘッダ検出回路１３０と、Ｈ
ＥＣを生成するＨＥＣ生成回路１３３と、ＨＥＣを付加
するＨＥＣ付加回路１３１と、送信データ１３５を出力
する物理レイヤＯＡＭ終端回路１３２とを含んで構成さ
れている。なお、１３６はシステムクロック、１３７は
送信クロックである。

【００７２】以上のように、本システムでは、もともと
ＨＥＣに使用されていた１バイトを、ＣＯＨに使用し、
１セルは伝送路セルと同じバイト数の５３バイトで処理
しているのである。この結果、１フレームにおけるセル
数が伝送路と同じになるので、スタッフ及びデスタッフ
の制御が不要になる。また、ＣＯＨ情報を用いてスイッ
チングできるので、高速スイッチング処理ができるので
ある。

【００７３】すなわち、本システムでは、伝送路から入
力されたセルに対して、まずセルの同期処理を行いＨＥ
Ｃバイトのドロップを行う。この場合、セル同期をとっ
た後では、装置内でＨＥＣ情報を使用しないので、ＨＥ
Ｃバイトをドロップしても問題は生じない。その後、ヘ
ッダ情報からセル種別を判断し、入力ポート番号と共に
ＣＯＨ情報を作成する。このＣＯＨ情報をＨＥＣバイト
があった位置にインサートする。このように生成した装
置内セルをスイッチ部に送出する。

【００７４】スイッチ部では、ＶＰＩ及びＶＣＩのルー
ティングを行い、ＣＯＨ情報を基にスイッチングする。
スイッチ部から出力されたセルについて、ＣＯＨバイト
のドロップが行われる。そして、ＨＥＣが計算され、こ
のＨＥＣがＣＯＨバイトがあった位置にインサートされ
る。このように再生成された伝送路セルは伝送路に出力
される。

【００７５】以上のように、装置内及び伝送路における
１フレーム中のセル数を等しくすることにより、スタッ
フ処理及びデスタッフ処理を必要としないため、処理が
単純になると同時に、従来と同等に高速スイッチングが
行えるのである。

【００７６】請求項の記載に関連して本発明は更に次の
態様をとりうる。

【００７７】（１）前記データは、ＳＤＨベースのＡＴ
Ｍセルであることを特徴とする送受信システム。

【００７８】（２）前記データは、セルベースのＡＴＭ
セルであることを特徴とする送受信システム。

【００７９】（３）前記データは、ＳＤＨベースのＡＴ
Ｍセルであることを特徴とするＡＴＭセルデータ受信装
置。

【００８０】（４）前記データは、セルベースのＡＴＭ
セルであることを特徴とするＡＴＭセルデータ受信装
置。

【００８１】（５）前記データは、ＳＤＨベースのＡＴ
Ｍセルであることを特徴とするＡＴＭセルデータ送信装
置。

【００８２】（６）前記データは、セルベースのＡＴＭ
セルであることを特徴とするＡＴＭセルデータ送信装
置。

【００８３】

【発明の効果】以上説明したように本発明は、もともと
ヘッダ誤り制御に使用されていた１バイトをセルオーバ
ヘッド情報に使用し、１セルを伝送路セルと同じバイト
数の５３バイトで処理することにより、１フレームにお
けるセル数が伝送路と同じになり、スタッフ及びデスタ
ッフの制御が不要になるという効果がある。また、セル
オーバヘッド情報を用いてスイッチングできるので、高
速スイッチング処理ができるという効果がある。

【図面の簡単な説明】

【図１】本発明によるＡＴＭセルデータにおいて使用す
る装置内のセルフォーマットを示す図である。

【図２】（ａ）は装置内のデータのセルフォーマットを
示す図、（ｂ）は装置内のデータのセルフォーマットを
示す図である。

【図３】（ａ）は受信データのセルフォーマットを示す
図、（ｂ）は受信データのフレーム構成を示す図であ
る。

【図４】（ａ）は入力側のフォーマット変換部の構成を
示すブロック図、（ｂ）は出力側のフォーマット変換部
の構成を示すブロック図である。

【図５】（ａ）は送信データのセルフォーマットを示す
図、（ｂ）は送信データのフレーム構成を示す図であ
る。

【図６】本発明の実施の一形態による送受信システムの
装置の構成を示すブロック図である。

【図７】（ａ）は入力フォーマット変換部の構成を示す
ブロック図、（ｂ）は受信時のセルフォーマットを示す
図、（ｃ）は出力時のセルフォーマットを示す図、
（ｄ）は受信時のフレーム構成を示す図、（ｅ）は出力
時のフレーム構成を示す図である。

【図８】（ａ）はルーティング情報付加部の構成を示す
ブロック図、（ｂ）は入力時のセルフォーマットを示す
図、（ｃ）は出力時のセルフォーマットを示す図、
（ｄ）は入力時のフレーム構成を示す図、（ｅ）は出力
時のフレーム構成を示す図である。

【図９】（ａ）はスイッチ部の構成を示すブロック図、
（ｂ）は入力時のセルフォーマットを示す図、（ｃ）は
出力時のセルフォーマットを示す図、（ｄ）は入力時の
フレーム構成を示す図、（ｅ）は出力時のフレーム構成
を示す図である。

【図１０】（ａ）は出力フォーマット変換部の構成を示
すブロック図、（ｂ）は入力時のセルフォーマットを示
す図、（ｃ）は出力時のセルフォーマットを示す図、
（ｄ）は入力時のフレーム構成を示す図、（ｅ）は出力
時のフレーム構成を示す図である。

【図１１】（ａ）は入力側フォーマット変換部の構成を
示すブロック図、受信時のセルフォーマットを示す図、
（ｃ）は出力時のセルフォーマットを示す図、（ｄ）は
受信時のフレーム構成を示す図、（ｅ）は出力時のフレ
ーム構成を示す図である。

【図１２】（ａ）はルーティング情報付加部及びスイッ
チ部を示す図、（ｂ）は入力時のセルフォーマットを示
す図、（ｃ）は中間のセルフォーマットを示す図、
（ｄ）は出力時のセルフォーマットを示す図、（ｅ）は
入力時のフレーム構成を示す図、（ｆ）は中間のフレー
ム構成を示す図、（ｇ）は出力時のフレーム構成を示す
図である。

【図１３】（ａ）は出力側フォーマット変換部の構成を
示すブロック図、（ｂ）は入力時のセルフォーマットを
示す図、（ｃ）は送信時のセルフォーマットを示す図、
（ｄ）は入力時のフレーム構成を示す図、（ｅ）は出力
時のフレーム構成を示す図である。

【図１４】従来のＡＴＭセルデータ送受信システムの入
力側の構成を示すブロック図である。

【図１５】従来のＡＴＭセルデータ送受信システムの出
力側の構成を示すブロック図である。

【図１６】各フォーマット変換部の配置を示す図であ
る。

【図１７】（ａ）は受信データのセルフォーマットを示
す図、（ｂ）は速度整合用ＦＩＦＯデータのセルフォー
マットを示す図、（ｃ）は装置内データのセルフォーマ
ットを示す図である。

【図１８】（ａ）は受信データのフレーム構成を示す
図、（ｂ）は装置内データのフレーム構成を示す図であ
る。

【図１９】（ａ）は装置内データのセルフォーマットを
示す図、（ｂ）は速度整合用ＦＩＦＯデータのセルフォ
ーマットを示す図、（ｃ）は送信データのセルフォーマ
ットを示す図である。

【図２０】（ａ）は装置内データのフレーム構成を示す
図、（ｂ）は送信データのフレーム構成を示す図であ
る。

【図２１】オーバヘッド情報の内容を示す図である。

【図２２】スタッフ制御を行うための回路構成を示す図
である。

【図２３】デスタッフ制御を行うための回路構成を示す
図である。

【符号の説明】

６７入力フォーマット変換部６８ルーティング情報付加部６９クロスコネクト／スイッチ７０出力フォーマット変換部７３ＳＤＨ終端回路７４，１１５セル同期回路７５，１１６誤り訂正回路７６，１１７デスクランブル回路７７，１０２，１１８クロック乗せ換え回路８２，１０４ヘッダ検出回路８３ルーティング変換回路８４ヘッダ付加回路９０ＯＨ検出回路９１書込みアドレス演算回路９２バッファ書込み判定回路９３スイッチバッファ９４破棄セル判定回路９５セル破棄回路１０３スクランブル回路１０５ＨＥＣ付加回路１０６ＳＤＨ終端回路１０７ＨＥＣ生成回路１１４ＯＡＭ物理レイヤ終端回路

Claims

【特許請求の範囲】

【請求項１】受信したＡＴＭセルデータについてルー
ティング処理を行って送信するＡＴＭセルデータ送受信
システムであって、前記受信したＡＴＭセルデータのヘ
ッダ誤り制御に用いるヘッダ誤り制御情報を格納すべき
領域にルーティングのために用いるセルオーバヘッド情
報を格納する格納手段と、この格納後のデータについて
ルーティング処理を行うルーティング手段と、このルー
ティング処理後のデータのセルオーバヘッド情報の代わ
りにヘッダ誤り制御情報を付加する付加手段とを含むこ
とを特徴とするＡＴＭセルデータ送受信システム。
【請求項２】前記受信したＡＴＭセルデータを装置内
クロックに同期させるクロック乗せ換え手段を更に有
し、このクロック乗せ換え後のデータについて前記格納
手段が前記セルオーバヘッド情報を格納するようにした
ことを特徴とする請求項１記載のＡＴＭセルデータ送受
信システム。
【請求項３】前記ヘッダ誤り制御情報が付加されたデ
ータを送信クロックに同期させるクロック乗せ換え手段
を更に有し、このクロック乗せ換え後のデータを送信す
るようにしたことを特徴とする請求項１記載のＡＴＭセ
ルデータ送受信システム。
【請求項４】前記格納手段は、前記ヘッダ誤り制御情
報を格納すべき領域に前記セルオーバヘッド情報を上書
きする手段を含むことを特徴とする請求項１〜３のいず
れかに記載のＡＴＭセルデータ送受信システム。
【請求項５】前記付加手段は、前記セルオーバヘッド
情報に前記ヘッダ誤り制御情報を上書きする手段を含む
ことを特徴とする請求項１〜３のいずれかに記載のＡＴ
Ｍセルデータ送受信システム。
【請求項６】受信したＡＴＭセルデータについてルー
ティング処理を行うＡＴＭセルデータ受信装置であっ
て、前記受信したＡＴＭセルデータのヘッダ誤り制御に
用いるヘッダ誤り制御情報を格納すべき領域にルーティ
ングのために用いるセルオーバヘッド情報を格納する格
納手段と、この格納後のデータについてルーティング処
理を行うルーティング手段とを含むことを特徴とするＡ
ＴＭセルデータ受信装置。
【請求項７】前記受信したＡＴＭセルデータを装置内
クロックに同期させるクロック乗せ換え手段を更に有
し、このクロック乗せ換え後のデータについて前記格納
手段が前記セルオーバヘッド情報を格納するようにした
ことを特徴とする請求項６記載のＡＴＭセルデータ受信
装置。
【請求項８】前記格納手段は、前記ヘッダ誤り制御情
報を格納すべき領域に前記セルオーバヘッド情報を上書
きする手段を含むことを特徴とする請求項６又は７記載
のＡＴＭセルデータ受信装置。
【請求項９】ＡＴＭセルデータについてルーティング
処理を行って送信するＡＴＭセルデータ送信装置であっ
て、前記ＡＴＭセルデータのヘッダ誤り制御に用いるヘ
ッダ誤り制御情報を格納すべき領域にルーティングのた
めに用いるセルオーバヘッド情報を格納した後のデータ
についてルーティング処理を行うルーティング手段と、
このルーティング処理後のデータのセルオーバヘッド情
報の代わりにヘッダ誤り制御情報を付加する付加手段と
を含むことを特徴とするＡＴＭセルデータ送信装置。
【請求項１０】前記ヘッダ誤り制御情報が付加された
データを送信クロックに同期させるクロック乗せ換え手
段を更に有し、このクロック乗せ換え後のデータを送信
するようにしたことを特徴とする請求項９記載のＡＴＭ
セルデータ送信装置。
【請求項１１】前記付加手段は、前記セルオーバヘッ
ド情報に前記ヘッダ誤り制御情報を上書きする手段を含
むことを特徴とする請求項９又は１０記載のＡＴＭセル
データ送信装置。