JPH1124636A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 液晶パネルの垂直方向のサイズ縮小及びその
ための縦横変換の実現。 【解決手段】 画像データを縦横変換したデータ列とし
て表示手段に供給されるようにし、垂直の画素列が水平
方向に走査されていくことで表示動作が実行されるよう
にすることで、表示領域の上部もしくは下部にはライン
スキャン駆動回路を配するようにし表示領域上下の回路
実装面積を縮小する。縦横変換のために、供給される各
画像データ列を第１の記憶部３３に記憶させ所定ライン
分毎にパラレルに画像データを読出て第２の記憶部３６
に記憶させる。そして第２の記憶部に記憶されている画
像データを、垂直方向のｍ画素単位で読み出していく。
第２の記憶部は、画像データのフィールド期間毎に交互
に読出／書込を行う２単位のダイナミックＲＡＭにより
構成し、各ダイナミックＲＡＭの書込もしくは読出の一
方をランダムアクセスモードで行ない、他方を高速アク
セスモードで行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置に関し、例
えばヘッドマウントディスプレイなどへの採用に好適な
ものである。

【０００２】

【従来の技術】表示装置として小型液晶表示パネル等を
概略眼鏡型の筐体内に配置したヘッドマウントディスプ
レイが開発されており、ユーザーはこれを頭部に装着す
ることで擬似的な大画面映像を楽しむことができるよう
にされている。このヘッドマウントディスプレイの光学
系として例えば図２７のようなものが知られている。

【０００３】この図２７はヘッドマウントディスプレイ
内の光学系を側面方向から（ユーザーが頭部に装着した
状態で左耳側の方向から）みた状態を模式的に示してお
り、図面上の左右はユーザーの目の前に位置することに
なるヘッドマウントディスプレイの奥行方向となる。光
学系としては上部にヘッドマウントディスプレイの上部
平面方向にバックライト７１と透過型液晶パネル８０が
配される。液晶パネル８０は、表示領域８１と、その表
示領域８１の表示動作を実行させるための表示駆動回路
８２の部位を有する。

【０００４】液晶パネル８０により表示された映像の光
はハーフミラー７２で反射されて凹面ハーフミラー７３
に達し、この凹面ハーフミラー７３で反射されて拡大さ
れた光がハーフミラー７２を透過してユーザーの目に達
する。また凹面ハーフミラー７３の前方には液晶シャッ
タ７４が配されており、この液晶シャッタ７４により外
光に対する透過状態と遮蔽状態を切り換えることで、ユ
ーザーは状況や好みに応じて、ヘッドマウントディスプ
レイを装着したままで前方の景色を見たり（つまり外部
の情景と表示画像を重ねて見る）、もしくは外部の情景
を遮断して表示画像のみを見るといったコントロールが
可能となる。

【０００５】

【発明が解決しようとする課題】ところで、液晶パネル
８０における表示領域８１は水平−垂直方向にｎ×ｍの
画素であるとすると、表示駆動回路８２には水平方向の
ｎ画素に対する画素駆動回路としてドットスキャンシフ
トレジスタが設けられ、また垂直方向のｍラインの順次
走査のためにラインスキャンシフトレジスタが設けられ
る。例えば図２８（ｂ）は図２８（ａ）における破線の
円部分の拡大図として、表示領域８１と表示駆動回路８
２の一部分を示したものである。

【０００６】なおカラー液晶パネルとして考えた場合、
画像データとしてはＲ、Ｇ、Ｂ各画像データが供給され
てくるわけであるが、図２８（ｂ）は例えばＲ画像デー
タに対応する部分の構成であり、Ｒ画像データとしての
３データがパラレルにドットスキャンシフトレジスタ８
２ｂ，８２ｃ，８２ｄに供給される例である。例えば３
つの連続したデータがパラレルに入力されるようにして
いるのは、画像データの転送速度（ドットクロック周波
数）、シフトレジスタの転送速度、液晶の応答速度、解
像度などの関係の事情によるものである。従って３パラ
レルというのは１例であり、４データパラレル入力以上
とされる場合も、またドットスキャンシフトレジスタを
１つとしてシリアル入力される例も考えられる。

【０００７】そしてこのドットスキャンシフトレジスタ
（８２ｂ，８２ｃ，８２ｄ）は、Ｒ、Ｇ、Ｂの各データ
に対して設けられるのもで、従って表示領域８１の上部
又は下部に水平方向に配置されるドットスキャンシフト
レジスタによる回路部分の面積は比較的大きいものとな
る。また表示領域８１における各画素も、例えばＲ画素
のみを示しているが、Ｇ画素、Ｂ画素もそれぞれ同様
（ほぼ同位置）に配され、図示しないＧ画素用のドット
スキャンシフトレジスタ、Ｂ画素用のドットスキャンシ
フトレジスタによって駆動されるように構成される。

【０００８】また表示領域８１の左又は右側には、垂直
走査のための駆動回路としてラインスキャンシフトレジ
スタ８２ａが配置される。ラインスキャンシフトレジス
タ８２ａは、Ｒ、Ｇ、Ｂの各画素に対して共通に用いら
れる。つまりラインスキャンシフトレジスタ８２ａは垂
直／水平同期信号から生成された走査信号により１ライ
ン毎に順次アクティブとする走査を実行するが、この各
ラインの信号線（各画素のゲートライン）はＲ、Ｇ、Ｂ
の各１ラインの全画素に対して共通となっている。

【０００９】このようにドットスキャンシフトレジスタ
８２ｂ〜８２ｄ及びラインスキャンシフトレジスタ８２
ａによる表示駆動回路８２は、ドットスキャンシフトレ
ジスタ側、つまり表示領域の上下方向に、回路搭載のた
めの広い面積を必要とする。即ちラインスキャンシフト
レジスタは、Ｒ、Ｇ、Ｂ共通で１つあればよいが、ドッ
トスキャンシフトレジスタレジスタはＲ、Ｇ、Ｂそれぞ
れに対応して設ける必要があるため少なくとも３つ必要
であり、また図２８のように３データパラレル入力の場
合は９つ必要となるためである。

【００１０】ここで上記ヘッドマウントディスプレイに
ついて、ユーザーの目の前方に位置される表示部分の小
型軽量化の必要性やデザイン的な面を考えると、奥行方
向のサイズを小さくしたいという要望が生ずる。そして
奥行方向の小型化をはかるには、図２７からわかるよう
に平面状に配されるバックライト７１及び液晶パネル８
０の奥行方向を小型化する必要がある。バックライト７
１については小型化にさほど難はないが、液晶パネル８
０は、奥行方向（即ち画面上での垂直方向に相当）のサ
イズを小型化することは、難しいという事情がある。

【００１１】これを図２８（ａ）で説明する。上述した
ように表示領域８１の上部もしくは下部にはドットスキ
ャンシフトレジスタを配するために、表示駆動回路８２
としては図２８（ａ）のように例えば上部に広い面積が
必要となる。ここで小型化を考えるために表示領域８１
のサイズを図示するように小さくしていったとしても、
表示駆動回路８２の縦方向のサイズは変わらないため、
液晶パネル８０全体として、奥行方向を効果的に小型化
することはできない。

【００１２】また、ドットスキャンシフトレジスタを表
示領域８１の左右方向の位置などに配することも考えら
れるが、この場合、水平方向に並ぶ多数の各画素に対し
ての信号ライン引き回しが非常に煩雑になり、又これに
よって結果的に垂直方向の面積を要してしまうため適切
な手段ではない。

【００１３】このように液晶パネル８０の垂直方向のサ
イズ縮小の困難性から、ヘッドマウントディスプレイの
奥行方向のサイズ縮小が実現できないという問題があっ
た。

【００１４】また図２８では画像データを３つのドット
スキャンシフトレジスタに３パラレルで供給する例を示
したが、実際上ほとんどの場合は、このような複数デー
タのパラレル入力が必要であり、実際の回路構成では１
０以上のパラレル供給構成となることも多い。そして画
像信号をパラレル入力するために、そのパラレル数に応
じてサンプルホールド回路が必要になり、回路構成が複
雑になるという問題もあった。

【００１５】

【課題を解決するための手段】本発明はこのような問題
点に鑑みて、垂直方向のサイズ縮小を効果的に実現でき
る表示装置を提供するとともに、このために必要な縦横
変換のための技術を提供することを目的とする。

【００１６】このため表示装置として、表示領域の水平
方向にラインスキャン駆動回路が配され、また表示領域
の垂直方向に画素駆動回路（ドットスキャン駆動回路）
が配されることで、垂直方向に１ラインを形成する画素
群が水平方向に走査されて画像表示を行うようにされた
表示手段と、水平方向に画素数ｎ、垂直走査方向に水平
ライン数ｍとされて供給される画像データ列を、垂直方
向に画素数ｍ、水平走査方向に垂直ライン数ｎとなる画
像データ列に変換し、また表示装置の構成によっては当
該ＲＧＢ各画像データ列を時分割に面順次出力する構成
とされる縦横変換手段と、縦横変換手段から出力される
画像データに所定の処理を施して表示手段の画素駆動回
路に供給するとともに、その画像データに同期した水平
方向の走査信号をラインスキャン駆動回路に供給するこ
とで、表示手段の表示領域に画像表示を実行させる表示
制御回路手段とを備えるようにする。そして、縦横変換
手段は、供給される例えばＲＧＢの各カラー画像データ
列をそれぞれ順次記憶していくことのできる第１の記憶
部と、第１の記憶部から読み出された画像データを記憶
することのできる第２の記憶部と、供給される各画像デ
ータ列のそれぞれを第１の記憶部に記憶させていくとと
もに所定水平ライン分毎に画像データ読出を実行させて
第２の記憶部に記憶させていき、さらに第２の記憶部に
記憶されている画像データを、垂直方向のｍ画素単位で
読み出していくことで、縦横変換及び面順次出力を実現
させるメモリ制御部とを有するようにする。

【００１７】即ち、画像データを縦横変換したデータ列
として表示手段に供給されるようにし、垂直の画素列が
水平方向に走査されていくことで表示動作が実行される
ようにする。この場合、表示領域の上部もしくは下部に
はラインスキャン駆動回路を配することになるため、表
示領域の上部もしくは下部における回路実装のための面
積は少なくてすむ。

【００１８】そしてリアルタイムの縦横変換を実現する
ために、上記のように縦横変換手段は、第１、第２の記
憶部とメモリ制御部を有する構成とする。特に、第２の
記憶部は、画像データのフィールド期間毎に交互に読出
／書込を行う２単位のダイナミックＲＡＭにより構成さ
れるとともに、メモリ制御部は、各ダイナミックＲＡＭ
の書込もしくは読出の一方をランダムアクセスモードで
行ない、他方をページモードなどの高速アクセスモード
で行うように制御する。また特にＲＧＢ面順次出力の場
合は、メモリ制御部は、各ダイナミックＲＡＭへの書込
はランダムアクセスモードで行ない、各ダイナミックＲ
ＡＭからの読出は高速アクセスモードで行うように制御
する。このような処理により、Ｄ−ＲＡＭを用いて大容
量の画像データをリアルタイムに縦横変換できるように
する。

【００１９】また、表示手段における画素駆動回路は、
この画素駆動回路を構成するｘ単位のシフトレジスタに
対してｘ個の画像データがパラレルに入力される構成と
され、縦横変換手段からはデジタルデータとしての画像
データ列が出力される構成とされ、表示制御手段は、縦
横変換手段から供給されたデジタルデータ段階での画像
データ列についてｘ単位のパラレルデータ列に変換した
後、所要の処理を行って画素駆動回路に供給するように
する。即ちサンプルホールド回路等によるアナログ出力
段階でのパラレル化を不要とする。

【００２０】

【発明の実施の形態】本発明の表示装置としての実施の
形態を次の順序で説明する。 ＜Ｉ＞ 第１の実施の形態 １）表示装置の構成 ２）面順次発光による表示動作 ３）縦横変換及び３倍速面順次信号出力動作 ＜２＞ 第２の実施の形態

【００２１】<I> 第１の実施の形態 １）表示装置の構成 図１から図２１により、本発明の表示装置としての第１
の実施の形態を説明する。図１は第１の実施の形態の表
示装置のブロック図であり、この図１の表示装置の構成
は例えば図７に示すような眼鏡型の筐体とされるヘッド
マウントディスプレイ９０内においてユーザーの両眼に
対応して２単位設けられることになる。

【００２２】この表示装置に対しては、映像信号として
ＲＧＢ３原色信号（Ｒ信号、Ｇ信号、Ｂ信号）が供給さ
れ、このＲ信号、Ｇ信号、Ｂ信号はそれぞれＡ／Ｄ変換
器１でデジタルデータ形態に変換される。

【００２３】後述するように本例の表示装置では、表示
を実行する液晶パネル２０は、垂直方向にラインを形成
する画素群を水平方向に順次走査していくことで１画面
の画像表示を実行することを特徴としている。つまり、
通常の表示装置が表示動作として水平ラインを垂直方向
に走査していく動作とは縦横が逆になる。表示装置に供
給されるＲ信号、Ｇ信号、Ｂ信号は、水平ラインを垂直
方向に走査する通常の走査に基づく映像信号であるた
め、そのままでは液晶パネル２０で縦横が反転して表示
されるとともに縦横の画素数の差により正常な表示がで
きない。このため本例では、縦横変換部２及びメモリコ
ントローラ３が映像信号を縦横反転させる回路部として
機能し、垂直ラインを水平方向に走査する本例の液晶パ
ネル２０での走査に対応できるようにしている。

【００２４】Ａ／Ｄ変換器１からそれぞれ例えば８ビッ
トデータとされて出力されるＲ信号、Ｇ信号、Ｂ信号
は、縦横変換部２で縦横変換されたデータストリームと
され、さらに本例の場合、Ｒ、Ｇ、Ｂ面順次出力とされ
て、後段のγ補正回路５に出力される。縦横変換部２の
構成及びメモリコントローラ３の制御に基づく動作につ
いては後に詳述するが、縦横変換部２はメモリコントロ
ーラ３からの各種制御信号ＳＧ（読出／書込制御、アド
レス発生、スイッチ切換制御等）に基づいて縦横変換動
作及び３倍速面順次出力動作を行う。この動作のイメー
ジを図２、図３で説明しておく。

【００２５】まず縦横変換動作は、Ｄ−ＲＡＭ等のメモ
リを用い、１フィールド期間のデータの書込順序と読出
順序を異なるようにすることで、１フィールドの画像デ
ータとしてのデータ列が、縦横反転された状態となるよ
うにしている。

【００２６】いま、Ａ／Ｄ変換器１から出力される１フ
ィールド期間の映像データとしてＲ信号、Ｇ信号、Ｂ信
号のそれぞれが図２（ｃ）のような画素数で構成されて
いるとする。即ち水平方向にｎ画素、垂直方向にｍ画素
とされている。縦横変換部２内のメモリ（後述するＤ−
ＲＡＭ３６ａ，３６ｂ）に入力されるデータストリーム
としてみると、画素データは水平ラインを垂直方向に走
査する通常の表示走査に対応して、（０，０）（０，
１）（０，２）・・・（０，ｎ）（１，０）（１，１）
・・・・（１，ｎ）（２，０）（２，１）・・・（２，
ｎ）・・・・・・・（ｍ，０）（ｍ，１）・・・（ｍ，
ｎ）という順序となる。

【００２７】これに対応して縦横変換部２内のメモリは
図２（ａ）に示すようにｎ×ｍという１フィールドの画
素データに相当するアドレス空間を有しており、供給さ
れる１フィールド分のデータストリームに応じて、矢印
で示すように、水平ラインを垂直方向に走査する通常の
表示走査に対応したアドレス方向にデータ書込を行って
いく。これにより１フィールドの画像データがそのまま
メモリに保持される。

【００２８】これに対してメモリからの読出動作時に
は、図２（ｂ）に矢印で示すように、垂直ラインを水平
方向に走査するという通常とは逆の表示走査に対応した
アドレス方向に、データ読出を行っていく。これにより
１フィールドの画像データがは、（０，０）（１，０）
・・・（ｍ，０）（０，１）（１，１）・・・・（ｍ，
１）（０，２）（１，２）・・・（ｍ，２）・・・・・
・・・（０，ｎ）（１，ｎ）・・・（ｍ，ｎ）という順
序でメモリから読み出され、即ち縦横反転されたデータ
ストリームとされる。つまりメモリコントローラ３は縦
横変換部２内のメモリに対して書込／読出を実行させる
際に、供給する書込アドレスと読出アドレスを、図２
（ａ）（ｂ）の矢印のように異なる順序とすることで、
画像データの縦横変換を実現させている。

【００２９】このような縦横変換に加え、メモリコント
ローラ３は縦横変換部２のメモリからの読出時に高速読
出を実行させることで、読み出されるデータストリーム
を３倍速面順次信号としている。図３（ａ）（ｂ）
（ｃ）は縦横変換部２に入力されるＲ信号、Ｇ信号、Ｂ
信号を示しているが、この図３（ａ）（ｂ）（ｃ）の左
側のフィールド期間に示す（縦横変換部２内のメモリに
書き込まれた）Ｒ信号、Ｇ信号、Ｂ信号は、図３（ｄ）
として示すように読み出されることになる。つまりフィ
ールドの最初の１／３期間で１フィールド分のＲ信号が
３倍速タイミングで読み出されていき、続く１／３期間
で１フィールド分のＧ信号が３倍速タイミングで読み出
される。さらに最後の１／３期間で１フィールド分のＢ
信号が３倍速タイミングで読み出される。もちろん、こ
の１／３期間の３倍速読出は、図２（ｂ）で説明したよ
うなアドレス方向で行われることで、図３（ｄ）の３倍
速面順次信号は、縦横変換された信号となっている。

【００３０】このような３倍速面順次信号を出力するた
めに、メモリコントローラ３は、図２で説明したような
縦横変換のためのアドレス方向制御に加え、フィールド
の１／３期間のタイミング毎にＲ信号、Ｇ信号、Ｂ信号
を順次３倍速で読み出す制御を行う。３倍速面順次信号
形態での読出のためのタイミングは、垂直同期信号Ｖ及
び水平同期信号ＨＤから映像信号時間圧縮制御部４が生
成し、メモリコントローラ３に供給する。

【００３１】縦横変換部２で縦横変換され、かつ３倍速
面順次信号とされたＲ信号、Ｇ信号、Ｂ信号は、γ補正
回路５において、液晶パネル２０のＶ−Ｔ特性に応じた
γ補正処理が施される。そしてγ補正された３倍速面順
次信号は、位相合わせ部６でパラレルデータ化される。
このパラレルデータ化は図６に示す液晶パネル２０の表
示駆動回路２２におけるドットスキャンシフトレジスタ
（２２ｂ〜２２ｄ）の構成に応じたものである。この例
の場合はドットスキャンシフトレジスタは３単位がパラ
レルに形成されるものであるため、３倍速面順次信号は
位相合わせ部６で３パラレルのデータ列に変換される。

【００３２】この動作を図４に示す。位相合わせ部６へ
の入力信号ＩＮ１として３倍速面順次信号のデータ（Ｄ
０，Ｄ１，Ｄ２，・・・・）が供給されるとすると、位
相合わせ部６は、図示するように３パラレルの出力信号
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３を出力する。例えばデー
タＤ０，Ｄ１，Ｄ２については、データＤ０，Ｄ１がデ
ータＤ２のタイミングに合わせ込まれるように遅延され
たうえ、データＤ０，Ｄ１，Ｄ２が同位相でパラレルに
出力される。またデータＤ３，Ｄ４，Ｄ５については、
データＤ３，Ｄ４がデータＤ５のタイミングに合わせ込
まれて、データＤ３，Ｄ４，Ｄ５が同位相でパラレルに
出力される。

【００３３】位相合わせ部６で処理され、パラレル出力
された各信号は、Ｄ／Ａ変換器７でアナログ信号に戻さ
れる。Ｄ／Ａ変換器７から出力される３倍速面順次信号
は、フィールド反転回路８において１／３フィールド期
間毎に極性が反転された映像信号に変換される。図５
（ａ）にＤ／Ａ変換器７から出力される３倍速面順次と
されたＲ信号、Ｇ信号、Ｂ信号を示しているが、例えば
このような各映像信号が図５（ｂ）のようにＲ、Ｇ、Ｂ
の個別の単位での１フィールド分のデータとなる１／３
フィールド毎に極性反転されて出力されることになる。
１／３フィールド毎のタイミングは液晶パネル駆動制御
部１０から与えられる。液晶パネル駆動制御部１０は、
メモリコントローラ３からの３倍速面順次信号に同期し
たタイミングに応じて極性反転のための１／３フィール
ドのタイミングを発生させるとともに、液晶パネル２０
に対して水平走査のための信号を生成して供給する。

【００３４】３倍速面順次信号とされているＲ信号、Ｇ
信号、Ｂ信号は前述のように縦横変換部２において縦横
反転されたデータとされているため、１フィールドの期
間長は、元々の垂直同期信号ＶＤで規定される期間長と
同様であるが、液晶パネル２０での走査（即ち垂直ライ
ンの水平方向への走査）に関しては、元々の垂直同期信
号ＶＤ，水平同期信号ＨＤをそのまま用いることはでき
ない。従って液晶パネル駆動制御部１０はメモリコント
ローラ３の読出動作に基づいたタイミングとなる垂直ラ
インの同期信号を生成し、液晶パネル２０に水平方向の
スキャンのために供給することになる。

【００３５】フィールド反転回路８から出力される３倍
速面順次信号は、バッファ９を介して液晶パネル２０に
供給される。液晶パネル２０は、透過型白黒液晶パネル
とされており、表示領域２１（パネル部）、及び表示領
域２１での画素を駆動するための表示駆動回路２２が設
けられる。また透過型の表示動作のために表示領域２１
の背面にＲＧＢカラーバックライト１２が配置される。

【００３６】液晶パネル２０を図６に示す。この液晶パ
ネル２０は図６（ａ）に示すように表示領域（パネル
部）２１の左側に広い面積部分として表示駆動回路２２
の配設領域が設定されている。そしてこの表示駆動回路
２２としては、図６（ａ）における破線の円部分を拡大
した図６（ｂ）に示されるように、例えばラインスキャ
ンシフトレジスタ２２ａとドットスキャンシフトレジス
タ２２ｂ、２２ｃ、２２ｄが設けられる。なお、図中６
０番代の符号は後の第２の実施の形態の説明に用いる符
号である。

【００３７】透過型白黒液晶パネルとされる液晶パネル
２０における表示領域２１は水平−垂直方向にｎ×ｍ
（例えばｎ＝１０２４、ｍ＝７６８）の画素を有してい
るが、表示駆動回路２２には、垂直方向のｍ画素に対す
る画素駆動回路としてドットスキャンシフトレジスタ２
２ｂ、２２ｃ、２２ｄが設けられ、また水平方向のｎラ
インの順次走査のためにラインスキャンシフトレジスタ
２２ａが設けられることで、垂直ラインの水平方向の走
査が実行されるように構成されている。。画像信号とし
ては前述したように位相合わせ部６で３パラレルとされ
た信号がバッファ８から供給されてくるわけであるが、
この３パラレルデータがドットスキャンシフトレジスタ
２２ｂ，２２ｃ，２２ｄに供給される。

【００３８】３つの連続したデータがパラレルに入力さ
れるようにしているのは、図２８の説明でも述べたよう
に、画像データの転送速度（ドットクロック）、シフト
レジスタの転送速度、液晶の応答速度、解像度などの関
係の事情によるものである。従って３パラレルというの
は１例であり、４データパラレル入力以上とされる場合
もあり、またドットスキャンシフトレジスタを１つとし
てシリアル入力される例も考えられる。設計事情によっ
てはドットスキャンシフトレジスタが１０以上パラレル
に配置されることも多い。そして、このドットスキャン
シフトレジスタ２２ｂ，２２ｃ，２２ｄは表示領域２２
の左部分（右部分の場合も考えられる）に垂直方向に配
置されるため、表示領域２２の左右部分としての回路実
装に必要な面積は、比較的大きいものとなる。

【００３９】表示領域２１の上又は下側には、水平方向
の走査のための駆動回路としてラインスキャンシフトレ
ジスタ２２ａが配置される。ラインスキャンシフトレジ
スタ２２ａには縦横反転された映像信号に同期して液晶
パネル駆動制御部１０で生成された走査信号が供給され
ることにより、１垂直ライン毎に各画素のゲートライン
を順次アクティブとしていく走査を実行する。ラインス
キャンシフトレジスタ２２ａはドットスキャンシフトレ
ジスタのように複数個パラレルに配されることはないた
め、表示領域２１の上下方向に多大な回路配置のための
面積を必要としない。

【００４０】バッファ８から、ドットスキャンシフトレ
ジスタ２２ｂ、２２ｃ、２２ｄに供給される３データパ
ラレルの画像信号、及び液晶パネル駆動制御部１０から
ラインスキャンシフトレジスタ２２ａに供給される水平
走査信号は、図６（ａ）に示すフレキシブル基板２３に
形成されたリード線パターンにより、バッファ８までの
回路系を搭載した基板から液晶パネル２０としての表示
駆動回路２２の基板に送られることになる。

【００４１】本例の表示装置は、このように縦横変換部
２で縦横変換した映像信号を液晶パネル２０に印加する
とともに、その液晶パネル２０には、垂直方向にドット
スキャンシフトレジスタ２２ｂ、２２ｃ、２２ｄが配さ
れて映像信号に基づいた垂直方向の画素駆動が行われ
る。また液晶パネル２０には水平方向にラインスキャン
シフトレジスタ２２ａが配され、縦横変換された映像信
号に同期した水平走査信号が液晶パネル駆動制御部１０
で生成されて供給されることで、垂直ライン毎のスキャ
ンが水平方向に実行される。従って、表示領域２１に表
示される映像としては、縦横が通常の状態の画像（即ち
当該表示装置に入力される映像信号に基づく通常の縦横
状態の画像）となり、例えば図２７で説明したようなヘ
ッドマウントディスプレイにおける液晶パネルとしての
採用に全く問題はない。

【００４２】そして本例の場合、水平方向に平行な回路
部としてはラインスキャンシフトレジスタ２２ａが設け
られればよいことから、液晶パネル２０は垂直方向のサ
イズを効果的に縮小できることになる。液晶パネル２０
の垂直方向とは、図７のヘッドマウントディスプレイ９
０の奥行方向に相当するため、ヘッドマウントディスプ
レイ９０の奥行方向の小型化に好適なものとなる。

【００４３】また本例では液晶パネル２０への３データ
パラレルの入力のために、デジタルデータ段階において
位相合わせ部６でパラレル化を行っている。このためバ
ッファ９などにおいてサンプルホールド回路等を用いて
位相を合わせてパラレル入力するなどの構成は不要とな
り、回路規模を削減できる。

【００４４】ところで図７（ａ）（ｂ）（ｃ）はそれぞ
れユーザーの左右の目に対応して本例の表示装置を２つ
配したヘッドマウントディスプレイの例であるが、液晶
パネル２０の配置状態や駆動方式のバリエーションを示
しているものである。例えば図７（ｂ）は、２つの液晶
パネル２０、２０をそれぞれ同様の方向状態でヘッドマ
ウントディスプレイ９０内に配置した例である。このよ
うにすることで、各液晶パネル２０、２０において表示
される映像の方向関係は同一となり、問題ない。また図
示していないが、どちらの液晶パネル２０もフレキシブ
ル基板２３が図面上左側にくるように配置してもよい。

【００４５】ところが、液晶パネル２０の配置位置のス
ペースやフレキシブル基板２３のための空間的条件、信
号線の引き回しなど、設計上の各種の制約から図７
（ｂ）のような配置ができない場合がある。このとき
は、例えば図７（ａ）（ｃ）のように、一方の液晶パネ
ルを１８０゜回転させた状態で配置してもよい。この場
合、そのままでは各液晶パネル２０、２０での表示映像
が互いに上下左右反転した状態でユーザーに見えること
となってしまうため、一方の液晶パネルに対しては、表
示駆動方向が上下左右反対となるようにする必要があ
る。このためには、一方の液晶パネルについては、ドッ
トスキャンシフトレジスタ及びラインスキャンシフトレ
ジスタのシフト方向を逆にするようにするか、もしくは
画像データを縦横反転する際に上下左右の反転も行われ
るように縦横変換部２の読出順序をコントロールするこ
となどが考えられる。このような処置を行うことで、図
７（ａ）（ｃ）のような配置の場合でも、各液晶パネル
において方向性のあった表示を実行させることができ
る。なお、ヘッドマウントディスプレイとしては必ずし
も両目に対応して２つの表示装置が必要なわけではな
く、例えば１単位の本例の表示装置を配したヘッドマウ
ントディスプレイも考えられる。

【００４６】２）面順次発光による表示動作 この第１の実施の形態では、画像信号を３倍速ＲＧＢ面
順次信号とし、透過型白黒液晶パネル２０とＲＧＢカラ
ーバックライト１２を用いてカラー表示を行うようにし
ている。液晶パネル２０をカラー液晶パネルとする例を
第２の実施の形態として後述するが、本例のように透過
型白黒液晶パネル２０を用いる場合、カラー液晶パネル
に比べて、映像としての画素サイズを同数とすると、白
黒液晶パネルであることから画素数は１／３となる。そ
して画質を損なうことのない画素数の低減は、液晶パネ
ル２０の小型化にも寄与する。又、異なる考え方でみれ
ば、カラー液晶パネルと同数の画素構成を備えた場合、
３倍の高解像度化が可能となる。

【００４７】そしてこの第１の実施の形態の例では、透
過型白黒液晶パネル２０に対して、ＲＧＢカラーバック
ライト１２を面順次発光させることで、カラー表示を行
うとともに、上述のように画素数の縮小もしくは高解像
度化を容易に実現できるようにしている。図８〜図１０
により、面順次発光によるカラー表示動作を説明する。

【００４８】図８に示すように、垂直ラインの水平方向
の走査による表示が実行される液晶パネル２０の表示領
域２１に対して、その背面側にバックライト１２が配さ
れることになる。このバックライト１２は、例えば多数
のＲ発光ＬＥＤ，Ｇ発光ＬＥＤ、Ｂ発光ＬＥＤが並べら
れて構成されていることで、赤、緑、青のバックライト
光を出力することができるが、図示するように発光領域
として左部１２Ｌ、中部１２Ｃ、右部１２Ｒが分割設定
される。

【００４９】そして、図３（ｄ）に示した３倍速面順次
信号からわかるように、この３倍速面順次信号が各種処
理された後バッファ９から供給される液晶パネル２０で
は、１フィールドの最初の１／３期間でＲ信号による１
画面分の走査（垂直ラインの水平走査）が行われ、次の
１／３期間でＧ信号による１画面分の走査（垂直ライン
の水平走査）が行われ、さらに最後の１／３期間でＢ信
号による１画面分の走査（垂直ラインの水平走査）が行
われる。このような走査に応じて、図９に示すようなタ
イミングで、バックライト１２の左部１２Ｌ、中部１２
Ｃ、右部１２Ｒが発光動作を行う。この左部１２Ｌ、中
部１２Ｃ、右部１２Ｒが発光動作は、バックライト面順
次駆動制御部１１からのタイミング及び発光色指示の情
報に基づいて行われることになる。バックライト面順次
駆動制御部１１は、メモリコントローラ３からの３倍速
面順次信号に同期したタイミングに基づいて、発光制御
タイミングを生成する。

【００５０】図９、図１０に発光動作例を具体的に示
す。図９におけるＴ１、Ｔ２、Ｔ３の期間は、液晶パネ
ル２０においてＲ信号による走査が行われている期間で
あり、またＴ４、Ｔ５、Ｔ６の期間は、液晶パネル２０
においてＧ信号による走査が行われている期間である。
さらにＴ７、Ｔ８、Ｔ９の期間は、液晶パネル２０にお
いてＢ信号による走査が行われている期間を示してい
る。また、左部１２Ｌ、中部１２Ｃ、右部１２Ｒの動作
としてＬレベルは発光しない状態、Ｈレベルにおいて
「Ｒ」は赤色発光動作、「Ｇ」は緑色発光動作、「Ｂ」
は青色発光動作を示している。

【００５１】まずＴ１期間を見る。このＴ１期間はＲ信
号走査の１／３が行われる期間である。つまり左部１２
Ｌに対向する、表示領域２１の左側１／３部分で走査が
進行している期間である。この期間において走査は中部
１２Ｃ、右部１２Ｒに対向する部分には達しておらず、
表示領域２１の右側２／３の領域の各画素には、その直
前のフィールドのＢ信号データが保持されている。な
お、前データが保存されているのは液晶パネルの画素に
おける画素透過率の保持機能によるものであることはい
うまでもない。従って、Ｔ１期間においては、表示領域
２１の状態は図１０に示すようになる。図１０において
走査中の領域を斜線部として示すが、図示するようにＴ
１期間では左１／３の領域の画素が走査中で、右２／３
の領域の画素にはＢ信号情報が保持されている。従っ
て、このＴ１期間は、図９に示すように、左部１２Ｌに
は発光動作を停止させ、一方、中部１２Ｃ、右部１２Ｒ
には青色発光動作を実行させる。

【００５２】続いてＴ２期間になると、図１０からわか
るように左１／３の領域の画素は直前に走査されたＲ信
号情報に変わっており、中央１／３の領域が走査中で、
右１／３の領域の画素にはＢ信号情報が保持されてい
る。従ってこのＴ２期間は、図９に示すように、左部１
２Ｌには赤色発光動作を実行させ、中部１２Ｃには発光
動作を停止させ、右部１２Ｒには青色発光動作を継続さ
せる。

【００５３】さらにＴ３期間になると、図１０からわか
るように左２／３の領域の画素は直前に走査されたＲ信
号情報に変わっており、右１／３の領域の画素は走査中
となる。従ってこのＴ３期間は、図９に示すように、左
部１２Ｌ、中部１２Ｃには赤色発光動作を実行させ、右
部１２Ｒには発光動作を停止させる。

【００５４】Ｔ４期間からはＧ信号による走査が開始さ
れる。図１０に示すようにＴ４期間では左１／３の領域
の画素が走査中で、右２／３の領域の画素にはＲ信号情
報が保持されている。従って、このＴ４期間は、図９に
示すように、左部１２Ｌには発光動作を停止させ、一
方、中部１２Ｃ、右部１２Ｒには赤色発光動作を実行さ
せる。

【００５５】以降図９、図１０に示す状態が１フィール
ド期間に実行され、また各フィールド期間で繰り返され
ることで、バックライト１２の面順次発光と３倍速面順
次信号に基づく液晶パネル２０での走査により、カラー
映像が表示されることになる。

【００５６】なお、この例ではバックライト１２の発光
領域を３つに分け、１フィールドの１／３とされる各走
査期間の１／３期間毎（例えばＴ１，Ｔ２，Ｔ３）に発
光状態を切換えたが、バックライト１２の発光領域の分
割数は任意に設定できる。つまり、発光領域の分割数を
「Ｙ」としたら１フィールドの１／３の各走査期間をＹ
個の期間に分けて、各発光領域の発光状態を切り換えれ
ばよい。

【００５７】ところで、液晶パネル２０は透過型白黒液
晶パネルとしたが、反射型白黒液晶パネルを用いる構成
も考えられ、この場合はＲＧＢカラーバックライト１２
に代えて、液晶パネル２０の前面側に配されるＲＧＢカ
ラーフロントライトが設けられればよい。他の回路部の
構成や、面順次スキャン、面順次発光などの動作は同様
である。

【００５８】３）縦横変換及び３倍速面順次信号出力動
作 以上のように本例では映像信号を縦横変換するとともに
３倍速面順次信号とすること、液晶パネルは垂直ライン
の水平走査を実行すること、白黒液晶パネルとカラーバ
ックライト１２の発光領域毎の面順次発光により適切な
表示を行うこと、という特徴を有し、これにより、液晶
パネル２０の上下方向サイズの小型化、画素サイズの縮
小もしくは高画質化等を実現するが、これのためには、
縦横変換部２でリアルタイムに良好な縦横変換が実行さ
れなければならない。

【００５９】縦横変換部２での画像データの縦横変換
は、図２で説明したように、メモリを用いて１フィール
ド分の画像データを書き込み、それを垂直ライン単位で
水平方向となる画像データ順序で読み出すという手法を
とる。しかしながらフィールドメモリとしてＤ−ＲＡＭ
（ダイナミックＲＡＭ）を考えた場合、通常のランダム
アクセスモードでは１回のアクセスタイムに１００ｎｓ
ｅｃ程度を要するため、高画質化により画素数が多くな
るほどリアルタイムに縦横変換を行って液晶パネル２０
に供給していくということは困難となる。ここで本例で
は、縦横変換部２は図１１から図２１で示す構成及び動
作とすることによりリアルタイムの縦横変換を可能とし
ている。

【００６０】図１１は縦横変換部２のブロック図であ
る。縦横変換部２にはＡ／Ｄ変換器１から各８ビットの
Ｒ信号、Ｇ信号、Ｂ信号が供給されるが、各信号は縦横
変換部２内において、それぞれＲ縦横変換部３０Ｒ、Ｇ
縦横変換部３０Ｇ、Ｂ縦横変換部３０Ｂに入力される。
Ｒ縦横変換部３０Ｒ、Ｇ縦横変換部３０Ｇ、Ｂ縦横変換
部３０Ｂはそれぞれ同一の構成となるため、Ｒ縦横変換
部３０Ｒのみについて内部ブロックを示している。以
下、各ブロックの構成及び動作を、Ｒ信号とＲ縦横変換
部３０Ｒについて説明していくが、それらはＧ縦横変換
部３０Ｇ、Ｂ縦横変換部３０Ｂについても同様となる。
また各ブロックの動作は、メモリコントローラ３からの
制御信号ＳＧに基づいて実行されるものとしている。

【００６１】Ｒ縦横変換部３０Ｒ内にはスイッチ３２，
１６単位のＳ−ＲＡＭ３３ａ〜３３ｐ、セレクタ３４、
スイッチ３５，３７、２単位のＤ−ＲＡＭ３６ａ，３６
ｂが設けられる。スイッチ３２は入力されたＲ信号をＳ
−ＲＡＭ３３ａ〜３３ｐに振り分けるための切換動作を
行う。Ｓ−ＲＡＭ３３ａ〜３３ｐはそれぞれ画像データ
１フィールドのうちの１水平ライン分のデータが記憶可
能とされ、スイッチ３２は１水平ラインのデータ期間毎
に入力されるＲ信号の経路をＳ−ＲＡＭ３３ａ、３３
ｂ、３３ｃ・・・・３３ｐ、３３ａ、３３ｂ・・・と切
り換えていく。

【００６２】Ｓ−ＲＡＭ３３ａ〜３３ｐについては、Ｓ
−ＲＡＭ３３ａ〜３３ｈ、Ｓ−ＲＡＭ３３ｉ〜３３ｐの
８単位づつの２つのグループに分けられて読出処理が行
われ、或る時点においては、Ｓ−ＲＡＭ３３ａ〜３３ｈ
に記憶されたＲ信号としての各画素データは、同時に読
み出される。セレクタ３４はその時点でＳ−ＲＡＭ３３
ａ〜３３ｈを選択しており、各Ｓ−ＲＡＭ３３ａ〜３３
ｈから読み出された各８ビットの画素データ（つまり全
部で６４ビットのデータ）をスイッチ３５に供給する。
又、他の時点ではＳ−ＲＡＭ３３ｉ〜３３ｐに記憶され
たＲ信号としての各画素データは同時に読み出される。
セレクタ３４はその時点でＳ−ＲＡＭ３３ｉ〜３３ｐを
選択しており、各Ｓ−ＲＡＭ３３ｉ〜３３ｐから読み出
された各８ビットの画素データ（６４ビットのデータ）
をスイッチ３５に供給する。

【００６３】セレクタ３４から出力される画素データ
は、スイッチ３５がｔａ端子に接続される場合は、Ｄ−
ＲＡＭ３６ａに書込データとして供給され、また、スイ
ッチ３５がｔｂ端子に接続される場合は、Ｄ−ＲＡＭ３
６ｂに書込データとして供給される。またＤ−ＲＡＭ３
６ａからは記憶されているＲ信号としての画素データが
読み出されるが、このＤ−ＲＡＭ３６ａから読み出され
た画素データはスイッチ３７がｔａ端子に接続されてい
る際に、Ｒ縦横変換部３０Ｒから出力され、１／３フィ
ールド期間毎に切り換えられるスイッチ３１のｔＲ端子
を介して、後段のγ補正回路５に出力される。またＤ−
ＲＡＭ３６ｂに記憶されているＲ信号としての画素デー
タは、スイッチ３７がｔｂ端子に接続されている際にＲ
縦横変換部３０Ｒから出力され、同じくスイッチ３１の
ｔＲ端子を介して、後段のγ補正回路５に出力される。
Ｄ−ＲＡＭ３６ａ、３６ｂはそれぞれ少なくとも映像信
号１フィールド分のＲ信号画素データを記憶できる容量
を備える。

【００６４】このＲ縦横変換部３０Ｒにおいて、Ｄ−Ｒ
ＡＭ３６ａ、３６ｂが、縦横変換及び面順次出力を行う
ためのメモリとして機能し、Ｓ−ＲＡＭ３３ａ〜３３ｐ
は、Ｄ−ＲＡＭ３６ａ、３６ｂによる書込／読出動作
（即ちこれが縦横変換及び面順次高速出力動作となる
が）を効率的にリアルタイムで実行できるようにするデ
ータ供給を行うために設けられている。

【００６５】縦横変換及び面順次高速出力動作を実行す
るための、スイッチ３５，３７の切換動作、Ｄ−ＲＡＭ
３６ａ、３６ｂの書込／読出動作はメモリコントローラ
３によって制御されるが、メモリコントローラ３は映像
信号（Ｒ信号、Ｇ信号、Ｂ信号）とともに当該表示装置
に供給される水平同期信号ＨＤ、垂直同期信号ＶＤ、及
び映像信号時間圧縮制御部４で生成されるタイミング信
号（１／３フィールドタイミング）から、スイッチ３
５，３７の切換タイミング、Ｄ−ＲＡＭ３６ａ、３６ｂ
の書込／読出動作タイミングを生成し、動作制御を行
う。

【００６６】具体的には、スイッチ３５，３７の切換動
作及びＤ−ＲＡＭ３６ａ、３６ｂの書込／読出動作のタ
イミングは図１２（ａ）〜（ｄ）に示すようになる。即
ち、メモリコントローラ３は１フィールド期間（「Ｖ」
で示す）毎に動作を切り換え、Ｄ−ＲＡＭ３６ａ、３６
ｂで交互に１フィールド単位の書込を実行させるように
している。また読出については、Ｄ−ＲＡＭ３６ａ、３
６ｂで交互に１／３フィールド期間に高速に実行させ
る。

【００６７】まずあるフィールド期間においてはスイッ
チ３５をｔａ端子に接続させるとともに、Ｄ−ＲＡＭ３
６ａに書込動作を実行させる。これによってそのフィー
ルド期間のＲ信号、つまりＳ−ＲＡＭ３３ａ〜３３ｐか
ら読み出されセレクタ３４を介して供給される画素デー
タはＤ−ＲＡＭ３６ａに書き込まれていく。このときＤ
−ＲＡＭ３６ａへの書込が実行される直前のフィールド
期間では、その直前のフィールド期間の画素データのＤ
−ＲＡＭ３６ｂへの書込が行われている。つまりＤ−Ｒ
ＡＭ３６ａへの書込が開始される時点でＤ−ＲＡＭ３６
ｂには直前のフィールドのデータが蓄積されている。従
って、メモリコントローラ３はＤ−ＲＡＭ３６ａへのあ
るフィールドのデータ書込開始と同時に、Ｄ−ＲＡＭ３
６ｂからは直前のフィールドのデータの読出を開始させ
る。そしてそれに伴ってスイッチ３７をｔｂ端子に接続
させ、Ｄ−ＲＡＭ３６ｂから読み出されたデータを後段
の回路部に供給していく。

【００６８】但し本例では３倍速ＲＧＢ面順次出力を行
うため、Ｄ−ＲＡＭ３６ｂからの読出は実線で示すよう
にフィールドの最初の１／３期間に高速に実行させる。
図１２（ｅ）に示すようにメモリコントローラ３は、こ
の１フィールドの最初の１／３フィールドの読出期間に
おいてスイッチ３１でｔＲ端子が接続されるように制御
しているため、３倍速のＲ信号が出力される。

【００６９】そしてＧ縦横変換部３０Ｇ、Ｂ縦横変換部
３０Ｂにおけるスイッチ３５，３７、Ｄ−ＲＡＭ３６
ａ、３６ｂにおいても基本的には同様の動作が行われる
が、Ｇ縦横変換部３０ＧにおけるＤ−ＲＡＭ３６ｂから
の読出は、図１２（ｃ）に破線で示すように１フィール
ドの中央の１／３フィールド期間に行われ、その間スイ
ッチ３１はｔＧ端子が接続されることで３倍速のＧ信号
が出力される。さらにｂ縦横変換部３０ＧにおけるＤ−
ＲＡＭ３６ｂからの読出は、図１２（ｃ）に一点鎖線で
示すように１フィールドの最後の１／３フィールド期間
に行われ、その間スイッチ３１はｔｂ端子が接続される
ことで３倍速のＢ信号が出力される。以上の動作によ
り、１フィールド期間に、Ｒ信号、Ｇ信号、Ｂ信号が３
倍速面順次信号として出力されることになる。

【００７０】次のフィールド期間では逆に、スイッチ３
５がｔｂ端子に接続され、Ｄ−ＲＡＭ３６ｂに書込動作
を指示する。これによってそのフィールド期間のデータ
はＤ−ＲＡＭ３６ｂに書き込まれていく。一方Ｄ−ＲＡ
Ｍ３６ａには最初の１／３フィールド期間の高速読出を
指示するとともに、スイッチ３７をｔａ端子に接続させ
ることで、その時点での直前のフィールド期間のＲ信号
としてのデータを後段の回路部に供給していく。この場
合もＧ縦横変換部３０ＧにおけるＤ−ＲＡＭ３６ｂから
の読出は、図１２（ｂ）に破線で示すように１フィール
ドの中央の１／３フィールド期間に行われ、スイッチ３
１のｔＧ端子を介して出力され、さらにｂ縦横変換部３
０ＧにおけるＤ−ＲＡＭ３６ｂからの読出は、一点鎖線
で示すように１フィールドの最後の１／３フィールド期
間に行われ、スイッチ３１のｔＢ端子を介して出力され
る。これにより、３倍速面順次信号が出力される。

【００７１】このようにＤ−ＲＡＭ３６ａ，３６ｂが１
フィールド毎に交互に書込／読出が行われるとともに、
読出及び出力がＲ，Ｇ，Ｂ時分割的に１／３フィールド
期間に行われることで１フィールドの画像データとして
のデータ列が、縦横反転され、かつ３倍速面順次信号に
変換されて出力される。

【００７２】縦横変換のためには、図２に模式的に示し
たようにＤ−ＲＡＭ３６ａ、３６ｂにおける書込アドレ
ス順と読出アドレス順を異ならせるものであるが、この
ようなイメージの縦横変換を実現するための具体的なＳ
−ＲＡＭ３３ａ〜３３ｐ及びＤ−ＲＡＭ３６ａ、３６ｂ
の書込／読出動作例について図１３〜図２１で説明して
いく。

【００７３】供給される画像データとしてＸＧＡ（XTEN
DED GRAPHICS ARRAY）の例をあげる。Ｒ信号、Ｇ信号、
Ｂ信号としての各画像データは図１３のように、水平方
向に１０２４ドットの画素数で、垂直方向に７６８ライ
ンとなる。またドットクロックは７５ＭＨｚ、垂直同期
周波数は７１．８Ｈｚとなる。１フィールド内の各画素
データを（０，０）〜（７６７，１０２３）で示す。な
お、図１３ではフィールドＦ１、Ｆ２としての２フィー
ルドを示しているが、フィールドＦ１はデータがＤ−Ｒ
ＡＭ３６ａに書き込まれるフィールドであるとして、説
明の便宜上、各画素データをａ（０，０）〜ａ（７６
７，１０２３）と示している。またフィールドＦ２はデ
ータがＤ−ＲＡＭ３６ｂに書き込まれるフィールドであ
るとして、各画素データをｂ（０，０）〜ｂ（７６７，
１０２３）と示している。

【００７４】Ｓ−ＲＡＭ３３ａ〜３３ｐについてはアク
セスタイムを１０ｎｓｅｃとする。またＤ−ＲＡＭ３６
ａ、３６ｂについては、ランダムモードアクセスタイム
を１００ｎｓｅｃ、ページモードアクセスタイムを１０
ｎｓｅｃとする。公知のとおり、ページモードとはロウ
アドレスをアクティブにしたままカラムアドレス方向に
連続してアクセスすることで、高速アクセスを可能とす
るモードである。

【００７５】図１１ではＤ−ＲＡＭ３６ａ、３６ｂのバ
ス幅を６４ビット（＝８バイト＝１画素８ビットで８画
素分）としているが、この理由については次のようにな
る。Ｄ−ＲＡＭ３６ａ、３６ｂからは上記のように高速
で読出を行うため、読出がページモードで実行できるこ
とが必要である。ところが、縦横変換のために書込アド
レス順と読出アドレス順は異なるものとなるため、書込
と読出の両方をページモードで高速に実行できるように
することはできない。このため、Ｄ−ＲＡＭ３６ａ、３
６ｂへの書込はランダムアクセスモードを用いることに
なる。

【００７６】まずＤ−ＲＡＭ３６ａ、３６ｂへの書込を
ランダムアクセスモードによりロウアドレス方向に実行
することを考えるとき、アクセスタイムは１００ｎｓｅ
ｃ（１０ＭＨｚ）であり、また入力される映像信号のド
ットクロックが７５ＭＨｚであるから、８ビットの画素
データについて８バイト（６４ビット）のバス幅とすれ
ば、７５／８ＭＨｚ≦１０ＭＨｚより、Ｄ−ＲＡＭ３６
ａ、３６ｂへの書込が間に合う。つまりリアルタイム性
を保つことができる。

【００７７】次にＤ−ＲＡＭ３６ａ、３６ｂからの読出
をページモードにより１／３フィールド期間にカラム方
向に高速に実行することを考える。入力される映像信号
の垂直同期周波数が７１．８Ｈｚであるのを３倍速で読
み出すことから、１フィールドあたりの垂直同期周波数
は３倍の２１５．４Ｈｚとなる。単純に考えればこれの
１ドットあたりの周波数としてＤ−ＲＡＭ３６ａ、３６
ｂからの読出クロックを設定すればよいのだが、液晶パ
ネル２０で縦横変換された映像信号の表示走査が行われ
るのであるから、垂直、水平の部ランキング期間につい
ては液晶パネル２０が動作可能な範囲内であれば任意に
決めることができる。

【００７８】そこで例えば、水平ブランキングが５０ド
ット、垂直ブランキングが４ラインで動作可能とすれ
ば、Ｄ−ＲＡＭ３６ａ、３６ｂからの読出のためのドッ
トクロックは、２１５．４×（７６８＋５０）×（１０
２４＋４）により１８１．１ＭＨｚとなる。従ってＲ、
Ｇ、Ｂ各色について２バイト（＝１６ビット）のバス幅
とすれば１８１．１／２ＭＨｚ≦１００ＭＨｚより、Ｄ
−ＲＡＭ３６ａ、３６ｂからの読出が間に合うことにな
る。つまりリアルタイム性を保つことができる。

【００７９】以上から、Ｄ−ＲＡＭ３６ａ、３６ｂで縦
横変換及び面順次出力を行うためには、各色につき（つ
まりＲ縦横変換部３０Ｒ、Ｇ縦横変換部３０Ｇ、Ｂ縦横
変換部３０ＢのそれぞれのＤ−ＲＡＭにおいて）、８パ
ラレルとなるバス幅を設定すればよいことになる。つま
りＲ縦横変換部３０ＲについてはＲ信号としての１画素
データが８ビットであるから８×８＝６４ビットのバス
幅とする。Ｇ縦横変換部３０Ｇ、Ｂ縦横変換部３０Ｂに
ついても同様である。

【００８０】一方、Ｓ−ＲＡＭについては、Ｄ−ＲＡＭ
３６ａ，３６ｂに対して８データがパラレルに供給でき
るようにする構成が求められることになる。本例では１
ライン、即ち１０２４バイトの記憶容量を有するＳ−Ｒ
ＡＭが１６単位（Ｓ−ＲＡＭ３３ａ〜３３ｐ）設けられ
ているが、これはＤ−ＲＡＭ３６ａ，３６ｂに対して８
画素分のデータをパラレルに供給できる構成となる。つ
まりＳ−ＲＡＭ３３ａ〜３３ｈにおいて書込を行ってい
る際に、Ｓ−ＲＡＭ３３ｉ〜３３ｐから入力映像信号の
ドットクロックの１／８のクロックでパラレルにデータ
読出を行ない、また逆にＳ−ＲＡＭ３３ｉ〜３３ｐにお
いて書込を行っている際に、Ｓ−ＲＡＭ３３ａ〜３３ｈ
から入力映像信号のドットクロックの１／８のクロック
でパラレルにデータ読出を行なうことで、Ｓ−ＲＡＭ内
でのデータの追い越し（Ｄ−ＲＡＭ側へまだ転送してい
ないデータの記憶領域に新しいデータが上書きされる現
象）は起きないものとなる。

【００８１】このような条件から図１１の構成が設定さ
れる。この構成におけるＳ−ＲＡＭ、Ｄ−ＲＡＭの書込
／読出動作の具体例を説明していく。図１４はＳ−ＲＡ
Ｍ３３ａ〜３３ｐのそれぞれの書込／読出動作タイミン
グを示している。実線は書込、破線は読出を示す。

【００８２】図１３のような１フィールドの全画素デー
タは順次スイッチ３２を介してＳ−ＲＡＭ３３ａ〜３３
ｐに供給されるが、スイッチ３２は１水平期間毎に切り
替わっていくため、各Ｓ−ＲＡＭ３３ａ〜３３ｐには１
水平ライン分の画素データづつ書き込まれていく。書込
は、画素データのドットクロック（７５ＭＨｚ）に同期
して行われる。そして図１４において最上段に水平ブラ
ンキング期間を示しているが、水平ラインをＬ０、Ｌ
１、Ｌ２・・・で示している。ラインＬ０とは、図１３
におけるａ（０，０）〜ａ（０，１０２３）、又はｂ
（０，０）〜ｂ（０，１０２３）の画素データに相当す
る。またラインＬ１は、ａ（１，０）〜ａ（１，１０２
３）、又はｂ（１，０）〜ｂ（１，１０２３）の画素デ
ータに相当する。以下ラインＬ２以降も同様で、図１４
には示されていないが、ラインＬ７６７が、１フィール
ドの最終ラインであるａ（７６７，０）〜ａ（７６７，
１０２３）、又はｂ（７６７，０）〜ｂ（７６７，１０
２３）の画素データに相当する。

【００８３】図１４からわかるようにラインＬ１の画素
データはＳ−ＲＡＭ３３ａに書き込まれる。またライン
Ｌ２の画素データはＳ−ＲＡＭ３３ｂに書き込まれる。
このように順次各Ｓ−ＲＡＭに１水平ライン単位で書き
込まれていき、例えばラインＬ７がＳ−ＲＡＭ３３ｈに
書き込まれた時点で、Ｓ−ＲＡＭ３３ａ〜３３ｈに、８
ライン分のデータが蓄積されたことになる。この時点、
つまりラインＬ８の画素データのＳ−ＲＡＭ３３ｉへの
書込が開始された時点から、Ｓ−ＲＡＭ３３ａ〜３３ｈ
からの読出動作が同時に行われる。この読出はＳ−ＲＡ
Ｍ３３ａ〜３３ｈからパラレルに行われる。読出クロッ
ク周波数は、７５／８ＭＨｚとなる。

【００８４】図１５はこの時点のＳ−ＲＡＭでのデータ
状況を示している。いま図１３のフィールドＦ２のデー
タが供給されているとしたら、ラインＬ８のデータｂ
（８，０）・・・・ｂ（８，１０２３）がＳ−ＲＡＭ３
３ｉに書き込まれている時点で、Ｓ−ＲＡＭ３３ａ〜３
３ｈには図示するようにデータｂ（０，０）〜ｂ（７，
１０２３）までが蓄積されている。

【００８５】これらが図１４のラインＬ８〜Ｌ１５が供
給される期間において破線で示すようにパラレルに読み
出される。即ちまず図１５で一点鎖線で囲った、ライン
Ｌ０〜Ｌ７の各先頭画素データであるｂ（０，０）、ｂ
（１，０）、ｂ（２，０）・・・ｂ（７，０）という６
４ビットが読み出される。そして続いてｂ（０，１）、
ｂ（１，１）・・・ｂ（７，１）という６４ビットが読
み出され、さらにｂ（０，２）、ｂ（１，２）・・・ｂ
（７，２）という６４ビットが読み出される。このよう
なパラレル読出がｂ（０，１０２３）、ｂ（１，１０２
３）・・・ｂ（７，１０２３）という６４ビットの読み
出しまで継続される。

【００８６】このようにＳ−ＲＡＭ３３ａ〜３３ｈの読
出が行われている期間において、順次スイッチ３２を介
して供給されてくるラインＬ８からＬ１５のデータは、
図１４に示すようにＳ−ＲＡＭ３３ｉ〜３３ｐのそれぞ
れに書き込まれていく。このようにラインＬ８〜Ｌ１５
が供給される期間、即ちＳ−ＲＡＭ３３ａ〜３３ｈが読
出を行う期間はセレクタ３４はＳ−ＲＡＭ３３ａ〜３３
ｈからの６４ビットをＤ−ＲＡＭ３６ａ又は３６ｂに対
するバスに供給する。また上述したようにスイッチ３
５，３７は１フィールド毎に切り替わる。図１３のフィ
ールドＦ１の画素データがＤ−ＲＡＭ３６ａ側に書き込
まれており、現在図１３のフィールドＦ２のデータが供
給されている期間とすると、このフィールドの期間は、
スイッチ３５はｔｂ端子が選択されている。従って読み
出された６４ビット（８画素パラレル）のデータはＤ−
ＲＡＭ３６ｂに供給される。

【００８７】図１４に示すようにラインＬ１６が供給さ
れる時点では、Ｓ−ＲＡＭ３３ａ〜３３ｈの読出が終了
し、ラインＬ１６のデータはＳ−ＲＡＭ３３ａに書き込
まれる。このラインＬ１６のデータのＳ−ＲＡＭ３３ａ
への書き込みが開始される時点で、Ｓ−ＲＡＭ３３ｉ〜
３３ｐにはラインＬ８〜Ｌ１５までのデータが蓄積され
ているが、このＳ−ＲＡＭ３３ｉ〜３３ｐのデータが、
ラインＬ１６以降の８ラインがＳ−ＲＡＭ３３ａ〜３３
ｈに書き込まれている期間において、７５／８ＭＨｚの
読出クロックでパラレルに読み出されていく。スイッチ
は上述の通りｔｂ端子が選択されているため、Ｓ−ＲＡ
Ｍ３３ｉ〜３３ｐから読み出された６４ビット（８画素
パラレル）のデータはＤ−ＲＡＭ３６ｂに供給される。

【００８８】このようにＳ−ＲＡＭ３３ａ〜３３ｈと、
Ｓ−ＲＡＭ３３ｉ〜３３ｐは、８ライン毎に交互に書
込、パラレル読出が行われることになり、このようなＳ
−ＲＡＭ３３ａ〜３３ｐを介して１フィールド分の画素
データが、８画素パラレルの状態でＤ−ＲＡＭ３６ａ又
は３６ｂに供給されていく。

【００８９】Ｄ−ＲＡＭ３６ａ、３６ｂへの書込は６４
ビットのバス幅のデータがランダムアクセスモードでロ
ウアドレス方向に実行される。上述のＳ−ＲＡＭの動作
で説明した期間である、図１３のフィールドＦ２（デー
タｂ（０，０）〜ｂ（７６７，１０２３）の供給期間に
おける、Ｄ−ＲＡＭ３６ｂの書込動作を図１６〜図１８
に示す。

【００９０】図１６〜図１８の各図はＤ−ＲＡＭ３６ｂ
のメモリ空間を模式的に示している。なお、図１９〜図
２１に示すＤ−ＲＡＭ３６ａも同様である。これらの図
で縦方向（ｙ方向）はロウアドレス方向に相当し、左右
方向（ｘ方向）がカラムアドレス方向に相当する。そし
て奥行方向（ｚ方向）は８画素分のデータ記憶を行う８
バイト（６４ビット）のバス幅に相当する。従って、ア
ドレス空間としては図のｘｙ平面方向として示される。

【００９１】供給された６４ビットのデータの書込は、
ランダムアクセスモードでロウアドレス方向に行われる
ため、図１５に示した最初の８ライン分のデータｂ
（０，０）〜ｂ（７，１０２３）は、図１６中の太枠で
示す領域に書き込まれていく。即ちｂ（０，０）〜ｂ
（７，０）の６４ビット、ｂ（０，１）〜ｂ（７，１）
の６４ビット、ｂ（０，２）〜ｂ（７，２）の６４ビッ
ト、・・・・・・・・・ｂ（０，１０２３）〜ｂ（７，
１０２３）の６４ビットが、図１６の太枠中で上段から
下方に向かって順次書き込まれていく。

【００９２】続いて、Ｓ−ＲＡＭ３３ｉ〜３３ｐから読
み出される８ライン分のデータが供給されるが、これら
は図１７中の太枠で示す領域に、同じくランダムアクセ
スモードでロウアドレス方向に書き込まれていく。即ち
ｂ（８，０）〜ｂ（１５，０）の６４ビット、ｂ（８，
１）〜ｂ（１５，１）の６４ビット、・・・・・・・・
・ｂ（８，１０２３）〜ｂ（１５，１０２３）の６４ビ
ットが、図１７の太枠中で上段から下方に向かって順次
書き込まれていく。

【００９３】そしてＳ−ＲＡＭ３３ａ〜３３ｈに対して
次のフィールドのデータの最初のラインの供給が開始さ
れる時点、即ちそれはＳ−ＲＡＭ３３ｉ〜３３ｐからフ
ィールドＦ２の最後の８ライン（ラインＬ７６９〜Ｌ７
６７）のデータの読出が行われている時点であるが、こ
のラインＬ７６９〜Ｌ７６７のデータは図１８中の太枠
で示す領域に、同じくランダムアクセスモードでロウア
ドレス方向に書き込まれていく。即ちｂ（７６０，０）
〜ｂ（７６７，０）の６４ビット、ｂ（７６０，１）〜
ｂ（７６７，１）の６４ビット、・・・・・・・・・ｂ
（７６０，１０２３）〜ｂ（７６７，１０２３）の６４
ビットが、図１８の太枠中で上段から下方に向かって順
次書き込まれていく。

【００９４】図１３におけるフィールドＦ２のデータが
供給されている期間は、以上のようにＳ−ＲＡＭ３３ａ
〜３３ｐを介してＤ−ＲＡＭ３６ｂに書込が実行される
が、このフィールドＦ２のデータの縦横変換部２への入
力が開始される時点で、Ｄ−ＲＡＭ３６ａには、上記Ｄ
−ＲＡＭ３６ｂへの書込動作と同様の動作で、その前の
フィールドＦ１のデータが書き込まれていることにな
る。そしてこのフィールドＦ２のデータが供給され、Ｄ
−ＲＡＭ３６ｂに書込が実行されている期間は、図１２
で説明したようにスイッチ３７はｔａ端子に接続される
とともに、Ｄ−ＲＡＭ３６ａからは読出動作が行われ
る。この読出動作は縦横変換のために書き込み時とは異
なるアドレス順に行われるとともに、１／３フィールド
期間で完了される高速読出動作となる。

【００９５】このＤ−ＲＡＭ３６ａからの読出動作を図
１９から図２１に示す。図１９に示すようにＤ−ＲＡＭ
３６ａにはフィールドＦ１の全画素データａ（０，０）
〜ａ（７６７，１０２３）が記憶されている。読出動作
は、図１９に太枠で示すようにカラムアドレス方向に行
われる。即ちロウアドレス側をアクティブにしたまま連
続的にカラムアクセスを行う、ページモードアクセスに
より、高速にデータ読出が行われる。そして読み出され
るデータ順は、ａ（０，０）〜ａ（７，０）、ａ（８，
０）〜ａ（１５，０）、ａ（１６，０）〜ａ（２３，
０）・・・・・ａ（７６０，０）〜ａ（７６７，０）と
いう順序となる。図１３を参照するとわかるように、こ
のデータ順序は垂直ライン方向の１列目の画素データの
順序となる。

【００９６】続いて図２０のようにロウアドレスが変化
された状態で太枠の領域がページモードで高速読出され
る。読み出されるデータ順は、ａ（０，１）〜ａ（７，
１）、ａ（８，１）〜ａ（１５，１）、ａ（１６，１）
〜ａ（２３，１）・・・・・ａ（７６０，１）〜ａ（７
６７，１）という順序となる。つまり垂直ラインでみて
２列目の画素データの順序となる。

【００９７】以降同様に垂直ライン毎にページモードで
読出が行われていき、最後に図２１に太枠で示す領域の
読出が行われる。つまりページモードで、ａ（０，１０
２３）〜ａ（７，１０２３）、ａ（８，１０２３）〜ａ
（１５，１０２３）、ａ（１６，１０２３）〜ａ（２
３，１０２３）・・・・・ａ（７６０，１０２３）〜ａ
（７６７，１０２３）という順序でデータが読み出され
る。これは垂直ラインでみて１０２４列目の画素データ
の順序となる。

【００９８】以上のように読み出されるデータの順序を
見るとわかるように、Ｄ−ＲＡＭ２６ａから読み出され
た時点で、データストリームとしては縦横変換されてい
ることになる。

【００９９】そしてスイッチ３１がｔＲ端子に接続され
ている１／３フィールド期間にＲ縦横変換部３０Ｒから
縦横変換された１フィールド分のＲデータが出力され、
スイッチ３１がｔＧ端子に接続されている１／３フィー
ルド期間にＧ縦横変換部３０Ｇから縦横変換された１フ
ィールド分のＧデータが出力され、スイッチ３１がｔＢ
端子に接続されている１／３フィールド期間にＢ縦横変
換部３０Ｂから縦横変換された１フィールド分のＢデー
タが出力されることで、縦横変換部２における縦横変換
及び３倍速面順次出力が実現されるものである。縦横変
換部２がこのように動作することで、書込アドレス順序
と読出アドレス順序の違いからＤ−ＲＡＭ３６ａ，３６
ｂで常にページモードを用いることができないことに関
わらず、リアルタイムで縦横変換及び３倍速面順次出力
を実現できる。そしてこれにより上述したように液晶パ
ネル２０で垂直ラインの水平方向スキャンを良好に実現
できる。

【０１００】＜２＞ 第２の実施の形態 次に、図２２から図２６により本発明の第２の実施の形
態としての表示装置の例を説明する。上記第１の実施の
形態では液晶パネル２０として透過型（もしくは反射
型）白黒液晶パネルと、ＲＧＢカラーバックライト（も
しくはＲＧＢカラーフロントライト）を用いたが、この
第２の実施の形態は透過型（もしくは反射型）のＲＧＢ
トリオ液晶パネルと、白色光バックライト（もしくは白
色光フロントライト）を用いる例である。

【０１０１】図２２に本例の表示装置のブロック図を示
す。この表示装置に対しては、映像信号としてＲＧＢ３
原色信号（Ｒ信号、Ｇ信号、Ｂ信号）が供給され、この
Ｒ信号、Ｇ信号、Ｂ信号はそれぞれＡ／Ｄ変換器４１で
デジタルデータ形態に変換される。そしてこの例も、表
示を実行する液晶パネル６０（透過型ＲＧＢカラー液晶
パネル）は、垂直方向にラインを形成する画素群を水平
方向に順次走査していくことで１画面の画像表示を実行
する。このため縦横変換部４２及びメモリコントローラ
４３は画像データの縦横変換を行い、垂直ラインを水平
方向に走査する本例の液晶パネル６０での走査に対応で
きるようにしている。但し、この例ではＲＧＢカラー液
晶パネルを用いることから、３倍速面順次信号とはしな
い。

【０１０２】縦横変換部４２の構成は図３３に示され
る。上記第１の実施の形態の縦横変換部２を図１１に示
したが、図１１と同様の部位は同一符号を付してある。
即ち縦横変換部４２においても、Ｒ信号、Ｇ信号、Ｂ信
号それぞれにつきＲ縦横変換部３０Ｒ、Ｇ縦横変換部３
０Ｇ、Ｂ縦横変換部３０Ｂが設けられ、これらは図１１
のＲ縦横変換部３０Ｒと同一の構成となる。又、動作と
してはＤ−ＲＡＭ３６ａ、３６ｂの書込／読出動作以外
は同様となる。この第２の実施の形態では、３倍速面順
次信号とはせずに、縦横変換部４２からは縦横変換され
たＲデータ、Ｇデータ、Ｂデータがパラレルに出力され
る。従って図１１のスイッチ３１に相当する回路は設け
られない。

【０１０３】又、Ｄ−ＲＡＭ３６ａ、３６ｂの書込／読
出動作タイミングは図２４のようになる。即ち、メモリ
コントローラ４３は１フィールド期間（「Ｖ」で示す）
毎にスイッチ３５，３７を切り換え、Ｄ−ＲＡＭ３６
ａ、３６ｂで交互に１フィールド単位の書込を実行させ
るようにしている。また読出については、Ｄ−ＲＡＭ３
６ａ、３６ｂで交互に１フィールド期間に実行させる。

【０１０４】上記第１の実施の形態では、図１２に示し
たように１／３フィールド期間での高速読出を行った
が、この第２の実施の形態では面順次出力ではないた
め、読出も１フィールド期間に実行されればよい。そし
て、縦横変換部４２では図１３から図２１で説明したよ
うな動作が行われればよい。つまりＤ−ＲＡＭ３６ａ，
３６ｂへの書込をランダムアクセスモードで、又読出を
ページモードで行う。この動作により縦横変換されたＲ
信号、Ｇ信号、Ｂ信号がそれぞれガンマ補正回路４５に
供給される。

【０１０５】ただし本例ではＤ−ＲＡＭ３６ａ，３６ｂ
からの読出を１／３フィールド期間で高速に終了させる
必要はないため、Ｄ−ＲＡＭ３６ａ，３６ｂへの書込を
ページモードで、又読出をランダムアクセスモードで行
うような構成を採用してもよい。Ｄ−ＲＡＭ３６ａ、３
６ｂへの書込をページモードを用いてカラム方向に行う
ようにした場合、Ｄ−ＲＡＭ３６ａ、３６ｂのバス幅を
小さく設定したり、Ｓ−ＲＡＭの個数を減らすことがで
きる。

【０１０６】縦横変換されて出力されるＲ信号、Ｇ信
号、Ｂ信号は、γ補正回路４５において、液晶パネル６
０のＶ−Ｔ特性に応じたγ補正処理が施される。そして
γ補正されたＲ信号、Ｇ信号、Ｂ信号は位相合わせ部４
６で各信号３パラレルとなるようにパラレルデータ化さ
れる。このパラレルデータ化は液晶パネル６０の表示駆
動回路６２におけるドットスキャンシフトレジスタの構
成に応じたものであり、後述するがドットスキャンシフ
トレジスタは各色につき３単位、合計９単位設けられ
る。

【０１０７】位相合わせ部４６の動作を図２５に示す。
位相合わせ部６への入力信号ＩＮ１としてＲ信号のデー
タ（ＲＤ０，ＲＤ１，ＲＤ２，・・・・）、入力信号Ｉ
Ｎ２としてＧ信号のデータ（ＧＤ０，ＧＤ１，ＧＤ２，
・・・・）、入力信号ＩＮ３としてＢ信号のデータ（Ｂ
Ｄ０，ＢＤ１，ＢＤ２，・・・・）が供給されるとする
と、位相合わせ部４６は、図示するように９パラレルの
出力信号ＯＵＴ１〜ＯＵＴ９を出力する。例えばＲデー
タＲＤ０，ＲＤ１，ＲＤ２については、データＲＤ０，
ＲＤ１がデータＲＤ２のタイミングに合わせ込まれるよ
うに遅延されて、データＲＤ０，ＲＤ１，ＲＤ２が同位
相で３系統パラレルに出力される。ＧデータＧＤ０，Ｇ
Ｄ１，ＧＤ２、及びＢデータＢＤ０，ＢＤ１，ＢＤ２も
同様に位相合わせが行われるため、合計で９パラレルと
なる。

【０１０８】位相合わせ部４６で９パラレルとされた各
信号は、Ｄ／Ａ変換器４７でアナログ信号とされ、フィ
ールド反転回路４８において１フィールド（１Ｖ）毎に
極性が反転された映像信号に変換される。図２６（ａ）
はＤ／Ａ変換器６から出力されるＲ信号、Ｇ信号、Ｂ信
号のそれぞれを実線、一点鎖線、点線で示しているが、
例えばこのような各映像信号が図２６（ｂ）のように１
フィールド毎に極性反転されて出力されることになる。
１フィールド毎のタイミングは液晶パネル駆動制御部５
０から与えられる。液晶パネル駆動制御部５０は、メモ
リコントローラ４３からの水平、垂直タイミングに応じ
て１フィールドのタイミングを発生させるとともに、液
晶パネル６０に対して走査のための信号を生成して供給
する。

【０１０９】Ｒ信号、Ｇ信号、Ｂ信号は縦横変換部４２
において縦横反転された信号とされているため、１フィ
ールドの期間長は、元々の垂直同期信号ＶＤで規定され
る期間長と同様であるが、液晶パネル２０での走査（即
ち垂直ラインの水平方向への走査）に関しては、元々の
垂直同期信号ＶＤ，水平同期信号ＨＤをそのまま用いる
ことはできない。従って液晶パネル駆動制御部５０はメ
モリコントローラ４３の読出動作に基づいたタイミング
となる、垂直ラインの同期信号を生成し、液晶パネル２
０に水平方向のスキャンのために供給することになる。

【０１１０】フィールド反転回路４８から出力されるＲ
信号、Ｇ信号、Ｂ信号は、バッファ４９を介して液晶パ
ネル６０に供給される。液晶パネル６０は、透過型ＲＧ
Ｂトリオ液晶パネルとされており、表示領域６１（パネ
ル部）、及び表示領域６１での画素を駆動するための表
示駆動回路６２が設けられる。また透過型の表示動作の
ために表示領域６１の背面に白色光バックライト５１が
配置される。

【０１１１】液晶パネル６０の構成については、ドッド
スキャンシフトレジスタがＲ、Ｇ、Ｂ各色について形成
されている点や画素がカラーフィルタによりＲ、Ｇ、Ｂ
各色について専用化されている点などで第１の実施の形
態の白黒液晶パネル２０とは異なるが、この液晶パネル
６０の構成を図６を援用して説明する。この液晶パネル
６０は図６（ａ）に示すように表示領域（パネル部）６
１の左側に広い面積部分として表示駆動回路６２の配設
領域が設定されている。そしてこの表示駆動回路６２と
しては、図６（ｂ）に示されるように、例えばラインス
キャンシフトレジスタ６２ａとドットスキャンシフトレ
ジスタ６２ｂ、６２ｃ、６２ｄが設けられる。

【０１１２】透過型ＲＧＢトリオ液晶パネルとされる液
晶パネル６０における表示領域６１はＲ、Ｇ、Ｂのそれ
ぞれについて水平−垂直方向にｎ×ｍの画素を有してい
るが、表示駆動回路６２には、垂直方向のｍ画素に対す
る画素駆動回路としてドットスキャンシフトレジスタ６
２ｂ、６２ｃ、６２ｄが設けられ、また水平方向のｎラ
インの順次走査のためにラインスキャンシフトレジスタ
６２ａが設けられることで、垂直ラインの水平方向の走
査が実行されるように構成されている。そして、この走
査時にバックライト５１が白色発光を行うことでカラー
表示が実現される。

【０１１３】映像信号としてはバッファ４９からＲ、
Ｇ、Ｂ各画像信号がそれぞれ３パラレルで供給されてく
るわけであるが、この第２の実施の形態においては、図
６（ｂ）は１色（例えばＲ信号）に対応する部分のみの
構成となる。つまりＲ信号としての３パラレルデータが
ドットスキャンシフトレジスタ６２ｂ，６２ｃ，６２ｄ
に供給される。３つの連続したデータがパラレルに入力
されるようにしているのは、第１の実施の形態の場合で
も述べたように、画像データの転送速度（ドットクロッ
ク）、シフトレジスタの転送速度、液晶の応答速度、解
像度などの関係の事情によるものである。従って各色３
パラレル（合計９パラレル）というのは１例であり、各
色につき４データパラレル以上とされる場合もあり、ま
たドットスキャンシフトレジスタを各色につき１つとし
て、各色がシリアル入力（合計３系統入力）される例も
考えられる。

【０１１４】そしてこのドットスキャンシフトレジスタ
６２ｂ，６２ｃ，６２ｄは、Ｒ、Ｇ、Ｂの各データに対
して設けられ、合計９単位のドットスキャンシフトレジ
スタが配される。従って表示領域６２の左部分（右部分
の場合も考えられる）に垂直方向に配置されるドットス
キャンシフトレジスタによる回路部分の面積は比較的大
きいものとなる。表示領域６１における各画素として
も、Ｒ画素のみを示しているが、Ｇ画素、Ｂ画素もそれ
ぞれ同様（ほぼ同位置）に配され、図示しないＧ画素用
のドットスキャンシフトレジスタ、Ｂ画素用のドットス
キャンシフトレジスタによって駆動されるように構成さ
れる。

【０１１５】表示領域６１の上又は下側には、水平方向
の走査のための駆動回路としてラインスキャンシフトレ
ジスタ６２ａが配置される。ラインスキャンシフトレジ
スタ６２ａは、Ｒ、Ｇ、Ｂの各画素に対して共通に用い
られる。ラインスキャンシフトレジスタ６２ａには縦横
反転された映像信号に同期して液晶パネル駆動制御部５
０で生成された走査信号が供給されることにより、１ラ
イン垂直毎に各画素のゲートラインを順次アクティブと
していく走査を実行する。この各ラインの信号線（各画
素のゲートライン）はＲ、Ｇ、Ｂの各１ラインの全画素
に対して共通となっているため、表示領域６１の上下方
向にはラインスキャンシフトレジスタ６２ａとしては
Ｒ、Ｇ、Ｂ共通に１つ配すればよく、上下方向に多大な
回路配置のための面積を必要としない。

【０１１６】バッファ４９から、ドットスキャンシフト
レジスタ６２ｂ、６２ｃ、６２ｄに供給される３データ
パラレルのＲ信号、同じくバッファ４９から図示しない
Ｇ信号用の３つのドットスキャンシフトレジスタに供給
される３データパラレルのＧ信号、さらに同じくバッフ
ァ４９から図示しないＢ信号用の３つのドットスキャン
シフトレジスタに供給される３データパラレルのＢ信
号、及び液晶パネル駆動制御部５０からラインスキャン
シフトレジスタ６２ａに供給される水平走査信号は、図
６（ａ）に示すフレキシブル基板６３に形成されたリー
ド線パターンにより、バッファ４９までの回路系を搭載
した基板から液晶パネル６０としての表示駆動回路６２
の基板に送られることになる。

【０１１７】本例の表示装置でも、第１の実施の形態の
同様に、縦横変換部４２でのリアルタイムの縦横変換出
力に伴って、液晶パネル６０で垂直ライン毎の水平方向
スキャンが実行できる。そして表示領域６１に表示され
る映像としては、縦横が通常の状態の画像となり、かつ
液晶パネルの上下方向サイズを効果的に縮小できるため
例えば図２７で説明したようなヘッドマウントディスプ
レイにおける液晶パネルとしての採用に好適である。

【０１１８】ところで、液晶パネル６０は透過型ＲＧＢ
トリオ液晶パネルとしたが、反射型ＲＧＢトリオ液晶パ
ネルを用いる構成も考えられ、この場合は白色光バック
ライト１１に代えて、液晶パネル６０の前面側に配され
る白色光フロントライトが設けられればよい。他の回路
部の構成及び動作は同様である。

【０１１９】

【発明の効果】以上説明したように本発明では、縦横変
換手段により画像データを縦横変換したデータ列として
表示手段に供給されるようにし、垂直の画素列が水平方
向に走査されていくことで表示動作が実行されるように
するため、表示手段における表示領域の上部もしくは下
部にはラインスキャン駆動回路を配することが好適にな
る。つまり回路実装のために広い面積を要する画素駆動
回路を表示領域の上部もしくは下部に配する必要がなく
なり、これによって表示手段の垂直方向のサイズを効率
的に縮小することが可能となるという効果がある。そし
てこれは、ヘッドマウントディスプレイなどへの搭載に
際して、そのヘッドマウントディスプレイの奥行方向の
サイズの縮小の可能性を与えるものとなる。

【０１２０】そして縦横変換を行う縦横変換手段は、供
給される各画像データ列のそれぞれを第１の記憶部に記
憶させていくとともに所定ライン分毎にパラレルに画像
データ読出を実行させて第２の記憶部に記憶させてい
き、さらに第２の記憶部に記憶されている画像データ
を、垂直方向のｍ画素単位で読み出していくことで、縦
横変換、及び場合によっては面順次出力を良好に実現さ
せるようにし、これによって垂直ラインの水平方向走査
を実現可能としている。

【０１２１】また縦横変換手段の第２の記憶部は、画像
データのフィールド期間毎に交互に読出／書込を行う２
単位のダイナミックＲＡＭにより構成し、各ダイナミッ
クＲＡＭの書込もしくは読出の一方をランダムアクセス
モードで行ない、他方を高速アクセスモードで行うよう
に制御する。特にＲＧＢ面順次出力の場合は、メモリ制
御部は、各ダイナミックＲＡＭへの書込はランダムアク
セスモードで行ない、各ダイナミックＲＡＭからの読出
はページモードなどの高速アクセスモードで行うように
制御する。このような処理により、Ｄ−ＲＡＭを用いて
大容量の画像データをリアルタイムに縦横変換でき、垂
直ラインの水平方向走査を行う表示装置として表示動作
の遅れなどが生じないようにできるという効果がある。
特に高画質化により画素数が増大してもリアルタイム縦
横変換に対応できる。

【０１２２】また表示手段は、透過型もしくは反射型の
カラー液晶表示パネルにより構成されるとともに、該カ
ラー液晶表示パネルの表示動作のために白色光バックラ
イトもしくは白色光フロントライトが配されることで、
カラー表示を実現する。

【０１２３】また本発明において、縦横変換手段が、Ｒ
ＧＢ各画像データ列を縦横変換するとともに、ＲＧＢ各
画像データ列を時分割に面順次出力する構成とした場
合、表示手段は、透過型もしくは反射型の白黒液晶表示
パネルにより構成され、白黒液晶表示パネルの表示動作
のためにＲＧＢカラーバックライトもしくはＲＧＢカラ
ーフロントライトが、縦横変換手段から面順次出力され
るＲＧＢ各画像データ列に対応してＲＧＢ面順次で発光
動作を行うようにしている。このようにする場合、表示
手段としてはＲＧＢカラー液晶表示パネルの場合と同一
の解像度を考えれば、画素数を１／３とし、画素構成、
回路構成の簡略化及びそれに伴う表示手段のサイズ縮小
を実現できるという効果がある。又、ＲＧＢカラー液晶
表示パネルの場合と同一サイズ（同一の総画素数）を考
えれば、画素数は３倍となるため、高解像度化を実現で
きるという効果がある。

【０１２４】また表示制御手段は、縦横変換手段から供
給されたデジタルデータ段階での画像データ列について
ｘ単位のパラレルデータ列に変換した後、所要の処理を
行って画素駆動回路に供給するようにすることで、表示
手段に対するアナログ画像信号の出力段階でサンプルホ
ールド回路等を用いて位相合わせを行う必要がなくなり
回路構成を簡略化できるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の表示装置のブロッ
ク図である。

【図２】第１の実施の形態の表示装置のメモリによる縦
横変換動作の説明図である。

【図３】第１の実施の形態の３倍速面順次出力の説明図
である。

【図４】第１の実施の形態の位相合わせの説明図であ
る。

【図５】第１の実施の形態のフィールド反転の説明図で
ある。

【図６】第１の実施の形態の液晶パネルの構成の説明図
である。

【図７】実施の形態の表示装置のヘッドマウントディス
プレイ内の配置状態の説明図である。

【図８】第１の実施の形態の液晶パネル及びバックライ
トの説明図である。

【図９】第１の実施の形態のバックライトの発光動作の
説明図である

【図１０】第１の実施の形態のバックライトの発光動作
と走査タイミングの関係の説明図である。

【図１１】第１の実施の形態の縦横変換部のブロック図
である。

【図１２】第１の実施の形態のＤ−ＲＡＭの書込／読出
動作及びスイッチング動作の説明図である。

【図１３】第１の実施の形態の入力される画像信号の説
明図である。

【図１４】第１の実施の形態のＳ−ＲＡＭの書込／読出
動作タイミングの説明図である。

【図１５】第１の実施の形態のＳ−ＲＡＭの書込／読出
動作の説明図である。

【図１６】第１の実施の形態のＤ−ＲＡＭの書込動作の
説明図である。

【図１７】第１の実施の形態のＤ−ＲＡＭの書込動作の
説明図である。

【図１８】第１の実施の形態のＤ−ＲＡＭの書込動作の
説明図である。

【図１９】第１の実施の形態のＤ−ＲＡＭの読出動作の
説明図である。

【図２０】第１の実施の形態のＤ−ＲＡＭの読出動作の
説明図である。

【図２１】第１の実施の形態のＤ−ＲＡＭの読出動作の
説明図である。

【図２２】本発明の第２の実施の形態の表示装置のブロ
ック図である。

【図２３】第２の実施の形態の縦横変換部のブロック図
である。

【図２４】第２の実施の形態のＤ−ＲＡＭの書込／読出
動作及びスイッチング動作の説明図である。

【図２５】第２の実施の形態の位相合わせの説明図であ
る。

【図２６】第２の実施の形態のフィールド反転の説明図
である。

【図２７】ヘッドマウントディスプレイの光学系の説明
図である。

【図２８】液晶パネルの垂直方向のサイズに関する説明
図である。

【符号の説明】

１，４１ Ａ／Ｄ変換器、２，４２ 縦横変換部、３，
４３ メモリコントローラ、４ 映像信号時間圧縮制御
部、５，４５ γ補正回路、６，４６ 位相合わせ部、
７，４７ Ｄ／Ａ変換器、８，４８ フィールド反転回
路、９，４９バッファ、１０，５０ 液晶パネル駆動制
御部、１１ バックライト面順次駆動制御部、１２ Ｒ
ＧＢカラーバックライト、２０ 透過型白黒液晶パネ
ル、２１，６１ 表示領域、２２，６２ 表示駆動回
路、２２ａ ラインスキャンシフトレジスタ、２２ｂ，
２２ｃ，２２ｄ ドットスキャンシフトレジスタ、３０
ＲＲ縦横変換部、３０Ｇ Ｇ縦横変換部、３０Ｂ Ｂ縦
横変換部、３１，３２，３５，３７ スイッチ、３３ａ
〜３３ｐ Ｓ−ＲＡＭ、３４ セレクタ、３６ａ，３６
ｂ Ｄ−ＲＡＭ、６０ 透過型ＲＧＢ液晶パネル、１２
白色光バックライト、９０ ヘッドマウントディスプ
レイ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 孝夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 仁藤 敬一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 表示領域の水平方向にラインスキャン駆
   動回路が配され、また表示領域の垂直方向に画素駆動回
   路が配されることで、垂直方向に１ラインを形成する画
   素群が水平方向に走査されて画像表示を行うようにされ
   た表示手段と、 水平方向に画素数ｎ、垂直走査方向に水平ライン数ｍと
   されて供給されるＲＧＢカラー画像データ列を、垂直方
   向に画素数ｍ、水平走査方向に垂直ライン数ｎとなるＲ
   ＧＢ各画像データ列に縦横変換するとともに、当該ＲＧ
   Ｂ各画像データ列を１フィールド期間内に時分割で面順
   次出力する縦横変換手段と、 前記縦横変換手段から出力される画像データに所定の処
   理を施して前記画素駆動回路に供給するとともに、前記
   縦横変換手段から出力される画像データに同期した水平
   方向の走査信号を前記ラインスキャン駆動回路に供給す
   ることで、前記表示手段の表示領域に画像表示を実行さ
   せる表示制御回路手段とを備え、 前記縦横変換手段は、 供給されるＲＧＢの各カラー画像データ列をそれぞれ順
   次記憶していくことのできる第１の記憶部と、 前記第１の記憶部から読み出された画像データを記憶す
   ることのできる第２の記憶部と、 供給されるＲＧＢの各カラー画像データ列のそれぞれを
   前記第１の記憶部に記憶させていくとともに所定水平ラ
   イン分毎に画像データ読出を実行させて前記第２の記憶
   部に記憶させていき、さらに前記第２の記憶部に記憶さ
   れている画像データを、垂直方向のｍ画素単位で読み出
   していくことで、前記縦横変換及び前記面順次出力を実
   現させるメモリ制御部とを有することを特徴とする表示
   装置。
2. 【請求項２】 前記第２の記憶部は、ＲＧＢの各カラー
   画像データのそれぞれに対して、フィールド期間毎に交
   互に読出／書込を行う２単位のダイナミックＲＡＭによ
   り構成されるとともに、前記メモリ制御部は、前記各ダ
   イナミックＲＡＭへの書込はランダムアクセスモードで
   行ない、前記各ダイナミックＲＡＭからの読出は高速ア
   クセスモードで行うように制御することを特徴とする請
   求項１に記載の表示装置。
3. 【請求項３】 前記表示手段は、透過型白黒液晶表示パ
   ネルにより構成されるとともに、該透過型白黒液晶表示
   パネルの表示動作のためにＲＧＢカラーバックライトが
   配され、かつこのＲＧＢカラーバックライトは、前記縦
   横変換手段から面順次出力されるＲＧＢ各画像データ列
   に対応してＲＧＢ面順次で発光動作を行うことを特徴と
   する請求項１に記載の表示装置。
4. 【請求項４】 前記表示手段は、反射型白黒液晶表示パ
   ネルにより構成されるとともに、該反射型白黒液晶表示
   パネルの表示動作のためにＲＧＢカラーフロントライト
   が配され、かつこのＲＧＢカラーフロントライトは、前
   記縦横変換手段から面順次出力されるＲＧＢ各画像デー
   タ列に対応してＲＧＢ面順次で発光動作を行うことを特
   徴とする請求項１に記載の表示装置。
5. 【請求項５】 前記表示手段における画素駆動回路は、
   この画素駆動回路を構成するｘ単位のシフトレジスタに
   対してｘ個の画像データがパラレルに入力される構成と
   され、 前記縦横変換手段からはデジタルデータとしての画像デ
   ータ列が出力される構成とされ、 前記表示制御手段は、前記縦横変換手段から供給された
   デジタルデータ段階での画像データ列についてｘ単位の
   パラレルデータ列に変換した後、所要の処理を行って前
   記画素駆動回路に供給することを特徴とする請求項１に
   記載の表示装置。
6. 【請求項６】 表示領域の水平方向にラインスキャン駆
   動回路が配され、また表示領域の垂直方向に画素駆動回
   路が配されることで、垂直方向に１ラインを形成する画
   素群が水平方向に走査されて画像表示を行うようにされ
   た表示手段と、 水平方向に画素数ｎ、垂直走査方向に水平ライン数ｍと
   されて供給される画像データ列を、垂直方向に画素数
   ｍ、水平走査方向に垂直ライン数ｎとなる画像データ列
   に変換して出力する縦横変換手段と、 前記縦横変換手段から出力される画像データに所定の処
   理を施して前記画素駆動回路に供給するとともに、前記
   縦横変換手段から出力される画像データに同期した水平
   方向の走査信号を前記ラインスキャン駆動回路に供給す
   ることで、前記表示手段の表示領域に画像表示を実行さ
   せる表示制御回路手段とを備え、 前記縦横変換手段は、 供給される１又は複数の画像データ列をそれぞれ順次記
   憶していくことのできる第１の記憶部と、 前記第１の記憶部から読み出された画像データを記憶す
   ることのできる第２の記憶部と、 供給される画像データ列それぞれを前記第１の記憶部に
   記憶させていくとともに所定水平ライン分毎に画像デー
   タ読出を実行させて前記第２の記憶部に記憶させてい
   き、さらに前記第２の記憶部に記憶されている画像デー
   タを、垂直方向のｍ画素単位で読み出していくことで、
   前記縦横変換を実現させるメモリ制御部とを有すること
   を特徴とする表示装置。
7. 【請求項７】 前記第２の記憶部は、画像データのフィ
   ールド期間毎に交互に読出／書込を行う２単位のダイナ
   ミックＲＡＭにより構成されるとともに、前記メモリ制
   御部は、前記各ダイナミックＲＡＭの書込もしくは読出
   の一方をランダムアクセスモードで行ない、他方を高速
   アクセスモードで行うように制御することを特徴とする
   請求項６に記載の表示装置。
8. 【請求項８】 前記画像データ列とはＲ、Ｇ、Ｂの各画
   像データ列であり、 前記表示手段は、透過型カラー液晶表示パネルにより構
   成されるとともに、該透過型カラー液晶表示パネルの表
   示動作のために白色光バックライトが配されることを特
   徴とする請求項６に記載の表示装置。
9. 【請求項９】 前記画像データ列とはＲ、Ｇ、Ｂの各画
   像データ列であり、 前記表示手段は、反射型カラー液晶表示パネルにより構
   成されるとともに、該反射型カラー液晶表示パネルの表
   示動作のために白色光フロントライトが配されることを
   特徴とする請求項６に記載の表示装置。
10. 【請求項１０】 前記表示手段における画素駆動回路
    は、この画素駆動回路を構成するｘ単位のシフトレジス
    タに対してｘ個の画像データがパラレルに入力される構
    成とされ、 前記縦横変換手段からはデジタルデータとしての画像デ
    ータ列が出力される構成とされ、 前記表示制御手段は、前記縦横変換手段から供給された
    デジタルデータ段階での画像データ列についてｘ単位の
    パラレルデータ列に変換した後、所要の処理を行って前
    記画素駆動回路に供給することを特徴とする請求項６に
    記載の表示装置。