JPH1124765A - 降圧回路装置 - Google Patents
降圧回路装置Info
- Publication number
- JPH1124765A JPH1124765A JP9182558A JP18255897A JPH1124765A JP H1124765 A JPH1124765 A JP H1124765A JP 9182558 A JP9182558 A JP 9182558A JP 18255897 A JP18255897 A JP 18255897A JP H1124765 A JPH1124765 A JP H1124765A
- Authority
- JP
- Japan
- Prior art keywords
- load current
- current supply
- potential
- switch
- supply means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 降圧回路装置において、スタンバイモード時
においても、負荷電流制御部と負荷電流供給手段が負荷
回路に印加される電位を制御できる。 【解決手段】 スタンバイ制御信号がスタンバイモード
の時、外部供給電源１からの電位ＶＤＤが負荷電流供給
手段２の入力端に印加される。この時のスタンバイモー
ドの定常状態における負荷電流供給手段２の出力端の電
位をＶＯとする。負荷電流制御部４の一端は電位ＶＤＤ
を受け他端は電位ＶＯを受け、この電位差に応じた電位
ＶＣ２を負荷電流制御部４の出力端から発生して、負荷
電流供給手段２を制御する。何らかの原因で出力端子Ｏ
の電位ＶＯが変動すると負荷電流制御部４にかかる電位
差が変動する。すると負荷電流制御部４の出力端から発
生する電位ＶＣ２が変動し、負荷電流供給手段２を制御
して、出力端子Ｏの電位ＶＯの変動を打ち消すように動
作する。
においても、負荷電流制御部と負荷電流供給手段が負荷
回路に印加される電位を制御できる。 【解決手段】 スタンバイ制御信号がスタンバイモード
の時、外部供給電源１からの電位ＶＤＤが負荷電流供給
手段２の入力端に印加される。この時のスタンバイモー
ドの定常状態における負荷電流供給手段２の出力端の電
位をＶＯとする。負荷電流制御部４の一端は電位ＶＤＤ
を受け他端は電位ＶＯを受け、この電位差に応じた電位
ＶＣ２を負荷電流制御部４の出力端から発生して、負荷
電流供給手段２を制御する。何らかの原因で出力端子Ｏ
の電位ＶＯが変動すると負荷電流制御部４にかかる電位
差が変動する。すると負荷電流制御部４の出力端から発
生する電位ＶＣ２が変動し、負荷電流供給手段２を制御
して、出力端子Ｏの電位ＶＯの変動を打ち消すように動
作する。
Description
【０００１】
【発明の属する技術分野】本発明は、降圧回路装置にお
いて、自己消費電力を小さくし、かつ負荷電流に応じて
電流供給能力を自動的に調整することが可能なスタンバ
イモードを内蔵した降圧回路装置に関する。
いて、自己消費電力を小さくし、かつ負荷電流に応じて
電流供給能力を自動的に調整することが可能なスタンバ
イモードを内蔵した降圧回路装置に関する。
【０００２】近年、電池駆動のノートブックパソコンや
携帯電話等の各種携帯装置の普及が著しく進んでいる。
これらの製品は優れた機能や新しい機能で競争している
が、同程度の機能であれば、電池駆動時間の長いもの、
コンパクトなものが注目される。低消費電力化は製品差
別化にとって重要項目である。
携帯電話等の各種携帯装置の普及が著しく進んでいる。
これらの製品は優れた機能や新しい機能で競争している
が、同程度の機能であれば、電池駆動時間の長いもの、
コンパクトなものが注目される。低消費電力化は製品差
別化にとって重要項目である。
【０００３】低消費電力化を図るためには、システム全
体の電力消費状態と個々のデバイスおよびＣＰＵの電力
消費状態をきめ細かく制御することが肝要である。
体の電力消費状態と個々のデバイスおよびＣＰＵの電力
消費状態をきめ細かく制御することが肝要である。
【０００４】
【従来の技術】従来技術の例を図１１に示す。ＰｃｈＭ
ＯＳＦＥＴであるＭＰ１（これ以降、トランジスタＭＰ
１という。）が負荷電流供給手段２であり、抵抗素子Ｒ
３とＲ４の分圧回路が被比較電圧発生手段４５、抵抗素
子Ｒ１とツェナーダイオードＺＤ１が基準電圧発生手段
４１、オペアンプＡ１が電圧比較手段４２と第１の制御
電圧発生手段４３、外部供給電源は１、負荷回路３のイ
ンピーダンスはＺＬ、Ｒ６は抵抗素子、４６と４７−１
と４７−２と４９はＭＯＳＦＥＴである。
ＯＳＦＥＴであるＭＰ１（これ以降、トランジスタＭＰ
１という。）が負荷電流供給手段２であり、抵抗素子Ｒ
３とＲ４の分圧回路が被比較電圧発生手段４５、抵抗素
子Ｒ１とツェナーダイオードＺＤ１が基準電圧発生手段
４１、オペアンプＡ１が電圧比較手段４２と第１の制御
電圧発生手段４３、外部供給電源は１、負荷回路３のイ
ンピーダンスはＺＬ、Ｒ６は抵抗素子、４６と４７−１
と４７−２と４９はＭＯＳＦＥＴである。
【０００５】スタンバイ制御信号（ＳＴＢＹ）が“Ｌ”
レベルの時、通常モードの動作であり、ＰｃｈＭＯＳＦ
ＥＴであるＭＰ２とＭＰ３（これ以降、トランジスタＭ
Ｐ２、トランジスタＭＰ３という。）はオン、ＮｃｈＭ
ＯＳＦＥＴであるＭＮ１とＭＮ３（これ以降、トランジ
スタＭＮ１、トランジスタＭＮ３という。）はオフとな
る。この時、負荷回路３に流れる電流の増減にかかわら
ず、被比較電圧発生手段４５の出力電位ＶＩＲと基準電
圧発生手段４１の出力電圧ＶＲＥＦは、 ＶＩＲ＝ＶＲＥＦ となるように、即ち出力端子Ｏの電位ＶＯが一定となる
ように動作する。
レベルの時、通常モードの動作であり、ＰｃｈＭＯＳＦ
ＥＴであるＭＰ２とＭＰ３（これ以降、トランジスタＭ
Ｐ２、トランジスタＭＰ３という。）はオン、ＮｃｈＭ
ＯＳＦＥＴであるＭＮ１とＭＮ３（これ以降、トランジ
スタＭＮ１、トランジスタＭＮ３という。）はオフとな
る。この時、負荷回路３に流れる電流の増減にかかわら
ず、被比較電圧発生手段４５の出力電位ＶＩＲと基準電
圧発生手段４１の出力電圧ＶＲＥＦは、 ＶＩＲ＝ＶＲＥＦ となるように、即ち出力端子Ｏの電位ＶＯが一定となる
ように動作する。
【０００６】次に、スタンバイモードの時、トランジス
タＭＰ２とトランジスタＭＰ３はオフ、トランジスタＭ
Ｎ１とトランジスタＭＮ３はオンとなる。トランジスタ
ＭＮ１がオンするとトランジスタＭＰ１はオフとなる。
負荷インピーダンス（ＺＬ）が理想的に無限大の場合
は、出力端子Ｏの電位ＶＯは、外部供給電源１の電位Ｖ
ＤＤを抵抗素子Ｒ６と被比較電圧発生手段４５の抵抗Ｒ
３とＲ４で分圧したものとなる。
タＭＰ２とトランジスタＭＰ３はオフ、トランジスタＭ
Ｎ１とトランジスタＭＮ３はオンとなる。トランジスタ
ＭＮ１がオンするとトランジスタＭＰ１はオフとなる。
負荷インピーダンス（ＺＬ）が理想的に無限大の場合
は、出力端子Ｏの電位ＶＯは、外部供給電源１の電位Ｖ
ＤＤを抵抗素子Ｒ６と被比較電圧発生手段４５の抵抗Ｒ
３とＲ４で分圧したものとなる。
【０００７】この時、図１１の降圧回路のスタンバイ消
費電流は、 ｉＵ７＝ｉＵ３＝ＶＤＤ／（Ｒ６＋Ｒ３＋Ｒ４） となる。消費電流を低減するために、通常ｉＵ７は数μ
Ａオーダーに設定する必要があるので、抵抗素子Ｒ６と
Ｒ３とＲ４の抵抗値はれぞれ数百ＫΩとする必要があ
り、出力端子Ｏの負荷回路のインピーダンスも数百ＫΩ
のオーダーとならざるを得ない。
費電流は、 ｉＵ７＝ｉＵ３＝ＶＤＤ／（Ｒ６＋Ｒ３＋Ｒ４） となる。消費電流を低減するために、通常ｉＵ７は数μ
Ａオーダーに設定する必要があるので、抵抗素子Ｒ６と
Ｒ３とＲ４の抵抗値はれぞれ数百ＫΩとする必要があ
り、出力端子Ｏの負荷回路のインピーダンスも数百ＫΩ
のオーダーとならざるを得ない。
【０００８】ここで負荷回路のサージ電流等のため等価
的に負荷回路のインピーダンス（ＺＬ）が、小さくなっ
た場合、例えば、数ＫΩ程度になった場合を想定する。
その時、出力端子Ｏの電位ＶＯは、次のようになる。
的に負荷回路のインピーダンス（ＺＬ）が、小さくなっ
た場合、例えば、数ＫΩ程度になった場合を想定する。
その時、出力端子Ｏの電位ＶＯは、次のようになる。
【０００９】
【数１】 ここで、ＺＬ＜＜（Ｒ３＋Ｒ４）、ＺＬ＜＜Ｒ６なの
で、出力端子Ｏの出力電位ＶＯは、 ＶＯ＝０ となり、接地電位近傍まで低下する。この例のように負
荷インピーダンス（ＺＬ）が数ＫΩまで低下しなくて
も、数μＡオーダーのリーク電流に相当する数百ＫΩ程
度の負荷であっても、同様の計算をすると著しく出力端
子電位ＶＯが低下することが分かる。
で、出力端子Ｏの出力電位ＶＯは、 ＶＯ＝０ となり、接地電位近傍まで低下する。この例のように負
荷インピーダンス（ＺＬ）が数ＫΩまで低下しなくて
も、数μＡオーダーのリーク電流に相当する数百ＫΩ程
度の負荷であっても、同様の計算をすると著しく出力端
子電位ＶＯが低下することが分かる。
【００１０】また、特開平４─４７５９１では 、通常
モード時には降圧出力を負荷に供給するが、スタンバイ
モード時には外部電源出力電位を直接負荷（＝内部回
路）に供給する手法をとっている。しかし、通常モード
時とスタンバイモード時に負荷の電源電圧が異なってし
まい、現在のサブミクロンの設計ルールを適用されたデ
バイスでは、ソースとドレイン間の耐圧不足のため本手
法では不十分である。また、スタンバイモード時に負荷
（＝内部回路）へ供給される電流により電位が低下する
場合について考慮されていない点が問題である。
モード時には降圧出力を負荷に供給するが、スタンバイ
モード時には外部電源出力電位を直接負荷（＝内部回
路）に供給する手法をとっている。しかし、通常モード
時とスタンバイモード時に負荷の電源電圧が異なってし
まい、現在のサブミクロンの設計ルールを適用されたデ
バイスでは、ソースとドレイン間の耐圧不足のため本手
法では不十分である。また、スタンバイモード時に負荷
（＝内部回路）へ供給される電流により電位が低下する
場合について考慮されていない点が問題である。
【００１１】
【発明が解決しようとする課題】従来例では何れも、ス
タンバイモード時には、負荷の消費電流は極めて小さ
く、かつ変動しないという前提のもとで回路が構成され
ている。そこで本発明は、スタンバイモード動作中に何
らかの原因で負荷電流が増加しても、出力電位の低下を
急速に回復することが可能な、スタンバイモードを内蔵
した降圧回路装置を提供することを目的としている。
タンバイモード時には、負荷の消費電流は極めて小さ
く、かつ変動しないという前提のもとで回路が構成され
ている。そこで本発明は、スタンバイモード動作中に何
らかの原因で負荷電流が増加しても、出力電位の低下を
急速に回復することが可能な、スタンバイモードを内蔵
した降圧回路装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】上で述べた課題は、外部
供給電源と、負荷電流供給手段と、負荷電流制御部とを
有し、外部からのスタンバイ制御信号を受け取り動作す
る降圧回路装置であり、前記外部供給電源は、一端が接
地され、他端が該負荷電流供給手段の入力端に接続さ
れ、該負荷電流制御部は、一端が該負荷電流供給手段の
入力端に接続され、他端が該負荷電流供給手段の出力端
に接続され、被制御端が外部からのスタンバイ制御信号
に接続され、出力端が該負荷電流供給手段の被制御端に
接続され、且つ、該スタンバイ制御信号がスタンバイモ
ードの際、該負荷電流供給手段の出力端に接続された負
荷回路に供給される電位を検出し、該負荷回路の電位が
所望の状態になるように該負荷電流供給手段を制御する
ことによって解決される。
供給電源と、負荷電流供給手段と、負荷電流制御部とを
有し、外部からのスタンバイ制御信号を受け取り動作す
る降圧回路装置であり、前記外部供給電源は、一端が接
地され、他端が該負荷電流供給手段の入力端に接続さ
れ、該負荷電流制御部は、一端が該負荷電流供給手段の
入力端に接続され、他端が該負荷電流供給手段の出力端
に接続され、被制御端が外部からのスタンバイ制御信号
に接続され、出力端が該負荷電流供給手段の被制御端に
接続され、且つ、該スタンバイ制御信号がスタンバイモ
ードの際、該負荷電流供給手段の出力端に接続された負
荷回路に供給される電位を検出し、該負荷回路の電位が
所望の状態になるように該負荷電流供給手段を制御する
ことによって解決される。
【００１３】図１は本発明の降圧回路装置の第１のブロ
ック図であり、図１について説明する。図１において、
１は外部供給電源、２は負荷電流供給手段、３は負荷回
路、４は負荷電流制御部である。外部供給電源１は負荷
電流供給手段２と負荷電流制御部４と負荷回路３に電流
を供給するものである。
ック図であり、図１について説明する。図１において、
１は外部供給電源、２は負荷電流供給手段、３は負荷回
路、４は負荷電流制御部である。外部供給電源１は負荷
電流供給手段２と負荷電流制御部４と負荷回路３に電流
を供給するものである。
【００１４】負荷電流制御部４は外部からのスタンバイ
制御信号の指示に従って通常モードとスタンバイモード
との切替えを行い、負荷電流供給手段２を制御して、負
荷回路３に流れる電流あるいは負荷回路３に印加される
電位を制御するものである。
制御信号の指示に従って通常モードとスタンバイモード
との切替えを行い、負荷電流供給手段２を制御して、負
荷回路３に流れる電流あるいは負荷回路３に印加される
電位を制御するものである。
【００１５】通常モードの場合の動作は次の通りであ
る。スタンバイ制御信号（ＳＴＢＹ）＝“Ｌ”レベルの
時、通常モードの動作である。この時、出力端子Ｏの電
位変動を負荷電流制御部４が検出し、負荷電流供給手段
２から供給される電流を制御し、出力端子Ｏの電位ＶＯ
が一定となるように動作して負荷回路３に電流を供給す
る。
る。スタンバイ制御信号（ＳＴＢＹ）＝“Ｌ”レベルの
時、通常モードの動作である。この時、出力端子Ｏの電
位変動を負荷電流制御部４が検出し、負荷電流供給手段
２から供給される電流を制御し、出力端子Ｏの電位ＶＯ
が一定となるように動作して負荷回路３に電流を供給す
る。
【００１６】従って、負荷回路３の消費する電流が変動
した際にも、必要な電流を供給することができる。スタ
ンバイモードの場合の動作は次の通りである。
した際にも、必要な電流を供給することができる。スタ
ンバイモードの場合の動作は次の通りである。
【００１７】スタンバイ制御信号（ＳＴＢＹ）＝“Ｈ”
レベルの時、スタンバイモードの動作である。外部供給
電源１からの電位ＶＤＤが負荷電流供給手段２の入力端
に印加される。この時の負荷電流供給手段２の出力端の
電位をＶＯとする。負荷電流制御部４はこの電位差（Ｖ
ＤＤ−ＶＯ）に応じた電位を出力端から発生して、負荷
電流供給手段２を制御する。
レベルの時、スタンバイモードの動作である。外部供給
電源１からの電位ＶＤＤが負荷電流供給手段２の入力端
に印加される。この時の負荷電流供給手段２の出力端の
電位をＶＯとする。負荷電流制御部４はこの電位差（Ｖ
ＤＤ−ＶＯ）に応じた電位を出力端から発生して、負荷
電流供給手段２を制御する。
【００１８】何らかの原因で出力端子Ｏの電位ＶＯが変
動すると、負荷電流制御部４は負荷電流供給手段２を制
御して、出力端子Ｏの電位ＶＯの変動を打ち消すように
動作する。
動すると、負荷電流制御部４は負荷電流供給手段２を制
御して、出力端子Ｏの電位ＶＯの変動を打ち消すように
動作する。
【００１９】好ましくは、外部供給電源１が所要の電位
ＶＤＤの時、負荷電流供給手段２を流れる電流が零ある
いは微小量となるように負荷電流制御部４を設定すると
よい。
ＶＤＤの時、負荷電流供給手段２を流れる電流が零ある
いは微小量となるように負荷電流制御部４を設定すると
よい。
【００２０】また、負荷回路のインピーダンスが過渡的
に小さくなって出力電位ＶＯが低下した時には、負荷電
流制御部４は電位差（ＶＤＤ−ＶＯ）の変動を検出し、
電流出力を増大させ、出力電位ＶＯが上昇するように負
荷電流供給手段２を制御する。
に小さくなって出力電位ＶＯが低下した時には、負荷電
流制御部４は電位差（ＶＤＤ−ＶＯ）の変動を検出し、
電流出力を増大させ、出力電位ＶＯが上昇するように負
荷電流供給手段２を制御する。
【００２１】本発明によれば、スタンバイモード時にお
いても、負荷電流供給手段２が負荷回路に印加する電位
を制御し、全体の消費電力を小さくした降圧回路を実現
することができる。
いても、負荷電流供給手段２が負荷回路に印加する電位
を制御し、全体の消費電力を小さくした降圧回路を実現
することができる。
【００２２】さらに、上で述べた課題は、外部供給電源
と、負荷電流供給手段と、負荷回路と、負荷電流制御部
とを有し、外部からのスタンバイ制御信号を受け取り動
作する回路装置であり、前記外部供給電源は一端を接地
され他端を該負荷電流供給手段の入力端に接続され、該
負荷回路は一端を接地され他端を該負荷電流供給手段の
出力端に接続され、該負荷電流制御部は、基準電圧発生
手段と、電圧比較手段と、第１の制御電圧発生手段と、
第２の制御電圧発生手段と、被比較電圧発生手段と、第
１のスイッチ、第２のスイッチ、第３のスイッチ、第４
のスイッチ、第５のスイッチとを有し、該基準電圧発生
手段は一端を接地され他端を該第１のスイッチの一端に
接続され出力端からは基準電圧を発生し、該第１のスイ
ッチの他端は該負荷電流供給手段の入力端に接続され、
該被比較電圧発生手段は一端を接地され他端を該負荷電
流供給手段の出力端に接続され該被比較電圧発生手段の
出力端からは被比較電圧を発生し、該電圧比較手段と該
第１の制御電圧発生手段は並列に接続され、その一端は
接地され、その他端は該第５のスイッチの一端に接続さ
れ、該第５のスイッチの他端は該負荷電流供給手段の入
力端に接続され、該電圧比較手段の第１および第２の入
力端は各々該基準電圧発生手段の出力端と該被比較電圧
発生手段の出力端に接続され、該電圧比較手段の出力端
は該第１の制御電圧発生手段の入力端に接続され、該第
１の制御電圧発生手段の出力端は該第４のスイッチの一
端に接続され、該第４のスイッチの他端は該負荷電流供
給手段の被制御端に接続され、該第２の制御電圧発生手
段の一端は該第２のスイッチを通して前記負荷電流供給
手段の入力端に接続され、該第２の制御電圧発生手段の
他端は該第３のスイッチを通して該負荷電流供給手段の
出力端に接続され、該第２の制御電圧発生手段の出力端
は該負荷電流供給手段の被制御端に接続され、該負荷回
路の一端は接地され、他端は該負荷電流供給手段の出力
端に接続された降圧回路装置であり、前記外部からのス
タンバイ制御信号を受け取り、通常動作モードでは、該
第１のスイッチと該第４のスイッチと該第５のスイッチ
はオンとなり、該第２のスイッチと該第３のスイッチは
オフとなり、該電圧比較手段の第１および第２の入力端
の入力電位に応じて、該電圧比較手段は該第１の制御電
圧発生手段を制御する電位を発生し、これに応じて該第
１の制御電圧発生手段は該負荷電流供給手段を制御する
電位を発生し、これに応じて該負荷電流供給手段は負荷
回路に印加される電位を制御し、前記外部からのスタン
バイ制御信号が、スタンバイモードの時には、該第１の
スイッチと該第４のスイッチと該第５のスイッチはオフ
となり、該第２のスイッチと該第３のスイッチはオンと
なり、該第２の制御電圧発生手段の出力電位により該負
荷電流供給手段を制御して、スタンバイモード時におい
ても、負荷回路に印加される電位を該負荷電流供給手段
が制御することによって解決される。
と、負荷電流供給手段と、負荷回路と、負荷電流制御部
とを有し、外部からのスタンバイ制御信号を受け取り動
作する回路装置であり、前記外部供給電源は一端を接地
され他端を該負荷電流供給手段の入力端に接続され、該
負荷回路は一端を接地され他端を該負荷電流供給手段の
出力端に接続され、該負荷電流制御部は、基準電圧発生
手段と、電圧比較手段と、第１の制御電圧発生手段と、
第２の制御電圧発生手段と、被比較電圧発生手段と、第
１のスイッチ、第２のスイッチ、第３のスイッチ、第４
のスイッチ、第５のスイッチとを有し、該基準電圧発生
手段は一端を接地され他端を該第１のスイッチの一端に
接続され出力端からは基準電圧を発生し、該第１のスイ
ッチの他端は該負荷電流供給手段の入力端に接続され、
該被比較電圧発生手段は一端を接地され他端を該負荷電
流供給手段の出力端に接続され該被比較電圧発生手段の
出力端からは被比較電圧を発生し、該電圧比較手段と該
第１の制御電圧発生手段は並列に接続され、その一端は
接地され、その他端は該第５のスイッチの一端に接続さ
れ、該第５のスイッチの他端は該負荷電流供給手段の入
力端に接続され、該電圧比較手段の第１および第２の入
力端は各々該基準電圧発生手段の出力端と該被比較電圧
発生手段の出力端に接続され、該電圧比較手段の出力端
は該第１の制御電圧発生手段の入力端に接続され、該第
１の制御電圧発生手段の出力端は該第４のスイッチの一
端に接続され、該第４のスイッチの他端は該負荷電流供
給手段の被制御端に接続され、該第２の制御電圧発生手
段の一端は該第２のスイッチを通して前記負荷電流供給
手段の入力端に接続され、該第２の制御電圧発生手段の
他端は該第３のスイッチを通して該負荷電流供給手段の
出力端に接続され、該第２の制御電圧発生手段の出力端
は該負荷電流供給手段の被制御端に接続され、該負荷回
路の一端は接地され、他端は該負荷電流供給手段の出力
端に接続された降圧回路装置であり、前記外部からのス
タンバイ制御信号を受け取り、通常動作モードでは、該
第１のスイッチと該第４のスイッチと該第５のスイッチ
はオンとなり、該第２のスイッチと該第３のスイッチは
オフとなり、該電圧比較手段の第１および第２の入力端
の入力電位に応じて、該電圧比較手段は該第１の制御電
圧発生手段を制御する電位を発生し、これに応じて該第
１の制御電圧発生手段は該負荷電流供給手段を制御する
電位を発生し、これに応じて該負荷電流供給手段は負荷
回路に印加される電位を制御し、前記外部からのスタン
バイ制御信号が、スタンバイモードの時には、該第１の
スイッチと該第４のスイッチと該第５のスイッチはオフ
となり、該第２のスイッチと該第３のスイッチはオンと
なり、該第２の制御電圧発生手段の出力電位により該負
荷電流供給手段を制御して、スタンバイモード時におい
ても、負荷回路に印加される電位を該負荷電流供給手段
が制御することによって解決される。
【００２３】図２は本発明の降圧回路装置の第２のブロ
ック図であり、図２について説明する。図２において、
１は外部供給電源、２は負荷電流供給手段、３は負荷回
路、４は負荷電流制御部、４１は基準電圧発生手段、４
２は電圧比較手段、４３は第１の制御電圧発生手段、４
４は第２の制御電圧発生手段、４５は被比較電圧発生手
段、４６は第１のスイッチＳＷ１、４７は第２のスイッ
チＳＷ２、４８は第３のスイッチＳＷ３、４９は第４の
スイッチＳＷ４、５０は第５のスイッチＳＷ５である。
ック図であり、図２について説明する。図２において、
１は外部供給電源、２は負荷電流供給手段、３は負荷回
路、４は負荷電流制御部、４１は基準電圧発生手段、４
２は電圧比較手段、４３は第１の制御電圧発生手段、４
４は第２の制御電圧発生手段、４５は被比較電圧発生手
段、４６は第１のスイッチＳＷ１、４７は第２のスイッ
チＳＷ２、４８は第３のスイッチＳＷ３、４９は第４の
スイッチＳＷ４、５０は第５のスイッチＳＷ５である。
【００２４】負荷電流制御部４は基準電圧発生手段４１
と電圧比較手段４２と第１の制御電圧発生手段４３と第
２の制御電圧発生手段４４と被比較電圧発生手段４５と
スイッチＳＷ１とスイッチＳＷ２とスイッチＳＷ３とス
イッチＳＷ４とスイッチＳＷ５から構成されている。ス
イッチＳＷ１〜ＳＷ５には外部からスタンバイ制御信号
が印加される構成となっている。
と電圧比較手段４２と第１の制御電圧発生手段４３と第
２の制御電圧発生手段４４と被比較電圧発生手段４５と
スイッチＳＷ１とスイッチＳＷ２とスイッチＳＷ３とス
イッチＳＷ４とスイッチＳＷ５から構成されている。ス
イッチＳＷ１〜ＳＷ５には外部からスタンバイ制御信号
が印加される構成となっている。
【００２５】図２において、外部供給電源１は負荷電流
供給手段２と負荷電流制御部４と負荷回路３に電流を供
給するものである。負荷電流制御部４は外部からのスタ
ンバイ制御信号の指示に従って通常モードとスタンバイ
モードとのスイッチの切替えを行い負荷電流制御部４の
モードを変えて、負荷電流供給手段を制御して、負荷回
路に流れる電流あるいは負荷回路に印加される電位を制
御するものである。
供給手段２と負荷電流制御部４と負荷回路３に電流を供
給するものである。負荷電流制御部４は外部からのスタ
ンバイ制御信号の指示に従って通常モードとスタンバイ
モードとのスイッチの切替えを行い負荷電流制御部４の
モードを変えて、負荷電流供給手段を制御して、負荷回
路に流れる電流あるいは負荷回路に印加される電位を制
御するものである。
【００２６】通常モードの場合の動作は次の通りであ
る。スタンバイ制御信号（ＳＴＢＹ）＝“Ｌ”レベルの
時、通常モードの動作であり、スイッチＳＷ１とＳＷ４
とＳＷ５はオン、スイッチＳＷ２とＳＷ３はオフとな
る。この時、出力端子Ｏの電位ＶＯが被比較電圧発生手
段４５に印加されて、被比較電圧発生手段４５は出力電
位ＶＩＲを発生する。また、外部供給電源１からの電位
ＶＤＤが基準電圧発生手段４１に印加されて、基準電圧
発生手段４１は基準電位ＶＲＥＦを発生する。
る。スタンバイ制御信号（ＳＴＢＹ）＝“Ｌ”レベルの
時、通常モードの動作であり、スイッチＳＷ１とＳＷ４
とＳＷ５はオン、スイッチＳＷ２とＳＷ３はオフとな
る。この時、出力端子Ｏの電位ＶＯが被比較電圧発生手
段４５に印加されて、被比較電圧発生手段４５は出力電
位ＶＩＲを発生する。また、外部供給電源１からの電位
ＶＤＤが基準電圧発生手段４１に印加されて、基準電圧
発生手段４１は基準電位ＶＲＥＦを発生する。
【００２７】被比較電圧発生手段４５の出力電位ＶＩＲ
と基準電圧発生手段４１からの基準電位ＶＲＥＦは各々
電圧比較手段４２の二つの入力端に印加される。電圧比
較手段４２はこれら二つの入力電位に応じた出力を第１
の制御電圧発生手段４３に印加し、第１の制御電圧発生
手段４３はこの印加された電位に応じた出力電位ＶＣ１
を負荷電流供給手段２に印加する。即ち、被比較電圧発
生手段４５と電圧比較手段４２と第１の制御電圧発生手
段４３と負荷電流供給手段２は、 ＶＩＲ＝ＶＲＥＦ となるように動作し、出力端子Ｏの電位ＶＯが一定とな
るように動作して負荷回路３に電流を供給する。
と基準電圧発生手段４１からの基準電位ＶＲＥＦは各々
電圧比較手段４２の二つの入力端に印加される。電圧比
較手段４２はこれら二つの入力電位に応じた出力を第１
の制御電圧発生手段４３に印加し、第１の制御電圧発生
手段４３はこの印加された電位に応じた出力電位ＶＣ１
を負荷電流供給手段２に印加する。即ち、被比較電圧発
生手段４５と電圧比較手段４２と第１の制御電圧発生手
段４３と負荷電流供給手段２は、 ＶＩＲ＝ＶＲＥＦ となるように動作し、出力端子Ｏの電位ＶＯが一定とな
るように動作して負荷回路３に電流を供給する。
【００２８】何らかの原因で出力端子Ｏの電位ＶＯが変
動すると被比較電圧発生手段４５の出力電位ＶＩＲが変
動する。すると第１の制御電圧発生手段の出力電位ＶＣ
１が変動し、負荷電流供給手段２を制御して、出力端子
Ｏの電位ＶＯの変動を打ち消すように動作する。即ち、
被比較電圧発生手段４５を適当に設定することによっ
て、負荷電流供給手段２から供給される電流を制御する
ことができる。
動すると被比較電圧発生手段４５の出力電位ＶＩＲが変
動する。すると第１の制御電圧発生手段の出力電位ＶＣ
１が変動し、負荷電流供給手段２を制御して、出力端子
Ｏの電位ＶＯの変動を打ち消すように動作する。即ち、
被比較電圧発生手段４５を適当に設定することによっ
て、負荷電流供給手段２から供給される電流を制御する
ことができる。
【００２９】負荷回路のインピーダンスが過渡的に小さ
くなって出力電位ＶＯが低下した時には、被比較電圧発
生手段が電位の低下を検出し、電圧比較手段４２、第１
の制御電圧発生手段４３、負荷電流供給手段２へとフィ
ードバックがかかり、出力電位ＶＯを上昇させ、電流出
力が大きくなるようにすることができる。
くなって出力電位ＶＯが低下した時には、被比較電圧発
生手段が電位の低下を検出し、電圧比較手段４２、第１
の制御電圧発生手段４３、負荷電流供給手段２へとフィ
ードバックがかかり、出力電位ＶＯを上昇させ、電流出
力が大きくなるようにすることができる。
【００３０】スタンバイモードの場合の動作は次の通り
である。スタンバイ制御信号（ＳＴＢＹ）＝“Ｈ”レベ
ルの時、スタンバイモードの動作であり、スイッチＳＷ
１とＳＷ４とＳＷ５はオフ、スイッチＳＷ２とＳＷ３は
オン、となる。
である。スタンバイ制御信号（ＳＴＢＹ）＝“Ｈ”レベ
ルの時、スタンバイモードの動作であり、スイッチＳＷ
１とＳＷ４とＳＷ５はオフ、スイッチＳＷ２とＳＷ３は
オン、となる。
【００３１】この時、外部供給電源１からの電位ＶＤＤ
が負荷電流供給手段２の入力端に印加される。スタンバ
イモードの定常状態における負荷電流供給手段２の出力
端の電位をＶＯとする。第２の制御電圧発生手段４４の
一端は電位ＶＤＤを受け他端は電位ＶＯを受け、この電
位差に応じた電位ＶＣ２を出力端から発生して、負荷電
流供給手段２を制御する。
が負荷電流供給手段２の入力端に印加される。スタンバ
イモードの定常状態における負荷電流供給手段２の出力
端の電位をＶＯとする。第２の制御電圧発生手段４４の
一端は電位ＶＤＤを受け他端は電位ＶＯを受け、この電
位差に応じた電位ＶＣ２を出力端から発生して、負荷電
流供給手段２を制御する。
【００３２】何らかの原因で出力端子Ｏの電位ＶＯが変
動すると第２の制御電圧発生手段４４にかかる電位差が
変動する。すると第２の制御電圧発生手段４４の出力端
から発生する電位ＶＣ２が変動し、負荷電流供給手段２
を制御して、出力端子Ｏの電位ＶＯの変動を打ち消すよ
うに動作する。即ち、第２の制御電圧発生手段４４の出
力端から発生する電位ＶＣ２を設定することによって、
負荷電流供給手段２から供給される電流を制御すること
ができる。
動すると第２の制御電圧発生手段４４にかかる電位差が
変動する。すると第２の制御電圧発生手段４４の出力端
から発生する電位ＶＣ２が変動し、負荷電流供給手段２
を制御して、出力端子Ｏの電位ＶＯの変動を打ち消すよ
うに動作する。即ち、第２の制御電圧発生手段４４の出
力端から発生する電位ＶＣ２を設定することによって、
負荷電流供給手段２から供給される電流を制御すること
ができる。
【００３３】好ましくは、外部供給電源１が所要の電位
ＶＤＤになった時、第２の制御電圧発生手段４４の制御
端の出力電位ＶＣ２を、負荷電流供給手段２がオン・オ
フする境界より僅かにオフ側あるいは僅かにオン側にな
るように設定すれば、負荷電流供給手段２を流れる電流
は零あるいは微小量とすることができる。
ＶＤＤになった時、第２の制御電圧発生手段４４の制御
端の出力電位ＶＣ２を、負荷電流供給手段２がオン・オ
フする境界より僅かにオフ側あるいは僅かにオン側にな
るように設定すれば、負荷電流供給手段２を流れる電流
は零あるいは微小量とすることができる。
【００３４】また、負荷回路のインピーダンスが過渡的
に小さくなって出力電位ＶＯが低下した時には、第２の
制御電圧発生手段４４の出力電位ＶＣ２も低下し、負荷
電流供給手段２はオン状態となり電流出力が大きくな
る。
に小さくなって出力電位ＶＯが低下した時には、第２の
制御電圧発生手段４４の出力電位ＶＣ２も低下し、負荷
電流供給手段２はオン状態となり電流出力が大きくな
る。
【００３５】図２のブロック図において、第２の制御電
圧発生手段４４は定電流源素子と抵抗素子で構成しても
よい。この抵抗素子の抵抗値を変えることによって、第
２の制御電圧発生手段４４の出力電位ＶＣ２を可変とす
ることができる。また、この定電流源素子を抵抗素子に
置き換えてもよい。
圧発生手段４４は定電流源素子と抵抗素子で構成しても
よい。この抵抗素子の抵抗値を変えることによって、第
２の制御電圧発生手段４４の出力電位ＶＣ２を可変とす
ることができる。また、この定電流源素子を抵抗素子に
置き換えてもよい。
【００３６】また、負荷電流供給手段２として電界効果
トランジスタを使用し、かつ第２の制御電圧発生手段４
４によって該電界効果トランジスタのゲートとソース間
の電位を制御して負荷電流供給手段２の電流供給量を制
御してもよい。
トランジスタを使用し、かつ第２の制御電圧発生手段４
４によって該電界効果トランジスタのゲートとソース間
の電位を制御して負荷電流供給手段２の電流供給量を制
御してもよい。
【００３７】また、負荷電流供給手段２としてバイポー
ラトランジスタを使用し、かつ第２の制御電圧発生手段
４４によって該バイポーラトランジスタのベースとエミ
ッタ間の電位を制御して負荷電流供給手段２の電流供給
量を制御してもよい。
ラトランジスタを使用し、かつ第２の制御電圧発生手段
４４によって該バイポーラトランジスタのベースとエミ
ッタ間の電位を制御して負荷電流供給手段２の電流供給
量を制御してもよい。
【００３８】本発明によれば、スタンバイモード時にお
いても、負荷電流供給手段２が負荷回路に印加する電位
を制御し、全体の消費電力を小さくした降圧回路を実現
することができる。
いても、負荷電流供給手段２が負荷回路に印加する電位
を制御し、全体の消費電力を小さくした降圧回路を実現
することができる。
【００３９】
【発明の実施の形態】図３は本発明の降圧回路装置の第
１の実施例、図４は第１の実施例の通常モード時（ＳＴ
ＢＹ＝“Ｌ”）の等価回路、図５は通常モード時（図
４）に対応する各部分の電圧（＝電位）特性と電流特
性、図６は第１の実施例のスタンバイモード時（ＳＴＢ
Ｙ＝“Ｈ”）の等価回路、図７はスタンバイモード（Ｓ
ＴＢＹ＝“Ｈ”）（図６）でＺＬ＝∞の時の各部分の電
圧特性と電流特性、図８はスタンバイモード（ＳＴＢＹ
＝“Ｈ”）（図６）でＺＬ≠∞の場合の各部分の電圧特
性と電流特性である。
１の実施例、図４は第１の実施例の通常モード時（ＳＴ
ＢＹ＝“Ｌ”）の等価回路、図５は通常モード時（図
４）に対応する各部分の電圧（＝電位）特性と電流特
性、図６は第１の実施例のスタンバイモード時（ＳＴＢ
Ｙ＝“Ｈ”）の等価回路、図７はスタンバイモード（Ｓ
ＴＢＹ＝“Ｈ”）（図６）でＺＬ＝∞の時の各部分の電
圧特性と電流特性、図８はスタンバイモード（ＳＴＢＹ
＝“Ｈ”）（図６）でＺＬ≠∞の場合の各部分の電圧特
性と電流特性である。
【００４０】第１の実施例では、まず図２のブロック図
と図３の実施例の回路図に従って回路動作の説明を行
う。図２のブロック図は、外部供給電源１、負荷電流供
給手段２、負荷回路３、負荷電流制御部４よりなる。負
荷電流制御部４は基準電圧発生手段４１、電圧比較手段
４２、第１の制御電圧発生手段４３、第２の制御電圧発
生手段４４、被比較電圧発生手段４５、スイッチＳＷ
１、スイッチＳＷ２、スイッチＳＷ３ スイッチＳＷ
４、スイッチＳＷ５よりなる。
と図３の実施例の回路図に従って回路動作の説明を行
う。図２のブロック図は、外部供給電源１、負荷電流供
給手段２、負荷回路３、負荷電流制御部４よりなる。負
荷電流制御部４は基準電圧発生手段４１、電圧比較手段
４２、第１の制御電圧発生手段４３、第２の制御電圧発
生手段４４、被比較電圧発生手段４５、スイッチＳＷ
１、スイッチＳＷ２、スイッチＳＷ３ スイッチＳＷ
４、スイッチＳＷ５よりなる。
【００４１】図３の本発明の降圧回路装置の第１の実施
例において、外部供給電源１を有し、負荷電流供給手段
２はＰｃｈＭＯＳＦＥＴであるＭＰ１（これ以降、トラ
ンジスタＭＰ１という。）よりなり、負荷回路３は負荷
インピーダンスＺＬよりなり、基準電圧発生手段４１は
抵抗素子Ｒ１とツェナーダイオードＺＤ１よりなる。電
圧比較手段４２と第１の制御電圧発生手段４３とスイッ
チＳＷ５はオペアンプＡ１の中に含まれる。
例において、外部供給電源１を有し、負荷電流供給手段
２はＰｃｈＭＯＳＦＥＴであるＭＰ１（これ以降、トラ
ンジスタＭＰ１という。）よりなり、負荷回路３は負荷
インピーダンスＺＬよりなり、基準電圧発生手段４１は
抵抗素子Ｒ１とツェナーダイオードＺＤ１よりなる。電
圧比較手段４２と第１の制御電圧発生手段４３とスイッ
チＳＷ５はオペアンプＡ１の中に含まれる。
【００４２】通常モードの時、スイッチＳＷ５はオンし
電圧比較手段４２と第１の制御電圧発生手段４３は動作
し、スタンバイモードの時、オペアンプＡ１のＰＤ端子
にスタンバイ制御信号（ＳＴＢＹ）＝“Ｈ”レベルが入
力され、オペアンプＡ１内にあるスイッチＳＷ５はオフ
し、オペアンプＡ１はパワーダウンし、電圧比較手段４
２と第１の制御電圧発生手段４３は動作しない。
電圧比較手段４２と第１の制御電圧発生手段４３は動作
し、スタンバイモードの時、オペアンプＡ１のＰＤ端子
にスタンバイ制御信号（ＳＴＢＹ）＝“Ｈ”レベルが入
力され、オペアンプＡ１内にあるスイッチＳＷ５はオフ
し、オペアンプＡ１はパワーダウンし、電圧比較手段４
２と第１の制御電圧発生手段４３は動作しない。
【００４３】第２の制御電圧発生手段４４はＮｃｈデプ
レッションＭＯＳＦＥＴであるＤＰ１（これ以降、トラ
ンジスタＤＰ１という。）と抵抗素子Ｒ２よりなり、被
比較電圧発生手段４５は抵抗素子Ｒ３と抵抗素子Ｒ４よ
りなり、スイッチＳＷ１はＰｃｈＭＯＳＦＥＴであるＭ
Ｐ２（これ以降、トランジスタＭＰ２という。）よりな
り、スイッチＳＷ２はＮｃｈＭＯＳＦＥＴであるＭＮ１
（これ以降、トランジスタＭＮ１という。）よりなり、
スイッチＳＷ３はＮｃｈＭＯＳＦＥＴであるＭＮ２（こ
れ以降、トランジスタＭＮ２という。）よりなり、スイ
ッチＳＷ４はＰｃｈＭＯＳＦＥＴであるＭＰ３（これ以
降、トランジスタＭＰ３という。）よりなり、スイッチ
ＳＷ１〜ＳＷ４の各種ＭＯＳＦＥＴは外部から入力され
るスタンバイ制御信号によってオンまたはオフ状態にさ
れる。
レッションＭＯＳＦＥＴであるＤＰ１（これ以降、トラ
ンジスタＤＰ１という。）と抵抗素子Ｒ２よりなり、被
比較電圧発生手段４５は抵抗素子Ｒ３と抵抗素子Ｒ４よ
りなり、スイッチＳＷ１はＰｃｈＭＯＳＦＥＴであるＭ
Ｐ２（これ以降、トランジスタＭＰ２という。）よりな
り、スイッチＳＷ２はＮｃｈＭＯＳＦＥＴであるＭＮ１
（これ以降、トランジスタＭＮ１という。）よりなり、
スイッチＳＷ３はＮｃｈＭＯＳＦＥＴであるＭＮ２（こ
れ以降、トランジスタＭＮ２という。）よりなり、スイ
ッチＳＷ４はＰｃｈＭＯＳＦＥＴであるＭＰ３（これ以
降、トランジスタＭＰ３という。）よりなり、スイッチ
ＳＷ１〜ＳＷ４の各種ＭＯＳＦＥＴは外部から入力され
るスタンバイ制御信号によってオンまたはオフ状態にさ
れる。
【００４４】次に、図３において、回路動作を説明す
る。 〔１〕通常モードの場合の動作 スタンバイ制御信号（ＳＴＢＹ）＝“Ｌ”レベルの時、
通常モードの動作であり、トランジスタＭＰ２とトラン
ジスタＭＰ３はオン、トランジスタＭＮ１とトランジス
タＭＮ２はオフとなり、オペアンプＡ１は通常モードで
動作する。通常モードの等価回路を図４に示す。
る。 〔１〕通常モードの場合の動作 スタンバイ制御信号（ＳＴＢＹ）＝“Ｌ”レベルの時、
通常モードの動作であり、トランジスタＭＰ２とトラン
ジスタＭＰ３はオン、トランジスタＭＮ１とトランジス
タＭＮ２はオフとなり、オペアンプＡ１は通常モードで
動作する。通常モードの等価回路を図４に示す。
【００４５】図４において、出力端子Ｏの電位ＶＯは被
比較電圧発生手段４５で抵抗分圧されて、被比較電圧発
生手段４５の出力電位ＶＩＲは次のようになる。
比較電圧発生手段４５で抵抗分圧されて、被比較電圧発
生手段４５の出力電位ＶＩＲは次のようになる。
【００４６】
【数２】 この被比較電圧発生手段４５の出力電位ＶＩＲは、基準
電圧発生手段４１で生成された基準電位ＶＲＥＦととも
にオペアンプＡ１に入力される。オペアンプＡ１は電圧
比較手段（図２の４２）と制御電圧発生手段１（図２の
４３）として動作し、 ＶＩＲ＝ＶＲＥＦ となるように電位ＶＣ１を発生して、負荷電流供給手段
２を制御して、出力端子Ｏの電位ＶＯが一定となるよう
に動作する。
電圧発生手段４１で生成された基準電位ＶＲＥＦととも
にオペアンプＡ１に入力される。オペアンプＡ１は電圧
比較手段（図２の４２）と制御電圧発生手段１（図２の
４３）として動作し、 ＶＩＲ＝ＶＲＥＦ となるように電位ＶＣ１を発生して、負荷電流供給手段
２を制御して、出力端子Ｏの電位ＶＯが一定となるよう
に動作する。
【００４７】この時の各部の定常状態における電位（＝
電圧）および電流と外部供給電源電圧ＶＤＤとの関係を
図５に示す。通常モードで動作する時、この降圧回路に
流れる電流は ｉ＝ｉＺＬ＋ｉＵ３＋ｉＵ４＋（ｉＵ５＋ｉＵ６） となる。負荷電流が零の時の降圧回路自体に流れる電流
は、ｉＺＬ＝０を代入して、 ｉ＝ｉＵ３＋ｉＵ４＋（ｉＵ５＋ｉＵ６） となる。通常オペアンプＡ１の入力インピーダンスは非
常に大きいので、被比較電圧発生手段の抵抗素子Ｒ３と
Ｒ４は数百ＫΩとすることができるので、ｉＵ３は数μ
Ａにすることが可能である。しかし、基準電圧発生手段
４１と電圧比較手段４２、および第１の制御電圧発生手
段４３には定常的に数１０μＡ〜数１００μＡの電流が
流れる。つまり負荷電流ｉＺＬが零の場合でも多くの電
流が流れる。 〔２〕スタンバイモードの場合の動作 スタンバイ制御信号（ＳＴＢＹ）＝“Ｈ”レベルの時、
スタンバイモードとなる。この時の等価回路を図６に示
す。ＺＬ＝∞の場合の各部分の電圧および電流と外部供
給電源電圧との関係を図７に示す。外部供給電源が所要
の電位ＶＤＤになった時、第２の制御電圧発生手段４４
の出力電位ＶＣ２を、負荷電流供給手段２であるトラン
ジスタＭＰ１がオン・オフする境界より僅かにオフ側に
なるように設定すれば、負荷電流供給手段２を流れる電
流ｉＵ１は零とすることができる。
電圧）および電流と外部供給電源電圧ＶＤＤとの関係を
図５に示す。通常モードで動作する時、この降圧回路に
流れる電流は ｉ＝ｉＺＬ＋ｉＵ３＋ｉＵ４＋（ｉＵ５＋ｉＵ６） となる。負荷電流が零の時の降圧回路自体に流れる電流
は、ｉＺＬ＝０を代入して、 ｉ＝ｉＵ３＋ｉＵ４＋（ｉＵ５＋ｉＵ６） となる。通常オペアンプＡ１の入力インピーダンスは非
常に大きいので、被比較電圧発生手段の抵抗素子Ｒ３と
Ｒ４は数百ＫΩとすることができるので、ｉＵ３は数μ
Ａにすることが可能である。しかし、基準電圧発生手段
４１と電圧比較手段４２、および第１の制御電圧発生手
段４３には定常的に数１０μＡ〜数１００μＡの電流が
流れる。つまり負荷電流ｉＺＬが零の場合でも多くの電
流が流れる。 〔２〕スタンバイモードの場合の動作 スタンバイ制御信号（ＳＴＢＹ）＝“Ｈ”レベルの時、
スタンバイモードとなる。この時の等価回路を図６に示
す。ＺＬ＝∞の場合の各部分の電圧および電流と外部供
給電源電圧との関係を図７に示す。外部供給電源が所要
の電位ＶＤＤになった時、第２の制御電圧発生手段４４
の出力電位ＶＣ２を、負荷電流供給手段２であるトラン
ジスタＭＰ１がオン・オフする境界より僅かにオフ側に
なるように設定すれば、負荷電流供給手段２を流れる電
流ｉＵ１は零とすることができる。
【００４８】即ち、ＶｔｈｐをトランジスタＭＰ１の閾
値電圧とすると、 ｜ＶＣ２−ＶＤＤ｜＝｜Ｖｔｈｐ｜−ΔＶｔｈｐ とすればよい。出力端子Ｏの出力電位ＶＯを通常動作モ
ード時の出力電位と同じにするためには、通常動作モー
ド時の被比較電圧発生手段４５の消費電流ｉＵ３を、ト
ランジスタＤＰ１の電流源で供給すればよいので、 ｉＵ２＝ｉＵ３ となるように、トランジスタＤＰ１のサイズを設定す
る。
値電圧とすると、 ｜ＶＣ２−ＶＤＤ｜＝｜Ｖｔｈｐ｜−ΔＶｔｈｐ とすればよい。出力端子Ｏの出力電位ＶＯを通常動作モ
ード時の出力電位と同じにするためには、通常動作モー
ド時の被比較電圧発生手段４５の消費電流ｉＵ３を、ト
ランジスタＤＰ１の電流源で供給すればよいので、 ｉＵ２＝ｉＵ３ となるように、トランジスタＤＰ１のサイズを設定す
る。
【００４９】この時、第２の制御電圧発生手段４４の出
力電位ＶＣ２は、 ＶＣ２＝ＶＯ＋ｉＵ２×Ｒ２ となるので、抵抗素子Ｒ２を適当に設定することによ
り、簡単に、 ｜ＶＣ２−ＶＤＤ｜≦｜Ｖｔｈｐ｜ とすることが可能である。この時の降圧回路装置の自己
消費電流は、 ｉ＝ｉＵ２＝ｉＵ３ となり、簡単に数μＡオーダーとすることが可能であ
り、スタンバイモード時の降圧回路自体の消費電流を抑
制することができる。
力電位ＶＣ２は、 ＶＣ２＝ＶＯ＋ｉＵ２×Ｒ２ となるので、抵抗素子Ｒ２を適当に設定することによ
り、簡単に、 ｜ＶＣ２−ＶＤＤ｜≦｜Ｖｔｈｐ｜ とすることが可能である。この時の降圧回路装置の自己
消費電流は、 ｉ＝ｉＵ２＝ｉＵ３ となり、簡単に数μＡオーダーとすることが可能であ
り、スタンバイモード時の降圧回路自体の消費電流を抑
制することができる。
【００５０】次にリーク電流やサージ電流のためにＺＬ
≠∞の場合を検討する。この時の各部分の電圧および電
流と外部供給電源電圧との関係を図８に示す。ＺＬ≠∞
の場合は、当然負荷インピーダンス（ＺＬ）にも負荷電
流ｉＺＬが流れようとするが、トランジスタＤＰ１の電
流供給能力は、 ｉＵ２＝ｉＵ３ ここで、ｉＵ３は通常動作時のｉＵ３と同じである。出
力端子Ｏの電位ＶＯは、 ＶＯ＝ｉＵ２〔（Ｒ３＋Ｒ４）／／ＺＬ〕＝一定 になるまで低下しようとする。
≠∞の場合を検討する。この時の各部分の電圧および電
流と外部供給電源電圧との関係を図８に示す。ＺＬ≠∞
の場合は、当然負荷インピーダンス（ＺＬ）にも負荷電
流ｉＺＬが流れようとするが、トランジスタＤＰ１の電
流供給能力は、 ｉＵ２＝ｉＵ３ ここで、ｉＵ３は通常動作時のｉＵ３と同じである。出
力端子Ｏの電位ＶＯは、 ＶＯ＝ｉＵ２〔（Ｒ３＋Ｒ４）／／ＺＬ〕＝一定 になるまで低下しようとする。
【００５１】例えば、（Ｒ３＋Ｒ４）＝５００ＫΩ、Ｚ
Ｌ＝５００ＫΩとすれば、出力端子電位ＶＯは１／２に
低下する。出力端子電位ＶＯがΔＶＯだけ低下すれば、
第２の制御電圧発生手段４４の出力電位ＶＣ２もΔＶＯ
だけ低下するので、 ｜ＶＣ２−ＶＤＤ｜＋ΔＶＯ＞｜Ｖｔｈｐ｜ となれば、負荷電流供給手段２のトランジスタＭＰ１は
急速にオンする。結局、負荷インピーダンス（ＺＬ）に
流れる電流ｉＺＬは、負荷電流供給手段２を介して供給
されるので、トランジスタＭＰ１の電流供給能力が負荷
電流ｉＺＬに比べて充分大きく設定されていれば、出力
端子Ｏの電位ＶＯは再び通常モードの出力電位近傍まで
自動的に回復する。但し、ＺＬ＝∞の場合に、 ｜ＶＣ２−ＶＤＤ｜＝｜Ｖｔｈｐ｜−ΔＶｔｈｐ と設定しているので、この式を代入すると、 ｜Ｖｔｈｐ｜−ΔＶｔｈｐ＋ΔＶＯ＞｜Ｖｔｈｐ｜ ΔＶＯ＞ΔＶｔｈｐ つまり、負荷電流ｉＺＬが非常に小さい電流の場合で
も、出力端子の電位ＶＯがあらかじめ設定された電位幅
ΔＶｔｈｐ以上低下しないと負荷電流供給手段２はオン
しない。
Ｌ＝５００ＫΩとすれば、出力端子電位ＶＯは１／２に
低下する。出力端子電位ＶＯがΔＶＯだけ低下すれば、
第２の制御電圧発生手段４４の出力電位ＶＣ２もΔＶＯ
だけ低下するので、 ｜ＶＣ２−ＶＤＤ｜＋ΔＶＯ＞｜Ｖｔｈｐ｜ となれば、負荷電流供給手段２のトランジスタＭＰ１は
急速にオンする。結局、負荷インピーダンス（ＺＬ）に
流れる電流ｉＺＬは、負荷電流供給手段２を介して供給
されるので、トランジスタＭＰ１の電流供給能力が負荷
電流ｉＺＬに比べて充分大きく設定されていれば、出力
端子Ｏの電位ＶＯは再び通常モードの出力電位近傍まで
自動的に回復する。但し、ＺＬ＝∞の場合に、 ｜ＶＣ２−ＶＤＤ｜＝｜Ｖｔｈｐ｜−ΔＶｔｈｐ と設定しているので、この式を代入すると、 ｜Ｖｔｈｐ｜−ΔＶｔｈｐ＋ΔＶＯ＞｜Ｖｔｈｐ｜ ΔＶＯ＞ΔＶｔｈｐ つまり、負荷電流ｉＺＬが非常に小さい電流の場合で
も、出力端子の電位ＶＯがあらかじめ設定された電位幅
ΔＶｔｈｐ以上低下しないと負荷電流供給手段２はオン
しない。
【００５２】しかし、この値は充分0.２Ｖ程度に設定可
能なので、負荷電流供給手段の電流供給能力が負荷電流
値に比べ充分大きければ、最悪でも通常モード電位に比
べ0.２Ｖ程度の電位の低下に抑止することが可能であ
る。
能なので、負荷電流供給手段の電流供給能力が負荷電流
値に比べ充分大きければ、最悪でも通常モード電位に比
べ0.２Ｖ程度の電位の低下に抑止することが可能であ
る。
【００５３】さらに、ＺＬ＝∞となって、ｉＺＬ＜＜ｉ
Ｕ３となれば、出力端子Ｏの電位ＶＯは、再び通常モー
ド時の出力電位と等しくなる。図９に第２の実施例のス
タンバイモード時（ＳＴＢＹ＝“Ｈ”）の等価回路を示
す。図９と図６とは第２の制御電圧発生手段４４の構成
が異なる。制御電圧ＶＣ２は、
Ｕ３となれば、出力端子Ｏの電位ＶＯは、再び通常モー
ド時の出力電位と等しくなる。図９に第２の実施例のス
タンバイモード時（ＳＴＢＹ＝“Ｈ”）の等価回路を示
す。図９と図６とは第２の制御電圧発生手段４４の構成
が異なる。制御電圧ＶＣ２は、
【００５４】
【数３】 となる。この場合も図６と同様に、 ｜ＶＣ２−ＶＤＤ｜＝｜Ｖｔｈｐ｜−ΔＶｔｈｐ に設定する。但し、図６の回路では出力端子Ｏの電位変
化ΔＶＯが、直接負荷電流供給手段２のトランジスタＭ
Ｐ１のゲート・ソース間電位ＶＧＳの変化幅ΔＶＧＳに
なったが、本実施例では、
化ΔＶＯが、直接負荷電流供給手段２のトランジスタＭ
Ｐ１のゲート・ソース間電位ＶＧＳの変化幅ΔＶＧＳに
なったが、本実施例では、
【００５５】
【数４】 となるので、出力端子の電位変化に対する負荷電流供給
手段２の電流供給能力の変化量が図６の第一の実施例に
比較して低下する。スタンバイモードでの負荷電流のダ
イナミックな変化幅が小さい場合には、出力端子の電位
変動を充分小さくすることが可能である。
手段２の電流供給能力の変化量が図６の第一の実施例に
比較して低下する。スタンバイモードでの負荷電流のダ
イナミックな変化幅が小さい場合には、出力端子の電位
変動を充分小さくすることが可能である。
【００５６】図１０に第３の実施例のスタンバイモード
時（ＳＴＢＹ＝“Ｈ”）の等価回路を示す。この実施例
では、図６のようにデプレッションＮｃｈＭＯＳＦＥＴ
を使わずに、エンハンスメントＮｃｈＭＯＳＦＥＴで電
流源を実現している。カレントミラー回路の消費電流ｉ
Ｕ２”分が増加するが、この電流も抵抗素子Ｒ７の値を
充分大きくすることにより、簡単に数μＡ程度にするこ
とができる。図６のようなデプレッションＮｃｈＭＯＳ
ＦＥＴを作るための特別なウェハプロセスを使用せず
に、スタンバイ動作時の自己消費電流が数μＡ増加する
だけで、図６と同じ出力端子電位ＶＯの補償機能をもっ
た回路を実現することが可能である。
時（ＳＴＢＹ＝“Ｈ”）の等価回路を示す。この実施例
では、図６のようにデプレッションＮｃｈＭＯＳＦＥＴ
を使わずに、エンハンスメントＮｃｈＭＯＳＦＥＴで電
流源を実現している。カレントミラー回路の消費電流ｉ
Ｕ２”分が増加するが、この電流も抵抗素子Ｒ７の値を
充分大きくすることにより、簡単に数μＡ程度にするこ
とができる。図６のようなデプレッションＮｃｈＭＯＳ
ＦＥＴを作るための特別なウェハプロセスを使用せず
に、スタンバイ動作時の自己消費電流が数μＡ増加する
だけで、図６と同じ出力端子電位ＶＯの補償機能をもっ
た回路を実現することが可能である。
【００５７】
【発明の効果】本発明によれば、スタンバイモードでの
低消費電力動作を可能にしながら、従来技術で問題とな
ったスタンバイモード時のダイナミックな負荷電流の変
化による出力端子電位の急激な低下を防止するために、
自己バイアスにより出力端子電位が所定の電位差分だけ
変動した場合に、自動的に負荷回路への電流供給能力を
増加せしめ、降圧回路の出力電位を一定に保とうとする
機能を得ることができる。
低消費電力動作を可能にしながら、従来技術で問題とな
ったスタンバイモード時のダイナミックな負荷電流の変
化による出力端子電位の急激な低下を防止するために、
自己バイアスにより出力端子電位が所定の電位差分だけ
変動した場合に、自動的に負荷回路への電流供給能力を
増加せしめ、降圧回路の出力電位を一定に保とうとする
機能を得ることができる。
【００５８】その結果、本発明は、低消費電力の降圧回
路装置として寄与することが大である。
路装置として寄与することが大である。
【図１】 本発明の降圧回路装置の第１のブロック図で
ある。
ある。
【図２】 本発明の降圧回路装置の第２のブロック図で
ある。
ある。
【図３】 本発明の降圧回路装置の第一の実施例であ
る。
る。
【図４】 第１の実施例の通常モード時（ＳＴＢＹ＝
“Ｌ”）の等価回路である。
“Ｌ”）の等価回路である。
【図５】 通常モード時（図４）に対応する各部分の電
圧特性と電流特性である。
圧特性と電流特性である。
【図６】 第１の実施例のスタンバイモード時（ＳＴＢ
Ｙ＝“Ｈ”）の等価回路である。
Ｙ＝“Ｈ”）の等価回路である。
【図７】 スタンバイモード（ＳＴＢＹ＝“Ｈ”）（図
６）でＺＬ＝∞の時の各部分の電圧特性と電流特性であ
る。
６）でＺＬ＝∞の時の各部分の電圧特性と電流特性であ
る。
【図８】 スタンバイモード（ＳＴＢＹ＝“Ｈ”）（図
６）でＺＬ≠∞の時の各部分の電圧特性と電流特性であ
る。
６）でＺＬ≠∞の時の各部分の電圧特性と電流特性であ
る。
【図９】 第２の実施例のスタンバイモード時（ＳＴＢ
Ｙ＝“Ｈ”）の等価回路である。
Ｙ＝“Ｈ”）の等価回路である。
【図１０】 第３の実施例のスタンバイモード時（ＳＴ
ＢＹ＝“Ｈ”）の等価回路である。
ＢＹ＝“Ｈ”）の等価回路である。
【図１１】 従来技術の例である。
1 外部供給電源 45 被比較電
圧発生手段 2 負荷電流供給手段 46 スイッチ
ＳＷ１ 3 負荷回路 47 スイッチ
ＳＷ２ 4 負荷電流制御部 47-1 スイッ
チ 41 基準電圧発生手段 47-2 スイッ
チ 42 電圧比較手段 48 スイッチ
ＳＷ３ 43 第１の制御電圧発生手段 49 スイッチ
ＳＷ４ 44 第２の制御電圧発生手段 50 スイッチ
ＳＷ５
圧発生手段 2 負荷電流供給手段 46 スイッチ
ＳＷ１ 3 負荷回路 47 スイッチ
ＳＷ２ 4 負荷電流制御部 47-1 スイッ
チ 41 基準電圧発生手段 47-2 スイッ
チ 42 電圧比較手段 48 スイッチ
ＳＷ３ 43 第１の制御電圧発生手段 49 スイッチ
ＳＷ４ 44 第２の制御電圧発生手段 50 スイッチ
ＳＷ５
Claims (7)
- 【請求項１】 外部供給電源と、負荷電流供給手段と、
負荷電流制御部とを有し、スタンバイ制御信号を受け取
り動作する降圧回路装置であり、 前記外部供給電源は、一端が接地され、他端が該負荷電
流供給手段の入力端に接続され、 該負荷電流制御部は、一端が該負荷電流供給手段の入力
端に接続され、他端が該負荷電流供給手段の出力端に接
続され、被制御端が外部からのスタンバイ制御信号に接
続され、出力端が該負荷電流供給手段の被制御端に接続
され、且つ、該スタンバイ制御信号がスタンバイモード
の際、該負荷電流供給手段の出力端に接続された負荷回
路に供給される電位を検出し、該負荷回路の電位が所望
の状態になるように該負荷電流供給手段を制御すること
を特徴とする降圧回路装置。 - 【請求項２】 該スタンバイ制御信号がスタンバイモー
ドの際、 該負荷電流制御部は、該負荷電流供給手段の電流出力が
零または微小量となるように、該負荷電流供給手段の被
制御端を制御し、 該負荷回路のインピーダンスが過渡的に小さくなって、
該負荷回路に供給される電位が低下した際には、該負荷
電流制御部が、該電位を検出して、該負荷電流供給手段
からの電流出力を増大させ、該電位を回復させる、よう
に制御することを特徴とする請求項１記載の降圧回路装
置。 - 【請求項３】 外部供給電源と、負荷電流供給手段と、
負荷電流制御部とを有し、 外部からのスタンバイ制御信号を受け取り動作する降圧
回路装置であり、 前記外部供給電源は、一端が接地され、他端が該負荷電
流供給手段の入力端に接続され、 該負荷電流制御部は、基準電圧発生手段と、電圧比較手
段と、第１の制御電圧発生手段と、第２の制御電圧発生
手段と、被比較電圧発生手段と、第１のスイッチと、第
２のスイッチと、第３のスイッチと、第４のスイッチ
と、第５のスイッチとを有し、 該基準電圧発生手段は、一端が接地され、他端が該第１
のスイッチの一端に接続され、該基準電圧発生出力端か
らは基準電圧を発生し、 該第１のスイッチの他端は、該負荷電流供給手段の入力
端に接続され、 該被比較電圧発生手段は、一端が接地され、他端が該負
荷電流供給手段の出力端に接続され、該被比較電圧発生
出力端からは被比較電圧を発生し、 該電圧比較手段と該第１の制御電圧発生手段は、並列に
接続され、それぞれの一端は接地され、それぞれの他端
は該第５のスイッチを通して該負荷電流供給手段の入力
端に接続され、 該電圧比較手段は、第１の入力端が該基準電圧発生手段
の出力端に接続され、第２の入力端が該被比較電圧発生
手段の出力端に接続され、該電圧比較手段の出力端が該
第１の制御電圧発生手段の入力端に接続され、 該第１の制御電圧発生手段は、出力端が該第４のスイッ
チの一端に接続され、 該第４のスイッチは、他端が該負荷電流供給手段の被制
御端に接続され、 該第２の制御電圧発生手段は、一端が該第２のスイッチ
を通して前記負荷電流供給手段の入力端に接続され、他
端が該第３のスイッチを通して該負荷電流供給手段の出
力端に接続され、該第２の制御電圧発生出力端が該負荷
電流供給手段の被制御端に接続され、 前記外部からのスタンバイ制御信号は該負荷電流制御部
に入力され、 通常動作モードでは、該第１のスイッチと該第４のスイ
ッチと該第５のスイッチはオンとなり、該第２のスイッ
チと該第３のスイッチはオフとなり、 該電圧比較手段は、第１および第２の入力端の入力電位
に応じて、該第１の制御電圧発生手段を制御する電位を
発生し、 該第１の制御電圧発生手段は、該負荷電流供給手段を制
御する電位を発生し、 該負荷電流供給手段は、該負荷電流供給手段の出力端に
接続された負荷回路に印加される電位を制御し、 前記外部からのスタンバイ制御信号が、スタンバイモー
ドの際には、該第１のスイッチと該第４のスイッチと該
第５のスイッチはオフとなり、該第２のスイッチと該第
３のスイッチはオンとなり、 該第２の制御電圧発生手段は、出力電位により該負荷電
流供給手段を制御して、スタンバイモードの際において
も、該負荷回路に印加される電位を制御することを特徴
とする降圧回路装置。 - 【請求項４】前記第２の制御電圧発生手段が抵抗素子、
又は、定電流源素子と抵抗素子からなることを特徴とす
る請求項３記載の降圧回路装置。 - 【請求項５】 該スタンバイ制御信号がスタンバイモー
ドの際、 該負荷電流供給手段の電流出力が零または微小量となる
ように、該第２の制御電圧発生手段の出力電位を設定
し、 該負荷回路のインピーダンスが大きい際は、該負荷電流
供給手段からの電流出力が零または微小量となり、 該負荷回路のインピーダンスが過渡的に小さくなった際
には、電流出力が大きくなるようにしたことを特徴とす
る請求項３記載の降圧回路装置。 - 【請求項６】該負荷電流供給手段は、電界効果トランジ
スタを含み、該第２の制御電圧発生手段が、該電界効果
トランジスタのゲートとソース間の電位を閾値電位に等
しく、或いは、該閾値電位より小さく設定して該負荷電
流供給手段からの電流出力を零に近づけることを特徴と
する請求項３記載の降圧回路装置。 - 【請求項７】該負荷電流供給手段は、バイポーラトラン
ジスタを含み、該第２の制御電圧発生手段が、該バイポ
ーラトランジスタのベースとエミッタ間の電位を順方向
電位に等しく、或いは、該順方向電位より小さく設定し
て、該負荷電流供給手段の電流供給を零にすることを特
徴とする請求項３記載の降圧回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182558A JPH1124765A (ja) | 1997-07-08 | 1997-07-08 | 降圧回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182558A JPH1124765A (ja) | 1997-07-08 | 1997-07-08 | 降圧回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1124765A true JPH1124765A (ja) | 1999-01-29 |
Family
ID=16120380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9182558A Withdrawn JPH1124765A (ja) | 1997-07-08 | 1997-07-08 | 降圧回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1124765A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543506A (ja) * | 1999-04-26 | 2002-12-17 | アルカテル | 移動機器において電気を供給するための方法およびデバイス |
| JP2006229622A (ja) * | 2005-02-17 | 2006-08-31 | Advantest Corp | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 |
| WO2007072402A3 (en) * | 2005-12-22 | 2007-09-27 | Nxp Bv | Voltage conversion circuit |
| JP2008234195A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体集積回路及び半導体集積回路が組み込まれた半導体装置 |
| JP2009053984A (ja) * | 2007-08-28 | 2009-03-12 | Nec Electronics Corp | データ処理装置、電源電圧生成回路及びその電源電圧生成方法 |
-
1997
- 1997-07-08 JP JP9182558A patent/JPH1124765A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543506A (ja) * | 1999-04-26 | 2002-12-17 | アルカテル | 移動機器において電気を供給するための方法およびデバイス |
| JP2006229622A (ja) * | 2005-02-17 | 2006-08-31 | Advantest Corp | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 |
| WO2007072402A3 (en) * | 2005-12-22 | 2007-09-27 | Nxp Bv | Voltage conversion circuit |
| JP2008234195A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体集積回路及び半導体集積回路が組み込まれた半導体装置 |
| JP2009053984A (ja) * | 2007-08-28 | 2009-03-12 | Nec Electronics Corp | データ処理装置、電源電圧生成回路及びその電源電圧生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236194B1 (en) | Constant voltage power supply with normal and standby modes | |
| US6522111B2 (en) | Linear voltage regulator using adaptive biasing | |
| US7193399B2 (en) | Voltage regulator | |
| US8866341B2 (en) | Voltage regulator | |
| US6703813B1 (en) | Low drop-out voltage regulator | |
| US10175707B1 (en) | Voltage regulator having feedback path | |
| US12287659B2 (en) | Low-dropout regulator for low voltage applications | |
| US6664773B1 (en) | Voltage mode voltage regulator with current mode start-up | |
| EP1947544A1 (en) | Voltage regulator and method for voltage regulation | |
| EP1508078A4 (en) | FA ON DYNAMIC AMPLIFIED POLARIZING CURRENT VOLTAGE REGULATOR | |
| KR20020064870A (ko) | 전력 증폭기의 동작전류 제어 회로 | |
| US20080238381A1 (en) | Device and Method for Voltage Regulator with Stable and Fast Response and Low Standby Current | |
| CN117155123B (zh) | 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法 | |
| JP2005533421A (ja) | 容量性フィードバック回路 | |
| US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
| US20070001652A1 (en) | Multi-power supply circuit and multi-power supply method | |
| JP3356223B2 (ja) | 降圧回路及びこれを内蔵した半導体集積回路 | |
| JPH1124765A (ja) | 降圧回路装置 | |
| JP4941045B2 (ja) | カレントミラー回路 | |
| KR100969964B1 (ko) | 저전력 특성을 갖는 저손실 전압 레귤레이터 | |
| US7402984B1 (en) | Oscillation sensor for linear regulation circuit | |
| CN112994221B (zh) | 一种芯片及电子设备 | |
| US6975163B2 (en) | Precision margining circuitry | |
| JP2002287833A (ja) | 定電圧電源 | |
| CN212623800U (zh) | 一种稳压器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |