JPH11251365A - 電極群を有する部材の製造法 - Google Patents

電極群を有する部材の製造法

Info

Publication number
JPH11251365A
JPH11251365A JP10047113A JP4711398A JPH11251365A JP H11251365 A JPH11251365 A JP H11251365A JP 10047113 A JP10047113 A JP 10047113A JP 4711398 A JP4711398 A JP 4711398A JP H11251365 A JPH11251365 A JP H11251365A
Authority
JP
Japan
Prior art keywords
metal layer
metal
layer
protruding electrode
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10047113A
Other languages
English (en)
Other versions
JPH11251365A5 (ja
JP3780688B2 (ja
Inventor
Hidehiro Nakamura
英博 中村
Akio Yamazaki
聡夫 山崎
Shigeki Ichimura
茂樹 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP04711398A priority Critical patent/JP3780688B2/ja
Publication of JPH11251365A publication Critical patent/JPH11251365A/ja
Publication of JPH11251365A5 publication Critical patent/JPH11251365A5/ja
Application granted granted Critical
Publication of JP3780688B2 publication Critical patent/JP3780688B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 外部端子用の穴を基材に予めドリル穴明けし
ておき、これを銅箔を貼り付けて、銅箔にチップ接続用
端子と外部端子への接続配線回路を形成するCSP基板
において、微細配線、外部接続端子の小径化、多端子化
を可能とする。 【解決手段】 第1の金属層上に該金属層と選択エッチ
ング可能な第2の金属層が形成され、さらに第2の金属
層上に第1の金属層と同じ組成の金属で、厚さが第1の
金属層と異なる第3の金属層が形成された3層金属箔の
第1金属層に所定の大きさの突起電極群をエッチングに
より形成するし、突起電極をマスクとして、第2金属を
エッチングし、この部材の突起電極側に絶縁樹脂を介し
て、表面が平坦な部材を加圧せしめ、絶縁層の厚さが突
起電極の高さより1μm以下とし、突起電極上を被覆し
た絶縁樹脂を除去し、この部材において、該突起群を形
成する第1金属と該突起電極群と接触する第2金属層を
エッチングにより除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、エッチングによる
突起電極群を有する部材及びそれを使用した小径穴明け
されたCSP用基材の製造法に関する。
【0002】
【従来の技術】電子機器の小形化、高速化に伴い、プリ
ント配線板上に半導体チップを高密度に実装する必要性
が増大している。このため、QFP(Quad Fla
t Package)をはじめとするリードパッケージ
が、プリント配線板に実装される場合が多い。しかし、
入出力端子の増大に伴い、半導体チップの周辺に二次元
的に入出力端子を設けるピン挿入型のPGA(Pin
Grid Array)が開発されている。このPGA
では、表面実装に適しないことから、入出力端子にはん
だボールを形成する表面実装型のBGA(Ball G
rid Array)が開発されている。さらにパッケ
ージを小型化するため、半導体チップの周辺に、半導体
チップとの接続端子を設け、その端子と接続して実装領
域内に配線と入出力端子を設けるCSP(Chip S
ize Package)が開発されている。これら
は、チップキャリアパッケージと知られ、半導体チップ
をセラミックやプラスチック基板あるいはフィルムから
なるインターポーザに実装し、封止材でトランスファモ
ールドする形態をとる。このような、パッケージでセラ
ミック基板をインターポーザとした場合、有機基材から
なるプリント配線板への実装は、熱膨張係数の不整合か
ら接続部での信頼性が低下し不利である。また、セラミ
ック基板は誘電率が高く伝搬遅延を減らすには不利であ
る。これに対して、プラスチックの基板あるいはフィル
ムをインターポーザとした場合が有利であり比較的安価
である。このような背景から、外部端子用の穴を基材に
予めドリル穴あけしておき、これに銅箔を貼り付けて、
銅箔にチップ接続用端子と外部端子への接続配線回路を
形成することを特徴とするCSP用基板が製造されてい
る。これにより、銅箔表面でワイヤボンディングが可能
になり、同時に銅箔裏面にドリル径を有する外部接続端
子を有する安価なCSP基板が実現する。このような基
板においては、さらなる微細配線、外部接続端子の小径
化、多端子化が望まれている。
【0003】
【発明が解決しようとする課題】本発明は、外部端子用
の穴を基材に予めドリル穴明けしておき、これを銅箔を
貼り付けて、銅箔にチップ接続用端子と外部端子への接
続配線回路を形成するCSP基板において、微細配線、
外部接続端子の小径化、多端子化を可能とするものであ
る。
【0004】
【課題を解決するための手段】本発明の電極群を有する
部材の製造法は、第1の金属層上に、該金属層と選択エ
ッチング可能な第2の金属層が形成され、さらに第2の
金属層上に、第1の金属層と同じ組成の金属で厚さが第
1の金属層と異なる第3の金属層が形成された3層から
なる金属箔の、第1金属層に、所定の大きさの突起電極
群をエッチングにより形成する工程を含み突起電極をマ
スクとして、第2金属をエッチングすることを特徴とす
るものである。請求項1の部材の突起電極側に絶縁樹脂
を介して、表面が平坦な部材を加圧せしめ、絶縁層の厚
さが突起電極の高さより1μm以下になるようにし、突
起電極上の被覆した絶縁樹脂を除去し突起電極群を有す
る部材を製造する。
【0005】
【発明の実施の形態】本願では、第1の金属層上に該金
属層と選択エッチング可能な第2の金属層が形成され、
さらに第2の金属層上に第1の金属層と同じ組成の金属
で、厚さが第1の金属層と異なる第3の金属層が形成さ
れた該3層からなる金属箔(以下3層箔)において、第
1金属層に所定の大きさの突起電極群をエッチングによ
り形成する工程を含み突起電極をマスクとして、第2金
属をエッチングすることを特徴とする工程及び部材が提
供される。又本願では、上記の部材の突起電極側に絶縁
樹脂を介して、表面が平坦な部材を加圧せしめ、絶縁層
の厚さが突起電極の高さより1μm以下とすることを特
徴とする工程を含み、突起電極上を被覆した絶縁樹脂を
除去することを特徴とする工程及び部材が提供される。
更に本願では、上記からなる部材において、該突起群を
形成する第1金属と該突起電極群と接触する第2金属層
をエッチングにより除去する工程及び部材が提供され
る。
【0006】図1に、3層箔の第1金属に突起電極群を
形成するための工程断面を示す。図1(a)に示す3層
箔において、図中2で示す第2金属層は、第1金属層と
選択エッチング可能であり、また第1金属層よりイオン
化傾向が低い。構造諸元は、第1金属層の厚さが18〜
70μmであり、第2金属層の厚さは、1μm以下であ
る。第3金属層の厚さは、5〜18μmである。この3
層箔両面に例えば感光性レジストHN640(日立化成
製、商品名)をラミネートし、第1金属層に、後述の突
起電極イメージを図1(b)に示すように、像形成す
る。この時の電極形状は角状より円状が望ましい。この
後、図1(c)に示すように第1金属層を選択エッチン
グする。次に図1(d)に示すようにエッチングレジス
トを剥離し、2で示す金属層を1で示す第1金属の突起
電極をマスクにしてエッチングする。この時、該レジス
トを第2金属層エッチング後に剥離してもよい。これに
より、図1(e)に示すように、高さが均一な突起電極
群を有する部材を得る。
【0007】図2は、図1の発明部材と表面が平坦な部
材を加圧接触させる工程を示す。図2(a)は、図1の
発明部材である。図2(b)は、この部材の突起電極群
側を熱硬化性樹脂、熱可塑性樹脂を介して、6で示す表
面が平滑な部材(平坦化部材)を構成した構成断面を示
す。この構成で、真空熱プレスにより、突起電極群を樹
脂に埋設させると共に、平坦化部材に接触せしめる。ま
た、図2(b)において、突起電極側に、紫外線硬化樹
脂あるいは、印刷後硬化可能な絶縁樹脂をスクリーンま
たはメタルマスク印刷により印刷後、平坦化部材とし
て、ガラス板を接触せしめ、紫外線硬化あるいは熱硬化
させることも可能である。これにより、図2(c)に示
す部材が得られる。この際、突起電極と6の間に、最大
1μm以下の厚さで5で示す樹脂が残る。図2(d)で
平坦化部材が銅箔であればエッチングし、ガラス板であ
る場合は、機械的に除去する。この時もやはり、突起電
極と6の間に最大1μm以下の厚さで、5で示す樹脂が
残る場合がある。この後、図2(e)に示すように、樹
脂層がポリイミドやエポキシ樹脂であれば、過マンガン
酸処理等、適宜行う。0.1μm以下の残渣であればプ
ラズマ処理、オゾン処理等を行い、突起電極の頭出しを
行う。
【0008】図3は、図2の発明による部材を用いて、
埋設された突起電極の第1金属及び第2金属を、順次エ
ッチングする工程を示す。図3(a)は、図2の発明部
材である。図3(b)では、3で示す第3金属層側にレ
ジスト形成する。この後、図3(c)、図3(d)で、
埋設された突起電極をエッチングし、レジスト除去す
る。以上により、図3(e)に示す所定の外部接続用穴
(はんだボール接続用電極)が形成された部材が得られ
る。
【0009】図4は、図3で得られた突起電極の断面図
を示す。これにより、先端径が最小100μmの突起電
極が得られる。また、径の異なる均一な高さの突起電極
群が高精度の位置に形成できる。エッチングを用いるた
め、テーパ形状となる。また、第2金属がエッチバック
された構造になる。このため、図4に示すような、穴断
面図形状が得られる。この穴断面により、はんだボール
をリフローで接続したとき、基材の接触面積が小さくな
り、剪断応力強度が上昇する。
【0010】図5に、従来の工法による穴断面形状を示
す。まず7で示すコア材の両面に、8で示す接着材を塗
布したボンディングシート(図5(a))にドリル穴明
けする(図5(b))。この時の、外部接続用の最小径
は直径0.3mmである。これに、銅箔をプレスし、図
5(c)に示すCSP用基材を得る。しかし、図5
(d)に示すように、直径0.3mm以下の穴明けで
は、プレス時に8で示す接着材が銅箔側で位置ずれし、
安全な穴形状にならない。また、9で示す外部接続用穴
の銅箔面に、8の接着材の未硬化成分がしみだし、後の
金めっき工程で付着等の原因や不良となる。
【0011】
【発明の効果】本発明の発明部材により、穴底部がコン
タミのない銅表面で小径の穴を有し、かつ微細な回路が
形成できる銅箔がついたCSP用基板が安価に得られ
る。
【図面の簡単な説明】
【図1】 本発明の工程を説明する断面図。
【図2】 本発明の工程を説明する断面図。
【図3】 本発明の工程を説明する断面図。
【図4】 本発明の部材の断面図。
【図5】 従来の工程を説明する断面図。
【符号の説明】
1 第1金属層 2 第2金属層 3 第3金属層 4 レジスト 5 絶縁層 6 平坦化部材 7 コア絶縁層 8 接着材 9 外部接続用端子穴

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1の金属層上に、該金属層と選択エッ
    チング可能な第2の金属層が形成され、さらに第2の金
    属層上に、第1の金属層と同じ組成の金属で厚さが第1
    の金属層と異なる第3の金属層が形成された3層からな
    る金属箔の、第1金属層に、所定の大きさの突起電極群
    をエッチングにより形成する工程を含み突起電極をマス
    クとして、第2金属をエッチングすることを特徴とする
    電極群を有する部材の製造法。
  2. 【請求項2】 請求項1の部材の突起電極側に絶縁樹脂
    を介して、表面が平坦な部材を加圧せしめ、絶縁層の厚
    さが突起電極の高さより1μm以下になるようにし、突
    起電極上の被覆した絶縁樹脂を除去する突起電極群を有
    する部材の製造法。
JP04711398A 1998-02-27 1998-02-27 Csp用基板の製造法 Expired - Fee Related JP3780688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04711398A JP3780688B2 (ja) 1998-02-27 1998-02-27 Csp用基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04711398A JP3780688B2 (ja) 1998-02-27 1998-02-27 Csp用基板の製造法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006013969A Division JP2006165592A (ja) 2006-01-23 2006-01-23 エッチングバンプ群を有する部材の製造法

Publications (3)

Publication Number Publication Date
JPH11251365A true JPH11251365A (ja) 1999-09-17
JPH11251365A5 JPH11251365A5 (ja) 2005-07-14
JP3780688B2 JP3780688B2 (ja) 2006-05-31

Family

ID=12766133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04711398A Expired - Fee Related JP3780688B2 (ja) 1998-02-27 1998-02-27 Csp用基板の製造法

Country Status (1)

Country Link
JP (1) JP3780688B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096578B2 (en) 1999-10-12 2006-08-29 Tessera Interconnect Materials, Inc. Manufacturing method for wiring circuit substrate
EP1906445A3 (en) * 2006-09-26 2009-11-25 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor device
KR100973287B1 (ko) 2003-07-18 2010-07-30 삼성테크윈 주식회사 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법
JP2010199624A (ja) * 2010-06-01 2010-09-09 Hitachi Chem Co Ltd 薄板状物品を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096578B2 (en) 1999-10-12 2006-08-29 Tessera Interconnect Materials, Inc. Manufacturing method for wiring circuit substrate
CN100377625C (zh) * 1999-10-12 2008-03-26 德塞拉互连材料股份有限公司 布线电路衬底及其制造方法
US7546681B2 (en) 1999-10-12 2009-06-16 Tessera Interconnect Materials, Inc. Manufacturing method for wiring circuit substrate
US7721422B2 (en) 1999-10-12 2010-05-25 Tessera Interconnect Materials, Inc. Methods of making microelectronic assemblies
KR100973287B1 (ko) 2003-07-18 2010-07-30 삼성테크윈 주식회사 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법
EP1906445A3 (en) * 2006-09-26 2009-11-25 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor device
US7749889B2 (en) 2006-09-26 2010-07-06 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor device
JP2010199624A (ja) * 2010-06-01 2010-09-09 Hitachi Chem Co Ltd 薄板状物品を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
US10283484B2 (en) 2013-10-04 2019-05-07 Invensas Corporation Low cost substrates

Also Published As

Publication number Publication date
JP3780688B2 (ja) 2006-05-31

Similar Documents

Publication Publication Date Title
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
KR100432715B1 (ko) 방열부재를 갖는 인쇄회로기판 및 그 제조방법
JP3988227B2 (ja) 半導体チップ搭載用基板の製造法および半導体装置
KR20010031020A (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
JPH1032224A (ja) 半導体装置及びその製造方法
JP3475569B2 (ja) パッケージ及びその製造方法
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
US5889333A (en) Semiconductor device and method for manufacturing such
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP3780688B2 (ja) Csp用基板の製造法
JP2001217548A (ja) 配線基板の製造方法
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JPH0897330A (ja) チップキャリア及びその製造方法
JP2006165592A (ja) エッチングバンプ群を有する部材の製造法
JP2000200855A (ja) Pga型配線基板及びその製造方法並びに半導体装置
KR100661296B1 (ko) 전자부품을 내장한 인쇄회로기판의 제조방법 및 지그 장치
JP3623641B2 (ja) 半導体装置
JP4428376B2 (ja) 半導体チップ搭載用基板の製造法
JP2002141371A (ja) フリップチップ実装方法
JP2005251780A (ja) 半導体回路部品およびその製造方法
JP3019899B2 (ja) マルチチップモジュールの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140317

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140317

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees