JPH11252186A

JPH11252186A - Ｄｃオフセット除去装置およびｄｃオフセット除去装置を適用した受信機

Info

Publication number: JPH11252186A
Application number: JP10052505A
Authority: JP
Inventors: Ryoji Hayashi; 亮司林; Takao Nakajima; 隆雄中島; Makoto Miyake; 真三宅
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-03-04
Filing date: 1998-03-04
Publication date: 1999-09-17

Abstract

(57)【要約】【課題】ＴＤＭＡ方式のデジタル無線通信システムに
おいて、受信ベースバンド信号からＤＣオフセットを除
去する高域通過フィルタの挿入による復調ビット誤り率
の劣化を防止して信号の受信を確実にした上で、かつ、
高速なＤＣオフセットの除去を可能にして、ＤＣオフセ
ット除去のために受信スロット以外のスロットで受信機
の電源を入れる必要をなくすことで受信機の消費電力を
減らせるようにすることを課題とする。【解決手段】サンプルホールド回路３５では、最初の
サンプルホールド制御信号ＳＨＣに応じて高周波受信回
路２から送られてくるベースバンド信号が保持され、そ
の間に、スイッチ３４に対してスイッチ制御信号ＳＷＣ
が入力されると、スイッチ３４はオンからオフに切り替
わり、遮断周波数が切り替えられる。サンプルホールド
回路３５では、さらに信号出力の保持が続き、位相遅延
の変化量に相当する一定時間の経過後に再度サンプルホ
ールド制御信号ＳＨＣが供給されると、信号出力の保持
が解除される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＴＤＭＡ（時分割
多元接続）方式を用いたデジタル無線通信システムでダ
イレクトコンバージョン受信方式を用いて無線通信を行
うときに発生するＤＣオフセットを除去するＤＣオフセ
ット除去装置およびＤＣオフセット除去装置を適用した
受信機に関する。

【０００２】

【従来の技術】図１４は従来例による受信機の構成を示
すブロック図である。図１４には、例えば、文献“倍周
波デジタル移相復調方式のダイレクトコンバージョン受
信機”、三村政博、大庭基、長谷川誠、牧本三
夫、横崎克司、１９９１年電子情報通信学会秋季大会
Ｂ−２１１に示された受信機と同様の構成が示されてい
る。

【０００３】図１４に示された受信機は、主な構成とし
て、信号を入力する入力端子２０１、受信信号と局部発
振信号とを混合する第１ミクサ２０２，第２ミクサ２０
３、局部発振信号を発振する局部発振器２０４、位相を
９０°遅らせる９０°移相器２０５、ベースバンド信号
から希望信号を取り出す第１低域通過フィルタ２０６，
第２低域通過フィルタ２０７、希望信号を増幅する第１
ベースバンド増幅器２０８，第２ベースバンド増幅器２
０９、増幅された希望信号からＤＣオフセットを除去す
る第１ＤＣオフセット除去回路２１０，第２ＤＣオフセ
ット除去回路２１１、ＤＣオフセット除去後の信号を復
調して復調データを得る復調回路２１２、および、復調
データを出力する出力端子２１３を備えている。

【０００４】つぎに、動作について説明する。図１４に
示した受信機では、入力端子２０１から入力される受信
信号は、２チャネルに分配されて、それぞれ第１，第２
ミクサ２０２，２０３に入力される。一方、局部発振器
２０４が出力する信号であって、希望信号にほぼ等しい
周波数の局部発振信号は、第１ミクサ２０２に入力され
るとともに、９０°移相器２０５を経て第２ミクサ２０
３に入力される。

【０００５】第１，第２ミクサ２０２，２０３では、そ
れぞれ受信信号と局部発振信号とが混合され、ベースバ
ンド信号に変換された後、第１，第２低域通過フィルタ
２０６，２０７によって希望信号だけが選択される。濾
波されたベースバンド信号の希望信号は、第１，第２ベ
ースバンド増幅器２０８，２０９でそれぞれ復調に必要
なレベルまで増幅された後、復調回路２１２で復調さ
れ、復調データが出力端子２１３より出力される。

【０００６】ところが、ベースバンド信号（希望信号）
が第１および第２ベースバンド増幅器２０８，２０９で
直流増幅されると、その増幅された信号に大きなＤＣオ
フセットが生じる。これは、第１および第２低域通過フ
ィルタ２０６，２０７やその前段で生じるＤＣオフセッ
ト、あるいは、第１および第２ベースバンド増幅器２０
８，２０９のもつ入力ＤＣオフセットが増幅されるため
である。

【０００７】このＤＣオフセットが大きいと、後段の復
調回路２１２において信号を正しく復調できなくなる。
そこで、上述したベースバンド信号のＤＣオフセットを
除去する目的で、図１４に示したように、第１，第２ベ
ースバンド増幅器２０８，２０９の出力には、それぞれ
第１，第２ＤＣオフセット除去回路２１０，２１１が接
続される。

【０００８】つぎに、ＤＣオフセット除去回路について
一例を挙げて説明する。図１５はＤＣオフセット除去回
路の一構成例を示す回路図であり、同図には、代表例と
して第１ＤＣオフセット除去回路２１０が示されてい
る。第１ＤＣオフセット除去回路２１０には、図１５に
示したように、コンデンサ２１０ａおよび抵抗２１０ｂ
で構成される高域通過フィルタが適用される。

【０００９】希望信号が、例えば、４相位相変調（ＱＰ
ＳＫ）のようなディジタル変調信号の場合、ベースバン
ドの希望信号のスペクトルには、直流の近傍にも信号電
力が分布する。このため、上記高域通過フィルタでＤＣ
オフセットが除去されると、その除去と同時にＤＣ近傍
の信号スペクトルが損なわれるため、復調時のビット誤
り率特性が劣化する。

【００１０】そこで、この高域通過フィルタの遮断周波
数は、ビット誤り率特性の劣化が問題にならない程度に
小さくする必要がある。ＱＰＳＫ信号を遅延検波する場
合には、上記遮断周波数は、伝送シンボル周波数の数百
分の１以下にする必要がある。

【００１１】つぎに、上述した図１４の受信機を例えば
ＴＤＭＡシステムに適用した場合について説明する。図
１６はＴＤＭＡシステムにおける基地局からの下り信号
の構成と受信機の電源制御タイミングとの関係を説明す
る図である。同図（ａ）には、ＴＤＭＡシステムにおけ
る基地局からの下り信号の信号構成が示され、同図
（ｂ）には、下り信号に対する受信機の電源状態の一例
が示されている。

【００１２】通常、下り信号は、スロットと呼ばれる通
例数百シンボルからなる単位に区分けされており、各ス
ロットは、先頭にある同期引き込みのためのプリアンブ
ル信号とデータ部分からなる。この下り信号を受信する
移動局では、図１６（ｂ）に示したように、自局に関す
る情報を含むスロットの間だけ受信機の電源が入るよう
にしたので、その間に受信が行われ、それ以外のスロッ
トでは受信機の電源が切られる。このため、自局に必要
な情報を取り込むときにだけ電源が入るので、消費電力
を少なくすることができる。

【００１３】以上の構成では、例えば、前記高域通過フ
ィルタの遮断周波数を伝送シンボル周波数の数百分の１
にした場合、このＤＣオフセットを復調時のビット誤り
率特性に影響を与えない程度に十分除去するためには、
数百シンボル程度の時間が必要である。したがって、プ
リアンブル信号の間だけではＤＣオフセットを除去しき
れないため、受信機の電源を、図１６（ｃ）に示すよう
に、受信スロットの前から立ち上げる必要がある。

【００１４】したがって、ＤＣオフセット除去装置を図
１５に示したように高域通過フィルタのように構成した
場合には、その遮断周波数を小さくするとＤＣオフセッ
トの除去に時間がかかるため、受信スロットの十分前か
ら受信機の電源を入れる必要があり、受信機の消費電力
が増えるという問題があった。そこで、ＤＣオフセット
を高速に除去することが考えられるが、そのために遮断
周波数を大きくすると、復調時のビット誤り率特性が劣
化する問題があり、この場合には適当な遮断周波数を選
ぶことができないという問題があった。

【００１５】そこで、以上の問題を解消するＤＣオフセ
ット除去回路として、例えば、文献“ダイレクトコンバ
ージョン受信機のＤＣオフセット除去方法”、吉田
弘、鶴見博史、前田忠彦、鈴木康夫、１９９６年
電子情報通信学会通信ソサイエティ大会Ｂ−４５０のＤ
Ｃオフセット除去回路がある。図１７には、このＤＣオ
フセット除去回路を図１４の受信機に組み込んだときの
構成が示されている。

【００１６】図１７に示したＤＣオフセット除去回路
は、Ａ／Ｄ変換器３０１、平均回路３０２、ホールド回
路３０３、および、減算器３０４より構成される。この
ＤＣオフセット除去回路は、前述した図１４の受信機の
第１ベースバンド増幅器２０８の出力にＡ／Ｄ変換器３
０１を接続させ、減算器３０４を復調回路２１２の入力
に接続させている。なお、このＤＣオフセット除去回路
と同様の回路が第２ベースバンド増幅器２０９と復調回
路２１２との間に接続されるものとする。

【００１７】つぎに、動作について説明する。図１７に
示したＤＣオフセット除去回路において、第１ベースバ
ンド増幅器２０８で増幅されたベースバンド信号は、Ａ
／Ｄ変換器３０１でデジタル化される。平均回路３０２
では、このＡ／Ｄ変換器３０１でデジタル化されたベー
スバンド信号の時間平均が求められ、その時間平均をＤ
Ｃオフセットとしている。このＤＣオフセットは平均回
路３０２の後段のホールド回路３０３により次の受信ス
ロットまで保持される。

【００１８】このホールド回路３０３で保持されたＤＣ
オフセットは減算器３０４へ出力される。この減算器３
０４では、ホールド回路３０３から出力された前受信ス
ロットのＤＣオフセットがＡ／Ｄ変換器３０１でデジタ
ル化されたベースバンド信号から差し引かれ、復調回路
２１２へ出力される。このようにして、ＤＣオフセット
除去が行われる。第２ベースバンド増幅器２０９の出力
経路においても図示せぬが同様のＤＣオフセット除去が
実施される。

【００１９】

【発明が解決しようとする課題】従来におけるＤＣオフ
セット除去装置は以上のように構成されているので、Ｄ
Ｃオフセット除去回路を図１７に示したように時間平均
をとる構成にした場合には、受信スロットの前から受信
機の電源を入れる必要はないが、最初の受信スロットに
対してＤＣオフセットを除去することができなくなるた
め、受信ができなくなる虞があった。また、特に、陸上
移動通信で復調回路２１２の入力レベルを一定にするた
めにベースバンド増幅器２０８，２０９の利得を受信信
号レベルに応じて変化させる場合は、受信スロット毎に
受信信号レベルが変動してベースバンド増幅器２０８，
２０９の利得が変化し、増幅器が出力するＤＣオフセッ
トが受信スロット毎に変化することになる。このような
場合、前受信スロットのＤＣオフセットは、現受信スロ
ットのＤＣオフセットとは異なるので、前受信スロット
で求めたＤＣオフセットを現受信スロットの信号から差
し引いても、ＤＣオフセットを除去できないという問題
があった。

【００２０】本発明は、上述した従来例による問題を解
消するため、受信機の消費電力が増加しないようにしつ
つ信号を確実に受信し、かつ、信号復調時のビット誤り
率特性の劣化を防止することが可能なＤＣオフセット除
去装置およびＤＣオフセット除去装置を適用した受信機
を得ることを目的とする。

【００２１】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、本発明に係るＤＣオフセット除去
装置は、デジタル無線通信システムの受信機に適用さ
れ、当該受信機で遮断周波数の切り替えに従って、受信
された信号のＤＣオフセットを除去するＤＣオフセット
除去装置であって、受信された信号の遮断周波数を切り
替える遮断周波数切り替え手段と、前記遮断周波数切り
替え手段により遮断周波数を切り替える時点を含む一定
時間だけ前記受信された信号を保持する保持手段と、を
備えたことを特徴とする。

【００２２】この発明によれば、遮断周波数を切り替え
る時点を含む一定時間だけ小さくして受信された信号を
保持するようにしたので、遮断周波数の切り替えに伴う
ＤＣオフセットの発生を防いで信号の受信が確実に行わ
れ、その上で、通常は高域通過フィルタの遮断周波数を
小さくすることにより復調ビット誤り率の劣化が防止さ
れ、かつ、受信スロットの先頭においては高域通過フィ
ルタの遮断周波数を大きくすることにより高速なＤＣオ
フセットの除去を可能にし、ＤＣオフセット除去のため
に受信スロット以外のスロットで受信機の電源を入れる
必要をなくすことで受信機の消費電力を減らすことが可
能である。

【００２３】つぎの発明に係るＤＣオフセット除去装置
は、デジタル無線通信システムの受信機に適用され、当
該受信機で遮断周波数の切り替えに従って、受信された
信号のＤＣオフセットを除去するＤＣオフセット除去装
置であって、受信された信号の遮断周波数を切り替える
遮断周波数切り替え手段と、前記遮断周波数切り替え手
段により遮断周波数を切り替える前後の一定時間だけ前
記受信された信号を保持する保持手段と、以前の受信ス
ロットで受信された信号に基づいて前記遮断周波数切り
替え手段の切り替え動作および前記保持手段の保持動作
を制御する制御手段と、を備えたことを特徴とする。

【００２４】この発明によれば、以前の受信スロットで
受信された信号に基づく制御により、遮断周波数を切り
替える前後の一定時間だけ受信された信号を保持するよ
うにしたので、遮断周波数の切り替えに伴うＤＣオフセ
ットの発生を防いで信号の受信が確実に行われ、その上
で、通常は高域通過フィルタの遮断周波数を小さくする
ことにより復調ビット誤り率の劣化が防止され、かつ、
受信スロットの先頭のにおいては高域通過フィルタの遮
断周波数を大きくすることにより高速なＤＣオフセット
の除去を可能にし、ＤＣオフセット除去のために受信ス
ロット以外のスロットで受信機の電源を入れる必要をな
くすことで受信機の消費電力を減らすことが可能であ
る。

【００２５】つぎの発明に係るＤＣオフセット除去装置
は、デジタル無線通信システムの受信機に適用され、当
該受信機で遮断周波数の切り替えに従って、受信された
信号のＤＣオフセットを除去するＤＣオフセット除去装
置であって、受信された信号の遮断周波数を切り替える
遮断周波数切り替え手段と、前記遮断周波数切り替え手
段により遮断周波数の切り替え後の一定時間だけ前記受
信された信号を保持する保持手段と、現スロットで受信
された信号に基づいて前記遮断周波数切り替え手段の切
り替え動作および前記保持手段の保持動作を制御する制
御手段と、を備えたことを特徴とする。

【００２６】この発明によれば、現スロットで受信され
た信号に基づく制御により、遮断周波数の切り替え後の
一定時間だけ受信された信号を保持するようにしたの
で、遮断周波数の切り替えに伴うＤＣオフセットの発生
を防いで信号の受信が確実に行われ、その上で、通常は
高域通過フィルタの遮断周波数を小さくすることにより
復調ビット誤り率の劣化が防止され、かつ、受信スロッ
トの先頭のにおいては高域通過フィルタの遮断周波数を
大きくすることにより高速なＤＣオフセットの除去を可
能にし、ＤＣオフセット除去のために受信スロット以外
のスロットで受信機の電源を入れる必要をなくすことで
受信機の消費電力を減らすことが可能である。また、最
初の受信スロットの場合や、あるいは、以前の受信スロ
ットが受信できなかった場合でも、ＤＣオフセット除去
のための制御信号を生成することができ、確実にＤＣオ
フセットを除去して信号を受信することができる。

【００２７】つぎの発明に係るＤＣオフセット除去装置
は、前記一定時間は、前記遮断周波数切り替え手段によ
る位相遅延時間が変化する分だけの時間であることを特
徴とする。

【００２８】この発明によれば、一定時間を遮断周波数
切り替えによる位相遅延時間が変化する分だけの時間と
したので、その一定時間によって遮断周波数の切り替え
による位相遅延の変化が補償され、これにより、遮断周
波数の切り替えによる新たなＤＣオフセットの発生を防
止することが可能である。

【００２９】つぎの発明に係るＤＣオフセット除去装置
は、前記遮断周波数切り替え手段は１次高域通過フィル
タであり、前記１次高域通過フィルタは、コンデンサ
と、前記コンデンサの出力とグランド間に接続された第
１抵抗と、前記コンデンサの出力とグランド間に接続さ
れ、遮断周波数を切り替える際に制御されるスイッチ
と、前記スイッチとグランド間に接続された第２抵抗と
を有したことを特徴とする。

【００３０】この発明によれば、遮断周波数を切り替え
る構成を１次高域フィルタとして、その１次高域フィル
タに遮断周波数を切り替える際に制御されるスイッチを
設けたので、簡単な構成で遮断周波数の切り替えを行う
ことが可能である。

【００３１】つぎの発明に係るＤＣオフセット除去装置
は、前記保持手段はサンプルホールド回路であり、前記
サンプルホールド回路は、その入出力端が前記コンデン
サの出力に接続されたことを特徴とする。

【００３２】この発明によれば、遮断周波数切り替えに
よる位相遅延時間が変化する分だけの一定時間だけ受信
された信号をサンプルホールド回路で保持するようにし
たので、その一定時間内に遮断周波数が切り替わって位
相遅延が変わっても、その位相遅延の変化量だけ保持さ
れ、これにより、遮断周波数の切り替え前後で出力の位
相が不連続となることから生じる新たなＤＣオフセット
の発生を簡単な構成により確実に防止することが可能で
ある。

【００３３】つぎの発明に係るＤＣオフセット除去装置
は、前記デジタル無線通信システムはプリアンブル信号
の一部または全部を単一周波数としており、前記制御手
段は、プリアンブル信号の単一周波数部分を用いて前記
切り替え動作および前記保持動作を制御することを特徴
とする。

【００３４】この発明によれば、プリアンブル信号内に
設けた単一周波数部分を用いて遮断周波数の切り替え動
作および信号出力の保持動作を制御するようにしたの
で、遮断周波数の切り替えによる位相遅延の変化を完全
に補償でき、新たなＤＣオフセットの発生を確実に防止
することが可能である。

【００３５】つぎの発明に係るＤＣオフセット除去装置
は、前記制御手段は、受信された信号がユニークワード
信号の場合に、前記切り替え動作、前記保持動作をそれ
ぞれ制御するための制御信号を生成することを特徴とす
る。

【００３６】この発明によれば、受信された信号がユニ
ークワード信号の場合に遮断周波数の切り替え動作、信
号出力の保持動作をそれぞれ制御するための制御信号を
生成するようにしたので、次の受信スロットのプリアン
ブル信号内で、確実、かつ、常に一定のタイミングで遮
断周波数を切り替えるための制御信号を得ることが可能
である。

【００３７】つぎの発明に係るＤＣオフセット除去装置
は、前記制御手段は、前記切り替え動作、前記保持動作
をそれぞれ制御するための制御信号を所定のクロック信
号の分周により生成することを特徴とする。

【００３８】この発明によれば、切り替え動作、保持動
作をそれぞれ制御するための制御信号を所定のクロック
信号の分周により生成するようにしたので、簡単な構成
により切り替え動作、保持動作をそれぞれ制御すること
が可能である。

【００３９】つぎの発明に係るＤＣオフセット除去装置
は、前記制御手段は、所定のクロック信号を発振する発
振器と、ユニークワード信号を検出する検出回路と、前
記検出回路の検出タイミングに従って前記発振器で発振
した所定のクロック信号を前記切り替え動作を開始する
までに必要な一定時間だけカウントして前記切り替え動
作を制御するための制御信号を生成する第１カウンタ回
路と、前記検出手段の検出タイミングに従って前記発振
器により発生した所定のクロック信号を前記保持動作を
開始するまでに必要な一定時間だけカウントして前記保
持動作を制御するための制御信号を生成する第２カウン
タ回路とを有したことを特徴とする。

【００４０】この発明によれば、検出回路によりユニー
クワード信号を検出し、第１カウンタ回路によりその検
出タイミングに従って発振器で発振した所定のクロック
信号を切り替え動作を開始するまでに必要な一定時間だ
けカウントして切り替え動作を制御するための制御信号
を生成し、第２カウンタ回路によりその検出タイミング
に従って発振器により発生した所定のクロック信号を保
持動作を開始するまでに必要な一定時間だけカウントし
て保持動作を制御するための制御信号を生成するように
したので、単一の発振器によるクロック信号の分周によ
り切り替え動作、保持動作をそれぞれ制御することが可
能である。

【００４１】つぎの発明に係るＤＣオフセット除去装置
は、前記制御手段は、受信された信号の強度に応じて前
記切り替え動作および前記保持動作を制御することを特
徴とする。

【００４２】この発明によれば、受信された信号の強度
に応じて遮断周波数の切り替え動作および信号出力の保
持動作を制御するようにしたので、前受信スロットの受
信信号レベルが弱く、ユニークワード信号パターンの検
出が困難な場合であっても、簡単、かつ、確実に制御す
ることが可能である。

【００４３】つぎの発明に係るＤＣオフセット除去装置
は、前記制御手段はコンパレータを有し、前記コンパレ
ータは受信された信号の強度と所定の閾値とを比較して
前記受信された信号の強度が前記所定の閾値を超えた場
合に前記切り替え動作および前記保持動作を制御するた
めの基準タイミング信号を発生することを特徴とする。

【００４４】この発明によれば、コンパレータの比較に
より、受信された信号の強度が所定の閾値を超えた場合
に切り替え動作および保持動作を制御するための基準タ
イミング信号を発生するようにしたので、受信スロット
が確実にとらえられ、これにより、切り替え動作および
保持動作を正確なタイミングで制御することが可能であ
る。

【００４５】つぎの発明に係るＤＣオフセット除去装置
は、前記制御手段は、前記基準タイミング信号の発生に
従って所定のクロック信号の分周により前記切り替え動
作を制御するための制御信号を生成することを特徴とす
る。

【００４６】この発明によれば、基準タイミング信号の
発生に従って所定のクロック信号の分周により切り替え
動作を制御するための制御信号を生成するようにしたの
で、簡単な構成により遮断周波数の切り替え動作を制御
することが可能である。

【００４７】つぎの発明に係るＤＣオフセット除去装置
は、前記制御手段は、前記基準タイミング信号が発生し
た場合、前記所定のクロック信号を前記切り替え動作を
開始するまでに必要な一定時間だけカウントして、前記
切り替え動作を制御するための制御信号を生成するカウ
ンタ回路を有したことを特徴とする。

【００４８】この発明によれば、基準タイミング信号が
発生した場合、カウンタ回路を用いて、所定のクロック
信号を切り替え動作を開始するまでに必要な一定時間だ
けカウントして、切り替え動作を制御するための制御信
号を生成するようにしたので、所定のクロック信号の分
周により遮断周波数の切り替え動作を制御することが可
能である。

【００４９】つぎの発明に係るＤＣオフセット除去装置
は、前記制御手段は、前記所定のクロック信号を発振す
る発振器を有したことを特徴とする。

【００５０】この発明によれば、発振器により所定のク
ロック信号を発振して、そのクロック信号のカウントに
より切り替え動作を制御するための制御信号を生成する
ようにしたので、単一の発振器によるクロック信号の分
周により切り替え動作を制御することが可能である。

【００５１】つぎの発明に係るＤＣオフセット除去装置
は、前記制御手段は、前記切り替え動作の制御信号に基
づいて前記保持動作を制御するための制御信号を発生さ
せる単安定マルチバイブレータを有したことを特徴とす
る。

【００５２】この発明によれば、単安定マルチバイブレ
ータにより切り替え動作の制御信号に基づいて信号出力
の保持動作を制御するための制御信号を発生させるよう
にしたので、クロック信号を使用しなくても簡単な構成
により正確な保持タイミングを得ることが可能である。

【００５３】つぎの発明に係るＤＣオフセット除去装置
を適用した受信機は、デジタル無線通信システムにより
受信された信号を直交復調した後に増幅するアナログ信
号処理手段と、前記アナログ信号処理手段で処理された
アナログ信号をデジタル信号に変換するＡ／Ｄ変換手段
と、前記Ａ／Ｄ変換手段から出力されたデジタル信号に
基づいて復調処理を行うデジタル信号処理手段とを備
え、遮断周波数の切り替えに従って、受信された信号の
ＤＣオフセットを除去するＤＣオフセット除去装置を適
用した受信機であって、前記アナログ信号処理手段で処
理されたアナログ信号の遮断周波数を切り替え、その遮
断周波数を切り替える前後の一定時間だけ前記アナログ
信号を保持するＤＣオフセット除去手段と、以前の受信
スロットで受信された信号に関して前記デジタル信号処
理手段により復調された信号パターンに応じて前記ＤＣ
オフセット除去手段による前記遮断周波数の切り替え動
作および前記アナログ信号の保持動作を制御するＤＣオ
フセット除去制御手段と、を備えたことを特徴とする。

【００５４】この発明によれば、以前の受信スロットで
受信されたアナログ信号から復調した信号パターンに応
じて遮断周波数を切り替える前後の一定時間だけ、受信
されたアナログ信号を保持するようにしたので、遮断周
波数の切り替えに伴うＤＣオフセットの発生を防いで信
号の受信が確実に行われ、その上で、通常は高域通過フ
ィルタの遮断周波数を小さくすることにより復調ビット
誤り率の劣化が防止され、かつ、受信スロットの先頭に
おいては高域通過フィルタの遮断周波数を大きくするこ
とにより高速なＤＣオフセットの除去を可能にし、ＤＣ
オフセット除去のために受信スロット以外のスロットで
受信機の電源を入れる必要をなくすことで受信機の消費
電力を減らすことが可能である。

【００５５】つぎの発明に係るＤＣオフセット除去装置
を適用した受信機は、デジタル無線通信システムにより
受信された信号を直交復調した後に増幅するアナログ信
号処理手段と、前記アナログ信号処理手段で処理された
アナログ信号をデジタル信号に変換するＡ／Ｄ変換手段
と、前記Ａ／Ｄ変換手段から出力されたデジタル信号に
基づいて復調処理を行うデジタル信号処理手段とを備
え、遮断周波数の切り替えに従って、受信された信号の
ＤＣオフセットを除去するＤＣオフセット除去装置を適
用した受信機であって、前記アナログ信号処理手段で処
理されたアナログ信号の遮断周波数を切り替え、その遮
断周波数の切り替え後の一定時間だけ前記アナログ信号
を保持するＤＣオフセット除去手段と、現スロットで受
信された信号に関して前記デジタル信号処理手段により
復調された信号の強度に応じて前記ＤＣオフセット除去
手段による前記遮断周波数の切り替え動作および前記ア
ナログ信号の保持動作を制御するＤＣオフセット除去制
御手段と、を備えたことを特徴とする。

【００５６】この発明によれば、現スロットで受信され
たアナログ信号から復調した信号の強度に応じて遮断周
波数の切り替え後の一定時間だけ、受信されたアナログ
信号を保持するようにしたので、遮断周波数の切り替え
に伴うＤＣオフセットの発生を防いで信号の受信が確実
に行われ、その上で、通常は高域通過フィルタの遮断周
波数を小さくすることにより復調ビット誤り率の劣化が
防止され、かつ、受信スロットの先頭においては高域通
過フィルタの遮断周波数を大きくすることにより高速な
ＤＣオフセットの除去を可能にし、ＤＣオフセット除去
のために受信スロット以外のスロットで受信機の電源を
入れる必要をなくすことで受信機の消費電力を減らすこ
とが可能である。

【００５７】

【発明の実施の形態】以下に添付図面を参照して、本発
明に係るＤＣオフセット除去装置およびＤＣオフセット
除去装置を適用した受信機の好適な実施の形態を詳細に
説明する。

【００５８】実施の形態１．以下に説明する受信機は、
通信方式の一例としてＴＤＭＡ方式を用いたデジタル無
線通信システムに適用されるとともに、受信方式の一例
としてダイレクトコンバージョン受信方式を採用してい
る。

【００５９】まず、本発明の実施の形態１による受信機
の構成について説明する。図１は本発明の実施の形態１
による受信機の一構成例を示すブロック図である。この
受信機は、図１に示したように、例えば、アンテナ１、
高周波受信回路２、ＤＣオフセット除去回路３，４、Ａ
／Ｄ変換器５，６、および、デジタル信号処理回路７を
備えている。

【００６０】アンテナ１は、図示せぬ基地局から電波を
捕捉して搬送波信号を入力する。この搬送波信号は、例
えばＰＳＫ変調信号である。高周波受信回路２は、アン
テナ１から出力される搬送波信号を２系統に分岐し、そ
れぞれ前述した従来例と同様のアナログ処理を実行す
る。すなわち、図１４に示した回路構成において、入力
端子２０１からベースバンド増幅器２０８，２０９まで
の工程が高周波受信系として本実施の形態１でも採用さ
れる。

【００６１】ＤＣオフセット除去回路３，４は、高周波
受信回路２の出力に接続され、２系統の受信・直交復調
結果すなわちベースバンド信号ＲＳ，ＲＳからＤＣオフ
セットを除去する。このＤＣオフセット除去回路３およ
び４は、ＤＣオフセット除去制御回路９からスイッチ制
御信号ＳＷＣおよびサンプルホールド制御信号ＳＨＣの
供給を受け、スイッチ制御信号ＳＷＣに従ってＤＣオフ
セット除去回路３および４を構成する高域通過フィルタ
の遮断周波数を切り替えるとともに、サンプルホールド
制御信号ＳＨＣに従って遮断周波数の切り替え前後の一
定時間だけベースバンド信号出力を保持する。

【００６２】Ａ／Ｄ変換器５，６は、それぞれＤＣオフ
セット除去回路３，４の出力に接続され、入力ベースバ
ンドをアナログ信号からデジタル信号に変換する。デジ
タル信号処理回路７は、Ａ／Ｄ変換器５，６の出力およ
びＤＣオフセット除去回路３，４の入力に接続される。
このデジタル信号処理回路７は、例えば、復調回路８と
ＤＣオフセット除去制御回路９とを備える。

【００６３】復調回路８は、Ａ／Ｄ変換器５，６でデジ
タル化されたベースバンド信号に基づいて復調処理を行
う。ＤＣオフセット除去制御回路９は、復調回路８の出
力に接続され、復調信号から上記スイッチ制御信号ＳＷ
Ｃおよびサンプルホールド制御信号ＳＨＣを生成してＤ
Ｃオフセット除去回路３，４に供給する。

【００６４】ここで、ＤＣオフセット除去制御回路９の
構成とその役割について詳述する。図２はＤＣオフセッ
ト除去制御回路９の一構成例を示すブロック図、図３は
ＤＣオフセット除去制御回路９の主要な前段の構成を示
すブロック図、図４は無線通信に使用される信号の一例
を示す図、図５はＤＣオフセット除去回路３，４を制御
する際の基準タイミングを説明する図、図６はＤＣオフ
セット除去制御回路９の主要な後段の構成を示すブロッ
ク図、そして、図７はＤＣオフセット除去制御回路９で
生成される制御信号のタイミングを説明する図である。

【００６５】まず、ＤＣオフセット除去制御回路９の詳
細について図２を参照して説明する。ＤＣオフセット除
去制御回路９は、図２に示したように、スロット基準タ
イミング生成回路９１、制御信号生成回路９２、およ
び、発振器９３を備えている。スロット基準タイミング
生成回路９１は、復調回路８の出力に接続され、復調回
路８で復調された前フレームの受信スロットの信号パタ
ーンに基づいて次の受信スロットの基準となるタイミン
グ（スロット基準タイミング）ＳＴＭを生成する。

【００６６】制御信号生成回路９２は、スロット基準タ
イミング生成回路９１の出力に接続され、上記スロット
基準タイミング信号ＳＴＭに応じてスイッチ制御信号Ｓ
ＷＣおよびサンプルホールド制御信号ＳＨＣを生成す
る。以上のスロット基準タイミング生成回路９１、制御
信号生成回路９２は、いずれも発振器９３に接続され、
その発振器９３から供給される所定のクロック信号に従
って制御信号の発生タイミングを測っている。

【００６７】つづいて、スロット基準タイミング生成回
路９１の詳細について図３〜図５を参照して説明する。
スロット基準タイミング生成回路９１は、図３に示した
ように、ユニークワード（ＵＷ）検出回路９１ａと、ス
ロット基準用カウンタ回路９１ｂとを備えている。ＵＷ
検出回路９１ａは、復調回路８で復調された信号パター
ンからユニークワードＵＷを検出して後段のスロット基
準用カウンタ回路９１ｂにそのユニークワード検出タイ
ミング信号を出力する。スロットは、図４に示したよう
に、プリアンブルＰＡと、ユニークワードＵＷと、デー
タＤＴとにより構成される。

【００６８】このプリアンブル信号の全部または一部に
は、信号スペクトルが単一周波数成分からなるパターン
を採用する。このような単一周波数信号は、例えば、日
本のディジタル自動車電話システム（ＰＤＣ）やＰＨＳ
で採用されているπ／４シフトＤＱＰＳＫ変調信号の場
合、「００」の連続パターンにより生成される。本実施
の形態１では、プリアンブルＰＡ内には、一部もしくは
全部に単一周波数成分からなるパターンが挿入される。

【００６９】図４の例では、プリアンブルＰＡの後半部
分に０（ゼロ）が連続するパターンＰＴＮが挿入されて
いる。このパターンＰＴＮは、π／４シフトＤＱＰＳＫ
変調信号である。そして、このプリアンブルＰＡに続く
ユニークワードＵＷが、次の受信スロットの基準タイミ
ングをとるための基点となる。

【００７０】下り信号は、図５（ａ）に示したように、
図示せぬ基地局から時分割に送られてくるデータであ
る。図５（ａ）の例では、１フレームは３つのスロット
で構成され、各フレームでは、第１スロットが受信スロ
ットとなっている。図５（ａ）〜（ｃ）の例では、スロ
ット基準タイミング信号ＳＴＭは、ある受信スロットで
ユニークワードＵＷが検出され、ユニークワード検出タ
イミング信号が発生してから、一定時間ｔ４の経過後の
受信スロットのスロット基準タイミングを表している。
すなわち、一例として、ユニークワードＵＷの検出し
て、次のフレームの受信スロットからＤＣオフセット除
去動作が開始されることになる。

【００７１】また、スロット基準用カウンタ回路９１ｂ
は、発振器９３に接続され、ＵＷ検出回路９１ａから出
力されたユニークワード検出タイミング信号を受け取っ
た時のタイミングで次の受信スロットが開始されるタイ
ミングまで発振器９３のクロック信号に従って一定時間
ｔ４分カウントする。このスロット基準用カウンタ回路
９１ｂは、カウント終了のタイミングでスロット基準タ
イミング信号ＳＴＭを生成して制御信号生成回路９２へ
出力する。

【００７２】さらに、制御信号生成回路９２の詳細につ
いて図６および図７を参照して説明する。制御信号生成
回路９２は、図６に示したように、スイッチ制御用カウ
ンタ回路９２ａとサンプルホールド制御用カウンタ回路
９２ｂとを備え、それぞれのカウンタ回路に発振器９３
を接続させている。

【００７３】スイッチ制御用カウンタ回路９２ａは、発
振器９３から供給される所定のクロック信号をカウント
して、ＤＣオフセット除去回路３および４において遮断
周波数を切り替えるためのスイッチ制御信号ＳＷＣを生
成する。サンプルホールド制御用カウンタ回路９２ｂ
は、発振器９３から供給される所定のクロック信号をカ
ウントして、ＤＣオフセット除去回路３および４におい
て遮断周波数を切り替える前後の一定時間だけベースバ
ンド信号出力を保持するためのサンプルホールド制御信
号ＳＨＣを生成する。

【００７４】ここでスイッチ制御信号ＳＷＣ、サンプル
ホールド制御信号の発生タイミングＳＨＣについて述べ
る。スロットは、図７（ａ）に示したように、プリアン
ブル、ユニークワー、データの順で受信される。前述し
たように、スロット基準タイミング信号ＳＴＭによりス
ロット基準タイミングが決まると（図７（ｄ）参照）、
そのスロット基準タイミングで遮断周波数の切り替えタ
イミングが測られる。このタイミングはスロット基準タ
イミングから一定時間ｔ１の経過後に発生するものであ
り、スイッチ制御用カウンタ回路９２ａが一定時間ｔ１
をカウントすることにより得られる（図７（ｂ）参
照）。

【００７５】スイッチ制御用カウンタ回路９２ａはカウ
ント終了後にスイッチ制御信号ＳＷＣを発生する。具体
的には、スイッチ制御信号ＳＷＣの発生は遮断周波数を
切り替えるタイミングであるため、このタイミングによ
りＤＣオフセット除去回路３および４を構成する高域通
過フィルタの遮断周波数は第１遮断周波数から第２遮断
周波数に切り替わる。その意味で、スイッチ制御信号Ｓ
ＷＣがオン（ハイ）状態のときには、第１の大きな遮断
周波数となり、スイッチ制御信号ＳＷＣがオフ（ロー）
状態ときには、第２の小さな遮断周波数となる。

【００７６】また、前述したように、スロット基準タイ
ミング信号ＳＴＭによりスロット基準タイミングが決ま
ると（図７（ｄ）参照）、そのスロット基準タイミング
でベースバンド信号出力の保持タイミングが測られる。
このタイミングはスロット基準タイミングから一定時間
ｔ２およびｔ２＋ｔ３の経過後に開始と終了との２回発
生するものであり、サンプルホールド制御用カウンタ回
路９２ｂが一定時間ｔ２，ｔ３をそれぞれカウントする
ことにより得られる（図７（ｃ）参照）。

【００７７】サンプルホールド制御用カウンタ回路９２
ｂは一定時間ｔ２のカウント終了後にスイッチ制御信号
ＳＷＣを発生して保持動作を開始させ、さらに一定時間
ｔ３のカウント終了後にもスイッチ制御信号ＳＷＣを発
生して保持動作を終了させる。ここで、一定時間ｔ２
は、後述するが、ＤＣオフセット除去回路３および４の
高域通過フィルタにおける遮断周波数の切り替えで生じ
る位相遅延を補償するための期間として設定される。し
たがって、サンプルホールド制御信号ＳＨＣは、スイッ
チ制御信号ＳＷＣのオンからオフへの切り替え前後の一
定時間ｔ３だけオン状態となる。

【００７８】つづいて、ＤＣオフセット除去回路の構成
について詳述する。図８はＤＣオフセット除去回路の一
構成例を示すブロック図である。ＤＣオフセット除去回
路３，４は同一の構成を備え、同様の動作を行うことか
ら、以下に、ＤＣオフセット除去回路３を代表例として
説明する。図８には、ＤＣオフセット除去回路３の構成
が示されている。ＤＣオフセット除去回路３は、１次高
域通過フィルタとサンプルホールド回路３５とにより構
成される。

【００７９】１次高域通過フィルタは、図８に示したよ
うに、例えば、コンデンサ３１（静電容量Ｃ）と、この
コンデンサ３１の出力とグランド間に接続された第１抵
抗３２（抵抗値ｒ）と、コンデンサ３１の出力とグラン
ド間に接続され、スイッチ制御信号ＳＷＣにより切り替
え動作するスイッチ３４と、このスイッチ３４とグラン
ド間に接続された第２抵抗３３（抵抗値Ｒ）とにより構
成される。また、サンプルホールド回路３５は、入出力
両端ともコンデンサ３１の出力に接続される。

【００８０】上記１次高域通過フィルタは、高周波受信
回路２の出力に接続され、ベースバンド信号ＲＳからＤ
Ｃオフセットを除去し、その除去後の信号を後段のＡ／
Ｄ変換器５へ出力する。この１次高域通過フィルタは、
スイッチ３４および第２抵抗３３を除いて従来のＤＣオ
フセット除去回路と同様の構成となる。

【００８１】スロットの先頭部分では、スイッチ３４が
オン状態であり、コンデンサ３１，第１抵抗３２（抵抗
値ｒ）および第２抵抗３３（抵抗値Ｒ）により通常は遮
断周波数を大きくとることができる。ところが、スイッ
チ制御信号ＳＷＣによる遮断周波数の切り替え時にスイ
ッチ３４がオフされると、第２抵抗３３が切り離され、
遮断周波数は通常の遮断周波数よりも小さくなる。

【００８２】このように、スロットの先頭のプリアンブ
ル信号受信時では、スイッチ３４はオンとなり、１次高
域通過フィルタの遮断周波数が大きな（ｒ＋Ｒ）／（２
π・ｒ・Ｒ・Ｃ）になっており、高速にＤＣオフセット
が除去される。プリアンブル信号の途中でＤＣオフセッ
トが十分に除去されると、スイッチ３４がオフになり、
１次高域通過フィルタの遮断周波数が小さな１／（２π
・Ｒ・Ｃ）に切り替わり、これにより、ユニークワード
およびデータ受信時には復調ビット誤り率特性への影響
は少なくなる。

【００８３】上記サンプルホールド回路３５は、ＤＣオ
フセット除去制御回路９に接続され、２回のサンプルホ
ールド制御信号ＳＨＣの入力により一定時間ｔ３だけ保
持動作する。このサンプルホールド回路３５の保持動作
により、１次高域通過フィルタを経由するベースバンド
信号は、位相遅延の変化量に相当する一定時間ｔ３の間
保持されるため、遮断周波数の切り替えの際に発生する
大きい遮断周波数における位相遅延時間と小さい遮断周
波数における位相遅延時間が時間差の補償を実現する。

【００８４】つぎに、上述した受信機におけるＤＣオフ
セット除去結果について説明する。図９はＤＣオフセッ
ト除去回路の入出力信号の波形（正弦波）を説明する図
であり、同図において、ＩＷは入力信号（入力ベースバ
ンド信号）の入力波形、ＯＷ１は第１遮断周波数の高域
通過フィルタの出力波形、ＯＷ２は第２遮断周波数の高
域通過フィルタの出力波形、ＯＷＡは従来における出力
信号（出力ベースバンド信号）の出力波形、ＯＷＢは本
発明の出力信号（出力ベースバンド信号）の出力波形を
それぞれ示している。

【００８５】図８に示したＤＣオフセット除去回路３に
おいて、スイッチ３４により１次高域通過フィルタの遮
断周波数の切り替えだけを行い、サンプルホールド回路
３５を使用しない場合を考えると、次のような問題が生
じる。すなわち、遮断周波数の大きな高域通過フィルタ
と、遮断周波数の小さな高域通過フィルタでは、同じ周
波数の信号に対する位相遅延が異なる。そのため、遮断
周波数を切り替えると、高域通過フィルタの出力信号の
位相が不連続に切り替わる。

【００８６】例えば、図９（ａ）に示した入力波形ＩＷ
があったとき、遮断周波数の切り替えを行わない場合に
は、遮断周波数の大きな高域通過フィルタの出力信号は
出力波形ＯＷ１のようになり（同図（ｂ））。遮断周波
数の小さな高域通過フィルタの出力信号は出力波形ＯＷ
２のようになる。

【００８７】一方、スイッチ３４により遮断周波数の切
り替えを行う場合には、その切り替え時点（遮断周波数
切り替えタイミング）で出力信号の位相が出力波形ＯＷ
１から出力波形ＯＷ２へと不連続に変化する。実際に
は、出力信号は不連続にはならず、図９（ｃ）に示した
出力波形ＯＷＡのように、位相の不連続を補償するよう
にＤＣオフセットが発生する。

【００８８】そこで、図８に示した構成を用いること
で、１次高域通過フィルタの遮断周波数を切り替えたと
きに変化する位相遅延を補償してＤＣオフセットが発生
しないように、サンプルホールド回路３５で信号の遅延
の変化量に相当する時間だけ信号出力を保持する。最初
にサンプルホールド回路３５へサンプルホールド制御信
号ＳＨＣが入力されると、そのサンプルホールド制御信
号ＳＨＣにより信号出力の保持が開始される。

【００８９】その間に、スイッチ３４に対してスイッチ
制御信号ＳＷＣが入力されると、スイッチ３４はオンか
らオフに切り替わる。サンプルホールド回路３５では、
さらに信号出力の保持が続き、位相遅延の変化量に相当
する一定時間ｔ３の経過後に再度サンプルホールド制御
信号ＳＨＣが供給され、信号出力の保持が解除される
（図９（ｄ））。このようにして、位相遅延の変化によ
るＤＣオフセットの発生を抑えることができる。

【００９０】ここで、高域通過フィルタの遮断周波数の
切り替えで生じる位相遅延の変化について説明する。高
域通過フィルタの入出力間の信号位相の変化は、高域通
過フィルタに入力される信号の周波数によって異なる。
すなわち、図９（ａ）の入力信号ＩＷの周波数が変わる
と、遮断周波数の異なる高域通過フィルタからの出力信
号ＯＷ１やＯＷ２の信号位相も変わり、出力信号ＯＷ１
とＯＷ２の位相遅延の時間差ｔ３も変化する。ここで、
例えば、入力信号ＩＷが２つの周波数成分を含む合成信
号である場合、そのそれぞれの周波数成分に対して、遮
断周波数の異なる高域通過フィルタからの出力信号の位
相遅延の時間差は異なった値をとる。そのため、ある周
波数成分に対する位相遅延の時間差に相当する時間だけ
高域通過フィルタの出力信号を保持して、位相遅延の変
化を補償したとしても、もう一つの周波数成分に対して
は位相遅延の時間差が異なるため、補償が完全には行え
ない。このことにより、ＤＣオフセットの発生を完全に
抑えることができない問題がある。

【００９１】そこで、プリアンブル信号の一部または全
部に単一周波数信号からなる部分を設け、この部分で高
域通過フィルタの遮断周波数を切り替えるようにする。
この単一周波数はあらかじめ決まっているので、遮断周
波数の異なる高域通過フィルタからの出力信号の位相遅
延の時間差ｔ３は一定の値となる。このとき、高域通過
フィルタの出力信号をｔ３時間だけ保持すれば、位相遅
延の変化を完全に補償でき、新たなＤＣオフセットの発
生を完全に抑えることができる。

【００９２】以上説明したように、本実施の形態１によ
れば、スロットの先頭部分（プリアンブル信号）では、
遮断周波数を大きくとる高域通過フィルタによりＤＣオ
フセットが高速に除去される。一方、プリアンブル信号
に続くユニークワードおよび希望信号のデータ部分で
は、高域通過フィルタの遮断周波数が切り替わり、高域
通過フィルタの遮断周波数が小さくなるため、ＤＣ近傍
の信号スペクトルが損なわれる程度が小さく、復調時の
ビット誤り率の劣化を防ぐことができる。

【００９３】このため、信号の受信が確実に行われるこ
とになり、かつ、受信スロットの先頭においては高域通
過フィルタの遮断周波数を大きくすることにより高速な
ＤＣオフセットの除去を可能にし、ＤＣオフセット除去
のために受信スロット以外のスロットで受信機の電源を
入れる必要をなくすことで受信機の消費電力を減らすこ
とが可能である。

【００９４】また、一定時間を遮断周波数切り替えによ
る位相遅延時間が変化する分だけの時間としたので、そ
の一定時間内で位相遅延が補償され、これにより、遮断
周波数の切り替えによる新たなＤＣオフセットの発生を
防止することが可能である。

【００９５】また、遮断周波数を切り替える構成を１次
高域フィルタとして、その１次高域フィルタに遮断周波
数を切り替える際に制御されるスイッチを設けたので、
簡単な構成で遮断周波数の切り替えを行うことが可能で
ある。

【００９６】また、遮断周波数切り替えによる位相遅延
時間が変化する分だけの一定時間だけ受信された信号を
サンプルホールド回路３５で保持するようにしたので、
その一定時間内に遮断周波数が切り替わって位相遅延が
変わっても、その位相遅延の変化量だけ受信信号が保持
される。これにより、遮断周波数の切り替え前後で出力
の位相が不連続となることから生じる新たなＤＣオフセ
ットの発生を確実に防止することが可能である。

【００９７】また、プリアンブル信号の単一周波数部分
を用いて遮断周波数の切り替え動作およびベースバンド
信号出力の保持動作を制御するようにしたので、遮断周
波数の切り替えによる位相遅延の変化を完全に補償で
き、新たなＤＣオフセットの発生を確実に防止すること
が可能である。

【００９８】また、入力信号がユニークワード信号の場
合に遮断周波数の切り替え動作、ベースバンド信号出力
の保持動作をそれぞれ制御するための制御信号を生成す
るようにしたので、次の受信スロットのプリアンブル信
号内で、確実、かつ、常に一定のタイミングで遮断周波
数を切り替えるための制御信号を得ることが可能であ
る。

【００９９】また、スイッチ制御信号ＳＷＣ，サンプル
ホールド制御信号ＳＨＣを単一の発振器９３によるクロ
ック信号の分周により生成するようにしたので、簡単な
構成により切り替え動作、保持動作をそれぞれ制御する
ことが可能である。

【０１００】実施の形態２．さて、前述した実施の形態
１では、前の受信スロットのユニークワードＵＷを検出
したときの信号を遅らせてスロット基準タイミング信号
ＳＴＭを生成していたが、本発明は、これに限定され
ず、以下に説明する実施の形態２のように、受信信号レ
ベルの変動により前の受信スロットのユニークワードＵ
Ｗが検出できなくても受信信号レベルからスロット基準
タイミング信号ＳＴＭを生成するようにしてもよい。

【０１０１】なお、以下に説明する実施の形態２は、受
信機の全体構成を前述した実施の形態１と同様にしてい
るため、同様の構成には同様の番号を付し、その説明を
省略する。

【０１０２】まず、本発明の実施の形態２による受信機
について説明する。図１０は本発明の実施の形態２によ
る受信機の一構成例を示すブロック図である。本実施の
形態２の受信機は、前述した実施の形態１の受信機（図
１参照）とは、ＤＣオフセット除去制御回路の構成が相
違する。したがって、図１０に示した受信機には、デジ
タル信号処理回路７（図１参照）に替わってデジタル信
号処理回路１０が設けられる。

【０１０３】このデジタル信号処理回路１０は、前述し
た復調回路８と同様の復調回路１１と、前述したＤＣオ
フセット除去制御とは異なる制御を行うＤＣオフセット
除去制御回路１２とにより構成される。なお、ＤＣオフ
セット除去制御回路１２でも、前述したＤＣオフセット
除去制御回路９と同様に、スイッチ制御信号ＳＷＣとサ
ンプルホールド制御信号ＳＨＣとが生成され、ＤＣオフ
セット除去回路３および４へ供給される。

【０１０４】つぎに、ＤＣオフセット除去制御回路１２
について詳述する。図１１はＤＣオフセット除去制御回
路１２の一構成例を示すブロック図である。このＤＣオ
フセット除去制御回路１２は、図１１に示したように、
前述のスロット基準タイミング信号ＳＴＭを生成するコ
ンパレータ１２１と、スロット基準タイミング信号ＳＴ
Ｍに基づいて前述のスイッチ制御信号ＳＷＣおよびサン
プルホールド制御信号ＳＨＣを生成する制御信号生成回
路１２２とを備えている。

【０１０５】コンパレータ１２１は、復調回路１１の出
力に接続され、その復調回路１１の復調信号の強度とあ
らかじめ用意された閾値（信号の強度を表す例えば電
圧）とを比較して、復調信号の強度が閾値を超えた場合
にスロット基準タイミング信号ＳＴＭを発生させる。

【０１０６】制御信号生成回路１２２は、図１１に示し
たように、スイッチ制御用カウンタ回路１２２ａ、発振
器１２２ｂ、および、単安定マルチバイブレータ１２２
ｃを備えている。このスイッチ制御用カウンタ回路１２
２ａは、発振器１２２ｂに接続され、前述したスイッチ
制御用カウンタ回路９２ａと同様に、その発振器１２２
ｂから供給される所定のクロック信号に従って一定時間
をカウントして、そのカウント終了後に、スイッチ制御
信号ＳＷＣをオンからオフに切り替える。発振器１２２
ｂは、スイッチ制御用カウンタ回路１２２ａに所定のク
ロック信号を供給する。

【０１０７】単安定マルチバイブレータ１２２ｃは、ス
イッチ制御用カウンタ回路１２２ａの出力に接続され、
そこから発生するスイッチ制御信号ＳＷＣのオンからオ
フへの切り替わりに応じてサンプルホールド制御信号Ｓ
ＨＣを前述の実施の形態１と同様に一定時間ｔ３だけオ
ンする。

【０１０８】つぎに、動作について説明する。図１２は
ＤＣオフセット除去回路３および４を制御する際の基準
タイミングを説明する図であり、図１３はＤＣオフセッ
ト除去制御回路１２で生成される制御信号のタイミング
を説明する図である。図１２（ａ）には、図示せぬ基地
局からの下り信号が示されており、前述した実施の形態
１と同様に、３つのスロットで１つのフレームを構成し
た例が示されている。各フレームでは、第１スロットが
受信スロットとなっている。

【０１０９】各フレームにおいては、図１２（ｂ）に示
したように、受信スロットの位置で受信信号強度が高く
なる。本実施の形態２では、受信信号強度が一定以上の
強度になった時、すなわち、あらかじめ決められた閾値
よりも大きくなった時にＤＣオフセット除去の制御が実
施される。そこで、受信信号強度が閾値を超えた場合に
は、図１２（ｃ）に示したように、その超えたタイミン
グでコンパレータ１２１からスロット基準タイミング信
号ＳＴＭが発生する。

【０１１０】そして、制御信号生成回路１２２では、ま
ずスイッチ制御用カウンタ回路１２２ａにより前述した
実施の形態１と同様にスイッチ制御信号ＳＷＣが生成さ
れる（図７）。すなわち、スイッチ制御信号ＳＷＣはオ
ンからオフに切り替えられる（図１３（ａ））。そし
て、その後段の単安定マルチバイブレータ１２２ｃで
は、サンプルホールド回路３５の保持動作を開始するた
め、スイッチ制御信号ＳＷＣのオンからオフへの切り替
わりに従ってサンプルホールド制御信号ＳＨＣがオンに
切り替えられる。

【０１１１】さらに詳述すれば、単安定マルチバイブレ
ータ１２２ｃでは、遮断周波数を切り替えるスイッチ３
４のスイッチ制御信号ＳＷＣをトリガとして、アナログ
素子により設定される一定時間ｔ３の間だけ出力が反転
する。この単安定マルチバイブレータ１２２ｃの出力が
サンプルホールド回路３５の保持動作を制御する。した
がって、本実施の形態２では、図１３（ｂ）に示したよ
うに、スイッチ３４がオンからオフになり、遮断周波数
が切り替わると同時にサンプルホールド回路３５により
信号出力が保持される。

【０１１２】以上説明したように、本実施の形態２によ
れば、現受信スロットで受信された信号の強度に応じて
遮断周波数の切り替え動作およびベースバンド信号出力
の保持動作を制御するようにしたので、前受信スロット
の受信信号レベルが弱くユニークワード信号パターンの
検出が困難な場合であっても、簡単、かつ、確実に制御
することが可能である。なお、本実施の形態２でも、同
一構成部分からは、前述した実施の形態１と同様の効果
が得られる。

【０１１３】また、コンパレータ１２１の比較により、
ベースバンド信号の強度が所定の閾値を超えた場合にス
ロット基準タイミング信号ＳＴＭを発生するようにした
ので、受信スロットが確実にとらえられ、これにより、
切り替え動作および保持動作を正確なタイミングで制御
することが可能である。

【０１１４】また、スロット基準タイミング信号ＳＴＭ
に従って所定のクロック信号の分周によりスイッチ制御
信号ＳＷＣを生成するようにしたので、簡単な構成によ
り遮断周波数の切り替え動作を制御することが可能であ
る。

【０１１５】また、スイッチ制御用カウンタ回路１２２
ａでは、スロット基準タイミング信号ＳＴＭで発振器１
２２ｂのクロック信号を一定時間だけカウントして、ス
イッチ制御信号ＳＷＣを生成するようにしたので、所定
のクロック信号の分周により遮断周波数の切り替え動作
を制御することが可能である。

【０１１６】また、単安定マルチバイブレータ１２２ｃ
ではスイッチ制御信号ＳＷＣに基づいてサンプルホール
ド制御信号ＳＨＣを発生するようにしたので、前述した
実施の形態１のようにクロック信号を使用しなくても簡
単な構成により正確な保持タイミングを得ることが可能
である。

【０１１７】さて、前述した実施の形態１および２で
は、デジタル無線通信システムの通信方式としてＴＤＭ
Ａ方式を挙げていたが、本発明は、これに限定されず、
ＦＤＭＡ（周波数分割多元接続）方式などの他の多元接
続方式にも適用可能である。また、本発明は、変調方式
について、ＰＳＫ（ＱＰＳＫ）に限らず、ＦＳＫを用い
た変調方式にも適用可能である。

【０１１８】以上、本発明を実施の形態１および２によ
り説明したが、この発明の主旨の範囲内で種々の変形が
可能であり、これらをこの発明の範囲から排除するもの
ではない。

【０１１９】

【発明の効果】以上説明したように、本発明によれば、
遮断周波数を切り替える時点を含む一定時間だけ受信さ
れた信号を保持するようにしたので、遮断周波数の切り
替えに伴うＤＣオフセットの発生を防いで信号の受信が
確実に行われ、その上で、通常は高域通過フィルタの遮
断周波数を小さくすることにより復調ビット誤り率の劣
化が防止され、かつ、受信スロットの先頭においては高
域通過フィルタの遮断周波数を大きくすることにより高
速なＤＣオフセットの除去を可能にし、ＤＣオフセット
除去のために受信スロット以外のスロットで受信機の電
源を入れる必要をなくすことで受信機の消費電力を減ら
すことが可能なＤＣオフセット除去装置が得られるとい
う効果を奏する。

【０１２０】つぎの発明によれば、以前の受信スロット
で受信された信号に基づく制御により、遮断周波数を切
り替える前後の一定時間だけ受信された信号を保持する
ようにしたので、遮断周波数の切り替えに伴うＤＣオフ
セットの発生を防いで信号の受信が確実に行われ、その
上で、通常は高域通過フィルタの遮断周波数を小さくす
ることにより復調ビット誤り率の劣化が防止され、か
つ、受信スロットの先頭においては高域通過フィルタの
遮断周波数を大きくすることにより高速なＤＣオフセッ
トの除去を可能にし、ＤＣオフセット除去のために受信
スロット以外のスロットで受信機の電源を入れる必要を
なくすことで受信機の消費電力を減らすことが可能なＤ
Ｃオフセット除去装置が得られるという効果を奏する。

【０１２１】つぎの発明によれば、現スロットで受信さ
れた信号に基づく制御により、遮断周波数の切り替え後
の一定時間だけ受信された信号を保持するようにしたの
で、遮断周波数の切り替えに伴うＤＣオフセットの発生
を防いで信号の受信が確実に行われ、その上で、通常は
高域通過フィルタの遮断周波数を小さくすることにより
復調ビット誤り率の劣化が防止され、かつ、受信スロッ
トの先頭においては高域通過フィルタの遮断周波数を大
きくすることにより高速なＤＣオフセットの除去を可能
にし、ＤＣオフセット除去のために受信スロット以外の
スロットで受信機の電源を入れる必要をなくすことで受
信機の消費電力を減らすことが可能なＤＣオフセット除
去装置が得られるという効果を奏する。

【０１２２】つぎの発明によれば、一定時間を遮断周波
数切り替えによる位相遅延時間が変化する分だけの時間
としたので、その一定時間によって遮断周波数の切り替
えによる位相遅延の変化が補償され、これにより、遮断
周波数の切り替えによるＤＣオフセットの発生を防止す
ることが可能なＤＣオフセット除去装置が得られるとい
う効果を奏する。

【０１２３】つぎの発明によれば、遮断周波数を切り替
える構成を１次高域フィルタとして、その１次高域フィ
ルタに遮断周波数を切り替える際に制御されるスイッチ
を設けたので、簡単な構成で遮断周波数の切り替えを行
うことが可能なＤＣオフセット除去装置が得られるとい
う効果を奏する。

【０１２４】つぎの発明によれば、遮断周波数切り替え
による位相遅延時間が変化する分だけの一定時間だけ受
信された信号をサンプルホールド回路で保持するように
したので、その一定時間内に遮断周波数が切り替わって
位相遅延が変わっても、その位相遅延の変化量だけ保持
され、これにより、遮断周波数の切り替え前後で出力の
位相が不連続となることから生じる新たなＤＣオフセッ
トの発生を簡単な構成により確実に防止することが可能
なＤＣオフセット除去装置が得られるという効果を奏す
る。

【０１２５】つぎの発明によれば、プリアンブル信号内
に設けた単一周波数部分を用いて遮断周波数の切り替え
動作および信号出力の保持動作を制御するようにしたの
で、遮断周波数の切り替えによる位相遅延の変化を完全
に補償でき、新たなＤＣオフセットの発生を確実に防止
することが可能なＤＣオフセット除去装置が得られると
いう効果を奏する。

【０１２６】つぎの発明によれば、受信された信号がユ
ニークワード信号の場合に遮断周波数の切り替え動作、
信号出力の保持動作をそれぞれ制御するための制御信号
を生成するようにしたので、次の受信スロットのプリア
ンブル信号内で、確実、かつ、常に一定のタイミングで
遮断周波数を切り替えるための制御信号を得ることが可
能なＤＣオフセット除去装置が得られるという効果を奏
する。

【０１２７】つぎの発明によれば、切り替え動作、保持
動作をそれぞれ制御するための制御信号を所定のクロッ
ク信号の分周により生成するようにしたので、簡単な構
成により切り替え動作、保持動作をそれぞれ制御するこ
とが可能なＤＣオフセット除去装置が得られるという効
果を奏する。

【０１２８】つぎの発明によれば、検出回路によりユニ
ークワード信号を検出し、第１カウンタ回路によりその
検出タイミングに従って発振器で発振した所定のクロッ
ク信号を切り替え動作を開始するまでに必要な一定時間
だけカウントして切り替え動作を制御するための制御信
号を生成し、第２カウンタ回路によりその検出タイミン
グに従って発振器により発生した所定のクロック信号を
保持動作を開始するまでに必要な一定時間だけカウント
して保持動作を制御するための制御信号を生成するよう
にしたので、単一の発振器によるクロック信号の分周に
より切り替え動作、保持動作をそれぞれ制御することが
可能なＤＣオフセット除去装置が得られるという効果を
奏する。

【０１２９】つぎの発明によれば、受信された信号の強
度に応じて遮断周波数の切り替え動作および信号出力の
保持動作を制御するようにしたので、前受信スロットの
受信信号レベルが弱く、ユニークワード信号パターンの
検出が困難な場合であっても、簡単、かつ、確実に制御
することが可能なＤＣオフセット除去装置が得られると
いう効果を奏する。

【０１３０】つぎの発明によれば、コンパレータの比較
により、受信された信号の強度が所定の閾値を超えた場
合に切り替え動作および保持動作を制御するための基準
タイミング信号を発生するようにしたので、受信スロッ
トが確実にとらえられ、これにより、切り替え動作およ
び保持動作を正確なタイミングで制御することが可能な
ＤＣオフセット除去装置が得られるという効果を奏す
る。

【０１３１】つぎの発明によれば、基準タイミング信号
の発生に従って所定のクロック信号の分周により切り替
え動作を制御するための制御信号を生成するようにした
ので、簡単な構成により遮断周波数の切り替え動作を制
御することが可能なＤＣオフセット除去装置が得られる
という効果を奏する。

【０１３２】つぎの発明によれば、カウンタ回路を用い
て、基準タイミング信号が発生した場合、所定のクロッ
ク信号を切り替え動作を開始するまでに必要な一定時間
だけカウントして、切り替え動作を制御するための制御
信号を生成するようにしたので、所定のクロック信号の
分周により遮断周波数の切り替え動作を制御することが
可能なＤＣオフセット除去装置が得られるという効果を
奏する。

【０１３３】つぎの発明によれば、発振器により所定の
クロック信号を発振して、そのクロック信号のカウント
により切り替え動作を制御するための制御信号を生成す
るようにしたので、単一の発振器によるクロック信号の
分周により切り替え動作を制御することが可能なＤＣオ
フセット除去装置が得られるという効果を奏する。

【０１３４】つぎの発明によれば、単安定マルチバイブ
レータにより切り替え動作の制御信号に基づいて信号出
力の保持動作を制御するための制御信号を発生させるよ
うにしたので、クロック信号を使用しなくても簡単な構
成により正確な保持タイミングを得ることが可能なＤＣ
オフセット除去装置が得られるという効果を奏する。

【０１３５】つぎの発明によれば、以前の受信スロット
で受信されたアナログ信号から復調した信号パターンに
応じて遮断周波数を切り替える前後の一定時間だけ、受
信されたアナログ信号を保持するようにしたので、遮断
周波数の切り替えに伴うＤＣオフセットの発生を防いで
信号の受信が確実に行われ、その上で、通常は高域通過
フィルタの遮断周波数を小さくすることにより復調ビッ
ト誤り率の劣化が防止され、かつ、受信スロットの先頭
においては高域通過フィルタの遮断周波数を大きくする
ことにより高速なＤＣオフセットの除去を可能にし、Ｄ
Ｃオフセット除去のために受信スロット以外のスロット
で受信機の電源を入れる必要をなくすことで受信機の消
費電力を減らすことが可能なＤＣオフセット除去装置が
得られるという効果を奏する。

【０１３６】つぎの発明によれば、現スロットで受信さ
れたアナログ信号から復調した信号の強度に応じて遮断
周波数の切り替え後の一定時間だけ、受信されたアナロ
グ信号を保持するようにしたので、遮断周波数の切り替
えに伴うＤＣオフセットの発生を防いで信号の受信が確
実に行われ、その上で、通常は高域通過フィルタの遮断
周波数を小さくすることにより復調ビット誤り率の劣化
が防止され、かつ、受信スロットの先頭においては高域
通過フィルタの遮断周波数を大きくすることにより高速
なＤＣオフセットの除去を可能にし、ＤＣオフセット除
去のために受信スロット以外のスロットで受信機の電源
を入れる必要をなくすことで受信機の消費電力を減らす
ことが可能なＤＣオフセット除去装置が得られるという
効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態１による受信機の一構成
例を示すブロック図である。

【図２】図１に示した受信機のＤＣオフセット除去制
御回路の一構成例を示すブロック図である。

【図３】実施の形態１によるＤＣオフセット除去制御
回路の主要な前段の構成を示すブロック図である。

【図４】実施の形態１において無線通信に使用される
信号の一例を示す図である。

【図５】実施の形態１によるＤＣオフセット除去回路
を制御する際の基準タイミングを説明する図である。

【図６】実施の形態１によるＤＣオフセット除去制御
回路の主要な後段の構成を示すブロック図である。

【図７】実施の形態１によるＤＣオフセット除去制御
回路で生成される制御信号のタイミングを説明する図で
ある。

【図８】実施の形態１によるＤＣオフセット除去回路
の一構成例を示すブロック図である。

【図９】実施の形態１によるＤＣオフセット除去回路
の入出力信号の波形を説明する図である。

【図１０】本発明の実施の形態２による受信機の一構
成例を示すブロック図である。

【図１１】図１０に示した受信機のＤＣオフセット除
去制御回路の一構成例を示すブロック図である。

【図１２】実施の形態２によるＤＣオフセット除去回
路を制御する際の基準タイミングを説明する図である。

【図１３】実施の形態２によるＤＣオフセット除去制
御回路で生成される制御信号のタイミングを説明する図
である。

【図１４】従来のＤＣオフセット除去回路を適用した
無線通信装置を示すブロック図である。

【図１５】従来のＤＣオフセット除去回路の一構成例
を示すブロック図である。

【図１６】ＴＤＭＡシステムにおける基地局からの下
り信号の構成と受信機の電源制御タイミングとの関係を
説明する図である。

【図１７】従来のＤＣオフセット除去回路の他の構成
例を示すブロック図である。

【符号の説明】

３，４ＤＣオフセット除去回路、５，６Ａ／Ｄ変換
器、９，１２ＤＣオフセット除去制御回路、３１コ
ンデンサ、３２，３３抵抗、３４スイッチ、３５
サンプルホールド回路、９１スロット基準タイミング
生成回路、９１ａＵＷ検出回路、９１ｂスロット基
準用カウンタ回路、９２，１２２制御信号生成回路、
９２ａ，１２２ａスイッチ制御用カウンタ回路、９２
ｂサンプルホールド制御用カウンタ回路、９３，１２
２ｂ発振器、１２１コンパレータ、１２２ｃ単安
定マルチバイブレータ。

Claims

【特許請求の範囲】

【請求項１】デジタル無線通信システムの受信機に適
用され、当該受信機で遮断周波数の切り替えに従って、
受信された信号のＤＣオフセットを除去するＤＣオフセ
ット除去装置であって、受信された信号の遮断周波数を切り替える遮断周波数切
り替え手段と、前記遮断周波数切り替え手段により遮断周波数を切り替
える時点を含む一定時間だけ前記受信された信号を保持
する保持手段と、を備えたことを特徴とするＤＣオフセット除去装置。
【請求項２】デジタル無線通信システムの受信機に適
用され、当該受信機で遮断周波数の切り替えに従って、
受信された信号のＤＣオフセットを除去するＤＣオフセ
ット除去装置であって、受信された信号の遮断周波数を切り替える遮断周波数切
り替え手段と、前記遮断周波数切り替え手段により遮断周波数を切り替
える前後の一定時間だけ前記受信された信号を保持する
保持手段と、以前の受信スロットで受信された信号に基づいて前記遮
断周波数切り替え手段の切り替え動作および前記保持手
段の保持動作を制御する制御手段と、を備えたことを特徴とするＤＣオフセット除去装置。
【請求項３】デジタル無線通信システムの受信機に適
用され、当該受信機で遮断周波数の切り替えに従って、
受信された信号のＤＣオフセットを除去するＤＣオフセ
ット除去装置であって、受信された信号の遮断周波数を切り替える遮断周波数切
り替え手段と、前記遮断周波数切り替え手段により遮断周波数の切り替
え後の一定時間だけ前記受信された信号を保持する保持
手段と、現スロットで受信された信号に基づいて前記遮断周波数
切り替え手段の切り替え動作および前記保持手段の保持
動作を制御する制御手段と、を備えたことを特徴とするＤＣオフセット除去装置。
【請求項４】前記一定時間は、前記遮断周波数切り替
え手段による位相遅延時間が変化する分だけの時間であ
ることを特徴とする請求項１，２または３に記載のＤＣ
オフセット除去装置。
【請求項５】前記遮断周波数切り替え手段は１次高域
通過フィルタであり、前記１次高域通過フィルタは、コ
ンデンサと、前記コンデンサの出力とグランド間に接続
された第１抵抗と、前記コンデンサの出力とグランド間
に接続され、遮断周波数を切り替える際に制御されるス
イッチと、前記スイッチとグランド間に接続された第２
抵抗とを有したことを特徴とする請求項１〜４のいずれ
か一つに記載のＤＣオフセット除去装置。
【請求項６】前記保持手段はサンプルホールド回路で
あり、前記サンプルホールド回路は、その入出力端が前
記コンデンサの出力に接続されたことを特徴とする請求
項１〜５のいずれか一つに記載のＤＣオフセット除去装
置。
【請求項７】前記デジタル無線通信システムはプリア
ンブル信号の一部または全部を単一周波数としており、
前記制御手段は、プリアンブル信号の単一周波数部分を
用いて前記切り替え動作および前記保持動作を制御する
ことを特徴とする請求項２または３に記載のＤＣオフセ
ット除去装置。
【請求項８】前記制御手段は、以前の受信スロットで
ユニークワード信号を受信した場合に、前記切り替え動
作、前記保持動作をそれぞれ制御するための制御信号を
生成することを特徴とする請求項６に記載のＤＣオフセ
ット除去回路。
【請求項９】前記制御手段は、前記切り替え動作、前
記保持動作をそれぞれ制御するための制御信号を所定の
クロック信号の分周により生成することを特徴とする請
求項８に記載のＤＣオフセット除去装置。
【請求項１０】前記制御手段は、所定のクロック信号
を発振する発振器と、ユニークワードを検出する検出回
路と、前記検出回路の検出タイミングに従って前記発振
器で発振した所定のクロック信号を前記切り替え動作を
開始するまでに必要な一定時間だけカウントして前記切
り替え動作を制御するための制御信号を生成する第１カ
ウンタ回路と、前記検出手段の検出タイミングに従って
前記発振器により発生した所定のクロック信号を前記保
持動作を開始するまでに必要な一定時間だけカウントし
て前記保持動作を制御するための制御信号を生成する第
２カウンタ回路とを有したことを特徴とする請求項７に
記載のＤＣオフセット除去装置。
【請求項１１】前記制御手段は、受信された信号の強
度に応じて前記切り替え動作および前記保持動作を制御
することを特徴とする請求項２または３に記載のＤＣオ
フセット除去装置。
【請求項１２】前記制御手段はコンパレータを有し、
前記コンパレータは受信された信号の強度と所定の閾値
とを比較して前記受信された信号の強度が前記所定の閾
値を超えた場合に前記切り替え動作および前記保持動作
を制御するための基準タイミング信号を発生することを
特徴とする請求項１１に記載のＤＣオフセット除去装
置。
【請求項１３】前記制御手段は、前記基準タイミング
信号の発生に従って所定のクロック信号の分周により前
記切り替え動作を制御するための制御信号を生成するこ
とを特徴とする請求項１２に記載のＤＣオフセット除去
装置。
【請求項１４】前記制御手段は、前記基準タイミング
信号が発生した場合、前記所定のクロック信号を前記切
り替え動作を開始するまでに必要な一定時間だけカウン
トして、前記切り替え動作を制御するための制御信号を
生成するカウンタ回路を有したことを特徴とする請求項
１３に記載のＤＣオフセット除去装置。
【請求項１５】前記制御手段は、前記所定のクロック
信号を発振する発振器を有したことを特徴とする請求項
１３または１４に記載のＤＣオフセット除去装置。
【請求項１６】前記制御手段は、前記切り替え動作の
制御信号に基づいて前記保持動作を制御するための制御
信号を発生させる単安定マルチバイブレータを有したこ
とを特徴とする請求項１１〜１５のいずれか一つに記載
のＤＣオフセット除去装置。
【請求項１７】デジタル無線通信システムにより受信
された信号を直交復調した後に増幅するアナログ信号処
理手段と、前記アナログ信号処理手段で処理されたアナ
ログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力されたデジタル信号に基づ
いて復調処理を行うデジタル信号処理手段とを備え、遮
断周波数の切り替えに従って、受信された信号のＤＣオ
フセットを除去するＤＣオフセット除去装置を適用した
受信機であって、前記アナログ信号処理手段で処理されたアナログ信号の
遮断周波数を切り替え、その遮断周波数を切り替える前
後の一定時間だけ前記アナログ信号を保持するＤＣオフ
セット除去手段と、以前の受信スロットで受信された信号に関して前記デジ
タル信号処理手段により復調された信号パターンに応じ
て前記ＤＣオフセット除去手段による前記遮断周波数の
切り替え動作および前記アナログ信号の保持動作を制御
するＤＣオフセット除去制御手段と、を備えたことを特徴とするＤＣオフセット除去装置を適
用した受信機。
【請求項１８】デジタル無線通信システムにより受信
された信号を直交復調した後に増幅するアナログ信号処
理手段と、前記アナログ信号処理手段で処理されたアナ
ログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力されたデジタル信号に基づ
いて復調処理を行うデジタル信号処理手段とを備え、遮
断周波数の切り替えに従って、受信された信号のＤＣオ
フセットを除去するＤＣオフセット除去装置を適用した
受信機であって、前記アナログ信号処理手段で処理されたアナログ信号の
遮断周波数を切り替え、その遮断周波数の切り替え後の
一定時間だけ前記アナログ信号を保持するＤＣオフセッ
ト除去手段と、現スロットで受信された信号に関して前記デジタル信号
処理手段により復調された信号の強度に応じて前記ＤＣ
オフセット除去手段による前記遮断周波数の切り替え動
作および前記アナログ信号の保持動作を制御するＤＣオ
フセット除去制御手段と、を備えたことを特徴とするＤＣオフセット除去装置を適
用した受信機。