JPH11260724A - 化合物半導体薄膜の製造方法および製造装置 - Google Patents
化合物半導体薄膜の製造方法および製造装置Info
- Publication number
- JPH11260724A JPH11260724A JP10065201A JP6520198A JPH11260724A JP H11260724 A JPH11260724 A JP H11260724A JP 10065201 A JP10065201 A JP 10065201A JP 6520198 A JP6520198 A JP 6520198A JP H11260724 A JPH11260724 A JP H11260724A
- Authority
- JP
- Japan
- Prior art keywords
- group
- target
- thin film
- compound semiconductor
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】 III族としてＩｎおよびＧａを含むＩ−III−
VI族化合物半導体薄膜を、組成制御性に優れ、膜欠陥が
少ない状態で成膜できる方法および装置を提供する。 【解決手段】 Ｃｕターゲット３１、ＣｕとＧａとから
なるターゲット３２、およびＩｎターゲット３３を含む
スパッタリングターゲットからＩ族元素およびIII族元
素を供給し、ＳｅおよびＳから選ばれる少なくとも１つ
からなる蒸着源３４からVI族元素を供給することによ
り、化合物半導体薄膜を成膜する。
VI族化合物半導体薄膜を、組成制御性に優れ、膜欠陥が
少ない状態で成膜できる方法および装置を提供する。 【解決手段】 Ｃｕターゲット３１、ＣｕとＧａとから
なるターゲット３２、およびＩｎターゲット３３を含む
スパッタリングターゲットからＩ族元素およびIII族元
素を供給し、ＳｅおよびＳから選ばれる少なくとも１つ
からなる蒸着源３４からVI族元素を供給することによ
り、化合物半導体薄膜を成膜する。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体薄膜
の製造方法および製造装置に関し、さらに詳しくは特に
薄膜太陽電池の分野において利用されるＩ族、III族お
よびVI族元素からなる半導体薄膜の製造方法および製造
装置に関するものである。
の製造方法および製造装置に関し、さらに詳しくは特に
薄膜太陽電池の分野において利用されるＩ族、III族お
よびVI族元素からなる半導体薄膜の製造方法および製造
装置に関するものである。
【０００２】
【従来の技術】従来、Ｉ族、III族およびVI族元素から
なる半導体薄膜を製造する方法としては、多元蒸着法、
スパッタリング法などの物理的蒸着法が知られている。
また、Ｉ族およびIII族元素、あるいはＩ族、III族およ
びVI族元素からなる前駆体をＳｅを含むガス雰囲気中で
加熱焼成する気相セレン化法、Ｉ族、III族およびVI族
元素からなる前駆体をＡｒまたはＮ2雰囲気中で加熱焼
成する固相セレン化法も知られている。しかし、製造工
程における安全性、工程の単純化、装置面積の縮小とい
った観点からは、物理的蒸着法が優れている。
なる半導体薄膜を製造する方法としては、多元蒸着法、
スパッタリング法などの物理的蒸着法が知られている。
また、Ｉ族およびIII族元素、あるいはＩ族、III族およ
びVI族元素からなる前駆体をＳｅを含むガス雰囲気中で
加熱焼成する気相セレン化法、Ｉ族、III族およびVI族
元素からなる前駆体をＡｒまたはＮ2雰囲気中で加熱焼
成する固相セレン化法も知られている。しかし、製造工
程における安全性、工程の単純化、装置面積の縮小とい
った観点からは、物理的蒸着法が優れている。
【０００３】Ｉ族、III族およびVI族元素からなる半導
体薄膜は、主として薄膜太陽電池の技術分野において利
用されている。この場合、半導体のバンドギャップの最
適値は約１．４ｅＶである。そこで、例えばバンドギャ
ップが１．０ｅＶ（Ｅｇ＝１．０ｅＶ）であるＣｕＩｎ
Ｓｅ2には、ＣｕＧａＳｅ2（Ｅｇ＝１．６８ｅＶ）を固
溶することにより、バンドギャップのワイド化が図られ
ている。Ｇａを添加すると結晶中の欠陥が減少し、キャ
リア濃度が増加するという利点もある。従来、Ｉｎサイ
トにＧａを固溶したＣｕ（Ｉｎ，Ｇａ）Ｓｅ2薄膜は多
元蒸着法により成膜されていた。多元蒸着法としては、
Ｃｕ過剰組成の薄膜を形成した後、（Ｉｎ，Ｇａ）過剰
組成の半導体層を積層することにより、結晶粒径を大き
く、Ｃｕ 2-xＳｅなどの異相化合物を析出しにくくした
２層膜形成法が知られている。また再現性に優れ、下部
電極との密着性も良好な３段階法も知られている。この
方法は、第１層に（Ｉｎ，Ｇａ）2Ｓｅ3を形成し、その
上にＣｕ過剰組成になるまで第２層としてＣｕ2Ｓｅを
蒸着し、さらに第３層として（Ｉｎ，Ｇａ）2Ｓｅ3を蒸
着して再び（Ｉｎ，Ｇａ）過剰組成とする方法である。
体薄膜は、主として薄膜太陽電池の技術分野において利
用されている。この場合、半導体のバンドギャップの最
適値は約１．４ｅＶである。そこで、例えばバンドギャ
ップが１．０ｅＶ（Ｅｇ＝１．０ｅＶ）であるＣｕＩｎ
Ｓｅ2には、ＣｕＧａＳｅ2（Ｅｇ＝１．６８ｅＶ）を固
溶することにより、バンドギャップのワイド化が図られ
ている。Ｇａを添加すると結晶中の欠陥が減少し、キャ
リア濃度が増加するという利点もある。従来、Ｉｎサイ
トにＧａを固溶したＣｕ（Ｉｎ，Ｇａ）Ｓｅ2薄膜は多
元蒸着法により成膜されていた。多元蒸着法としては、
Ｃｕ過剰組成の薄膜を形成した後、（Ｉｎ，Ｇａ）過剰
組成の半導体層を積層することにより、結晶粒径を大き
く、Ｃｕ 2-xＳｅなどの異相化合物を析出しにくくした
２層膜形成法が知られている。また再現性に優れ、下部
電極との密着性も良好な３段階法も知られている。この
方法は、第１層に（Ｉｎ，Ｇａ）2Ｓｅ3を形成し、その
上にＣｕ過剰組成になるまで第２層としてＣｕ2Ｓｅを
蒸着し、さらに第３層として（Ｉｎ，Ｇａ）2Ｓｅ3を蒸
着して再び（Ｉｎ，Ｇａ）過剰組成とする方法である。
【０００４】しかし、多元蒸着法には、個々の蒸着速度
の厳密な制御が難しいという問題があった。一方、スパ
ッタリング法には、成膜速度が電力にほぼ比例している
ためこれを制御しやすいという特徴がある。また、スパ
ッタリング法には、蒸着法と比べて基板との付着力が大
きい薄膜を得やすく、面ソースから膜成長するため点ソ
ースから膜成長する蒸着法よりも膜厚均一性に優れた膜
を得やすいという利点もある。しかし、スパッタリング
法によりＳｅターゲットに負の印加電圧をかけて成膜す
るとＳｅが負にイオン化され、基板上に形成されている
膜にダメージを与え、成膜後の薄膜に多くの欠陥が生じ
てしまうという問題がある。
の厳密な制御が難しいという問題があった。一方、スパ
ッタリング法には、成膜速度が電力にほぼ比例している
ためこれを制御しやすいという特徴がある。また、スパ
ッタリング法には、蒸着法と比べて基板との付着力が大
きい薄膜を得やすく、面ソースから膜成長するため点ソ
ースから膜成長する蒸着法よりも膜厚均一性に優れた膜
を得やすいという利点もある。しかし、スパッタリング
法によりＳｅターゲットに負の印加電圧をかけて成膜す
るとＳｅが負にイオン化され、基板上に形成されている
膜にダメージを与え、成膜後の薄膜に多くの欠陥が生じ
てしまうという問題がある。
【０００５】そこで、スパッタリング法を蒸着法と組み
合わせたハイブリッド法が提案されている。この方法
は、ＣｕＩｎＳｅ2を成膜する場合には、Ｃｕ、Ｉｎを
スパッタリング法により、Ｓｅを蒸着法により成膜する
方法である。ハイブリッド法によれば、Ｓｅに電力を印
加しないため膜へのダメージが少なく、結晶性に優れた
膜を得ることができる。また、ＣｕとＩｎとをスパッタ
リング法で成膜するため、組成が制御しやすく再現性に
優れた膜を得ることができる。
合わせたハイブリッド法が提案されている。この方法
は、ＣｕＩｎＳｅ2を成膜する場合には、Ｃｕ、Ｉｎを
スパッタリング法により、Ｓｅを蒸着法により成膜する
方法である。ハイブリッド法によれば、Ｓｅに電力を印
加しないため膜へのダメージが少なく、結晶性に優れた
膜を得ることができる。また、ＣｕとＩｎとをスパッタ
リング法で成膜するため、組成が制御しやすく再現性に
優れた膜を得ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、ハイブ
リッド法により製造できるＩ−III−VI族半導体薄膜
は、III族がＩｎのみの薄膜（例えばＣｕＩｎＳｅ2膜）
に限定されるという問題があった。これは、Ｇａが低融
点であるためにＧａからなるスパッタリングターゲット
の作製が困難であること、およびターゲットが得られて
もスパッタリングすると液相が生じやすく成膜が困難で
あることに起因する。
リッド法により製造できるＩ−III−VI族半導体薄膜
は、III族がＩｎのみの薄膜（例えばＣｕＩｎＳｅ2膜）
に限定されるという問題があった。これは、Ｇａが低融
点であるためにＧａからなるスパッタリングターゲット
の作製が困難であること、およびターゲットが得られて
もスパッタリングすると液相が生じやすく成膜が困難で
あることに起因する。
【０００７】本発明は、このような問題に鑑み、III族
としてＩｎおよびＧａを含む化合物半導体薄膜を、組成
制御が容易で成膜再現性にも優れたハイブリッド法によ
り製造する方法と、この方法を実施するための製造装置
を提供することを目的とする。
としてＩｎおよびＧａを含む化合物半導体薄膜を、組成
制御が容易で成膜再現性にも優れたハイブリッド法によ
り製造する方法と、この方法を実施するための製造装置
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、ＣｕとＧａとからなるスパッタリング
ターゲットを用いることとした。即ち、本発明の化合物
半導体薄膜の製造方法は、Ｉ族元素、III族元素およびV
I族元素からなり、前記III族元素としてＩｎおよびＧａ
を含む化合物半導体薄膜の製造方法であって、Ｃｕター
ゲット、Ｉｎターゲット、およびＣｕとＧａとからなる
ターゲットを含むスパッタリングターゲットから前記Ｉ
族元素および前記III族元素を供給し、ＳｅおよびＳか
ら選ばれる少なくとも１つからなる蒸着源から前記VI族
元素を供給することを特徴とする。このような製造方法
とすることにより、III族としてＩｎおよびＧａを含む
Ｉ−III−VI族化合物半導体薄膜を、スパッタリング法
と蒸着法との利点を兼ね備えたハイブリッド法により成
膜することができる。換言すれば、組成制御が容易で再
現性よく、負イオン化したＳｅ等VI族により膜にダメー
ジを与えることなく、ＩｎおよびＧａを含む化合物半導
体薄膜を成膜できる。
に、本発明では、ＣｕとＧａとからなるスパッタリング
ターゲットを用いることとした。即ち、本発明の化合物
半導体薄膜の製造方法は、Ｉ族元素、III族元素およびV
I族元素からなり、前記III族元素としてＩｎおよびＧａ
を含む化合物半導体薄膜の製造方法であって、Ｃｕター
ゲット、Ｉｎターゲット、およびＣｕとＧａとからなる
ターゲットを含むスパッタリングターゲットから前記Ｉ
族元素および前記III族元素を供給し、ＳｅおよびＳか
ら選ばれる少なくとも１つからなる蒸着源から前記VI族
元素を供給することを特徴とする。このような製造方法
とすることにより、III族としてＩｎおよびＧａを含む
Ｉ−III−VI族化合物半導体薄膜を、スパッタリング法
と蒸着法との利点を兼ね備えたハイブリッド法により成
膜することができる。換言すれば、組成制御が容易で再
現性よく、負イオン化したＳｅ等VI族により膜にダメー
ジを与えることなく、ＩｎおよびＧａを含む化合物半導
体薄膜を成膜できる。
【０００９】また、本発明の化合物半導体薄膜の製造装
置は、Ｉ族元素、III族元素およびVI族元素からなり、
前記III族元素としてＩｎおよびＧａを含む化合物半導
体薄膜の製造装置であって、Ｃｕターゲット、Ｉｎター
ゲット、およびＣｕとＧａとからなるターゲットを含む
スパッタリングターゲットと、ＳｅおよびＳから選ばれ
る少なくとも１つからなる蒸着源とを同一真空容器内に
備えたことを特徴とする。このような製造装置とするこ
とにより、III族としてＩｎおよびＧａを含むＩ−III−
VI族化合物半導体薄膜を、ハイブリッド法により成膜す
ることができる。
置は、Ｉ族元素、III族元素およびVI族元素からなり、
前記III族元素としてＩｎおよびＧａを含む化合物半導
体薄膜の製造装置であって、Ｃｕターゲット、Ｉｎター
ゲット、およびＣｕとＧａとからなるターゲットを含む
スパッタリングターゲットと、ＳｅおよびＳから選ばれ
る少なくとも１つからなる蒸着源とを同一真空容器内に
備えたことを特徴とする。このような製造装置とするこ
とにより、III族としてＩｎおよびＧａを含むＩ−III−
VI族化合物半導体薄膜を、ハイブリッド法により成膜す
ることができる。
【００１０】本発明により成膜される化合物半導体薄膜
は、Ｉ族としてＣｕを含み、III族としてＧａおよびＩ
ｎを含み、VI族としてＳおよびＳｅから選ばれる少なく
とも１つを含む。この化合物半導体薄膜は、一般にＣｕ
（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ） 2、Ｃｕ（Ｉｎ，Ｇａ）Ｓ2
またはＣｕ（Ｉｎ，Ｇａ）Ｓｅ2として表示され、通
常、カルコパイライト（黄銅鉱型）構造を有する。但
し、上記方法または装置により製造される半導体薄膜
は、上記化学式および構造に限ることなく、例えばオウ
シャク鉱型構造を有する薄膜であってもよい。
は、Ｉ族としてＣｕを含み、III族としてＧａおよびＩ
ｎを含み、VI族としてＳおよびＳｅから選ばれる少なく
とも１つを含む。この化合物半導体薄膜は、一般にＣｕ
（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ） 2、Ｃｕ（Ｉｎ，Ｇａ）Ｓ2
またはＣｕ（Ｉｎ，Ｇａ）Ｓｅ2として表示され、通
常、カルコパイライト（黄銅鉱型）構造を有する。但
し、上記方法または装置により製造される半導体薄膜
は、上記化学式および構造に限ることなく、例えばオウ
シャク鉱型構造を有する薄膜であってもよい。
【００１１】本発明において使用されるＣｕとＧａとか
らなるスパッタリングターゲットは、重量％で表示して
Ｇａを２０〜９６％含有することが好ましい。含有量が
２０重量％よりも少ないと有効な量のＧａを膜中に含有
させることが容易ではなくなるからであり、９６重量％
よりも多いとターゲットの作製が容易ではなくなるから
である。Ｇａ含有量は、同じく重量％で表示して特に２
０〜３０％であることが好ましい。
らなるスパッタリングターゲットは、重量％で表示して
Ｇａを２０〜９６％含有することが好ましい。含有量が
２０重量％よりも少ないと有効な量のＧａを膜中に含有
させることが容易ではなくなるからであり、９６重量％
よりも多いとターゲットの作製が容易ではなくなるから
である。Ｇａ含有量は、同じく重量％で表示して特に２
０〜３０％であることが好ましい。
【００１２】
【発明の実施の形態】本発明の製造方法および装置につ
いて図面に基づいて説明する。
いて図面に基づいて説明する。
【００１３】図１は、本発明の化合物半導体薄膜の製造
方法を実施するための装置の一形態の概要を示す図であ
る。この製造装置は、図示しない真空ポンプに接続した
排気口１１を備えた真空容器１０を備え、この真空容器
１０は、その内部に、スパッタリングターゲット装着装
置１と、蒸着材料を設置するためのるつぼ２と、基板ホ
ルダー７とを含んでいる。
方法を実施するための装置の一形態の概要を示す図であ
る。この製造装置は、図示しない真空ポンプに接続した
排気口１１を備えた真空容器１０を備え、この真空容器
１０は、その内部に、スパッタリングターゲット装着装
置１と、蒸着材料を設置するためのるつぼ２と、基板ホ
ルダー７とを含んでいる。
【００１４】ターゲット装着装置１は、１つのみを図示
するが、真空容器１０内に同様の装置が計３つ設置され
ている。各ターゲット装着装置１には、ターゲットに電
力を供給するための電力源１２が接続されている。ま
た、各ターゲット装着装置１は角度調節機構４を備えて
おり、この機構により装着したターゲットの面角度が水
平方向を含めて調整可能とされている。ターゲットの面
角度を調整することにより、膜厚分布の均一化、基板へ
の付着率の向上などを図ることができる。
するが、真空容器１０内に同様の装置が計３つ設置され
ている。各ターゲット装着装置１には、ターゲットに電
力を供給するための電力源１２が接続されている。ま
た、各ターゲット装着装置１は角度調節機構４を備えて
おり、この機構により装着したターゲットの面角度が水
平方向を含めて調整可能とされている。ターゲットの面
角度を調整することにより、膜厚分布の均一化、基板へ
の付着率の向上などを図ることができる。
【００１５】るつぼ２には、その周囲に蒸着材料を加熱
するための加熱ヒーター３が配置され、このヒーター３
に電力源１３が接続している。また、るつぼ２の開口側
には、蒸着材料の飛散を制御するための蒸着シャッター
５が配置されている。
するための加熱ヒーター３が配置され、このヒーター３
に電力源１３が接続している。また、るつぼ２の開口側
には、蒸着材料の飛散を制御するための蒸着シャッター
５が配置されている。
【００１６】一方、基板ホルダー７は、ターゲット装着
装置１およびるつぼ２と対向するように真空容器１０上
方に設置されている。この基板ホルダー７は、ベルト１
６を介して接続している基板回転モーター１５により回
転可能とされている。成膜時に基板を回転させると、膜
全域にわたって組成が均一化されて好ましい。また基板
ホルダー７には、このホルダー７に装着される基板６へ
のスパッタ粒子および蒸着材料の到達を制御するため
に、基板シャッター９が備えられている。さらに基板ホ
ルダー７には、基板加熱ヒータ８が埋め込まれている。
このヒーター８により、基板は化合物半導体の結晶成長
に適した温度にまで加熱される。加熱温度は、同じく基
板ホルダー７に備え付けられた熱電対により測定され
る。
装置１およびるつぼ２と対向するように真空容器１０上
方に設置されている。この基板ホルダー７は、ベルト１
６を介して接続している基板回転モーター１５により回
転可能とされている。成膜時に基板を回転させると、膜
全域にわたって組成が均一化されて好ましい。また基板
ホルダー７には、このホルダー７に装着される基板６へ
のスパッタ粒子および蒸着材料の到達を制御するため
に、基板シャッター９が備えられている。さらに基板ホ
ルダー７には、基板加熱ヒータ８が埋め込まれている。
このヒーター８により、基板は化合物半導体の結晶成長
に適した温度にまで加熱される。加熱温度は、同じく基
板ホルダー７に備え付けられた熱電対により測定され
る。
【００１７】さらにこの装置は、図１に示したように、
基板へ電力を供給するために、高周波（ＲＦ）電源１７
とマッチングボックス１８とを具備している。また、真
空容器１０には、バルブ２１，２２を介してＡｒガスボ
ンベとＮ2ガスボンベとが接続されている。Ａｒガス
は、マスフローコントローラ２０により流量を調整しな
がら導入することができる。
基板へ電力を供給するために、高周波（ＲＦ）電源１７
とマッチングボックス１８とを具備している。また、真
空容器１０には、バルブ２１，２２を介してＡｒガスボ
ンベとＮ2ガスボンベとが接続されている。Ａｒガス
は、マスフローコントローラ２０により流量を調整しな
がら導入することができる。
【００１８】以下、図１および図２を参照しながら、本
発明の化合物半導体の製造方法の例について説明する。
図２に示したように、図１に示した装置の３つのターゲ
ット装着装置１ａ、１ｂ、１ｃに、スパッタリングター
ゲットとして、それぞれ、Ｃｕターゲット３１、Ｃｕ／
Ｇａターゲット３２、Ｉｎターゲット３３を装着する。
るつぼ２には、蒸着源としてＳｅ３４を装着する。基板
ホルダー７には、基板６としてＭｏ膜を形成したガラス
基板を設置する。
発明の化合物半導体の製造方法の例について説明する。
図２に示したように、図１に示した装置の３つのターゲ
ット装着装置１ａ、１ｂ、１ｃに、スパッタリングター
ゲットとして、それぞれ、Ｃｕターゲット３１、Ｃｕ／
Ｇａターゲット３２、Ｉｎターゲット３３を装着する。
るつぼ２には、蒸着源としてＳｅ３４を装着する。基板
ホルダー７には、基板６としてＭｏ膜を形成したガラス
基板を設置する。
【００１９】まず、真空容器１０を真空ポンプにより排
気する。真空容器１０内が１０-7Torr台にまで排気され
た段階で、ガスバルブ２１を開き、マスフローコントロ
ーラー２０により所定の流量を保ちながら、Ａｒを容器
内に導入する。一方、基板６は、基板ヒータ８により所
定の温度にまで加熱する。なお、基板は、成膜を開始す
る前に、ＲＦ電源１７とマッチングボックス１８とによ
りその表面をスパッタリングしてクリーニングしておく
ことが好ましい。
気する。真空容器１０内が１０-7Torr台にまで排気され
た段階で、ガスバルブ２１を開き、マスフローコントロ
ーラー２０により所定の流量を保ちながら、Ａｒを容器
内に導入する。一方、基板６は、基板ヒータ８により所
定の温度にまで加熱する。なお、基板は、成膜を開始す
る前に、ＲＦ電源１７とマッチングボックス１８とによ
りその表面をスパッタリングしてクリーニングしておく
ことが好ましい。
【００２０】３つのスパッタリングターゲットに、それ
ぞれ対応する電力源から所定の電力を印加しながら、Ｃ
ｕ３１、Ｃｕ／Ｇａ３２、Ｉｎ３３各ターゲットをスパ
ッタリングする。Ｓｅ蒸着源３４は、加熱ヒーター３に
よりＳｅの沸点以上の温度に加熱され、この温度が一定
に近づくとシャッター５が開放される（図２参照）。一
方、基板ホルダー７は基板回転モーター１５により所定
の回転数により回転させる。このような状態で、基板シ
ャッター９を開放し、基板６の表面上に成膜を行う。成
膜が終了するとリークバルブ２２を開放して容器内にＮ
2を導入する。
ぞれ対応する電力源から所定の電力を印加しながら、Ｃ
ｕ３１、Ｃｕ／Ｇａ３２、Ｉｎ３３各ターゲットをスパ
ッタリングする。Ｓｅ蒸着源３４は、加熱ヒーター３に
よりＳｅの沸点以上の温度に加熱され、この温度が一定
に近づくとシャッター５が開放される（図２参照）。一
方、基板ホルダー７は基板回転モーター１５により所定
の回転数により回転させる。このような状態で、基板シ
ャッター９を開放し、基板６の表面上に成膜を行う。成
膜が終了するとリークバルブ２２を開放して容器内にＮ
2を導入する。
【００２１】成膜時の各元素の成分比は、各ターゲット
に印加する電力により調整する。Ｉ族／III族の成分比
は、Ｃｕターゲットと、ＩｎターゲットもしくはＣｕ／
Ｇａターゲットとに印加する電力比の調整、またはＩｎ
ターゲットと、ＣｕターゲットもしくはＣｕ／Ｇａター
ゲットとに印加する電力比の調整により行う。Ｉ族／II
I族の成分比は、例えばカルコパイライト構造半導体に
おける化学量論比である１：１に調整する。また、III
族元素全体に対するＧａの含有量は、Ｉｎターゲットと
Ｃｕ／Ｇａターゲットとに印加する電力比の調整により
制御する。一方、Ｓｅ蒸着源の加熱温度は、薄膜中にお
けるＳｅの含有量が５０％以上になるように設定するこ
とが好ましい。また、基板加熱温度は５００℃前後とす
ることが好ましい。
に印加する電力により調整する。Ｉ族／III族の成分比
は、Ｃｕターゲットと、ＩｎターゲットもしくはＣｕ／
Ｇａターゲットとに印加する電力比の調整、またはＩｎ
ターゲットと、ＣｕターゲットもしくはＣｕ／Ｇａター
ゲットとに印加する電力比の調整により行う。Ｉ族／II
I族の成分比は、例えばカルコパイライト構造半導体に
おける化学量論比である１：１に調整する。また、III
族元素全体に対するＧａの含有量は、Ｉｎターゲットと
Ｃｕ／Ｇａターゲットとに印加する電力比の調整により
制御する。一方、Ｓｅ蒸着源の加熱温度は、薄膜中にお
けるＳｅの含有量が５０％以上になるように設定するこ
とが好ましい。また、基板加熱温度は５００℃前後とす
ることが好ましい。
【００２２】以上の方法により製造する化合物半導体薄
膜においては、特に限定するものではないが、III族に
占めるＧａの比率を１〜８０原子％、特に２０〜２５原
子％とすることが、半導体薄膜のワイドバンドギャップ
化の観点からは好ましい。このような比率でＧａを添加
した薄膜の作製を、Ｇａの含有量が異なる種々のＣｕ／
Ｇａターゲットを用いて実施したところ、Ｃｕ７５重量
％、Ｇａ２５重量％の合金ターゲットの使用が特に有効
であった。この合金ターゲットを用いた上記と同様のハ
イブリッド法により、大きさ１０ｃｍ角の上記基板上へ
の成膜を実施したところ、従来の多元蒸着法により成膜
した場合よりも膜面内の均一性に優れた（III族として
ＩｎおよびＧａを含む）化合物半導体薄膜を得ることが
できた。このように大面積基板に成膜する場合の膜面内
の均一性に差が認められるのは、蒸着法によるよりも、
スパッタリング法によるほうが粒子の飛散状態が安定し
ているためであると考えられる。
膜においては、特に限定するものではないが、III族に
占めるＧａの比率を１〜８０原子％、特に２０〜２５原
子％とすることが、半導体薄膜のワイドバンドギャップ
化の観点からは好ましい。このような比率でＧａを添加
した薄膜の作製を、Ｇａの含有量が異なる種々のＣｕ／
Ｇａターゲットを用いて実施したところ、Ｃｕ７５重量
％、Ｇａ２５重量％の合金ターゲットの使用が特に有効
であった。この合金ターゲットを用いた上記と同様のハ
イブリッド法により、大きさ１０ｃｍ角の上記基板上へ
の成膜を実施したところ、従来の多元蒸着法により成膜
した場合よりも膜面内の均一性に優れた（III族として
ＩｎおよびＧａを含む）化合物半導体薄膜を得ることが
できた。このように大面積基板に成膜する場合の膜面内
の均一性に差が認められるのは、蒸着法によるよりも、
スパッタリング法によるほうが粒子の飛散状態が安定し
ているためであると考えられる。
【００２３】なお、以上の実施形態では、蒸着源として
Ｓｅを用いたが、Ｓ蒸着源やＳｅ／Ｓ蒸着源を用いても
よい。基板としても、Ｍｏ薄膜を形成したガラス基板に
限らず、他の金属薄膜や半導体薄膜を形成したガラス基
板、薄膜を形成していないガラス基板を用いてもよく、
ガラス以外の基板を用いても構わない。
Ｓｅを用いたが、Ｓ蒸着源やＳｅ／Ｓ蒸着源を用いても
よい。基板としても、Ｍｏ薄膜を形成したガラス基板に
限らず、他の金属薄膜や半導体薄膜を形成したガラス基
板、薄膜を形成していないガラス基板を用いてもよく、
ガラス以外の基板を用いても構わない。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
ＣｕとＧａとからなるスパッタリングターゲットを利用
した上記製造方法および製造装置とすることにより、組
成制御が容易で再現性よく、また負イオン化したＳｅ等
VI族元素により膜にダメージを与えることもなく、III
族としてＩｎおよびＧａを含むＩ−III−VI族化合物半
導体薄膜を得ることができる。本発明の製造方法および
製造装置は、特に薄膜太陽電池の技術分野において有用
である。
ＣｕとＧａとからなるスパッタリングターゲットを利用
した上記製造方法および製造装置とすることにより、組
成制御が容易で再現性よく、また負イオン化したＳｅ等
VI族元素により膜にダメージを与えることもなく、III
族としてＩｎおよびＧａを含むＩ−III−VI族化合物半
導体薄膜を得ることができる。本発明の製造方法および
製造装置は、特に薄膜太陽電池の技術分野において有用
である。
【図１】 本発明の製造方法を実施するための装置の一
形態を示す縦断面図である。
形態を示す縦断面図である。
【図２】 本発明の製造装置の一実施形態を示す横断面
図である。
図である。
１、１ａ、１ｂ、１ｃ スパッタリングターゲット装着
装置 ２ るつぼ ３ 加熱ヒーター ４ 角度調節機構 ５ 蒸着源シャッター ６ 基板 ７ 基板ホルダー ８ 加熱ヒーター ９ 基板シャッター １０ 真空容器 １１ 排気口 １２、１３ 電力源 １５ 基板回転モーター １６ ベルト １７ 高周波電源 １８ マッチングボックス ２０ マスフローコントローラー ２１ ガスバルブ ２２ リークバルブ ３１ Ｃｕターゲット ３２ Ｃｕ／Ｇａターゲット ３３ Ｉｎターゲット ３４ Ｓｅ蒸着源
装置 ２ るつぼ ３ 加熱ヒーター ４ 角度調節機構 ５ 蒸着源シャッター ６ 基板 ７ 基板ホルダー ８ 加熱ヒーター ９ 基板シャッター １０ 真空容器 １１ 排気口 １２、１３ 電力源 １５ 基板回転モーター １６ ベルト １７ 高周波電源 １８ マッチングボックス ２０ マスフローコントローラー ２１ ガスバルブ ２２ リークバルブ ３１ Ｃｕターゲット ３２ Ｃｕ／Ｇａターゲット ３３ Ｉｎターゲット ３４ Ｓｅ蒸着源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 31/04 Ｈ０１Ｌ 31/04 Ｅ (72)発明者 根上 卓之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 和田 隆博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】 Ｉ族元素、III族元素およびVI族元素か
らなり、前記III族元素としてＩｎおよびＧａを含む化
合物半導体薄膜の製造方法であって、Ｃｕターゲット、
Ｉｎターゲット、およびＣｕとＧａとからなるターゲッ
トを含むスパッタリングターゲットから前記Ｉ族元素お
よび前記III族元素を供給し、ＳｅおよびＳから選ばれ
る少なくとも１つからなる蒸着源から前記VI族元素を供
給することを特徴とする化合物半導体薄膜の製造方法。 - 【請求項２】 ＣｕとＧａとからなるターゲットが、Ｇ
ａを２０〜９６重量％含有する請求項１に記載の化合物
半導体薄膜の製造方法。 - 【請求項３】 Ｉ族元素、III族元素およびVI族元素か
らなり、前記III族元素としてＩｎおよびＧａを含む化
合物半導体薄膜の製造装置であって、Ｃｕターゲット、
Ｉｎターゲット、およびＣｕとＧａとからなるターゲッ
トを含むスパッタリングターゲットと、ＳｅおよびＳか
ら選ばれる少なくとも１つからなる蒸着源とを同一真空
容器内に備えたことを特徴とする化合物半導体薄膜の製
造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10065201A JPH11260724A (ja) | 1998-03-16 | 1998-03-16 | 化合物半導体薄膜の製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10065201A JPH11260724A (ja) | 1998-03-16 | 1998-03-16 | 化合物半導体薄膜の製造方法および製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260724A true JPH11260724A (ja) | 1999-09-24 |
Family
ID=13280077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10065201A Pending JPH11260724A (ja) | 1998-03-16 | 1998-03-16 | 化合物半導体薄膜の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260724A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001044534A1 (en) * | 1999-12-16 | 2001-06-21 | Hitachi, Ltd | Method and apparatus for thin film deposition |
| CN100418235C (zh) * | 2005-06-03 | 2008-09-10 | 清华大学 | 用于铜铟镓硒薄膜太阳能电池的铜镓合金靶的制备方法 |
| JP2010116580A (ja) * | 2008-11-11 | 2010-05-27 | Solar Applied Materials Technology Corp | 銅−ガリウム合金スパッタリングターゲット及びそのスパッタリングターゲットの製造方法並びに関連用途 |
| JP2013209751A (ja) * | 2009-07-01 | 2013-10-10 | Jx Nippon Mining & Metals Corp | Ｃｕ−Ｇａターゲット及びその製造方法 |
| TWI458847B (zh) * | 2009-07-23 | 2014-11-01 | Ｊｘ日鑛日石金屬股份有限公司 | Cu-Ga alloy sintered body sputtering target, a method for manufacturing the target, a light absorbing layer made of a Cu-Ga alloy sintered body target, and a CIGS solar cell using the light absorbing layer |
| TWI458848B (zh) * | 2009-07-27 | 2014-11-01 | Ｊｘ日鑛日石金屬股份有限公司 | Cu-Ga sintered body sputtering target and manufacturing method of the target |
| CN111850496A (zh) * | 2020-07-28 | 2020-10-30 | 合肥科晶材料技术有限公司 | 一种用于制作固态薄膜电池的rf和pvd系统 |
-
1998
- 1998-03-16 JP JP10065201A patent/JPH11260724A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001044534A1 (en) * | 1999-12-16 | 2001-06-21 | Hitachi, Ltd | Method and apparatus for thin film deposition |
| CN100418235C (zh) * | 2005-06-03 | 2008-09-10 | 清华大学 | 用于铜铟镓硒薄膜太阳能电池的铜镓合金靶的制备方法 |
| JP2010116580A (ja) * | 2008-11-11 | 2010-05-27 | Solar Applied Materials Technology Corp | 銅−ガリウム合金スパッタリングターゲット及びそのスパッタリングターゲットの製造方法並びに関連用途 |
| JP2013209751A (ja) * | 2009-07-01 | 2013-10-10 | Jx Nippon Mining & Metals Corp | Ｃｕ−Ｇａターゲット及びその製造方法 |
| TWI458846B (zh) * | 2009-07-01 | 2014-11-01 | Ｊｘ日鑛日石金屬股份有限公司 | Cu-Ga target and its manufacturing method |
| TWI458847B (zh) * | 2009-07-23 | 2014-11-01 | Ｊｘ日鑛日石金屬股份有限公司 | Cu-Ga alloy sintered body sputtering target, a method for manufacturing the target, a light absorbing layer made of a Cu-Ga alloy sintered body target, and a CIGS solar cell using the light absorbing layer |
| TWI458848B (zh) * | 2009-07-27 | 2014-11-01 | Ｊｘ日鑛日石金屬股份有限公司 | Cu-Ga sintered body sputtering target and manufacturing method of the target |
| CN111850496A (zh) * | 2020-07-28 | 2020-10-30 | 合肥科晶材料技术有限公司 | 一种用于制作固态薄膜电池的rf和pvd系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zilko et al. | Growth and phase stability of epitaxial metastable InSb1− x Bi x films on GaAs. I. Crystal growth | |
| US4596645A (en) | Reactively-sputtered zinc semiconductor films of high conductivity for heterojunction devices | |
| EP1424735A1 (en) | METHOD FOR FORMING LIGHT−ABSORBING LAYER | |
| CN103343318B (zh) | 太阳能电池的光吸收层的制备方法 | |
| JP3897622B2 (ja) | 化合物半導体薄膜の製造方法 | |
| US20130075247A1 (en) | Method and system for forming chalcogenide semiconductor materials using sputtering and evaporation functions | |
| JP6180737B2 (ja) | 基板上に層を堆積させるための装置および方法 | |
| JPH11260724A (ja) | 化合物半導体薄膜の製造方法および製造装置 | |
| JP2002083824A (ja) | 化合物半導体薄膜ならびにその製造方法および製造装置 | |
| JP4167833B2 (ja) | 成膜装置、酸化物薄膜成膜用基板及びその製造方法 | |
| JP2000087234A (ja) | 化合物膜の製造装置および化合物膜の製造方法 | |
| JP2719039B2 (ja) | ＣｕＩｎＳｅ▲下２▼系化合物薄膜の形成方法 | |
| JP2002217213A (ja) | 化合物半導体薄膜の製造方法 | |
| Zweigart et al. | CuInSe 2 film growth using precursors deposited at low temperature | |
| JP2003282908A (ja) | 光吸収層の作製方法および装置 | |
| Alberts et al. | Preparation of Cu (In, Ga) polycrystalline thin films by two-stage selenization processes using Se-Ar gas | |
| JP3639453B2 (ja) | 化合物半導体薄膜の製造装置およびこれを用いた化合物半導体薄膜の製造方法 | |
| JPH05263219A (ja) | セレン化銅インジウム薄膜の製造方法 | |
| JP2024511916A (ja) | Ｌｉｃｏｏ２膜の成膜方法およびそれを行うためのデバイス | |
| JP3431318B2 (ja) | カルコパイライト構造半導体薄膜の製造方法 | |
| JPH07216533A (ja) | カルコパイライト構造半導体薄膜の製造方法 | |
| Groves et al. | Fundamental aspects of ion beam assisted deposition of magnesium oxide template films | |
| Ishibashi et al. | Large area deposition of ITO films by cluster type sputtering system | |
| CN103343323A (zh) | 铜铟镓硒薄膜制备方法 | |
| GB2273815A (en) | Method for preparing thin-film electro-luminescence element |