JPH11260772A - 表面平坦化法 - Google Patents
表面平坦化法Info
- Publication number
- JPH11260772A JPH11260772A JP5771598A JP5771598A JPH11260772A JP H11260772 A JPH11260772 A JP H11260772A JP 5771598 A JP5771598 A JP 5771598A JP 5771598 A JP5771598 A JP 5771598A JP H11260772 A JPH11260772 A JP H11260772A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polishing
- film
- stopper layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】パターン幅依存性のない平坦度の高い埋め込み
膜を容易に得ることができる半導体装置の製造方法を提
供する。 【解決手段】凹凸を有する半導体基板１表面凸部上と凹
部に埋め込んだ絶縁膜材料５上に研磨され難い層（スト
ッパ層）６を形成し、研磨と選択エッチングによって基
板表面を平坦化する。
膜を容易に得ることができる半導体装置の製造方法を提
供する。 【解決手段】凹凸を有する半導体基板１表面凸部上と凹
部に埋め込んだ絶縁膜材料５上に研磨され難い層（スト
ッパ層）６を形成し、研磨と選択エッチングによって基
板表面を平坦化する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体ウエハ等の表
面の平坦化法に関し、特に凹凸を有する基板表面の凹部
に埋め込み絶縁膜材料を充填して平坦化する方法を提供
するものである。
面の平坦化法に関し、特に凹凸を有する基板表面の凹部
に埋め込み絶縁膜材料を充填して平坦化する方法を提供
するものである。
【０００２】
【従来の技術】研磨技術は光学ガラスの表面加工等、古
くから用いられている技術である。半導体分野において
も基板表面の鏡面仕上げ加工に用いられてきた。近年で
はデバイスの高集積化，高速化のための多層配線形成に
おける層間絶縁膜あるいはトレンチアイソレーションの
埋め込み絶縁膜形成後の基板表面平坦化等に適用されて
いる。トレンチアイソレーションではメモリーデバイス
等の大容量化を計るために素子間に埋め込む素子分離用
絶縁膜材料の占有面積を減少するために用いられてい
る。
くから用いられている技術である。半導体分野において
も基板表面の鏡面仕上げ加工に用いられてきた。近年で
はデバイスの高集積化，高速化のための多層配線形成に
おける層間絶縁膜あるいはトレンチアイソレーションの
埋め込み絶縁膜形成後の基板表面平坦化等に適用されて
いる。トレンチアイソレーションではメモリーデバイス
等の大容量化を計るために素子間に埋め込む素子分離用
絶縁膜材料の占有面積を減少するために用いられてい
る。
【０００３】平坦化研磨を用いたトレンチアイソレーシ
ョンの形成法としては、例えば特開平6−295908 号に記
載されているように表面に凹凸部を有する半導体基板の
凸部表面に第１ストッパ層を形成し、基板表面の凹部を
埋め込む絶縁膜を被覆する。この埋め込み膜凹部表面に
第２ストッパ層を選択的に形成し、平坦化研磨により第
１ストッパ層の表面が露出するまで平坦に埋め込み層を
除去する基板表面の平坦化法が提案されている。
ョンの形成法としては、例えば特開平6−295908 号に記
載されているように表面に凹凸部を有する半導体基板の
凸部表面に第１ストッパ層を形成し、基板表面の凹部を
埋め込む絶縁膜を被覆する。この埋め込み膜凹部表面に
第２ストッパ層を選択的に形成し、平坦化研磨により第
１ストッパ層の表面が露出するまで平坦に埋め込み層を
除去する基板表面の平坦化法が提案されている。
【０００４】
【発明が解決しようとする課題】平坦化研磨加工で重要
なのは終点検出、言い換えれば研磨量の制御である。そ
のため、基板凸部上には第１ストッパ層（例えばシリコ
ン窒化膜）を配置し、基板凹部上には第２ストッパ層を
形成することによって研磨量の制御を行っている。しか
し、研磨ストッパとして用いる第１および第２のシリコ
ン窒化膜の基板凸部のエッジ周辺は、形成された埋め込
み酸化膜によって切断されている。したがって、平坦化
研磨後のシリコン窒化膜の除去によって研磨で平坦にな
った基板表面に、再び段差が発生することが問題とな
る。
なのは終点検出、言い換えれば研磨量の制御である。そ
のため、基板凸部上には第１ストッパ層（例えばシリコ
ン窒化膜）を配置し、基板凹部上には第２ストッパ層を
形成することによって研磨量の制御を行っている。しか
し、研磨ストッパとして用いる第１および第２のシリコ
ン窒化膜の基板凸部のエッジ周辺は、形成された埋め込
み酸化膜によって切断されている。したがって、平坦化
研磨後のシリコン窒化膜の除去によって研磨で平坦にな
った基板表面に、再び段差が発生することが問題とな
る。
【０００５】
【課題を解決するための手段】本発明による半導体表面
の平坦化法では、基板凹部の埋め込み絶縁膜をＨＤＰ膜
で形成し、基板凸部のエッジに膜が形成されないように
バイアスを調整する。これによって、その後に形成する
第２ストッパ層が基板凸部上に形成した第１ストッパ層
と途切れることなく連続する。そして、平坦化研磨では
基板凸部上の第２研磨ストッパ層のみが選択的に削られ
ることになる。これは基板凸部上の第２研磨ストッパ層
が基板凹部上の第２研磨ストッパ層よりも高いので研磨
の荷重集中が生じて研磨速度は大きく、基板凸部上の第
２研磨ストッパ層が除去されても基板凹部上の第２研磨
ストッパ層は残るためである。したがって、基板凸部上
の埋め込み酸化膜のみが露出し、基板凹部では研磨スト
ッパ層であるＳｉ3Ｎ4が表面に残る。
の平坦化法では、基板凹部の埋め込み絶縁膜をＨＤＰ膜
で形成し、基板凸部のエッジに膜が形成されないように
バイアスを調整する。これによって、その後に形成する
第２ストッパ層が基板凸部上に形成した第１ストッパ層
と途切れることなく連続する。そして、平坦化研磨では
基板凸部上の第２研磨ストッパ層のみが選択的に削られ
ることになる。これは基板凸部上の第２研磨ストッパ層
が基板凹部上の第２研磨ストッパ層よりも高いので研磨
の荷重集中が生じて研磨速度は大きく、基板凸部上の第
２研磨ストッパ層が除去されても基板凹部上の第２研磨
ストッパ層は残るためである。したがって、基板凸部上
の埋め込み酸化膜のみが露出し、基板凹部では研磨スト
ッパ層であるＳｉ3Ｎ4が表面に残る。
【０００６】そして、シリコン酸化膜とシリコン窒化膜
のエッチングを順次行うことによって基板凸部上の埋め
込み酸化膜および第１と第２研磨ストッパ層を共に除去
して平坦な半導体表面を得ることができる。
のエッチングを順次行うことによって基板凸部上の埋め
込み酸化膜および第１と第２研磨ストッパ層を共に除去
して平坦な半導体表面を得ることができる。
【０００７】なお、本発明の提案では従来に行っていた
第２研磨ストッパ層の選択的な除去のためのホト・エッ
チング工程を必要としないと言う利点も付加される。
第２研磨ストッパ層の選択的な除去のためのホト・エッ
チング工程を必要としないと言う利点も付加される。
【０００８】
【発明の実施の形態】≪実施例１≫本発明の基本的な製
造工程についての一実施例を図１を用いて説明する。シ
リコン基板１表面を通常のＲＣＡ洗浄によって清浄化
し、１０００℃の酸素雰囲気中で処理することによって
約５０ｎｍの熱酸化膜２を形成した後に、通常の化学気
相成長法（以下ＣＶＤ）により約１５０ｎｍのシリコン
窒化膜３を堆積した。次に上記シリコン窒化膜３表面の
素子形成領域にレジストパターンを形成し、このレジス
トパターンをエッチングマスクとしてシリコン窒化膜
３，熱酸化膜２およびシリコン基板１表面から約０.３
μｍ の深さまでドライエッチングを行った。そして、
エッチングマスクに用いたホトレジストパターンを除去
した(図１ａ)。
造工程についての一実施例を図１を用いて説明する。シ
リコン基板１表面を通常のＲＣＡ洗浄によって清浄化
し、１０００℃の酸素雰囲気中で処理することによって
約５０ｎｍの熱酸化膜２を形成した後に、通常の化学気
相成長法（以下ＣＶＤ）により約１５０ｎｍのシリコン
窒化膜３を堆積した。次に上記シリコン窒化膜３表面の
素子形成領域にレジストパターンを形成し、このレジス
トパターンをエッチングマスクとしてシリコン窒化膜
３，熱酸化膜２およびシリコン基板１表面から約０.３
μｍ の深さまでドライエッチングを行った。そして、
エッチングマスクに用いたホトレジストパターンを除去
した(図１ａ)。
【０００９】上記基板表面を洗浄した後に熱酸化によっ
てシリコン基板１に形成した溝内に約５０ｎｍの熱酸化
膜４を形成し、更に膜厚３００ｎｍのＨＤＰ膜５を堆積
した。なお、ＨＤＰ膜５は素子間の分離領域を埋めるた
めの絶縁膜(埋め込み酸化膜)であり、膜の形成は基板凸
部のエッジに膜が堆積されない条件を用いた(図１ｂ)。
てシリコン基板１に形成した溝内に約５０ｎｍの熱酸化
膜４を形成し、更に膜厚３００ｎｍのＨＤＰ膜５を堆積
した。なお、ＨＤＰ膜５は素子間の分離領域を埋めるた
めの絶縁膜(埋め込み酸化膜)であり、膜の形成は基板凸
部のエッジに膜が堆積されない条件を用いた(図１ｂ)。
【００１０】次に膜厚１５０ｎｍのシリコン窒化膜６を
堆積した。基板凸部上のシリコン窒化膜３のエッジには
ＨＤＰ膜が形成されていないので、基板凹部上のシリコ
ン窒化膜６とシリコン窒化膜３は連続した平坦膜を形成
した（図１ｃ）。
堆積した。基板凸部上のシリコン窒化膜３のエッジには
ＨＤＰ膜が形成されていないので、基板凹部上のシリコ
ン窒化膜６とシリコン窒化膜３は連続した平坦膜を形成
した（図１ｃ）。
【００１１】上記試料の平坦化研磨を行った。研磨は発
泡ポリウレタンパッドとアンモニア系ヒュームドシリカ
スラリを用いて、研磨荷重が５００ｇ／cm2 、定盤回転
数が２０rpm（相対速度；２０ｍ／min）、研磨時間は６
min で行った。なお、研磨速度は平坦な基板上に堆積し
たシリコン窒化膜が約２０ｎｍ／min である。この平坦
化研磨では、基板凸部は荷重集中が生じるために研磨速
度が高くなり、その反面に基板凹部では研磨速度が小さ
くなる。その研磨速度の変化はパターン寸法と初期段差
によって異なる。例えば１μｍの単独凸パターン（凸部
の間隔は１mm）ではパターン上の第２ストッパ層６は約
１.５min程度（平坦基板上のシリコン窒化膜の約８
倍）、その下層ＨＤＰ膜５も１.５minで除去され、更に
第１ストッパ層３の約６０ｎｍを除去して研磨が終了し
た。これに対して、１００μｍの単独凸パターンではパ
ターン上の第２ストッパ層６とその下層ＨＤＰ膜５の約
１４０ｎｍが研磨された（図１ｄ）。
泡ポリウレタンパッドとアンモニア系ヒュームドシリカ
スラリを用いて、研磨荷重が５００ｇ／cm2 、定盤回転
数が２０rpm（相対速度；２０ｍ／min）、研磨時間は６
min で行った。なお、研磨速度は平坦な基板上に堆積し
たシリコン窒化膜が約２０ｎｍ／min である。この平坦
化研磨では、基板凸部は荷重集中が生じるために研磨速
度が高くなり、その反面に基板凹部では研磨速度が小さ
くなる。その研磨速度の変化はパターン寸法と初期段差
によって異なる。例えば１μｍの単独凸パターン（凸部
の間隔は１mm）ではパターン上の第２ストッパ層６は約
１.５min程度（平坦基板上のシリコン窒化膜の約８
倍）、その下層ＨＤＰ膜５も１.５minで除去され、更に
第１ストッパ層３の約６０ｎｍを除去して研磨が終了し
た。これに対して、１００μｍの単独凸パターンではパ
ターン上の第２ストッパ層６とその下層ＨＤＰ膜５の約
１４０ｎｍが研磨された（図１ｄ）。
【００１２】次にフッ酸水溶液(ＨＦ：Ｈ2Ｏ＝１：９）
により基板凸部上に残ったＨＤＰ膜５を除去し、更に熱
燐酸（１８０℃）により基板凸部上のシリコン窒化膜３
および基板凹部上のシリコン窒化膜６を除去して平坦な
基板表面を得た（図１ｅ）。
により基板凸部上に残ったＨＤＰ膜５を除去し、更に熱
燐酸（１８０℃）により基板凸部上のシリコン窒化膜３
および基板凹部上のシリコン窒化膜６を除去して平坦な
基板表面を得た（図１ｅ）。
【００１３】本実施例で示したような方法によりシリコ
ン段差パターン間に平坦な絶縁膜を埋め込むことができ
た。従来の微細ゲート形成では素子周辺に残った段差に
よりレジストパターン形成が難しく実現されなかった
が、本提案の平坦化法によって従来よりも微細なゲート
(ゲート幅；０.１μｍ）の形成が可能になった。
ン段差パターン間に平坦な絶縁膜を埋め込むことができ
た。従来の微細ゲート形成では素子周辺に残った段差に
よりレジストパターン形成が難しく実現されなかった
が、本提案の平坦化法によって従来よりも微細なゲート
(ゲート幅；０.１μｍ）の形成が可能になった。
【００１４】≪実施例２≫実施例２を図２を用いて説明
する。シリコン基板１１表面を通常のＲＣＡ洗浄によっ
て清浄化し、１０００℃の酸素雰囲気中で処理すること
によって約３０nmの熱酸化膜１２を形成した後に、通常
のＣＶＤにより約１５０ｎｍのシリコン窒化膜１３を堆
積した。次に上記シリコン窒化膜１３表面の素子形成領
域にレジストパターンを形成し、このレジストパターン
をエッチングマスクとしてシリコン窒化膜１３，熱酸化
膜１２およびシリコン基板１１表面から約０.３μｍ の
深さまでドライエッチングを行った。そして、エッチン
グマスクに用いたホトレジストパターンを除去した（図
２ａ）。
する。シリコン基板１１表面を通常のＲＣＡ洗浄によっ
て清浄化し、１０００℃の酸素雰囲気中で処理すること
によって約３０nmの熱酸化膜１２を形成した後に、通常
のＣＶＤにより約１５０ｎｍのシリコン窒化膜１３を堆
積した。次に上記シリコン窒化膜１３表面の素子形成領
域にレジストパターンを形成し、このレジストパターン
をエッチングマスクとしてシリコン窒化膜１３，熱酸化
膜１２およびシリコン基板１１表面から約０.３μｍ の
深さまでドライエッチングを行った。そして、エッチン
グマスクに用いたホトレジストパターンを除去した（図
２ａ）。
【００１５】上記基板表面を洗浄した後に熱酸化によっ
てシリコンの溝内に約３０ｎｍの熱酸化膜１４を形成
し、更に膜厚３００ｎｍのＨＤＰ膜１５を堆積した。な
お、ＨＤＰ膜１５は埋め込み酸化膜であり、膜形成は基
板凸部のエッジに膜が堆積されない条件を用いた（図２
ｂ）。
てシリコンの溝内に約３０ｎｍの熱酸化膜１４を形成
し、更に膜厚３００ｎｍのＨＤＰ膜１５を堆積した。な
お、ＨＤＰ膜１５は埋め込み酸化膜であり、膜形成は基
板凸部のエッジに膜が堆積されない条件を用いた（図２
ｂ）。
【００１６】次に膜厚１５０ｎｍのシリコン窒化膜１６
を堆積した。基板凸部上のシリコン窒化膜１３のエッジ
にはＨＤＰ膜が形成されていないので、シリコン窒化膜
１３とシリコン窒化膜１６は連続した平坦膜となった。
更に塗布ガラス（ＳＯＧ；Spin on Glass)１７を平坦な
基板に約６００ｎｍ厚となる条件で形成した（図２
ｃ）。
を堆積した。基板凸部上のシリコン窒化膜１３のエッジ
にはＨＤＰ膜が形成されていないので、シリコン窒化膜
１３とシリコン窒化膜１６は連続した平坦膜となった。
更に塗布ガラス（ＳＯＧ；Spin on Glass)１７を平坦な
基板に約６００ｎｍ厚となる条件で形成した（図２
ｃ）。
【００１７】上記試料の平坦化研磨を行った。研磨は発
泡ポリウレタンパッドとアンモニア系ヒュームドシリカ
スラリを用いて、研磨荷重が５００ｇ／cm2 、定盤回転
数が２０rpm(相対速度；２０ｍ／min）、研磨時間は４m
inで行った。なお、ＳＯＧ膜およびシリコン窒化膜の研
磨速度（平坦な基板上）は約１００および２０ｎｍ／mi
n である。この平坦化研磨では、基板凸部は荷重集中が
生じるために研磨速度が高くなり、その反面に基板凹部
では研磨速度が小さくなる。基板凹部での最大研磨量は
４００ｎｍ程度であり２００ｎｍ以上のＳＯＧ膜１７が
残存した。これに対して基板凸部は小パターン（例えば
１μｍ幅）ではＨＤＰ膜１５が３５０nm程度残存し、大
パターン（例えば１００μｍ幅）では表面に形成したＳ
ＯＧ膜１７とシリコン窒化膜１６が僅かに削られた（図
２ｄ）。
泡ポリウレタンパッドとアンモニア系ヒュームドシリカ
スラリを用いて、研磨荷重が５００ｇ／cm2 、定盤回転
数が２０rpm(相対速度；２０ｍ／min）、研磨時間は４m
inで行った。なお、ＳＯＧ膜およびシリコン窒化膜の研
磨速度（平坦な基板上）は約１００および２０ｎｍ／mi
n である。この平坦化研磨では、基板凸部は荷重集中が
生じるために研磨速度が高くなり、その反面に基板凹部
では研磨速度が小さくなる。基板凹部での最大研磨量は
４００ｎｍ程度であり２００ｎｍ以上のＳＯＧ膜１７が
残存した。これに対して基板凸部は小パターン（例えば
１μｍ幅）ではＨＤＰ膜１５が３５０nm程度残存し、大
パターン（例えば１００μｍ幅）では表面に形成したＳ
ＯＧ膜１７とシリコン窒化膜１６が僅かに削られた（図
２ｄ）。
【００１８】次に熱燐酸（１８０℃）によりシリコン窒
化膜１６の除去を行うことによって大パターン部上のＨ
ＤＰ膜１５を露出させた。その後、フッ酸水溶液（Ｈ
Ｆ：Ｈ2Ｏ＝１：９)により基板凸部上のＨＤＰ膜１５と
基板凹部上のＳＯＧ膜１７を除去し、更に熱燐酸（１８
０℃）により基板凸部上のシリコン窒化膜１３および基
板凹部上のシリコン窒化膜１６を除去して平坦な基板表
面を得た（図２ｅ）。
化膜１６の除去を行うことによって大パターン部上のＨ
ＤＰ膜１５を露出させた。その後、フッ酸水溶液（Ｈ
Ｆ：Ｈ2Ｏ＝１：９)により基板凸部上のＨＤＰ膜１５と
基板凹部上のＳＯＧ膜１７を除去し、更に熱燐酸（１８
０℃）により基板凸部上のシリコン窒化膜１３および基
板凹部上のシリコン窒化膜１６を除去して平坦な基板表
面を得た（図２ｅ）。
【００１９】本実施例で示したような方法によりシリコ
ン段差パターン間に平坦な絶縁膜を埋め込むことができ
る。従来の微細ゲート形成では素子周辺に残った段差に
より加工用のレジストパターン形成が難しかったが、本
実施例の平坦化によって従来よりも微細なゲート（ゲー
ト幅；０.１μｍ）の形成が可能になった。
ン段差パターン間に平坦な絶縁膜を埋め込むことができ
る。従来の微細ゲート形成では素子周辺に残った段差に
より加工用のレジストパターン形成が難しかったが、本
実施例の平坦化によって従来よりも微細なゲート（ゲー
ト幅；０.１μｍ）の形成が可能になった。
【００２０】実施例２では平坦化前にＳＯＧ膜１７を形
成してから研磨したものである。この効果については図
３を用いて説明する。最初に基板表面に形成したシリコ
ン段差３００ｎｍ（初期段差）に埋め込み絶縁膜を堆積
して平坦化研磨すると図に示したような結果Ａとなる。
それは凸部幅が小さいと研磨の荷重集中により平坦にで
きるが、幅が大きくなると十分な効果が得られなくなる
ことによる。研磨後の標高差が５０ｎｍ以下になる凸部
の幅は８０ｎｍ以下であることが分かる。
成してから研磨したものである。この効果については図
３を用いて説明する。最初に基板表面に形成したシリコ
ン段差３００ｎｍ（初期段差）に埋め込み絶縁膜を堆積
して平坦化研磨すると図に示したような結果Ａとなる。
それは凸部幅が小さいと研磨の荷重集中により平坦にで
きるが、幅が大きくなると十分な効果が得られなくなる
ことによる。研磨後の標高差が５０ｎｍ以下になる凸部
の幅は８０ｎｍ以下であることが分かる。
【００２１】≪実施例３≫実施例３を図４を用いて説明
する。シリコン基板２１表面に高集積メモリ用のゲート
電極あるいはクラウン構造と称する突起状キャパシタ或
いは配線等のパターン２２等が形成される。この基板表
面に形成された凸（段差）パターン２２は電極，キャパ
シタ，配線の種類によって高さが異なる。例えば突起状
キャパシタであれば８００ｎｍ程度の段差が生じ、ゲー
トであれば約３００ｎｍである。本実施例ではキャパシ
タを想定して８００ｎｍの段差パターンとした（図４
ａ）。
する。シリコン基板２１表面に高集積メモリ用のゲート
電極あるいはクラウン構造と称する突起状キャパシタ或
いは配線等のパターン２２等が形成される。この基板表
面に形成された凸（段差）パターン２２は電極，キャパ
シタ，配線の種類によって高さが異なる。例えば突起状
キャパシタであれば８００ｎｍ程度の段差が生じ、ゲー
トであれば約３００ｎｍである。本実施例ではキャパシ
タを想定して８００ｎｍの段差パターンとした（図４
ａ）。
【００２２】キャパシタ間と配線層の絶縁のためのオゾ
ンＴＥＯＳ(Tetraethoxysilane）膜（以後、Ｏ3−ＴＥ
ＯＳ膜）２３を厚さ３００ｎｍ堆積した。このＯ3−Ｔ
ＥＯＳ膜は段差の埋め込み性がよい。なお、この膜厚は
平坦化研磨後の膜厚目標値である。その上に、凸パター
ン部２２の研磨ストッパ用のシリコン窒化膜２４（１５
０ｎｍ厚）を堆積した。次に、埋め込み酸化膜として６
５０ｎｍ厚のＨＤＰ膜２５を基板凸部のエッジに膜が堆
積されない条件で形成した。更に基板凹部の埋め込み絶
縁膜を保護するためのシリコン窒化膜２６（１５０ｎｍ
厚）、およびＰ−ＴＥＯＳ膜２７（１０００ｎｍ厚）を
順次形成した。なお、ＨＤＰ膜２５の形成では基板凸部
上シリコン窒化膜２４のエッジ部にはＨＤＰ膜が形成さ
れていないので、シリコン窒化膜２４とシリコン窒化膜
２６は連続した平坦な膜を形成した（図４ｂ）。
ンＴＥＯＳ(Tetraethoxysilane）膜（以後、Ｏ3−ＴＥ
ＯＳ膜）２３を厚さ３００ｎｍ堆積した。このＯ3−Ｔ
ＥＯＳ膜は段差の埋め込み性がよい。なお、この膜厚は
平坦化研磨後の膜厚目標値である。その上に、凸パター
ン部２２の研磨ストッパ用のシリコン窒化膜２４（１５
０ｎｍ厚）を堆積した。次に、埋め込み酸化膜として６
５０ｎｍ厚のＨＤＰ膜２５を基板凸部のエッジに膜が堆
積されない条件で形成した。更に基板凹部の埋め込み絶
縁膜を保護するためのシリコン窒化膜２６（１５０ｎｍ
厚）、およびＰ−ＴＥＯＳ膜２７（１０００ｎｍ厚）を
順次形成した。なお、ＨＤＰ膜２５の形成では基板凸部
上シリコン窒化膜２４のエッジ部にはＨＤＰ膜が形成さ
れていないので、シリコン窒化膜２４とシリコン窒化膜
２６は連続した平坦な膜を形成した（図４ｂ）。
【００２３】上記試料の平坦化研磨を行った。研磨は発
泡ポリウレタンパッドとアンモニア系ヒュームドシリカ
スラリを用いた。研磨荷重は５００ｇ／cm2 、定盤回転
数は２０rpm（相対速度；２０ｍ／min）、研磨時間は１
２min で行った。なお、平坦な基板上に堆積したＰ−Ｔ
ＥＯＳ膜の研磨速度は約８０ｎｍ／min である。この平
坦化研磨によって、凸部上のシリコン窒化膜２６は露出
し、基板凹部ではＰ−ＴＥＯＳ膜２７が残った（図４
ｃ）。
泡ポリウレタンパッドとアンモニア系ヒュームドシリカ
スラリを用いた。研磨荷重は５００ｇ／cm2 、定盤回転
数は２０rpm（相対速度；２０ｍ／min）、研磨時間は１
２min で行った。なお、平坦な基板上に堆積したＰ−Ｔ
ＥＯＳ膜の研磨速度は約８０ｎｍ／min である。この平
坦化研磨によって、凸部上のシリコン窒化膜２６は露出
し、基板凹部ではＰ−ＴＥＯＳ膜２７が残った（図４
ｃ）。
【００２４】上記試料を熱燐酸（１８０℃）処理するこ
とによって基板凸部上のシリコン窒化膜２６を除去し
た。なお、処理時間は平坦な基板上に形成したシリコン
窒化膜１５０ｎｍに相当する条件とした（図４ｄ）。
とによって基板凸部上のシリコン窒化膜２６を除去し
た。なお、処理時間は平坦な基板上に形成したシリコン
窒化膜１５０ｎｍに相当する条件とした（図４ｄ）。
【００２５】次にフッ酸水溶液(ＨＦ：Ｈ2Ｏ＝１：９）
により基板凸部上のＨＤＰ膜２５と基板凹部に残存して
いるＰ−ＴＥＯＳ膜２７を除去し、更に熱燐酸（１８０
℃）により基板凸部上のシリコン窒化膜２４および基板
凹部上のシリコン窒化膜２６を除去した。この熱燐酸処
理によってパターン段差２２の周辺に形成されているシ
リコン窒化膜２４上部の高さを制御することになるので
時間制御が重要である（図４ｅ）。
により基板凸部上のＨＤＰ膜２５と基板凹部に残存して
いるＰ−ＴＥＯＳ膜２７を除去し、更に熱燐酸（１８０
℃）により基板凸部上のシリコン窒化膜２４および基板
凹部上のシリコン窒化膜２６を除去した。この熱燐酸処
理によってパターン段差２２の周辺に形成されているシ
リコン窒化膜２４上部の高さを制御することになるので
時間制御が重要である（図４ｅ）。
【００２６】本実施例で示したような方法によりシリコ
ン段差パターン間に平坦な絶縁膜を埋め込むことができ
た。従来の微細なゲート形成では素子周辺に残った段差
によりレジストパターン形成が難しかったが、本実施例
の平坦化法では従来よりも微細なゲート（加工長；０.
１μｍ）の形成が可能になった。
ン段差パターン間に平坦な絶縁膜を埋め込むことができ
た。従来の微細なゲート形成では素子周辺に残った段差
によりレジストパターン形成が難しかったが、本実施例
の平坦化法では従来よりも微細なゲート（加工長；０.
１μｍ）の形成が可能になった。
【００２７】以上の実施例の手法と従来例の方法とによ
る平坦化効果について調べた。表１はその結果を示した
もので、シリコン窒化膜１６を用いないものが手法Ａ、
実施例１が手法Ｂ、実施例３が手法Ｃである。手法Ａで
は標高差が５０ｎｍ以下になる凸部幅が８０ｎｍ以下、
手法Ｂでは４００ｎｍ以下、手法Ｃでは１０００ｎｍ以
下であった。手法Ａに比べて手法Ｂと手法Ｃは平坦化で
きる凸部幅の限界が大きくなり、平坦化効果が向上し
た。
る平坦化効果について調べた。表１はその結果を示した
もので、シリコン窒化膜１６を用いないものが手法Ａ、
実施例１が手法Ｂ、実施例３が手法Ｃである。手法Ａで
は標高差が５０ｎｍ以下になる凸部幅が８０ｎｍ以下、
手法Ｂでは４００ｎｍ以下、手法Ｃでは１０００ｎｍ以
下であった。手法Ａに比べて手法Ｂと手法Ｃは平坦化で
きる凸部幅の限界が大きくなり、平坦化効果が向上し
た。
【００２８】
【表１】
【００２９】なお、以上の実施例では平坦化研磨に発泡
ポリウレタンパッドを用いたが、研磨砥粒を樹脂に埋め
込んだ固定砥粒定盤を用いることによって、更に平坦化
できる凸部幅を大きくできるようになる。固定砥粒定盤
を用いると研磨傷の発生が考えられるが、本発明の提案
では研磨後に表面を選択エッチングして平坦な表面を形
成するので、深い傷が生じなければ問題は発生しない。
ポリウレタンパッドを用いたが、研磨砥粒を樹脂に埋め
込んだ固定砥粒定盤を用いることによって、更に平坦化
できる凸部幅を大きくできるようになる。固定砥粒定盤
を用いると研磨傷の発生が考えられるが、本発明の提案
では研磨後に表面を選択エッチングして平坦な表面を形
成するので、深い傷が生じなければ問題は発生しない。
【００３０】
【発明の効果】本発明の半導体装置の製造方法は凹凸を
有する半導体基板表面凸部上に予め形成したシリコン窒
化膜と凹部に埋め込んだＨＤＰ膜上のストッパ層を平坦
な連続膜とし、埋め込み絶縁膜と連続膜としたストッパ
層を選択エッチングすることによって基板の平坦化を実
現するもので、研磨プロセスにおけるパターン幅依存性
の影響がない埋め込み膜を得ることができる。
有する半導体基板表面凸部上に予め形成したシリコン窒
化膜と凹部に埋め込んだＨＤＰ膜上のストッパ層を平坦
な連続膜とし、埋め込み絶縁膜と連続膜としたストッパ
層を選択エッチングすることによって基板の平坦化を実
現するもので、研磨プロセスにおけるパターン幅依存性
の影響がない埋め込み膜を得ることができる。
【図１】本発明の実施例１の半導体装置製造工程の断面
図。
図。
【図２】本発明の実施例２の半導体装置製造工程の断面
図。
図。
【図３】平坦化による残存膜厚の凸部幅依存性を示す説
明図。
明図。
【図４】本発明の実施例３の半導体装置製造工程の断面
図。
図。
１…シリコン基板、２…熱酸化膜、３…シリコン窒化
膜、４…熱酸化膜、５…ＨＤＰ膜、６…シリコン窒化
膜、１１…シリコン基板、１２…熱酸化膜、１３…シリ
コン窒化膜、１４…酸化膜、１５…ＨＤＰ膜、１６…シ
リコン窒化膜、１７…ＳＯＧ膜、２１…シリコン基板、
２２…段差パターン、２３…Ｏ3−ＴＥＯＳ、２４…シ
リコン窒化膜、２５…ＨＤＰ膜、２６…シリコン窒化
膜、２７…Ｐ−ＴＥＯＳ膜。
膜、４…熱酸化膜、５…ＨＤＰ膜、６…シリコン窒化
膜、１１…シリコン基板、１２…熱酸化膜、１３…シリ
コン窒化膜、１４…酸化膜、１５…ＨＤＰ膜、１６…シ
リコン窒化膜、１７…ＳＯＧ膜、２１…シリコン基板、
２２…段差パターン、２３…Ｏ3−ＴＥＯＳ、２４…シ
リコン窒化膜、２５…ＨＤＰ膜、２６…シリコン窒化
膜、２７…Ｐ−ＴＥＯＳ膜。
フロントページの続き (72)発明者 本間 喜夫 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内
Claims (4)
- 【請求項１】表面に凹凸を有する基板の凸部表面に第１
研磨ストッパ層を形成する工程，前記基板表面の凹部を
埋め込む絶縁膜を形成する工程，前記基板表面の凹部領
域上の前記埋め込み膜表面に第２の研磨ストッパ層を形
成する工程，平坦化研磨により前記基板の凸部上の第２
研磨ストッパ層を除去する工程，平坦化研磨により露出
した基板の凸部上の埋め込み層をエッチングする工程，
前記第１および第２研磨ストッパ層を除去する工程を具
備したことを特徴とする表面平坦化法。 - 【請求項２】前記第２研磨ストッパ層を形成した上に研
磨され易い絶縁膜層を形成する工程，この絶縁膜を平坦
化研磨する工程，研磨によって露出した第２ストッパ層
をエッチングする工程，基板凸部の第１ストッパ層上の
埋め込み絶縁膜および基板凹部の第２ストッパ層上の絶
縁膜を除去する工程，第１および第２研磨ストッパ層を
除去する工程を具備したことを特徴とする請求項１に記
載の表面平坦化法。 - 【請求項３】前記凹凸を有する基板の凹部を埋め込む絶
縁膜としてＨＤＰ（高密度プラズマ：High Density Pla
sma)ＳｉＯ2 膜（以下、ＨＤＰ膜）を用い、基板凸部シ
リコンと同等の高さになる膜厚とすることを特徴とする
請求項１または２に記載の表面平坦化法。 - 【請求項４】前記第１研磨ストッパ層および第２研磨ス
トッパ層は埋め込み絶縁膜に対して研磨速度が１／４以
下であると共に、研磨液に対してエッチング速度が研磨
速度の１／２０以下である材料からなることを特徴とす
る請求項１ないし３のいずれかに記載の表面平坦化法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5771598A JPH11260772A (ja) | 1998-03-10 | 1998-03-10 | 表面平坦化法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5771598A JPH11260772A (ja) | 1998-03-10 | 1998-03-10 | 表面平坦化法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260772A true JPH11260772A (ja) | 1999-09-24 |
Family
ID=13063657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5771598A Pending JPH11260772A (ja) | 1998-03-10 | 1998-03-10 | 表面平坦化法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260772A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020060815A (ko) * | 2001-01-12 | 2002-07-19 | 동부전자 주식회사 | 반도체 소자의 얕은 트렌치 분리 형성 방법 |
| WO2005064598A1 (ja) * | 2003-12-25 | 2005-07-14 | Tdk Corporation | 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法 |
| JP2006318648A (ja) * | 2003-12-25 | 2006-11-24 | Tdk Corp | 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法 |
-
1998
- 1998-03-10 JP JP5771598A patent/JPH11260772A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020060815A (ko) * | 2001-01-12 | 2002-07-19 | 동부전자 주식회사 | 반도체 소자의 얕은 트렌치 분리 형성 방법 |
| WO2005064598A1 (ja) * | 2003-12-25 | 2005-07-14 | Tdk Corporation | 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法 |
| JP2006318648A (ja) * | 2003-12-25 | 2006-11-24 | Tdk Corp | 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法 |
| CN100350463C (zh) * | 2003-12-25 | 2007-11-21 | Tdk股份有限公司 | 凹凸图形的凹部充填方法和磁记录介质的制造方法 |
| US7300595B2 (en) | 2003-12-25 | 2007-11-27 | Tdk Corporation | Method for filling concave portions of concavo-convex pattern and method for manufacturing magnetic recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0224646B1 (en) | Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique | |
| US5492858A (en) | Shallow trench isolation process for high aspect ratio trenches | |
| JP4037597B2 (ja) | トレンチ素子分離方法 | |
| US6537914B1 (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
| US20040169005A1 (en) | Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film | |
| US6245642B1 (en) | Process for planarizing buried oxide films in trenches by applying sequential diverse CMP treatments | |
| JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| JPH10214809A (ja) | 半導体装置の製造方法 | |
| US5854133A (en) | Method for manufacturing a semiconductor device | |
| JPH11260772A (ja) | 表面平坦化法 | |
| KR100726746B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| US6897121B2 (en) | Method of removing HDP oxide deposition | |
| JP2000349148A (ja) | 半導体層を有する基板の製造方法 | |
| JP5835890B2 (ja) | 素子間分離層の形成方法 | |
| JP2000049129A (ja) | 基板表面の平坦化方法 | |
| JPH11233516A (ja) | 半導体装置の製造方法 | |
| KR100451499B1 (ko) | 반도체소자의소자분리막형성방법 | |
| US20040009674A1 (en) | Method for forming a filling film and method for forming shallow trench isolation of a semiconductor device using the same | |
| JP4454066B2 (ja) | 半導体装置の製造方法 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 | |
| JP3418386B2 (ja) | 半導体装置の製造方法 | |
| KR100203138B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPH08111395A (ja) | 平坦化絶縁膜の形成方法 | |
| KR100477924B1 (ko) | 반도체 소자의 소자분리막 형성 방법 |