JPH11260935A - ２作用機能ド―ピングを与える方法およびゲ―ト構造のアレイ - Google Patents

２作用機能ド―ピングを与える方法およびゲ―ト構造のアレイ

Info

Publication number
JPH11260935A
JPH11260935A JP11000047A JP4799A JPH11260935A JP H11260935 A JPH11260935 A JP H11260935A JP 11000047 A JP11000047 A JP 11000047A JP 4799 A JP4799 A JP 4799A JP H11260935 A JPH11260935 A JP H11260935A
Authority
JP
Japan
Prior art keywords
gate
insulating layer
gate structures
doped
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11000047A
Other languages
English (en)
Other versions
JP3184806B2 (ja
Inventor
Gary Bela Bronner
ゲイリィ・ベラ・ブロンナー
Jeffrey P Gambino
ジェフリィ・ピー・ガンビノ
Jack A Mandelman
ジャック・エイ・マンデルマン
Carl J Radens
カール・ジェイ・レイデンス
William R Tonti
ウィリアム・ロバート・トンティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11260935A publication Critical patent/JPH11260935A/ja
Application granted granted Critical
Publication of JP3184806B2 publication Critical patent/JP3184806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 ゲート導体上にセルフアラインされたキャッ
プを作製すると同時に、ゲート導体に、Ｐ+ ドーピング
およびＮ+ ドーピングを選択的に与える２作用機能を実
現する。 【解決手段】 セルフアラインされた絶縁層を上に有す
る選択された数のゲート構造を、ゲート構造の少なくと
も１つの側壁を通して、第１導電型のドーパントでドー
ピングすることによって、ゲート構造のあるものが第１
の導電型のドーパントでドープされ、他のものが第２の
異なる導電型のドーパントでドープされたゲート構造ア
レイを形成することによって、２作用機能が与えられ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２作用機能（ｄｕ
ａｌ ｗｏｒｋ ｆｕｎｃｔｉｏｎ）ドーピングを与え
る方法に関し、特に、ゲート構造のあるものはＰ+ ドー
プされており、ゲート構造の他のものはＮ+ ドープされ
ているゲート構造のアレイを提供することに関する。本
発明は、特に、ＤＲＡＭおよび論理回路の両方を含む構
造を提供するのに有利である。本発明はまた、ボーダレ
ス・コンタクトを与えるためにセルフアラインされた絶
縁層でキャップされるゲート構造に必要なドーピングを
与えるのに特に有利である。
【０００２】
【従来の技術】過去数年にわたって、集積回路チップ技
術において回路密度を増大させることについて、かなり
進歩してきた。集積回路チップ上に、かなり多数のデバ
イスおよび回路を設ける能力は、１つの集積回路チップ
にさらなるシステム機能を付加または一体化する要求を
さらに増大させてきた。特に、メモリ回路と論理回路と
を共に同一の集積回路チップ上に組合せる必要性が増大
している。
【０００３】ダイナミック・ランダムアクセス・メモリ
（ＤＲＡＭ）回路の製造においては、コストの低減と共
に、回路密度が重要視されてきている。他方、論理回路
を製造するときに、高速で動作する回路を作製すること
が重要視される。したがって、２作用機能のこの要求
は、製造プロセスの複雑性および相対コストに対するさ
らなる問題を生じる。例えば、メモリ回路は、セルフア
ラインされたコンタクト（ボーダレス・ビットライン・
コンタクト）を用いることによって、増大密度の要求を
実現する。セルフアラインされたコンタクトは、一導電
型の、例えば典型的にＮ+ 型のゲート作用機能を有する
プロセスで容易に実現される。埋込みチャネル型ＰＭＯ
ＳＦＥＴは、ＤＲＡＭを作製するのに用いられる。とい
うのは、ＰＭＯＳＦＥＴは、Ｎ+ 型の１作用機能ゲート
導体が、製造プロセスを通じて用いられることを可能に
するからである。このことは、ＤＲＡＭの製造において
かなりのコスト低減を生じるが、低品位の（ｉｎｆｅｒ
ｉｏｒ ｐｅｒｆｏｒｍｉｎｇ）ＰＭＯＳＦＥＴの作製
を犠牲にしている。他方、論理回路は、必要なスイッチ
ング速度を実現するためには、Ｐ+ およびＮ+ ゲートの
ＭＯＳＦＥＴを必要とする。Ｐ+ およびＮ+ ゲート導体
デバイスは、組合わされた論理およびＤＲＡＭ（ＭＬ
Ｄ）製品に、極めて望ましいものである。
【０００４】ボーダレス・ビットライン・コンタクト
（隣接ゲート導体に対しボーダレスである）と共に、高
密度のメモリアレイを得る典型的な方法は、ゲート導体
（例えば、ポリシリコンまたは複合ポリシリコン／シリ
サイド）の上部に、窒化シリコンのようなゲートキャッ
プを用いて、コンタクト開口が形成されるときに、ビッ
トラインとゲート導体との短絡に対する保護を与えるこ
とを含んでいる。例えば、図１を参照されたい。図１で
は、１はシリコン基板、２はゲート絶縁体、３はポリシ
リコン・ゲート、４は窒化シリコン・キャップ、５は二
酸化シリコンまたは窒化シリコンのような側壁絶縁体、
６はコンタクト開口である。
【０００５】図１に点線で示すようなミスアライメント
でさえも、窒化物ゲートキャップと側壁スペーサとの組
合せによって、ゲートは保護される。
【０００６】他方、図２に示されるように、論理製造プ
ロセスは、次のようなゲート構造を用いる。すなわち、
特定の所望のＰ+ またはＮ+ ゲートを、ゲートの上から
必要なドーパントをイオン注入することによって作製で
きるように、キャップを含まないゲート構造である。窒
化物キャップの存在は、イオン注入を阻止し、必要なド
ーピング条件を無効にするまたは妨げることができる。
これは、ゲート上にキャップの存在を必要とする、メモ
リデバイス密度を実現するための製造条件に反する。
【０００７】
【発明が解決しようとする課題】本発明の目的は、ゲー
ト導体上にセルフアラインされたキャップを作製すると
同時に、ゲート導体に、Ｐ+ ドーピングおよびＮ+ ドー
ピングを選択的に与える２作用機能を実現することにあ
る。
【０００８】
【課題を解決するための手段】本発明は、２作用機能ド
ーピングを与える方法に関する。本発明の方法は、半導
体基板を設け、半導体基板上に第１の絶縁層を設け、第
１の絶縁層上にゲート導体を付着する。第２の絶縁層を
ゲート導体上に付着し、第２の絶縁層およびゲート導体
を画成して、ゲート構造を形成し、この場合に、第２の
絶縁層を、ゲート構造の上部にセルフアラインさせる。
次に、ゲート構造のすべてよりも少ない選択された数の
ゲート構造を、選択された数のゲート構造の少なくとも
１つの側壁を通して第１の導電型のドーパントでドーピ
ングして、ゲート構造のあるものが、第１の導電型のド
ーパントでドープされ、ゲート構造の他のものが、第２
の異なる導電型のドーパントでドープされたゲート構造
アレイを与える。
【０００９】さらに本発明は、前述した方法により得ら
れるドープされたゲート構造のアレイに関する。また本
発明は、２作用機能を示すゲート構造のアレイに関す
る。ゲート構造は、ゲート構造の上部にセルフアライン
された絶縁層を有し、ゲート構造のあるものは、第１導
電型のドーパントでドープされ、ゲート構造の他のもの
は、第２の異なる導電型のドーパントでドープされてい
る。
【００１０】本発明の他の目的および利点は、当業者に
は、以下の詳細な説明から容易に明らかになるであろ
う。詳細な説明には、本発明の実施を意図した最良の形
態を説明することによって、本発明の好適な実施例のみ
示されている。明らかなように、本発明は、他の異なる
実施例を含むことができる。いくつかのものは、本発明
を逸脱することなく、種々の明らかな態様で変更が可能
である。したがって、実施例は例示であり、本発明を限
定するものではない。
【００１１】
【発明の実施の形態】本発明の理解を容易にするため
に、本発明により用いられる製造工程を示す図を参照す
る。
【００１２】“第１導電型"のドーパントすなわち不純
物、および“第２導電型"のドーパントすなわち不純物
に言及するときに、“第１導電型"はＮ型またはＰ型で
あることを理解すべきである。さらに、“ポリシリコ
ン"および“多結晶シリコン"という用語は、従来技術に
おけるように、交換可能に用いられる。Ｎ型ドーパント
について説明しているときに、製造工程はＰ型ドーパン
トに適用でき、およびＰ型ドーパントについて説明して
いるときに、製造工程はＮ型ドーパントに適用できるこ
とをさらに理解すべきである。
【００１３】本発明によれば、半導体基板１が設けられ
る（図３参照）。半導体基板１は、典型的にシリコンで
あるが、II−VI族半導体、III −Ｖ族半導体のような半
導体材料、複合シリコン半導体（例えば炭化シリコン）
のような半導体材料とすることができる。
【００１４】第１の絶縁層２を、基板１上に形成する。
第１の絶縁層は、例えば、二酸化シリコン，窒化シリコ
ン，および／またはオキシ窒化シリコンとすることがで
き、化学蒸着（ＣＶＤ）または物理蒸着（ＰＶＤ）のよ
うな付着方法により、あるいは下側シリコン基板の熱酸
化または窒化により、あるいは酸化物層の窒化によっ
て、設けることができる。典型的に、第１の絶縁層は、
約３０〜約１２０Åの厚さであり、より典型的には約４
０〜約１００Åの厚さであり、ゲート絶縁体として働
く。
【００１５】Ｎ+ またはＰ+ ドープされた多結晶シリコ
ン層、またはドープされたポリシリコン／シリサイドの
ような導電性ゲート材料３を、第１の絶縁層２上に設け
る。導電層３は、画成されたゲート導体を与える。典型
的に、導電層３は、約３００〜約１５００Åの厚さであ
り、より典型的には約５００〜約１０００Åの厚さであ
る。
【００１６】シリコンへの適切なＰ型ドーパントは、ホ
ウ素，アルミニウム，ガリウム，インジウムである。好
適なＰ型ドーパントは、ホウ素である。典型的に、ドー
ピングのレベルは、少なくとも約１０15ドーパント原子
／ｃｍ3 である。
【００１７】次に、第２の絶縁層４を、ゲート層材料３
上に形成する。適切な絶縁層４の材料の例は、窒化シリ
コン，二酸化シリコン，オキシ窒化シリコン，および窒
化ホウ素である。好適な絶縁層４は、窒化シリコンであ
る。典型的に、この第２の絶縁層４は、化学蒸着または
物理蒸着によって形成される。典型的に、この第２の絶
縁層４は、約３００〜約２５００Åの厚さであり、より
典型的に約５００〜約２０００Åの厚さである。
【００１８】既知のリソグラフィック・マスキング法お
よびエッチング法で用いられる種類のレジスト材料層
（図示せず）のようなゲートパターン画成層を、第２の
絶縁層４の表面上に設ける。技術上周知の感光性ポリマ
化レジスト材料を用いることができる。レジスト材料
は、例えばスピン塗布またはスプレーによって与えられ
る。
【００１９】ホトレジスト材料層を、乾燥して、フォト
リソグラフィ・マスクを用いて紫外線のような電磁放射
線に選択的に暴露する。リソグラフィ・マスクを除去し
た後、フォトレジスト材料を、適切な現像液で溶融する
ことによって、あるいは反応性イオン・エッチングによ
って現像して、レジストの選択された部分を除去する。
次に、この構造をＲＩＥによってエッチングして、レジ
スト材料により保護されていない第２の絶縁層４の部分
を除去し、続いて、第２の絶縁層４の除去により露出し
た下側ゲート導体材料３を除去する。その結果、図３に
示すように、ゲートの上部上にセルフアラインされたキ
ャップを有するパターニングされたゲートが得られる。
【００２０】次に、ケイ酸塩ガラス・スペーサ５を、ゲ
ート３の側壁に形成する（図４参照）。ケイ酸塩ガラス
・スペーサは、ゲートのドーパントとは逆導電型のドー
パントによりドープされる。この例では、ゲートはＰ型
ドーパントでドープされるので、ケイ酸塩ガラスは、リ
ン，ヒ素，および／またはアンチモンのようなＮ型ドー
パントでドープされる。好適なドーパントは、リンであ
る。ケイ酸塩ガラス内のリンの濃度は、好ましくは、で
きるだけ多くのＮ型ドーパントを与えるように、シリコ
ンの固溶解度以上である。ケイ酸塩ガラス内のドーパン
トの濃度は、ポリシリコンを逆ドープするのに十分に高
くなければならない。Ｎ+ ポリシリコン・ゲートの場
合、ケイ酸塩ガラスは、ホウ素のようなＰ型ドーパント
でドープされる。しかし、ホウ素の場合には、下側絶縁
層２を貫通しないことを保証するためには、続く処理工
程のやや大きな制御が認められなければならない。
【００２１】次に、第２および逆導電型のドーパントで
逆ドープされる予定のデバイスの上に、フォトレジスト
１６をパターニングする。ポリシリコン・ゲート材料が
Ｐ型である場合には、Ｎ+ 型になる予定のデバイスの上
に、フォトレジストがパターニングされる。次に、ドー
プされたケイ酸塩ガラスを、図４に点線７で示すよう
に、所定のＰＦＥＴデバイスから除去する。
【００２２】他の製造プロセス方法では、ドープされた
ケイ酸塩スペーサを、グローバル酸化シリコン層を設け
ることによって、所望のゲート構造に選択的に設けるこ
とができる。グローバル酸化シリコン層は、選択的にパ
ターニングされて、ゲートデバイスを露出する。ゲート
デバイスの上には、ドープされたケイ酸塩ガラス・スペ
ーサが形成される。次に、必要ならば、グローバル酸化
物を除去することができる。
【００２３】いずれにしても、ケイ酸塩ガラスからのド
ーパントは側壁から吸収されて、ゲート・ポリシリコン
に分布される。ポリシリコン内のドーパント拡散率は、
単結晶シリコンにおけるドーパント拡散率よりも約１０
０倍大きいので、ドーパントは、ゲートポリシリコンに
容易に分布する。拡散プロセスは、約８００〜約１１０
０℃の温度のような加熱処理を行うことによって、好適
に強化され加速される。このような方法は、炉アニール
または急速加熱処理（ＲＴＰ；ｒａｐｉｄ ｔｈｅｒｍ
ａｌ ｐｒｏｃｅｓｓｉｎｇ）を含んでいる。高温は、
ドーパントを電気的に活性化し、拡散均一性を改善し、
例えばＰＳＧ（ｐｈｏｓｐｈｒｏｕｓｓｉｌｉｃａｔｅ
ｇｌａｓｓ）からドーパントを注入して、Ｐ+ ドープ
されたポリシリコン・ゲート８を逆ドープし、Ｎ+ ゲー
トＭＯＳＦＥＴを製造する。
【００２４】次に、ドープされたケイ酸塩ガラスを除去
して、デバイスに対して通常の処理工程を行う（図５参
照）。
【００２５】特に、酸化物のようなゲート側壁絶縁体９
を形成し、続いて窒化物ゲート側壁スペーサ１０を形成
することができる。さらに、ソース・ドレイン注入領域
１１のための異なる導電型の種々のゲートをパターニン
グするように、フォトレジスト１２を設けることができ
る。
【００２６】図６〜図８は、本発明のデバイスを製造す
る他の方法を示している。特に、ホウケイ酸塩ガラス・
スペーサ５を、ドープされないまたは真性にドープされ
たポリシリコン上に形成する。真性にドープされたポリ
シリコンは、５×１０15原子／ｃｍ3 よりも小さい少量
のバックグラウンド・ドーパントを含んでいる。フォト
レジスト１６を、Ｐ+ 型に予定しているデバイス上にパ
ターニングする。次に、ホウケイ酸塩ガラスを、Ｎ+ ゲ
ートに予定されているデバイス１３から除去する。
【００２７】次に（図７参照）、アルシンまたはホスフ
ィンのようなＮ+ ガスによる気相ドーピング１４、また
は例えばヒ素，リン，またはアンチモンの斜角イオン注
入１５を用いて、Ｎ+ ゲートにドープする。ゲート・ポ
リシリコンは、そのサイドにＮ+ ドーパントを吸収し、
およびポリシリコン内のドーパント拡散率は、単結晶シ
リコン内のドーパント拡散率よりも約１００倍大きいの
で、Ｎ+ ドーパントは、ゲート・ポリシリコンに容易に
分布する。次に、加熱サイクルを用いて、両方のドーパ
ントを電気的に活性化して、それらの拡散均一性を改善
し、およびホウケイ酸塩ガラスからホウ素を注入し、こ
れによりＰ+ ドープされたポリシリコン・ゲート構造を
製造する。
【００２８】残りのドープされたケイ酸塩ガラスを除去
した後、続く処理工程を行うことができる。例えば、ゲ
ート側壁酸化物９を形成し、続いて窒化物ゲート側壁ス
ペーサ１０を形成することができる。さらに、フォトレ
ジスト１２をパターニングして、ゲート構造に対して選
択的ソース・ドレイン注入領域１１を与える。典型的
に、Ｎ+ ゲートは、Ｎ+ 注入されたソースおよびドレイ
ン領域を有し、Ｐ+ ゲートは、Ｐ+ 注入されたソースお
よびドレイン領域を有する。しかし必要ならば、Ｎ+ ゲ
ートは、Ｐ+ 注入されたソースおよびドレイン領域を有
し、Ｐ+ ゲートは、Ｎ+ 注入されたソースおよびドレイ
ン領域を有することができる。このことは、利用できる
デバイスの種類の多様性を増大させる。
【００２９】当然のことながら、この他の方法では、ケ
イ酸塩リンガラスのようなＮドープされたケイ酸塩ガラ
ス、およびＢのようなＰ型ドーパントのイオン注入を用
いて、あるいはＰＦＥＴゲートに対してはＢ2 Ｈ6 のよ
うな気相ドーパントを用いて、Ｎ+ ゲートを作製するこ
とができることがわかる。
【００３０】加熱サイクルは、また、有利である。とい
うのは、加熱サイクルは、ＬＰＣＶＤ付着プロセスによ
る窒化シリコンの付着の故に構造内に含まれた水素を脱
離する傾向があるからである。このことは、ホウ素が、
ゲート酸化物層を貫通する可能性を低減する。
【００３１】前述したことは、本発明を説明し記述して
いる。したがって、開示したことは、本発明の好適な実
施例のみを示しているが、前述したように、本発明は、
種々の他の組合せ，変更，環境に用いることができ、こ
こで説明した本発明の範囲内で変形，変更が可能であ
り、上記の教示および／または関連技術の知識に相当す
ることがわかる。上述した実施例は、本発明を実施する
最良の形態を説明しようとするものであり、当業者が、
このようなまたは他の実施例において、および特定の応
用または本発明の使用により必要とされる種々の変更に
より、本発明を利用することができるようにする。した
がって、上記説明は、本発明をここで開示したものに限
定することを意図するものではない。
【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）２作用機能ドーピングを与える方法において、半
導体基板を設ける工程と、前記半導体基板上に、第１の
絶縁層を設ける工程と、前記第１の絶縁層上にゲート導
体を付着する工程と、前記ゲート導体上に第２の絶縁層
を付着する工程と、前記第２の絶縁層および前記ゲート
導体を画成して、ゲート構造を形成し、この場合に、前
記第２の絶縁層を、前記ゲート構造の上部にセルフアラ
インさせる工程と、前記ゲート構造のすべてよりも少な
い選択された数のゲート構造を、前記選択された数のゲ
ート構造の少なくとも１つの側壁を通して第１の導電型
のドーパントでドーピングして、前記ゲート構造のある
ものが、前記第１の導電型のドーパントでドープされ、
前記ゲート構造の他のものが、第２の異なる導電型のド
ーパントでドープされたゲート構造アレイを与える工程
と、を含むことを特徴とする方法。 （２）ゲート導体を付着する前記工程は、Ｐドープされ
たポリシリコン・ゲート導体の付着を含むことを特徴と
する上記（１）に記載の方法。 （３）選択された数のゲート構造をドーピングする前記
工程は、Ｎ型ゲートとなるべきゲートの側壁にＮ型ドー
プされたケイ酸塩ガラスを設け、続いて、前記ケイ酸塩
ガラスからのＮ型ドーパントを、前記ポリシリコン・ゲ
ート導体内に拡散させることを含むことを特徴とする上
記（２）に記載の方法。 （４）前記ドープされたケイ酸塩ガラスは、ケイ酸塩リ
ンガラスであることを特徴とする上記（３）に記載の方
法。 （５）前記ドーピングの後に、前記側壁から、前記ケイ
酸塩ガラスを除去することを含むことを特徴とする上記
（３）に記載の方法。 （６）前記ドーピングの後に、ゲート酸化物側壁、窒化
物ゲート側壁スペーサを設け、ソースおよびドレインの
選択注入を与えることを含むことを特徴とする上記
（３）に記載の方法。 （７）前記第２の絶縁層は、窒化シリコン，二酸化シリ
コン，オキシ窒化シリコン，および窒化ホウ素よりなる
群から選択することを特徴とする上記（３）に記載の方
法。 （８）前記第２の絶縁層は、窒化シリコンであることを
特徴とする上記（３）に記載の方法。 （９）選択された数のゲート構造の前記ドーピングは、
斜角イオン注入を含むことを特徴とする上記（１）に記
載の方法。 （１０）選択された数のゲート構造の前記ドーピング
は、前記ゲート構造を、前記ドーパントを含むガスにさ
らす工程を含むことを特徴とする上記（１）に記載の方
法。 （１１）前記ガスは、アルシン，ホスフィン，またはジ
ボランであることを特徴とする上記（１０）に記載の方
法。 （１２）上記（１）の方法により得られたゲート構造の
アレイ。 （１３）ゲート構造のアレイにおいて、前記ゲート構造
は、個々のゲートの上部にセルフアラインされた絶縁体
を有し、前記ゲート構造のあるものは、第１導電型のド
ーパントでドープされ、前記ゲート構造の他のものは、
第２の異なる導電型のドーパントでドープされているこ
とを特徴とするゲート構造のアレイ。 （１４）前記ゲートは、ドープされたポリシリコンであ
ることを特徴とする上記（１３）に記載のゲート構造の
アレイ。 （１５）前記セルフアラインされた絶縁体は、窒化シリ
コン，二酸化シリコン，オキシ窒化シリコン，および窒
化ホウ素よりなる群から選択された材料よりなることを
特徴とする上記（１３）に記載のゲート構造のアレイ。 （１６）前記セルフアラインされた絶縁体は、窒化シリ
コンを含むことを特徴とする上記（１５）に記載のゲー
ト構造のアレイ。 （１７）前記第２の絶縁層は、窒化シリコン，二酸化シ
リコン，オキシ窒化シリコン，および窒化ホウ素よりな
る群から選択された材料よりなることを特徴とする上記
（１）に記載の方法。 （１８）前記第２の絶縁層は、窒化シリコンであること
を特徴とする上記（１）に記載の方法。 （１９）前記第１の絶縁層は、二酸化シリコン，窒化シ
リコンおよびオキシ窒化シリコンよりなる群から選択す
ることを特徴とする上記（１）に記載の方法。 （２０）前記第１の絶縁層は、二酸化シリコンであるこ
とを特徴とする上記（１）に記載の方法。 （２１）前記第１の絶縁層は、二酸化シリコンであるこ
とを特徴とする上記（１８）に記載の方法。
【図面の簡単な説明】
【図１】従来技術のメモリアレイを示す図である。
【図２】従来技術の論理回路用ゲート構造を示す図であ
る。
【図３】本発明の種々の製造工程におけるデバイスを示
す図である。
【図４】本発明の種々の製造工程におけるデバイスを示
す図である。
【図５】本発明の種々の製造工程におけるデバイスを示
す図である。
【図６】本発明の他の方法により製造されるデバイスを
示す図である。
【図７】本発明の他の方法により製造されるデバイスを
示す図である。
【図８】本発明の他の方法により製造されるデバイスを
示す図である。
【符号の説明】
１ 半導体基板 ２ 第１の絶縁層 ３ 導電性ゲート材料 ４ 第２の絶縁層 ５ スペーサ ６ スペーサ開口 ９ ゲート側壁絶縁体 １０ 窒化物ゲート側壁スペーサ １１ ソース・ドレイン注入領域 １２，１６ フォトレジスト １３ デバイス １４ 気相ドーピング １５ 斜角イオン注入
フロントページの続き (72)発明者 ジェフリィ・ピー・ガンビノ アメリカ合衆国 06755 コネティカット 州 ゲイローズヴィル ウエバタック ロ ード 12 (72)発明者 ジャック・エイ・マンデルマン アメリカ合衆国 12582 ニューヨーク州 ストームヴィル ジャミィ レーン ５ (72)発明者 カール・ジェイ・レイデンス アメリカ合衆国 12603 ニューヨーク州 ポウキープシー パインウッド ロード ７ (72)発明者 ウィリアム・ロバート・トンティ アメリカ合衆国 05452 バーモント州 エセックス ジャンクション ブルーステ ン ロード ４

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】２作用機能ドーピングを与える方法におい
    て、 半導体基板を設ける工程と、 前記半導体基板上に、第１の絶縁層を設ける工程と、 前記第１の絶縁層上にゲート導体を付着する工程と、 前記ゲート導体上に第２の絶縁層を付着する工程と、 前記第２の絶縁層および前記ゲート導体を画成して、ゲ
    ート構造を形成し、この場合に、前記第２の絶縁層を、
    前記ゲート構造の上部にセルフアラインさせる工程と、 前記ゲート構造のすべてよりも少ない選択された数のゲ
    ート構造を、前記選択された数のゲート構造の少なくと
    も１つの側壁を通して第１の導電型のドーパントでドー
    ピングして、前記ゲート構造のあるものが、前記第１の
    導電型のドーパントでドープされ、前記ゲート構造の他
    のものが、第２の異なる導電型のドーパントでドープさ
    れたゲート構造アレイを与える工程と、を含むことを特
    徴とする方法。
  2. 【請求項２】ゲート導体を付着する前記工程は、Ｐドー
    プされたポリシリコン・ゲート導体の付着を含むことを
    特徴とする請求項１記載の方法。
  3. 【請求項３】選択された数のゲート構造をドーピングす
    る前記工程は、Ｎ型ゲートとなるべきゲートの側壁にＮ
    型ドープされたケイ酸塩ガラスを設け、続いて、前記ケ
    イ酸塩ガラスからのＮ型ドーパントを、前記ポリシリコ
    ン・ゲート導体内に拡散させることを含むことを特徴と
    する請求項２記載の方法。
  4. 【請求項４】前記ドープされたケイ酸塩ガラスは、ケイ
    酸塩リンガラスであることを特徴とする請求項３記載の
    方法。
  5. 【請求項５】前記ドーピングの後に、前記側壁から、前
    記ケイ酸塩ガラスを除去することを含むことを特徴とす
    る請求項３記載の方法。
  6. 【請求項６】前記ドーピングの後に、ゲート酸化物側
    壁、窒化物ゲート側壁スペーサを設け、ソースおよびド
    レインの選択注入を与えることを含むことを特徴とする
    請求項３記載の方法。
  7. 【請求項７】前記第２の絶縁層は、窒化シリコン，二酸
    化シリコン，オキシ窒化シリコン，および窒化ホウ素よ
    りなる群から選択することを特徴とする請求項３記載の
    方法。
  8. 【請求項８】前記第２の絶縁層は、窒化シリコンである
    ことを特徴とする請求項３記載の方法。
  9. 【請求項９】選択された数のゲート構造の前記ドーピン
    グは、斜角イオン注入を含むことを特徴とする請求項１
    記載の方法。
  10. 【請求項１０】選択された数のゲート構造の前記ドーピ
    ングは、前記ゲート構造を、前記ドーパントを含むガス
    にさらす工程を含むことを特徴とする請求項１記載の方
    法。
  11. 【請求項１１】前記ガスは、アルシン，ホスフィン，ま
    たはジボランであることを特徴とする請求項１０記載の
    方法。
  12. 【請求項１２】請求項１の方法により得られたゲート構
    造のアレイ。
  13. 【請求項１３】ゲート構造のアレイにおいて、前記ゲー
    ト構造は、個々のゲートの上部にセルフアラインされた
    絶縁体を有し、前記ゲート構造のあるものは、第１導電
    型のドーパントでドープされ、前記ゲート構造の他のも
    のは、第２の異なる導電型のドーパントでドープされて
    いることを特徴とするゲート構造のアレイ。
  14. 【請求項１４】前記ゲートは、ドープされたポリシリコ
    ンであることを特徴とする請求項１３記載のゲート構造
    のアレイ。
  15. 【請求項１５】前記セルフアラインされた絶縁体は、窒
    化シリコン，二酸化シリコン，オキシ窒化シリコン，お
    よび窒化ホウ素よりなる群から選択された材料よりなる
    ことを特徴とする請求項１３記載のゲート構造のアレ
    イ。
  16. 【請求項１６】前記セルフアラインされた絶縁体は、窒
    化シリコンを含むことを特徴とする請求項１５記載のゲ
    ート構造のアレイ。
  17. 【請求項１７】前記第２の絶縁層は、窒化シリコン，二
    酸化シリコン，オキシ窒化シリコン，および窒化ホウ素
    よりなる群から選択された材料よりなることを特徴とす
    る請求項１記載の方法。
  18. 【請求項１８】前記第２の絶縁層は、窒化シリコンであ
    ることを特徴とする請求項１記載の方法。
  19. 【請求項１９】前記第１の絶縁層は、二酸化シリコン，
    窒化シリコンおよびオキシ窒化シリコンよりなる群から
    選択することを特徴とする請求項１記載の方法。
  20. 【請求項２０】前記第１の絶縁層は、二酸化シリコンで
    あることを特徴とする請求項１記載の方法。
  21. 【請求項２１】前記第１の絶縁層は、二酸化シリコンで
    あることを特徴とする請求項１８記載の方法。
JP00004799A 1998-01-06 1999-01-04 半導体装置の製造方法 Expired - Fee Related JP3184806B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/003106 1998-01-06
US09/003,106 US5937289A (en) 1998-01-06 1998-01-06 Providing dual work function doping

Publications (2)

Publication Number Publication Date
JPH11260935A true JPH11260935A (ja) 1999-09-24
JP3184806B2 JP3184806B2 (ja) 2001-07-09

Family

ID=21704186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00004799A Expired - Fee Related JP3184806B2 (ja) 1998-01-06 1999-01-04 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US5937289A (ja)
EP (1) EP0929101A1 (ja)
JP (1) JP3184806B2 (ja)
KR (1) KR100303410B1 (ja)
CN (1) CN1113402C (ja)
SG (1) SG70142A1 (ja)
TW (1) TW464956B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281064B1 (en) * 1999-06-04 2001-08-28 International Business Machines Corporation Method for providing dual work function doping and protective insulating cap
US6274467B1 (en) * 1999-06-04 2001-08-14 International Business Machines Corporation Dual work function gate conductors with self-aligned insulating cap
KR100482745B1 (ko) * 2000-12-29 2005-04-14 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
US7374714B2 (en) 2001-09-28 2008-05-20 Schott Ag Method and device for shaping a structured body and body produced according to said method
US6709926B2 (en) * 2002-05-31 2004-03-23 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
US8080453B1 (en) 2002-06-28 2011-12-20 Cypress Semiconductor Corporation Gate stack having nitride layer
US7256083B1 (en) * 2002-06-28 2007-08-14 Cypress Semiconductor Corporation Nitride layer on a gate stack
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
US8252640B1 (en) 2006-11-02 2012-08-28 Kapre Ravindra M Polycrystalline silicon activation RTA
US8781016B2 (en) 2010-04-12 2014-07-15 Qualcomm Incorporated Channel estimation for low-overhead communication in a network
US20150333188A1 (en) 2014-05-15 2015-11-19 Spansion Llc Tilted implant for poly resistors
US12336264B2 (en) * 2022-06-21 2025-06-17 Nanya Technology Corporation Semiconductor device having gate electrodes with dopant of different conductive types

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201603A (en) * 1978-12-04 1980-05-06 Rca Corporation Method of fabricating improved short channel MOS devices utilizing selective etching and counterdoping of polycrystalline silicon
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
US4745079A (en) * 1987-03-30 1988-05-17 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
US4786611A (en) * 1987-10-19 1988-11-22 Motorola, Inc. Adjusting threshold voltages by diffusion through refractory metal silicides
US5028564A (en) * 1989-04-27 1991-07-02 Chang Chen Chi P Edge doping processes for mesa structures in SOS and SOI devices
JP2823393B2 (ja) * 1991-09-09 1998-11-11 シャープ株式会社 半導体メモリ素子及びその製造方法
US5241202A (en) * 1992-03-12 1993-08-31 Micron Technology, Inc. Cell structure for a programmable read only memory device
JPH06151828A (ja) * 1992-10-30 1994-05-31 Toshiba Corp 半導体装置及びその製造方法
US5378641A (en) * 1993-02-22 1995-01-03 Micron Semiconductor, Inc. Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant
US5500379A (en) * 1993-06-25 1996-03-19 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
US5308780A (en) * 1993-07-22 1994-05-03 United Microelectronics Corporation Surface counter-doped N-LDD for high hot carrier reliability
US5614432A (en) * 1994-04-23 1997-03-25 Nec Corporation Method for manufacturing LDD type MIS device
JPH0878698A (ja) * 1994-09-06 1996-03-22 Sony Corp 半導体装置の製造方法
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
US5605861A (en) * 1995-05-05 1997-02-25 Texas Instruments Incorporated Thin polysilicon doping by diffusion from a doped silicon dioxide film
DE19612950C1 (de) * 1996-04-01 1997-07-31 Siemens Ag Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung
US5770490A (en) * 1996-08-29 1998-06-23 International Business Machines Corporation Method for producing dual work function CMOS device

Also Published As

Publication number Publication date
SG70142A1 (en) 2000-01-25
EP0929101A1 (en) 1999-07-14
KR19990067774A (ko) 1999-08-25
CN1223464A (zh) 1999-07-21
TW464956B (en) 2001-11-21
US5937289A (en) 1999-08-10
JP3184806B2 (ja) 2001-07-09
KR100303410B1 (ko) 2001-09-26
CN1113402C (zh) 2003-07-02

Similar Documents

Publication Publication Date Title
US6720630B2 (en) Structure and method for MOSFET with metallic gate electrode
US6548357B2 (en) Modified gate processing for optimized definition of array and logic devices on same chip
US5489546A (en) Method of forming CMOS devices using independent thickness spacers in a split-polysilicon DRAM process
US5391508A (en) Method of forming semiconductor transistor devices
US5510287A (en) Method of making vertical channel mask ROM
US6444529B2 (en) Methods of forming integrated circuitry and methods of forming elevated source/drain regions of a field effect transistor
KR980005897A (ko) 반도체 장치 및 그 제조 방법
JPS6249750B2 (ja)
KR930009016B1 (ko) 반도체장치의 배선접촉구조 및 그 제조방법
US5843815A (en) Method for fabricating a MOSFET device, for an SRAM cell, using a self-aligned ion implanted halo region
JP3184806B2 (ja) 半導体装置の製造方法
EP0905750B1 (en) Reliable polycide gate stack with reduced sheet resistance
US5153146A (en) Maufacturing method of semiconductor devices
US7888198B1 (en) Method of fabricating a MOS transistor with double sidewall spacers in a peripheral region and single sidewall spacers in a cell region
US6030861A (en) Method for forming dual-gate CMOS for dynamic random access memory
KR100311498B1 (ko) 반도체 소자의 이중 게이트 형성방법
KR100351895B1 (ko) 반도체 소자의 비트라인 형성방법
KR100287872B1 (ko) 반도체 소자의 제조방법
JPH10242460A (ja) 半導体集積回路装置およびその製造方法
KR100296131B1 (ko) 폴리사이드 구조의 워드라인 및 비트라인 콘택 형성 방법
KR100618807B1 (ko) 셀프 얼라인 컨택이 가능한 이중 게이트 폴리 구조의반도체 소자 제조방법과 그 게이트 구조체
JPH0737994A (ja) 半導体装置の製造方法
JPH0786195A (ja) 半導体装置の製造方法
JPS6315748B2 (ja)
JPH06252411A (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees