JPH11260948A - 高周波用半導体パッケージの実装構造 - Google Patents
高周波用半導体パッケージの実装構造Info
- Publication number
- JPH11260948A JPH11260948A JP10061075A JP6107598A JPH11260948A JP H11260948 A JPH11260948 A JP H11260948A JP 10061075 A JP10061075 A JP 10061075A JP 6107598 A JP6107598 A JP 6107598A JP H11260948 A JPH11260948 A JP H11260948A
- Authority
- JP
- Japan
- Prior art keywords
- signal transmission
- transmission line
- semiconductor package
- frequency semiconductor
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】高周波信号の伝送損失が小さく、特性劣化も少
なく伝送でき、実装部分での信号の反射等を抑制した伝
送特性に優れた配線基板の実装構造を得る。 【解決手段】誘電体基板２と蓋体３により形成されるキ
ャビティ４内部に高周波用半導体素子５が搭載され、キ
ャビティ４内部の誘電体基板２の表面に、半導体素子５
と電気的に接続された第１の信号伝送線路７と、誘電体
基板２の裏面に第２の信号伝送線路８とを形成し、第１
の信号伝送線路７と第２の信号伝送線路８を結合させて
なる高周波用半導体パッケージ１を、第２の信号伝送線
路８に形成した接続部を介して外部回路基板１０の配線
層１２に実装する実装構造であって、パッケージ１の第
１の信号伝送線路７と第２の信号伝送線路８から形成さ
れる結合領域に隣接する外部回路基板１０表面に空洞部
１１を設ける。
なく伝送でき、実装部分での信号の反射等を抑制した伝
送特性に優れた配線基板の実装構造を得る。 【解決手段】誘電体基板２と蓋体３により形成されるキ
ャビティ４内部に高周波用半導体素子５が搭載され、キ
ャビティ４内部の誘電体基板２の表面に、半導体素子５
と電気的に接続された第１の信号伝送線路７と、誘電体
基板２の裏面に第２の信号伝送線路８とを形成し、第１
の信号伝送線路７と第２の信号伝送線路８を結合させて
なる高周波用半導体パッケージ１を、第２の信号伝送線
路８に形成した接続部を介して外部回路基板１０の配線
層１２に実装する実装構造であって、パッケージ１の第
１の信号伝送線路７と第２の信号伝送線路８から形成さ
れる結合領域に隣接する外部回路基板１０表面に空洞部
１１を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は高周波用半導体パッ
ケージの実装構造に関するもので、特に、マイクロ波帯
からミリ波帯領域の高周波用の半導体素子を収納あるい
は搭載した高周波用半導体パッケージを、高周波信号の
伝送損失を低減して外部回路基板に接続するための実装
構造に関するものである。
ケージの実装構造に関するもので、特に、マイクロ波帯
からミリ波帯領域の高周波用の半導体素子を収納あるい
は搭載した高周波用半導体パッケージを、高周波信号の
伝送損失を低減して外部回路基板に接続するための実装
構造に関するものである。
【０００２】
【従来の技術】従来、マイクロ波やミリ波の信号を取り
扱う高周波用半導体パッケージは、例えば、誘電体から
成る絶縁基板、枠体および蓋体により形成された空所
（キャビティ）に半導体素子を収納して気密に封止され
た構造が提案されている。かかる構造からなる高周波用
半導体パッケージ内の半導体素子に対する高周波信号の
入出力及び、パッケージの外部回路基板への実装は、誘
電体基板表面に形成され、高周波用の半導体素子と電気
的に接続されたストリップ線路等の信号伝送線路を枠体
を通して空所の内側から外側に引き出し、これを更に絶
縁基板の側面を経由して裏面に引き回して接続用高周波
端子と接続され、その接続端子と外部回路基板の配線層
とを半田等の接着剤を介して接続していた。
扱う高周波用半導体パッケージは、例えば、誘電体から
成る絶縁基板、枠体および蓋体により形成された空所
（キャビティ）に半導体素子を収納して気密に封止され
た構造が提案されている。かかる構造からなる高周波用
半導体パッケージ内の半導体素子に対する高周波信号の
入出力及び、パッケージの外部回路基板への実装は、誘
電体基板表面に形成され、高周波用の半導体素子と電気
的に接続されたストリップ線路等の信号伝送線路を枠体
を通して空所の内側から外側に引き出し、これを更に絶
縁基板の側面を経由して裏面に引き回して接続用高周波
端子と接続され、その接続端子と外部回路基板の配線層
とを半田等の接着剤を介して接続していた。
【０００３】またその他に、高周波用半導体パッケージ
の絶縁基板の裏面に接続用高周波端子を形成し、この高
周波端子と半導体素子とを絶縁基板内を貫通して形成さ
れたスルーホール導体を介して接続した高周波用半導体
パッケージが提案されている。この高周波用半導体パッ
ケージも前記と同様、高周波端子と外部回路基板の配線
層を半田等の接着剤を介して接続していた。
の絶縁基板の裏面に接続用高周波端子を形成し、この高
周波端子と半導体素子とを絶縁基板内を貫通して形成さ
れたスルーホール導体を介して接続した高周波用半導体
パッケージが提案されている。この高周波用半導体パッ
ケージも前記と同様、高周波端子と外部回路基板の配線
層を半田等の接着剤を介して接続していた。
【０００４】
【発明が解決しようとする課題】しかしながら、前者の
高周波用半導体パッケージをミリ波帯で用いた場合、ス
トリップ線路等の信号伝送線路を枠体を通して空所の内
側から外側に引き出した際、枠体通過部で信号線路がマ
イクロストリップ線路からストリップ線路へと変換され
るため、信号線路幅を狭くする必要がある。その結果、
この通過部で反射損、放射損が発生しやすいため高周波
信号の特性劣化が起こりやすくなるという問題があっ
た。また、信号伝送線路を絶縁基板の側面で曲折するこ
とから、反射が大きくなり特性の劣化が生じた。
高周波用半導体パッケージをミリ波帯で用いた場合、ス
トリップ線路等の信号伝送線路を枠体を通して空所の内
側から外側に引き出した際、枠体通過部で信号線路がマ
イクロストリップ線路からストリップ線路へと変換され
るため、信号線路幅を狭くする必要がある。その結果、
この通過部で反射損、放射損が発生しやすいため高周波
信号の特性劣化が起こりやすくなるという問題があっ
た。また、信号伝送線路を絶縁基板の側面で曲折するこ
とから、反射が大きくなり特性の劣化が生じた。
【０００５】また、後者のパッケージにおいては、スル
ーホール導体を絶縁基板の裏面に導出して信号線路とし
て用いると、４０ＧＨｚ以上で急激な特性の劣化が生じ
るため、高周波領域で使用することが困難であった。
ーホール導体を絶縁基板の裏面に導出して信号線路とし
て用いると、４０ＧＨｚ以上で急激な特性の劣化が生じ
るため、高周波領域で使用することが困難であった。
【０００６】そこで本発明者等は、高周波用半導体パッ
ケージとして、電磁結合の機構を組み込み、低損失で信
号線路を伝送することができるパッケージを提案した。
（特開平０９−１８６２６８）。しかしながら、この高
周波用半導体パッケージを外部回路基板の配線層に実装
する場合、外部回路基板の誘電率が７以上になると伝送
特性は劣化し、高周波領域で使用することが困難とな
り、外部回路基板の材種が限定されるものであった。
ケージとして、電磁結合の機構を組み込み、低損失で信
号線路を伝送することができるパッケージを提案した。
（特開平０９−１８６２６８）。しかしながら、この高
周波用半導体パッケージを外部回路基板の配線層に実装
する場合、外部回路基板の誘電率が７以上になると伝送
特性は劣化し、高周波領域で使用することが困難とな
り、外部回路基板の材種が限定されるものであった。
【０００７】従って、本発明は、高周波用半導体パッケ
ージを外部回路基板に実装する際、外部回路基板への表
面実装が可能で、かつ高周波信号の伝送特性の劣化を低
減し、あらゆる外部回路基板に実装できる高周波用半導
体パッケージの外部回路基板への実装構造を提供するこ
とを目的とするものである。
ージを外部回路基板に実装する際、外部回路基板への表
面実装が可能で、かつ高周波信号の伝送特性の劣化を低
減し、あらゆる外部回路基板に実装できる高周波用半導
体パッケージの外部回路基板への実装構造を提供するこ
とを目的とするものである。
【０００８】
【課題を解決するための手段】本発明者等は、高周波用
半導体パッケージにおいて、高周波信号の特性劣化を発
生することなく外部回路基板に表面実装が可能となる構
成について検討を重ねた結果、半導体素子搭載面側と、
誘電体基板の裏面にそれぞれ信号伝送線路を形成し、そ
れらを結合してなる高周波用半導体パッケージを、外部
回路基板の配線層に実装する際に、高周波用半導体パッ
ケージの結合領域に隣接する外部回路基板に凹部の空洞
部を形成することにより、実装時における伝送損失の低
減を図ることができることを見いだしたものである。
半導体パッケージにおいて、高周波信号の特性劣化を発
生することなく外部回路基板に表面実装が可能となる構
成について検討を重ねた結果、半導体素子搭載面側と、
誘電体基板の裏面にそれぞれ信号伝送線路を形成し、そ
れらを結合してなる高周波用半導体パッケージを、外部
回路基板の配線層に実装する際に、高周波用半導体パッ
ケージの結合領域に隣接する外部回路基板に凹部の空洞
部を形成することにより、実装時における伝送損失の低
減を図ることができることを見いだしたものである。
【０００９】即ち、本発明の高周波用半導体パッケージ
の実装構造は、誘電体基板と蓋体により形成されるキャ
ビティ内部に半導体素子が搭載され、前記キャビティ内
部の前記誘電体基板の表面に、前記半導体素子と電気的
に接続された第１の信号伝送線路と、前記誘電体基板の
裏面に第２の信号伝送線路とを形成し、前記第１の信号
伝送線路と第２の信号伝送線路を結合させてなる高周波
用半導体パッケージを、前記第２の信号伝送線路の終端
部に形成された接続部を介して外部回路基板表面の配線
層に直接実装してなる実装構造であって、前記高周波用
半導体パッケージの前記第１の信号伝送線路と第２の信
号伝送線路から形成される結合領域に隣接する前記外部
回路基板表面に空洞部を設けたことを特徴とするもので
ある。
の実装構造は、誘電体基板と蓋体により形成されるキャ
ビティ内部に半導体素子が搭載され、前記キャビティ内
部の前記誘電体基板の表面に、前記半導体素子と電気的
に接続された第１の信号伝送線路と、前記誘電体基板の
裏面に第２の信号伝送線路とを形成し、前記第１の信号
伝送線路と第２の信号伝送線路を結合させてなる高周波
用半導体パッケージを、前記第２の信号伝送線路の終端
部に形成された接続部を介して外部回路基板表面の配線
層に直接実装してなる実装構造であって、前記高周波用
半導体パッケージの前記第１の信号伝送線路と第２の信
号伝送線路から形成される結合領域に隣接する前記外部
回路基板表面に空洞部を設けたことを特徴とするもので
ある。
【００１０】なお、前記第１の信号伝送線路と前記第２
の信号伝送線路との結合は、前記誘電体基板の内部に設
けたグランド層のスロット孔を介して電磁気的に結合さ
れたもの、あるいは前記誘電体基板を貫通するように形
成されたスルーホール導体によって結合されてなるもの
のいずれであってもよい。
の信号伝送線路との結合は、前記誘電体基板の内部に設
けたグランド層のスロット孔を介して電磁気的に結合さ
れたもの、あるいは前記誘電体基板を貫通するように形
成されたスルーホール導体によって結合されてなるもの
のいずれであってもよい。
【００１１】本発明の実装構造によれば、高周波用半導
体パッケージの半導体素子と前記キャビティ内部の前記
誘電体基板の表面に形成された前記半導体素子と電気的
に接続された第１の信号伝送線路と、前記誘電体基板の
裏面に形成された第２の信号伝送線路とが電磁気的にあ
るいはスルーホール導体によって結合された結合領域に
隣接する外部回路基板に凹部の空洞部（比誘電率が１）
を設けることにより、電磁結合部やマイクロストリップ
線路部の実効誘電率、特性インピーダンス、接続用スル
ーホール導体周辺の寄生インダクタンスが急激に変化す
ることがないため、伝送特性の劣化が少なく良好に高周
波信号を伝送することができる。
体パッケージの半導体素子と前記キャビティ内部の前記
誘電体基板の表面に形成された前記半導体素子と電気的
に接続された第１の信号伝送線路と、前記誘電体基板の
裏面に形成された第２の信号伝送線路とが電磁気的にあ
るいはスルーホール導体によって結合された結合領域に
隣接する外部回路基板に凹部の空洞部（比誘電率が１）
を設けることにより、電磁結合部やマイクロストリップ
線路部の実効誘電率、特性インピーダンス、接続用スル
ーホール導体周辺の寄生インダクタンスが急激に変化す
ることがないため、伝送特性の劣化が少なく良好に高周
波信号を伝送することができる。
【００１２】特に、本発明によれば、前記第１の信号伝
送線路と、前記第２の信号伝送線路とを、前記誘電体基
板を介して対峙する位置に形成して電磁気的に結合させ
る構造によれば、伝送線路が蓋体の側壁を通過すること
なく結合できるために、側壁通過部において信号線路が
マイクロストリップ線路からストリップ線路へと変換さ
れるための反射損、放射損の発生がなく、またスルーホ
ール導体やビアホール導体等による透過損失の影響を受
けることがないため、高周波信号を伝送損失を抑制しか
つ必要な周波数の信号を伝送することができる。
送線路と、前記第２の信号伝送線路とを、前記誘電体基
板を介して対峙する位置に形成して電磁気的に結合させ
る構造によれば、伝送線路が蓋体の側壁を通過すること
なく結合できるために、側壁通過部において信号線路が
マイクロストリップ線路からストリップ線路へと変換さ
れるための反射損、放射損の発生がなく、またスルーホ
ール導体やビアホール導体等による透過損失の影響を受
けることがないため、高周波信号を伝送損失を抑制しか
つ必要な周波数の信号を伝送することができる。
【００１３】
【発明の実施の形態】本発明の高周波用半導体パッケー
ジの実装構造の第１の実施態様に基づく実装構造の断面
図を示す図１に基づき詳述する。図１によれば、高周波
用半導体パッケージ１は、誘電体材料からなる誘電体基
板２と蓋体３によりキャビティ４が形成されており、そ
のキャビティ４内には、ＩＣ等の高周波用半導体素子５
が搭載されている。
ジの実装構造の第１の実施態様に基づく実装構造の断面
図を示す図１に基づき詳述する。図１によれば、高周波
用半導体パッケージ１は、誘電体材料からなる誘電体基
板２と蓋体３によりキャビティ４が形成されており、そ
のキャビティ４内には、ＩＣ等の高周波用半導体素子５
が搭載されている。
【００１４】また、誘電体基板２内部には導体層からな
るグランド層６がほぼ全面にわたり形成され、また、キ
ャビティ４内の誘電体基板２表面には、その一旦が半導
体素子５と接続された第１の信号伝送線路７が形成され
ている。また、高周波用半導体パッケージ１の裏面に
も、第２の信号伝送線路８が形成されている。
るグランド層６がほぼ全面にわたり形成され、また、キ
ャビティ４内の誘電体基板２表面には、その一旦が半導
体素子５と接続された第１の信号伝送線路７が形成され
ている。また、高周波用半導体パッケージ１の裏面に
も、第２の信号伝送線路８が形成されている。
【００１５】そして、グランド層６内には、導体層が形
成されないスロット孔９が形成されており、第１の信号
伝送線路７と第２の信号伝送線路８とは、このスロット
孔９を介して、各線路の端部が対峙する位置に形成する
ことにより電磁結合され、損失のない信号の伝達が行わ
れる。
成されないスロット孔９が形成されており、第１の信号
伝送線路７と第２の信号伝送線路８とは、このスロット
孔９を介して、各線路の端部が対峙する位置に形成する
ことにより電磁結合され、損失のない信号の伝達が行わ
れる。
【００１６】なお、蓋体３は、キャビティ４からの電磁
波が外部に漏洩するのを防止できる材料から構成され、
金属、セラミックス、セラミックス金属複合材料、ガラ
スセラミックス、ガラス有機樹脂系複合材料等により形
成される。
波が外部に漏洩するのを防止できる材料から構成され、
金属、セラミックス、セラミックス金属複合材料、ガラ
スセラミックス、ガラス有機樹脂系複合材料等により形
成される。
【００１７】一方、外部回路基板１０上にはコプレーナ
線路またはグランド付きコプレーナ線路からなる配線層
１２が形成されている。この外部回路基板１０は、誘電
損失がミリ波帯においても小さい材料を用いることが望
ましく、セラミックス、ガラスセラミックス、ガラス有
機樹脂系複合材料等が使用できる。
線路またはグランド付きコプレーナ線路からなる配線層
１２が形成されている。この外部回路基板１０は、誘電
損失がミリ波帯においても小さい材料を用いることが望
ましく、セラミックス、ガラスセラミックス、ガラス有
機樹脂系複合材料等が使用できる。
【００１８】そして、外部回路基板１０は高周波用半導
体パッケージ１に形成されたスロット孔９の直下に位置
する領域において、空洞部１１が形成されている。空洞
部１１の形状及び寸法は、高周波用半導体パッケージ１
の使用周波数によって異なるが、６０ＧＨｚの場合、概
ね縦横１．０ｍｍ以上３．０ｍｍ以下、高さ０．３ｍｍ
以上にて空洞部１１を形成することが望ましい。
体パッケージ１に形成されたスロット孔９の直下に位置
する領域において、空洞部１１が形成されている。空洞
部１１の形状及び寸法は、高周波用半導体パッケージ１
の使用周波数によって異なるが、６０ＧＨｚの場合、概
ね縦横１．０ｍｍ以上３．０ｍｍ以下、高さ０．３ｍｍ
以上にて空洞部１１を形成することが望ましい。
【００１９】さらに高周波用半導体パッケージ１は外部
回路基板１０上に実装されており、高周波用半導体パッ
ケージ１の裏面に形成した第２の信号伝送線路８と外部
回路基板１０上に形成した配線層１２は半田、金などの
バンプ１３を介して互いに接続されている。
回路基板１０上に実装されており、高周波用半導体パッ
ケージ１の裏面に形成した第２の信号伝送線路８と外部
回路基板１０上に形成した配線層１２は半田、金などの
バンプ１３を介して互いに接続されている。
【００２０】図２は、図１の高周波用半導体パッケージ
１のキャビティ４内の配線を説明するための図であり、
キャビティ４内には半導体素子５と第１の信号伝送線路
７を形成するマイクロストリップ線路の他に、半導体素
子５に電力を供給するための電源層１４ａが形成されて
おり、電源層１４ａの一端は、半導体素子５とリボンや
ワイヤ、ＴＡＢ等によってそれぞれ電気的に接続されて
おり、他端は、スルーホール導体１４ｂを経由して誘電
体基板２の裏面の配線層１４ｃと電気的に接続されてい
る。
１のキャビティ４内の配線を説明するための図であり、
キャビティ４内には半導体素子５と第１の信号伝送線路
７を形成するマイクロストリップ線路の他に、半導体素
子５に電力を供給するための電源層１４ａが形成されて
おり、電源層１４ａの一端は、半導体素子５とリボンや
ワイヤ、ＴＡＢ等によってそれぞれ電気的に接続されて
おり、他端は、スルーホール導体１４ｂを経由して誘電
体基板２の裏面の配線層１４ｃと電気的に接続されてい
る。
【００２１】マイクロストリップ線路からなる第１の信
号伝送線路７と半導体素子５とは、半導体素子５を第１
の信号伝送線路７上に直接搭載することにより、小さな
伝送損失で接続することができるが、前記第１の信号伝
送線路７と半導体素子５の接続方法はこれに限定される
ものではなく、例えば、金リボンや複数のワイヤボンデ
ィングで接続したり、ポリイミド等の基板にＣｕ等の導
体を形成した導体板等により接続することもできる。
号伝送線路７と半導体素子５とは、半導体素子５を第１
の信号伝送線路７上に直接搭載することにより、小さな
伝送損失で接続することができるが、前記第１の信号伝
送線路７と半導体素子５の接続方法はこれに限定される
ものではなく、例えば、金リボンや複数のワイヤボンデ
ィングで接続したり、ポリイミド等の基板にＣｕ等の導
体を形成した導体板等により接続することもできる。
【００２２】第１の高周波伝送線路の他端は、高周波用
半導体パッケージ１の誘電体基板２内部に形成されたグ
ランド層６に設けたスロット孔９を介して第２の信号伝
送線路８と電磁結合されている。具体的には、第１の信
号伝送線路７と第２の信号伝送線路８とは、グランド層
６に形成されたスロット孔９を介して、それぞれの線路
の端部がスロット孔９の中心から平均的に伝送信号の波
長λの１／４相当の長さＬで突出する位置に形成される
ことが望ましい。
半導体パッケージ１の誘電体基板２内部に形成されたグ
ランド層６に設けたスロット孔９を介して第２の信号伝
送線路８と電磁結合されている。具体的には、第１の信
号伝送線路７と第２の信号伝送線路８とは、グランド層
６に形成されたスロット孔９を介して、それぞれの線路
の端部がスロット孔９の中心から平均的に伝送信号の波
長λの１／４相当の長さＬで突出する位置に形成される
ことが望ましい。
【００２３】また、スロット孔９の形状は、長辺と短辺
とから成る長方形や楕円形状の細長い孔であり、該形状
は使用周波数と周波数の帯域幅を特定することができ
る。そのため、スロット孔９の長辺は伝送信号の波長λ
の１／２相当の長さにするのが望ましく、スロット孔９
の短辺は伝送信号の波長λの１／５相当の長さから１／
５０相当の長さに設定するのが望ましい。
とから成る長方形や楕円形状の細長い孔であり、該形状
は使用周波数と周波数の帯域幅を特定することができ
る。そのため、スロット孔９の長辺は伝送信号の波長λ
の１／２相当の長さにするのが望ましく、スロット孔９
の短辺は伝送信号の波長λの１／５相当の長さから１／
５０相当の長さに設定するのが望ましい。
【００２４】図３は、図１の高周波用半導体パッケージ
１の裏面に形成した配線を説明するための図である。第
２の信号伝送線路８は第１の信号伝送線路７と同様に、
マイクロストリップ線路により形成されており、その終
端部（外部回路基板との接続部）においては、マイクロ
ストリップ線路の中心導体の両脇にグランド層１５をも
ったグランド付きコプレーナ線路に変換されている。
尚、このグランド層１５は誘電体基板２内部に形成され
たグランド層６とビアホール導体１６または誘電体基板
２の側面に形成したキャスタレーション（図示せず）に
よって接続されている。
１の裏面に形成した配線を説明するための図である。第
２の信号伝送線路８は第１の信号伝送線路７と同様に、
マイクロストリップ線路により形成されており、その終
端部（外部回路基板との接続部）においては、マイクロ
ストリップ線路の中心導体の両脇にグランド層１５をも
ったグランド付きコプレーナ線路に変換されている。
尚、このグランド層１５は誘電体基板２内部に形成され
たグランド層６とビアホール導体１６または誘電体基板
２の側面に形成したキャスタレーション（図示せず）に
よって接続されている。
【００２５】図４は、外部回路基板１０表面の配線層１
２を説明するための平面図であり、この配線層１２は、
中心導体１７とのその両側に設けられたグランド層１８
により構成されたコプレーナ線路により構成され、場合
によっては、外部回路基板１０内にグランド層を形成す
ることによりグランド付きコプレーナ線路により構成さ
れていてもよい。
２を説明するための平面図であり、この配線層１２は、
中心導体１７とのその両側に設けられたグランド層１８
により構成されたコプレーナ線路により構成され、場合
によっては、外部回路基板１０内にグランド層を形成す
ることによりグランド付きコプレーナ線路により構成さ
れていてもよい。
【００２６】そして、図３に示したパッケージ裏面の第
２の信号伝送線路の終端部に形成されたグランド付きコ
プレーナ線路と、図４に示したコプレーナ線路またはグ
ランド付きコプレーナ線路とを半田バンプにより、配線
層１２における中心導体８，１７同士およびグランド層
１５、１８同士を接続することにより、パッケージ１を
外部回路基板１０に対して実装することができる。な
お、電源用配線層１４ｃは、外部回路基板１０の表面に
形成された電源用配線層１２’と半田等により電気的に
接続される。
２の信号伝送線路の終端部に形成されたグランド付きコ
プレーナ線路と、図４に示したコプレーナ線路またはグ
ランド付きコプレーナ線路とを半田バンプにより、配線
層１２における中心導体８，１７同士およびグランド層
１５、１８同士を接続することにより、パッケージ１を
外部回路基板１０に対して実装することができる。な
お、電源用配線層１４ｃは、外部回路基板１０の表面に
形成された電源用配線層１２’と半田等により電気的に
接続される。
【００２７】図５は、本発明の高周波用半導体パッケー
ジの実装構造の第２の実施態様に基づく実装構造の断面
図を示す図１に基づき詳述する。図５の高周波用半導体
パッケージ１９は、図１と同様に、誘電体材料からなる
誘電体基板２と蓋体３によってキャビティ４が形成され
ており、そのキャビティ４内には、ＩＣ等の半導体素子
５が搭載されている。誘電体基板２内には、グランド層
６がほぼ全面にわたり形成され、キャビティ４内の誘電
体基板２表面に第１の信号伝送線路７が形成され、誘電
体基板２の裏面には、第２の信号伝送線路８が形成され
ている。この第１の信号伝送線路７および第２の信号伝
送線路８は、いずれも誘電体基板２内部に設けられたグ
ランド層６とともにマイクロストリップ線路を形成して
いる。
ジの実装構造の第２の実施態様に基づく実装構造の断面
図を示す図１に基づき詳述する。図５の高周波用半導体
パッケージ１９は、図１と同様に、誘電体材料からなる
誘電体基板２と蓋体３によってキャビティ４が形成され
ており、そのキャビティ４内には、ＩＣ等の半導体素子
５が搭載されている。誘電体基板２内には、グランド層
６がほぼ全面にわたり形成され、キャビティ４内の誘電
体基板２表面に第１の信号伝送線路７が形成され、誘電
体基板２の裏面には、第２の信号伝送線路８が形成され
ている。この第１の信号伝送線路７および第２の信号伝
送線路８は、いずれも誘電体基板２内部に設けられたグ
ランド層６とともにマイクロストリップ線路を形成して
いる。
【００２８】そして、第１の信号伝送線路７と第２の信
号伝送線路８とは、互いの終端部同士を誘電体基板２を
貫通するように設けられたスルーホール導体２０によっ
て結合されている。なお、誘電体基板２内にグランド層
６が形成されている場合、スルーホール導体２０は、グ
ランド層６と接触しないようにグランド層６に設けられ
た空孔２１を貫通する位置に設けられている。
号伝送線路８とは、互いの終端部同士を誘電体基板２を
貫通するように設けられたスルーホール導体２０によっ
て結合されている。なお、誘電体基板２内にグランド層
６が形成されている場合、スルーホール導体２０は、グ
ランド層６と接触しないようにグランド層６に設けられ
た空孔２１を貫通する位置に設けられている。
【００２９】図６は、図５の高周波用半導体パッケージ
１９のキャビティ４内の誘電体基板２表面の配線を説明
するための図である。第１の信号伝送線路７は、誘電体
基板２に形成されたスルーホール導体２０を介して誘電
体基板２の裏面に形成された第２の信号伝送線路８と接
続されている。そして、スルーホール導体２０の周辺に
は、インピーダンス整合用スルーホール導体２２が形成
されている。このスルーホール導体２２は結合用のスル
ーホール導体２０の周囲に一本以上形成することが望ま
しい。
１９のキャビティ４内の誘電体基板２表面の配線を説明
するための図である。第１の信号伝送線路７は、誘電体
基板２に形成されたスルーホール導体２０を介して誘電
体基板２の裏面に形成された第２の信号伝送線路８と接
続されている。そして、スルーホール導体２０の周辺に
は、インピーダンス整合用スルーホール導体２２が形成
されている。このスルーホール導体２２は結合用のスル
ーホール導体２０の周囲に一本以上形成することが望ま
しい。
【００３０】図７は、図５の高周波用半導体パッケージ
１９の誘電体裏面の配線を説明するための図である。図
７によれば、第２の信号伝送線路８は、その終端部（外
部回路基板との接続部）において、図３と同様に、マイ
クロストリップ線路の中心導体の両脇にグランド層１５
をもったグランド付きコプレーナ線路に変換されてい
る。尚、このグランド層１５は誘電体基板２内部に形成
されたグランド層６とビアホール導体１６によって接続
されている。なお、グランド層１５とグランド層６との
接続は、ビアホール導体１６以外に、誘電体基板２の側
面に形成したキャスタレーションによっても接続するこ
とができる。
１９の誘電体裏面の配線を説明するための図である。図
７によれば、第２の信号伝送線路８は、その終端部（外
部回路基板との接続部）において、図３と同様に、マイ
クロストリップ線路の中心導体の両脇にグランド層１５
をもったグランド付きコプレーナ線路に変換されてい
る。尚、このグランド層１５は誘電体基板２内部に形成
されたグランド層６とビアホール導体１６によって接続
されている。なお、グランド層１５とグランド層６との
接続は、ビアホール導体１６以外に、誘電体基板２の側
面に形成したキャスタレーションによっても接続するこ
とができる。
【００３１】一方、外部回路基板１０には、図１と同様
に、パッケージ１９に形成されたスルーホール導体２０
の直下に位置する領域において、空洞部１１が形成され
ている。かかる空洞部１１の形状及び寸法は、図１の態
様と同様、高周波用半導体パッケージ１の使用周波数に
よって異なるが、６０ＧＨｚの場合、概ね縦横１．０ｍ
ｍ以上３．０ｍｍ以下、高さ０．３ｍｍ以上にて空洞部
１１を形成することが望ましい。
に、パッケージ１９に形成されたスルーホール導体２０
の直下に位置する領域において、空洞部１１が形成され
ている。かかる空洞部１１の形状及び寸法は、図１の態
様と同様、高周波用半導体パッケージ１の使用周波数に
よって異なるが、６０ＧＨｚの場合、概ね縦横１．０ｍ
ｍ以上３．０ｍｍ以下、高さ０．３ｍｍ以上にて空洞部
１１を形成することが望ましい。
【００３２】なお、上記第１及び第２の実施態様におい
て、高周波用半導体パッケージ１の誘電体基板２や外部
回路基板１０は、アルミナ（Ａｌ2 Ｏ3 ）、ガラスセラ
ミックス、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓ
ｉ3 Ｎ4 ）等のセラミックスや、有機樹脂、あるいは有
機樹脂と無機質フィラーとの複合材料からなる有機質絶
縁材料によって形成されるが、高周波信号の伝送損失を
小さくするためには、信号伝送線路の導体としてＡｇ、
Ｃｕ、Ａｕ等の低抵抗導体を用いることが望ましく、こ
の点からは前記誘電体基板２は焼成温度が８００〜１０
００℃程度のガラスセラミックスが最適であり、この組
み合わせにより誘電体基板と第１および第２の信号伝送
線路７、８やグランド層６、１５との同時焼成も可能と
なる。
て、高周波用半導体パッケージ１の誘電体基板２や外部
回路基板１０は、アルミナ（Ａｌ2 Ｏ3 ）、ガラスセラ
ミックス、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓ
ｉ3 Ｎ4 ）等のセラミックスや、有機樹脂、あるいは有
機樹脂と無機質フィラーとの複合材料からなる有機質絶
縁材料によって形成されるが、高周波信号の伝送損失を
小さくするためには、信号伝送線路の導体としてＡｇ、
Ｃｕ、Ａｕ等の低抵抗導体を用いることが望ましく、こ
の点からは前記誘電体基板２は焼成温度が８００〜１０
００℃程度のガラスセラミックスが最適であり、この組
み合わせにより誘電体基板と第１および第２の信号伝送
線路７、８やグランド層６、１５との同時焼成も可能と
なる。
【００３３】
【実施例】図１の高周波用半導体パッケージにおいて、
誘電率５．６、誘電損失２９．０×１０-4（測定周波数
６０ＧＨｚ）のガラスセラミックスからなる誘電体基板
に導体として銅を用いて第１、第２の信号伝送線路、グ
ランド層を形成し、第１、第２の信号伝送線路の表面に
は、金めっきを施して高周波用半導体パッケージを作製
した。
誘電率５．６、誘電損失２９．０×１０-4（測定周波数
６０ＧＨｚ）のガラスセラミックスからなる誘電体基板
に導体として銅を用いて第１、第２の信号伝送線路、グ
ランド層を形成し、第１、第２の信号伝送線路の表面に
は、金めっきを施して高周波用半導体パッケージを作製
した。
【００３４】次に外部回路基板として誘電率９．８、誘
電損失３．０×１０-4（測定周波数６０ＧＨｚ）のアル
ミナセラミックスからなる誘電体基板を用い、導体に
銅、金を用いて薄膜法によってコプレーナ線路からなる
配線層を形成した。なお、この外部回路基板のパッケー
ジ実装時にスロット孔による電磁結合部に対向する位置
に、縦１．８ｍｍ、横２．０ｍｍ、高さ０．８ｍｍの空
洞部を形成した。
電損失３．０×１０-4（測定周波数６０ＧＨｚ）のアル
ミナセラミックスからなる誘電体基板を用い、導体に
銅、金を用いて薄膜法によってコプレーナ線路からなる
配線層を形成した。なお、この外部回路基板のパッケー
ジ実装時にスロット孔による電磁結合部に対向する位置
に、縦１．８ｍｍ、横２．０ｍｍ、高さ０．８ｍｍの空
洞部を形成した。
【００３５】その後、図１の高周波用半導体パッケージ
の第２の信号伝送線路における終端部のグランド付きコ
プレーナ線路の中心導体及びグランド層にペースト状の
共晶半田をスクリーン印刷で塗布した後、外部回路基板
のコプレーナ線路からなる配線層上に設置した。その
後、高周波用半導体パッケージと外部回路基板とを２０
０℃程度の温度でリフローしパッケージを外部回路基板
へ表面実装した。
の第２の信号伝送線路における終端部のグランド付きコ
プレーナ線路の中心導体及びグランド層にペースト状の
共晶半田をスクリーン印刷で塗布した後、外部回路基板
のコプレーナ線路からなる配線層上に設置した。その
後、高周波用半導体パッケージと外部回路基板とを２０
０℃程度の温度でリフローしパッケージを外部回路基板
へ表面実装した。
【００３６】次に高周波用半導体パッケージと外部回路
基板との実装部について伝送特性をネットワークアナラ
イザーにより測定した。尚、測定箇所は高周波用半導体
パッケージの半導体素子載置部から外部回路基板上の配
線層までとし、測定のため第１の信号伝送線路は半導体
素子載置部でマイクロストリップ線路からグランド付き
コプレーナ線路に変換した構造とした。その結果を図８
に示した。
基板との実装部について伝送特性をネットワークアナラ
イザーにより測定した。尚、測定箇所は高周波用半導体
パッケージの半導体素子載置部から外部回路基板上の配
線層までとし、測定のため第１の信号伝送線路は半導体
素子載置部でマイクロストリップ線路からグランド付き
コプレーナ線路に変換した構造とした。その結果を図８
に示した。
【００３７】図８の結果によれば、周波数４５ＧＨｚか
ら６５ＧＨｚにてＳ１１が−１０ｄＢ以下，Ｓ２１が−
１．２ｄＢ以上で伝送することがわかる。
ら６５ＧＨｚにてＳ１１が−１０ｄＢ以下，Ｓ２１が−
１．２ｄＢ以上で伝送することがわかる。
【００３８】次に図１に示される高周波用半導体パッケ
ージにおいて、外部回路基板において空洞部を設けない
以外は、上記実施例とまったく同様にしてパッケージを
外部回路基板に表面実装を行い、同様にして、伝送特性
を測定し、図９にその結果を示した。図９の結果から、
外部回路基板に空隙を設けない場合、周波数が６０ＧＨ
ｚ以上から６５ＧＨｚにてＳ２１が極端に劣化すること
から、高周波信号を半導体素子に伝送することは困難で
あることがわかった。
ージにおいて、外部回路基板において空洞部を設けない
以外は、上記実施例とまったく同様にしてパッケージを
外部回路基板に表面実装を行い、同様にして、伝送特性
を測定し、図９にその結果を示した。図９の結果から、
外部回路基板に空隙を設けない場合、周波数が６０ＧＨ
ｚ以上から６５ＧＨｚにてＳ２１が極端に劣化すること
から、高周波信号を半導体素子に伝送することは困難で
あることがわかった。
【００３９】
【発明の効果】以上詳述した通り、本発明は半導体素子
搭載面側と誘電体基板の裏面に信号伝送線路を形成し、
それらを結合した高周波用半導体パッケージを、外部回
路基板の配線層に実装する構造において、高周波用半導
体パッケージの前記結合領域に隣接する外部回路基板に
凹部の空洞部を形成することにより、あらゆる外部回路
基板に対して実装時における伝送損失を低減できること
できる。
搭載面側と誘電体基板の裏面に信号伝送線路を形成し、
それらを結合した高周波用半導体パッケージを、外部回
路基板の配線層に実装する構造において、高周波用半導
体パッケージの前記結合領域に隣接する外部回路基板に
凹部の空洞部を形成することにより、あらゆる外部回路
基板に対して実装時における伝送損失を低減できること
できる。
【図１】本発明の高周波用半導体パッケージを外部回路
基板に表面実装した実装構造の第１の実施態様を説明す
るための概略断面図である。
基板に表面実装した実装構造の第１の実施態様を説明す
るための概略断面図である。
【図２】図１における高周波用半導体パッケージのキャ
ビティ内の配線を説明するための図である。
ビティ内の配線を説明するための図である。
【図３】図１における高周波用半導体パッケージの裏面
に形成した配線を説明するための図である。
に形成した配線を説明するための図である。
【図４】図１における外部回路基板表面の配線を説明す
るための図である。
るための図である。
【図５】本発明の高周波用半導体パッケージを外部回路
基板に表面実装した実装構造の第２の実施態様を説明す
るための概略断面図である。
基板に表面実装した実装構造の第２の実施態様を説明す
るための概略断面図である。
【図６】図５における高周波用半導体パッケージのキャ
ビティ内の配線を説明するための図である。
ビティ内の配線を説明するための図である。
【図７】図５における高周波用半導体パッケージの裏面
に形成した配線を説明するための図である。
に形成した配線を説明するための図である。
【図８】図１の高周波用半導体パッケージを空洞部を設
けた外部回路基板に表面実装した時の伝送特性結果を示
す図である。
けた外部回路基板に表面実装した時の伝送特性結果を示
す図である。
【図９】図１の高周波用半導体パッケージを空洞部を設
けない外部回路基板に表面実装した時の伝送特性結果を
示す図である。
けない外部回路基板に表面実装した時の伝送特性結果を
示す図である。
１，１９ 高周波用半導体パッケージ ２ 誘電体基板 ３ 蓋体 ４ キャビティ ５ 半導体素子 ６ グランド層 ７ 第１の信号伝送線路 ８ 第２の信号伝送線路 ９ スロット孔 １０ 外部回路基板 １１ 空洞部 １２ 配線層 １２’ 電源用配線層 １３ バンプ １４ａ 電源層 １４ｂ，スルーホール導体 １４ｃ 電源用配線層 １５ グランド層 １６ ビアホール導体 １７ 中心導体 １８ グランド層 ２０ スルーホール導体 ２２ インピーダンス整合用スルーホール導体 ２１ 空孔
Claims (3)
- 【請求項１】誘電体基板と蓋体により形成されるキャビ
ティ内部に高周波用半導体素子が搭載され、前記キャビ
ティ内部の前記誘電体基板の表面に、前記半導体素子と
電気的に接続された第１の信号伝送線路と、前記誘電体
基板の裏面に第２の信号伝送線路とを形成し、前記第１
の信号伝送線路と第２の信号伝送線路とを結合させてな
る高周波用半導体パッケージを、前記第２の信号伝送線
路の終端部に形成された接続部を介して外部回路基板の
配線層に実装してなる実装構造であって、前記高周波用
半導体パッケージの前記第１の信号伝送線路と第２の信
号伝送線路から形成される結合領域に隣接する前記外部
回路基板表面に空洞部を設けたことを特徴とする高周波
用半導体パッケージの実装構造。 - 【請求項２】前記第１の信号伝送線路と前記第２の信号
伝送線路とが、前記誘電体基板の内部に設けたグランド
層のスロット孔を介して電磁気的に結合されてなる請求
項１記載の高周波用半導体パッケージの実装構造。 - 【請求項３】前記第１の信号伝送線路と前記第２の信号
伝送線路とが、前記誘電体基板を貫通するように形成さ
れたスルーホール導体によって結合されてなる請求項１
記載の高周波用半導体パッケージの実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06107598A JP3176337B2 (ja) | 1998-03-12 | 1998-03-12 | 高周波用半導体パッケージの実装構造 |
| US09/199,716 US6057600A (en) | 1997-11-27 | 1998-11-25 | Structure for mounting a high-frequency package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06107598A JP3176337B2 (ja) | 1998-03-12 | 1998-03-12 | 高周波用半導体パッケージの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260948A true JPH11260948A (ja) | 1999-09-24 |
| JP3176337B2 JP3176337B2 (ja) | 2001-06-18 |
Family
ID=13160661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06107598A Expired - Fee Related JP3176337B2 (ja) | 1997-11-27 | 1998-03-12 | 高周波用半導体パッケージの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176337B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201362A (ja) * | 2006-01-30 | 2007-08-09 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| KR101055561B1 (ko) | 2009-07-29 | 2011-08-08 | 삼성전기주식회사 | 캐비티를 구비한 인쇄회로기판 및 그 제조방법 |
-
1998
- 1998-03-12 JP JP06107598A patent/JP3176337B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201362A (ja) * | 2006-01-30 | 2007-08-09 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| KR101055561B1 (ko) | 2009-07-29 | 2011-08-08 | 삼성전기주식회사 | 캐비티를 구비한 인쇄회로기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3176337B2 (ja) | 2001-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057600A (en) | Structure for mounting a high-frequency package | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JP3457802B2 (ja) | 高周波用半導体装置 | |
| JP3537626B2 (ja) | 高周波用パッケージ | |
| JP3827535B2 (ja) | 配線基板モジュール | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JPH11260948A (ja) | 高周波用半導体パッケージの実装構造 | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP2002190540A (ja) | 半導体素子収納用パッケージ | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3112253B2 (ja) | 高周波用半導体装置 | |
| JP2000183230A (ja) | 高周波回路用パッケージの実装構造 | |
| JP2001077244A (ja) | 高周波用半導体パッケージの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |