JPH11260972A - 薄型半導体装置 - Google Patents

薄型半導体装置

Info

Publication number
JPH11260972A
JPH11260972A JP6183398A JP6183398A JPH11260972A JP H11260972 A JPH11260972 A JP H11260972A JP 6183398 A JP6183398 A JP 6183398A JP 6183398 A JP6183398 A JP 6183398A JP H11260972 A JPH11260972 A JP H11260972A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
mounting portion
inner lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6183398A
Other languages
English (en)
Inventor
Katsutoki Kasai
克時 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP6183398A priority Critical patent/JPH11260972A/ja
Publication of JPH11260972A publication Critical patent/JPH11260972A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、半導体装置の薄型化、小型化
に対応できる安価なリードフレームを用いた半導体装置
の提供を課題とする。 【解決手段】 半導体チップ搭載部としてダイパットを
有さないリードフレームを用いる薄型半導体装置であ
り、チップ搭載面側をエッチング、あるいはプレス加工
により薄肉化したインナーリード先端部を半導体チップ
搭載部とし、この搭載部に絶縁性接着剤あるいは絶縁性
接着剤つきテープを介して半導体チップを搭載し、半導
体チップ表面の電極パッドと薄肉化されていないインナ
ーリード部とをワイヤボンデイングし、樹脂封止して得
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置、特にリ
ードフレームを用いた薄型の半導体装置に関する。
【０００２】
【従来の技術】従来より用いられている樹脂封止型の半
導体装置にはリードフレームを用いたものが多い。その
理由は低コストで製造できることといわれている。ま
た、従来の表面実装型のパッケージではリードフレーム
のダイパット部に半導体チップを搭載し、半導体チップ
上の電極パッドとインナーリードとをワイヤーボンディ
ングし、樹脂封止し、アウターリードを折り曲げてプリ
ント配線板などに接続できるようにしている。このた
め、パッケージサイズが大きくなってしまう。
【０００３】
【発明が解決しようとする課題】本発明は上記状況に鑑
みてなされたものであり、半導体装置の薄型化、小型化
に対応できる安価なリードフレームを用いた半導体装置
の提供を課題とする。
【０００４】
【課題を解決するための手段】上記課題を解決する本発
明は、半導体チップ搭載部としてダイパットを有さない
リードフレームを用いる薄型半導体装置であり、チップ
搭載面側をエッチング、あるいはプレス加工により薄肉
化したインナーリード先端部を半導体チップ搭載部と
し、この搭載部に絶縁性接着剤あるいは絶縁性接着剤つ
きテープを介して半導体チップを搭載し、半導体チップ
表面の電極パッドと薄肉化されていないインナーリード
部とをワイヤボンデイングし、樹脂封止して得たもので
ある。
【０００５】
【発明の実施の形態】本発明の半導体装置は薄肉化した
インナーリードの上に半導体チップを搭載するため、半
導体装置を薄肉化でき、かつ全体を小さくすることが可
能である。
【０００６】本発明の半導体装置を得るには、例えば、
インナーリード部が図１に示されるようなリードフレー
ムをエッチングにより得る。次いで、両面に接着剤が塗
布された絶縁性テープ１を図２のように薄肉化されたイ
ンナーリード部２に張り付ける。そして、図３のように
テープの中央部を打ち抜き金型を用いて打ち抜き、図４
のように半導体チップ３をインナーリードのテープ部４
に張り付け、半導体チップ表面の電極パッド５とインナ
ーリードの薄肉化していない部分６とをワイヤボンディ
ング７する。その後、図５のように樹脂封止９して半導
体装置を得る。
【０００７】本発明の半導体装置をプリント配線板に搭
載するにはアウターリード８を用いても良く、図６のよ
うにアウターリードを切断し、外部に突出したインナー
リード部の下部１０とプリント配線板の電極とをバンプ
接合しても良い。
【０００８】
【発明の効果】本発明の半導体装置では、ダイパットの
ない、かつ半導体チップ搭載部を薄肉化したインナーリ
ードを有するリードフレームを使用するため、半導体装
置を薄肉化できる。
【０００９】また、リードフレームを利用するため、本
発明の半導体装置の製造コストは安価なものとなる。
【図面の簡単な説明】
【図１】本発明の半導体装置を得るためのリードフレー
ムのインナーリード部を示した図である。
【図２】インナーリード部の薄肉化された部分に絶縁テ
ープを貼り付ける位置を示した図である。
【図３】薄肉化されたインナーリード部のテープの中央
部を打ち抜き金型を用いて打ち抜いた図である。
【図４】半導体チップをインナーリードのテープ部に張
り付けた図である。
【図５】半導体チップ表面の電極パッドとインナーリー
ドの薄肉化していない部分とをワイヤボンディングした
図である。
【図６】アウターリードを切断した図である。
【符号の説明】
１−−−絶縁性テープ ２−−−インナーリード部 ３−−−半導体チップ ４−−−テープ部 ５−−−電極パッド ６−−−薄肉化していない部分 ７−−−ワイヤボンディング ８−−−アウターリード ９−−−樹脂封止 10−−−インナーリード部の下部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ搭載部としてダイパット
    を有さないリードフレームを用いる薄型半導体装置であ
    り、チップ搭載面側をエッチング、あるいはプレス加工
    により薄肉化したインナーリード先端部を半導体チップ
    搭載部とし、この搭載部に絶縁性接着剤あるいは絶縁性
    接着剤つきテープを介して半導体チップを搭載し、半導
    体チップ表面の電極パッドと薄肉化されていないインナ
    ーリード部とをワイヤボンデイングし、樹脂封止して得
    たことを特徴とする薄型半導体チップ。
JP6183398A 1998-03-13 1998-03-13 薄型半導体装置 Pending JPH11260972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6183398A JPH11260972A (ja) 1998-03-13 1998-03-13 薄型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6183398A JPH11260972A (ja) 1998-03-13 1998-03-13 薄型半導体装置

Publications (1)

Publication Number Publication Date
JPH11260972A true JPH11260972A (ja) 1999-09-24

Family

ID=13182504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6183398A Pending JPH11260972A (ja) 1998-03-13 1998-03-13 薄型半導体装置

Country Status (1)

Country Link
JP (1) JPH11260972A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237565A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005191158A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
US7161232B1 (en) * 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
KR100729028B1 (ko) * 2002-05-14 2007-06-14 앰코 테크놀로지 코리아 주식회사 리드에 테이프가 부착된 리드프레임 및 이를 이용한반도체패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237565A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100729028B1 (ko) * 2002-05-14 2007-06-14 앰코 테크놀로지 코리아 주식회사 리드에 테이프가 부착된 리드프레임 및 이를 이용한반도체패키지
JP2005191158A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
US7161232B1 (en) * 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
US7419855B1 (en) 2004-09-14 2008-09-02 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages

Similar Documents

Publication Publication Date Title
JP3230348B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2569939B2 (ja) 樹脂封止型半導体装置
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2000243887A (ja) 半導体装置とその製造方法
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JPH1174439A (ja) 樹脂モールドパッケージ
JPH11260972A (ja) 薄型半導体装置
JP2856642B2 (ja) 半導体装置及びその製造方法
EP0849794A1 (en) Fine pitch lead frame
CN221529936U (zh) 指纹芯片封装结构及指纹模组
JP4961636B2 (ja) 非接触型ｉｃカード及びその製造方法
JP2859057B2 (ja) リードフレーム
JP2002353395A (ja) リードフレームの製造方法、リードフレーム、及び半導体装置
JPH08139216A (ja) 半導体装置用パッケージ
JP2513044Y2 (ja) 半導体装置
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JPH07249729A (ja) 電子装置
JPH11219969A (ja) 半導体装置
JP3013611B2 (ja) 半導体装置の製造方法
JPH0547975A (ja) リードフレームおよび表面実装型半導体装置
JPH09223767A (ja) リードフレーム
JP2007150044A (ja) 半導体装置
JPH0595074A (ja) 半導体装置
JP2511765Y2 (ja) リ―ドフレ―ム
JPH11233700A (ja) 樹脂封止型半導体装置