JPH11261392A - Ｃｍｏｓ集積装置 - Google Patents
Ｃｍｏｓ集積装置Info
- Publication number
- JPH11261392A JPH11261392A JP6376498A JP6376498A JPH11261392A JP H11261392 A JPH11261392 A JP H11261392A JP 6376498 A JP6376498 A JP 6376498A JP 6376498 A JP6376498 A JP 6376498A JP H11261392 A JPH11261392 A JP H11261392A
- Authority
- JP
- Japan
- Prior art keywords
- integrated device
- channel transistor
- cmos integrated
- delay
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000007257 malfunction Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】ＣＭＯＳ集積装置の出力ドライバの信号変化時
に発生するスイッチングノイズをＣＭＯＳ集積装置の動
作環境に応じて調整可能とすること。 【解決手段】入力端子１は、選択回路３に入力され、選
択信号２によってＰチャネルトランジスタ１０、１１、
１２とＮチャネルトランジスタ１３、１４、１５のゲー
ト信号に接続される遅延インバータ４、５、６、７、
８、９を選択する。この時、選択されない遅延インバー
タを構成するトランジスタを導通状態に固定し、選択回
路３で選択された遅延インバータに接続されているＰチ
ャネルトランジスタとＮチャネルトランジスタのみをス
イッチングさせる。この場合、遅延インバータ４、５、
６、７、８、９の遅延時間のズレがＰチャネルトランジ
スタとＮチャネルトランジスタが同時に導通状態になる
ことを防ぎ、貫通電流を抑えることができる。
に発生するスイッチングノイズをＣＭＯＳ集積装置の動
作環境に応じて調整可能とすること。 【解決手段】入力端子１は、選択回路３に入力され、選
択信号２によってＰチャネルトランジスタ１０、１１、
１２とＮチャネルトランジスタ１３、１４、１５のゲー
ト信号に接続される遅延インバータ４、５、６、７、
８、９を選択する。この時、選択されない遅延インバー
タを構成するトランジスタを導通状態に固定し、選択回
路３で選択された遅延インバータに接続されているＰチ
ャネルトランジスタとＮチャネルトランジスタのみをス
イッチングさせる。この場合、遅延インバータ４、５、
６、７、８、９の遅延時間のズレがＰチャネルトランジ
スタとＮチャネルトランジスタが同時に導通状態になる
ことを防ぎ、貫通電流を抑えることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＯＳ集積装置
の出力ドライバ回路に関する。
の出力ドライバ回路に関する。
【０００２】
【従来の技術】通常、ＣＭＯＳ集積装置は、出力信号が
変化する場合にＰチャネルトランジスタとＮチャネルト
ランジスタが一時的に同時に導通状態になるため、電源
間に貫通電流が流れ、電源ラインのインピーダンスに応
じた電位変動が発生し、それがノイズとしてＣＭＯＳ集
積装置の誤動作の原因になったり、ＣＭＯＳ集積装置が
実装される基板上の他のデバイスや、そのＣＭＯＳ集積
装置を使用する電子機器自体の誤動作の原因になること
がある。そのため、従来のＣＭＯＳ集積装置では、出力
ドライバのスルーレートを調整し、２つのトランジスタ
が同時に導通状態になる時間を少なくすることで、貫通
電流を抑えていた。しかし、ＣＭＯＳ集積装置を実際に
基板に実装して動作させた場合の出力端子の負荷は、半
導体メーカーが行う出荷試験の環境での負荷と異なるた
め、実際の基板上では誤動作しないＣＭＯＳ集積装置
が、メーカーの出荷試験では誤動作する場合があった。
そうした場合でも、そのＣＭＯＳ集積装置は不良品とな
り、歩留りを低くすることになる。そのため、ＣＭＯＳ
集積装置の設計段階で電源ノイズに対してマージンを持
った設計をする必要があり、電源ラインのインピーダン
スを下げるために電源端子を多く設置したり、出力信号
変化時の電位変動を減らすために、同時変化の出力信号
をずらすための遅延回路を追加したりする必要があり、
ＣＭＯＳ集積装置の回路規模の増大や、パッケージのコ
ストアップを引き起こすことがあった。
変化する場合にＰチャネルトランジスタとＮチャネルト
ランジスタが一時的に同時に導通状態になるため、電源
間に貫通電流が流れ、電源ラインのインピーダンスに応
じた電位変動が発生し、それがノイズとしてＣＭＯＳ集
積装置の誤動作の原因になったり、ＣＭＯＳ集積装置が
実装される基板上の他のデバイスや、そのＣＭＯＳ集積
装置を使用する電子機器自体の誤動作の原因になること
がある。そのため、従来のＣＭＯＳ集積装置では、出力
ドライバのスルーレートを調整し、２つのトランジスタ
が同時に導通状態になる時間を少なくすることで、貫通
電流を抑えていた。しかし、ＣＭＯＳ集積装置を実際に
基板に実装して動作させた場合の出力端子の負荷は、半
導体メーカーが行う出荷試験の環境での負荷と異なるた
め、実際の基板上では誤動作しないＣＭＯＳ集積装置
が、メーカーの出荷試験では誤動作する場合があった。
そうした場合でも、そのＣＭＯＳ集積装置は不良品とな
り、歩留りを低くすることになる。そのため、ＣＭＯＳ
集積装置の設計段階で電源ノイズに対してマージンを持
った設計をする必要があり、電源ラインのインピーダン
スを下げるために電源端子を多く設置したり、出力信号
変化時の電位変動を減らすために、同時変化の出力信号
をずらすための遅延回路を追加したりする必要があり、
ＣＭＯＳ集積装置の回路規模の増大や、パッケージのコ
ストアップを引き起こすことがあった。
【０００３】
【発明が解決しようとする課題】本発明の目的は、ＣＭ
ＯＳ集積装置の出力ドライバの信号変化時に発生するス
イッチングノイズをＣＭＯＳ集積装置の動作環境に応じ
て調整可能とすることにある。
ＯＳ集積装置の出力ドライバの信号変化時に発生するス
イッチングノイズをＣＭＯＳ集積装置の動作環境に応じ
て調整可能とすることにある。
【０００４】
【課題を解決するための手段】上記目的は、ＣＭＯＳ集
積装置の出力ドライバのスルーレートを、外部端子から
調整することによって達成できる。
積装置の出力ドライバのスルーレートを、外部端子から
調整することによって達成できる。
【０００５】
【作用】本発明の上記構成によれば、ＣＭＯＳ集積装置
の出力ドライバのスルーレートを外部入力端子から調整
できるようにする事によって、出力信号が変化する際に
電源ラインに発生するスイッチングノイズを減らすこと
ができる。
の出力ドライバのスルーレートを外部入力端子から調整
できるようにする事によって、出力信号が変化する際に
電源ラインに発生するスイッチングノイズを減らすこと
ができる。
【０００６】
【発明の実施の形態】以下、本発明について実施例にも
とづいて、図面を参照して詳細に説明する。
とづいて、図面を参照して詳細に説明する。
【０００７】図１は、ＣＭＯＳ集積装置の出力ドライバ
を示す構成図である。Ｐチャネルトランジスタ１０、１
１、１２とＮチャネルトランジスタ１３、１４、１５は
直列に接続されており、Ｐチャネルトランジスタ１０の
ドレインには電源電圧が印可され、Ｎチャネルトランジ
スタ１５のソースは接地される。出力端子１６はＰチャ
ネルトランジスタ１２のソースとＮチャネルトランジス
タ１３のドレインから取り出される。
を示す構成図である。Ｐチャネルトランジスタ１０、１
１、１２とＮチャネルトランジスタ１３、１４、１５は
直列に接続されており、Ｐチャネルトランジスタ１０の
ドレインには電源電圧が印可され、Ｎチャネルトランジ
スタ１５のソースは接地される。出力端子１６はＰチャ
ネルトランジスタ１２のソースとＮチャネルトランジス
タ１３のドレインから取り出される。
【０００８】Ｐチャネルトランジスタ１０、１１、１２
と、Ｎチャネルトランジスタ１３、１４、１５のそれぞ
れのゲートには遅延インバータ４、５、６、７、８、９
が接続される。Ｐチャネルトランジスタに接続される遅
延インバータの遅延時間は、４、５、６の順に小さく設
定され、Ｎチャネルトランジスタに接続される遅延イン
バータの遅延時間は、７、８、９の順に小さく設定され
る。
と、Ｎチャネルトランジスタ１３、１４、１５のそれぞ
れのゲートには遅延インバータ４、５、６、７、８、９
が接続される。Ｐチャネルトランジスタに接続される遅
延インバータの遅延時間は、４、５、６の順に小さく設
定され、Ｎチャネルトランジスタに接続される遅延イン
バータの遅延時間は、７、８、９の順に小さく設定され
る。
【０００９】入力端子１は、選択回路３に入力され、選
択信号２によってＰチャネルトランジスタ１０、１１、
１２とＮチャネルトランジスタ１３、１４、１５のゲー
ト信号に接続される遅延インバータ４、５、６、７、
８、９を選択する。選択されない遅延インバータのうち
Ｐチャネルトランジスタのゲートに接続されるものにつ
いてはローレベルに固定され、一方、Ｎチャネルトラン
ジスタのゲートに接続されるものはハイレベルに固定さ
れる。つまり、トランジスタを導通状態に固定すること
で、選択回路３で選択された遅延インバータに接続され
ているＰチャネルトランジスタとＮチャネルトランジス
タのみをスイッチングさせる。この場合、遅延インバー
タ４、５、６、７、８、９の遅延時間のズレがＰチャネ
ルトランジスタとＮチャネルトランジスタが同時に導通
状態になることを防ぎ、貫通電流を抑えることができ
る。
択信号２によってＰチャネルトランジスタ１０、１１、
１２とＮチャネルトランジスタ１３、１４、１５のゲー
ト信号に接続される遅延インバータ４、５、６、７、
８、９を選択する。選択されない遅延インバータのうち
Ｐチャネルトランジスタのゲートに接続されるものにつ
いてはローレベルに固定され、一方、Ｎチャネルトラン
ジスタのゲートに接続されるものはハイレベルに固定さ
れる。つまり、トランジスタを導通状態に固定すること
で、選択回路３で選択された遅延インバータに接続され
ているＰチャネルトランジスタとＮチャネルトランジス
タのみをスイッチングさせる。この場合、遅延インバー
タ４、５、６、７、８、９の遅延時間のズレがＰチャネ
ルトランジスタとＮチャネルトランジスタが同時に導通
状態になることを防ぎ、貫通電流を抑えることができ
る。
【００１０】尚、ここに挙げた実施例はあくまでも一実
施例に過ぎず、本発明の要旨の範囲内で種々の変形実施
が、適用可能であることは言うまでもない。
施例に過ぎず、本発明の要旨の範囲内で種々の変形実施
が、適用可能であることは言うまでもない。
【００１１】
【発明の効果】以上に説明したように本発明は、ＣＭＯ
Ｓ集積装置において出力ドライバのスルーレートを外部
信号により調整することが可能である。従来の方法に比
較して、ＣＭＯＳ集積装置の製造後にスルーレートの変
更を行うことができるため、実際にＣＭＯＳ集積装置を
基板に実装した後に、動作環境に合わせてスルーレート
の調整を可能とする効果を有する。
Ｓ集積装置において出力ドライバのスルーレートを外部
信号により調整することが可能である。従来の方法に比
較して、ＣＭＯＳ集積装置の製造後にスルーレートの変
更を行うことができるため、実際にＣＭＯＳ集積装置を
基板に実装した後に、動作環境に合わせてスルーレート
の調整を可能とする効果を有する。
【図１】図１は、本発明の実施例でＣＭＯＳ集積装置の
出力ドライバ回路の構成図である。
出力ドライバ回路の構成図である。
１は、入力端子 ２は、選択信号 ３は、選択回路 ４、５、６、７、８、９は、遅延インバータ １０、１１、１２は、Ｐチャネルトランジスタ １３、１４、１５は、Ｎチャネルトランジスタ １６は、出力端子
Claims (1)
- 【請求項１】ＣＭＯＳ集積装置において、遅延インバー
タ、選択回路と出力ドライバから構成され、外部の端子
からその遅延回路を選択できるようにすることで、ＣＭ
ＯＳ集積装置の出力ドライバのスルーレートを調整可能
とした事を特徴とするＣＭＯＳ集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6376498A JPH11261392A (ja) | 1998-03-13 | 1998-03-13 | Ｃｍｏｓ集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6376498A JPH11261392A (ja) | 1998-03-13 | 1998-03-13 | Ｃｍｏｓ集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11261392A true JPH11261392A (ja) | 1999-09-24 |
Family
ID=13238783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6376498A Withdrawn JPH11261392A (ja) | 1998-03-13 | 1998-03-13 | Ｃｍｏｓ集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11261392A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958941B2 (en) | 2002-06-17 | 2005-10-25 | Teac Corporation | Circuit board and information storing apparatus equipped therewith |
-
1998
- 1998-03-13 JP JP6376498A patent/JPH11261392A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958941B2 (en) | 2002-06-17 | 2005-10-25 | Teac Corporation | Circuit board and information storing apparatus equipped therewith |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897696B2 (en) | Duty-cycle adjustable buffer and method and method for operating same | |
| US7227400B1 (en) | High speed MOSFET output driver | |
| US20020149392A1 (en) | Level adjustment circuit and data output circuit thereof | |
| JP2000068813A (ja) | 出力回路と入力回路 | |
| US20140368237A1 (en) | Driving device | |
| TWI394372B (zh) | 具有可控制之迴轉率的晶片外驅動器系統及其相關方法 | |
| JP2000183722A (ja) | 出力バッファおよび駆動強度調整方法 | |
| KR20080002686A (ko) | 반도체 집적 회로 | |
| US5614842A (en) | Semiconductor integrated circuit with buffer circuit and manufacturing method thereof | |
| US7233178B2 (en) | Power-on solution to avoid crowbar current for multiple power supplies' inputs/outputs | |
| US20030189452A1 (en) | Delay circuit and semiconductor device using the same | |
| US20020011881A1 (en) | Output buffer circuit | |
| JP2003143000A (ja) | 半導体装置 | |
| US20100207595A1 (en) | Output buffer circuit | |
| US8912688B2 (en) | Power supply switch circuit | |
| JPH11261392A (ja) | Ｃｍｏｓ集積装置 | |
| US8395420B2 (en) | Input buffer circuit | |
| US7514960B2 (en) | Level shifter circuit | |
| JPH0644794A (ja) | 半導体記憶装置 | |
| US7737734B1 (en) | Adaptive output driver | |
| US20060255836A1 (en) | Clock driver circuit and driving method therefor | |
| KR200259447Y1 (ko) | 씨모스 회로 | |
| KR100238240B1 (ko) | 반도체장치의 입력버퍼 | |
| KR100239717B1 (ko) | 데이타 출력버퍼 | |
| KR100714013B1 (ko) | 가변적인 입력 레벨을 갖는 입력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |