JPH11261522A - パルス密度変調装置 - Google Patents
パルス密度変調装置Info
- Publication number
- JPH11261522A JPH11261522A JP6345798A JP6345798A JPH11261522A JP H11261522 A JPH11261522 A JP H11261522A JP 6345798 A JP6345798 A JP 6345798A JP 6345798 A JP6345798 A JP 6345798A JP H11261522 A JPH11261522 A JP H11261522A
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform
- circuit
- pdm
- waveform data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
比して一段と正確にパルス密度変調を行い得るようにす
る。 【解決手段】クロツク信号(S7)に含まれる不等周期
成分の位相を示すクロツク補正信号(S30)に基づい
て、パルス密度変調波形データ(SH)を補正する波形
データ補正手段(40)を設けるようにしたことによ
り、当該波形データ補正手段を追加するだけで、補正さ
れたパルス密度変調波形データ(SK)とその直流成分
との間に線形性を成立させることができ、かくして従来
に比して一段と正確にパルス密度変調を行い得る。
Description
に関し、例えば携帯電話機で用いられるパルス密度変調
(PDM:Pulse Density Modulation)装置に適用して
好適なものである。
化させることによつて変調処理を施すようなPDM装置
がある。このPDM装置は、例えば符号分割多元接続
(CDMA:Code Division Multiple Access )方式の
携帯電話機において、受信側で発生させる擬似雑音(P
N:Pseudo Noise)符号の周波数を調整するために設け
られている。以下、このような携帯電話機における受信
系の回路構成について図13を用いて具体的に説明す
る。
ペクトラム拡散変調されて送信されてる送信信号をアン
テナ2によつて受信し、受信信号S1を受信部3に入力
するようになされている。受信部3は、受信信号S1を
周波数変換するなどして所定の信号処理を施し、その結
果得た受信信号S2を乗算器4に出力する。
5から供給される擬似雑音符号S3と受信信号S2とを
乗算(すなわち排他的論理和演算)することによつて逆
拡散を行い、その結果得られる受信信号S4を復号化部
6及び周波数誤差補正ブロツク7に出力する。復号化部
6は、受信信号S4に対して復号化処理を施すことによ
りベースバンド信号S5を生成し、これを後段の回路
(図示せず)に出力するようになされている。
4を周波数誤差検出部8に入力するようになされてい
る。周波数誤差検出部8は、擬似雑音符号S3が乗算さ
れた受信信号S4から、受信した受信信号S2と擬似雑
音符号S3との周波数誤差を検出し、これを周波数誤差
データSEとして、上述のPDM装置に相当するPDM
部9に出力する。PDM部9は、分周器10から供給さ
れるクロツク信号S7に基づいて周波数誤差データSE
をパルス密度変調することによりPDM波形データSH
を生成し、これをローパスフイルタ(LPF)11に出
力する。
直流成分を抽出することにより制御電圧S9を生成し、
これを電圧制御水晶発振器(VCXO)12に出力す
る。VCXO12は、供給される制御電圧S9に応じて
発信周波数を変化させながら発信信号S10を生成し、
これを分周器10に出力する。分周器10は、発信信号
S10を所定の分周数に応じて分周することによりクロ
ツク信号S7を生成し、これを擬似雑音符号発生器5及
びPDM部9に出力する。擬似雑音符号発生器5は、分
周器10から供給されるクロツク信号S7に基づいて擬
似雑音符号S3を発生し、これを乗算器4に出力するよ
うになされている。
擬似雑音符号S3が乗算された受信信号S4を基にクロ
ツク信号S7を生成し、これを擬似雑音符号発生器5に
与えることにより、当該擬似雑音符号発生器5において
発生される擬似雑音符号S3の周波数を、受信信号S2
に含まれる送信側の擬似雑音符号の周波数に一致するよ
うに制御するようになされている。
ント回路20、基本波形合成回路21及びPDM波形合
成回路22によつて形成されている。PDM部9は、分
周器10(図13)から供給されるクロツク信号S7を
カウント回路20に入力するようになされている。カウ
ント回路20は、「n」ビツトの2進カウント回路でな
り、クロツク信号S7をカウントすることにより「n」
ビツトのカウントデータSAを生成し、これを基本波形
合成回路21に出力する。この場合、カウントデータS
Aを形成する各ビツトの周期は、クロツク信号S7の周
期の倍数でなつている。
うに、供給される「n」ビツトのカウントデータSAの
うち、最下位ビツト(LSB:Least Significant Bit
)のカウントデータSA0 を、最上位ビツト(MS
B:Most Significant Bit)の基本波形データSBn-1
としてそのままPDM波形合成回路22に出力すると共
に、インバータA0 に入力する。また基本波形合成回路
21は、最下位ビツトから1ビツト分上の桁のカウント
データSA1 をアンド回路B1 に入力すると共に、イン
バータA1 に入力する。同様にして基本波形合成回路2
1は、カウントデータSAの各ビツトを対応するアンド
回路B及びインバータAに入力するようになされてい
る。因みに、基本波形合成回路21は、最上位ビツトの
カウントデータSAn-1 についてはアンド回路Bn-1 に
入力する。
の極性を反転し、その結果得られるインバータ出力デー
タSC0 をアンド回路B1 に出力すると共に、アンド回
路C1 に出力する。またインバータA1 は、カウントデ
ータSA1 の極性を反転し、その結果得られるインバー
タ出力データSC1 をアンド回路C1 に出力する。以
下、同様にしてインバータAは、カウントデータSAの
極性を反転し、その結果得られるインバータ出力データ
SCを対応するアンド回路Cに出力する。
トデータSA0 の極性を反転したインバータ出力データ
SC0 と、最下位ビツトから1ビツト分上の桁のカウン
トデータSA1 の極性を反転したインバータ出力データ
SC1 との論理積をとり、その結果得られるアンド出力
データSD1 をアンド回路B2 に出力すると共に、アン
ド回路C2 (図示せず)に出力する。以下、同様にして
アンド回路Cは、1ビツト分下の桁のアンド回路Cから
出力されるアンド出力データSDと、インバータAから
出力されるインバータ出力データSCとの論理積をと
り、その結果得られるアンド出力データSDをアンド回
路B及び1ビツト分上の桁のアンド回路Cに出力する。
因みに、アンド回路Cn-2 は、アンド回路Cn-3 から出
力されるアンド出力データSDn-3 と、インバータA
n-2 から出力されるインバータ出力データSCn-2 との
論理積をとり、その結果得られるアンド出力データSD
n-2 をアンド回路Bn-1 に出力する。
SC0 とカウントデータSA1 との論理積をとり、その
演算結果を最上位ビツトから1ビツト分下の桁の基本波
形データSBn-2 としてPDM波形合成回路22に出力
する。またアンド回路B2 は、アンド出力データSD1
とカウントデータSA2 との論理積をとり、その演算結
果を最上位ビツトから2ビツト分下の桁の基本波形デー
タSBn-3 としてPDM波形合成回路22に出力する。
このようにアンド回路Bは、アンド出力データSDとカ
ウントデータSAとの論理積をとり、その演算結果を所
望の桁の基本波形データSBとしてPDM波形合成回路
22に出力するようになされている。
ように、最下位ビツトの基本波形データSB0 をアンド
回路D0 に入力すると共に、最下位ビツトから1ビツト
分上の桁の基本波形データSB1 をアンド回路D1 に入
力する。このようにPDM波形合成回路22は、基本波
形データSBの各ビツトを対応するアンド回路Dに入力
するようになされている。
波数誤差検出部8から周波数誤差データSEが供給され
ている。PDM波形合成回路22は、周波数誤差データ
SEのうち、最下位ビツトの周波数誤差データSE0 を
アンド回路D0 に入力すると共に、最下位ビツトから1
ビツト分上の桁の周波数誤差データSE1 をアンド回路
D1 に入力する。以下、同様にしてPDM波形合成回路
22は、周波数誤差データSEを対応するアンド回路D
に入力するようになされている。
形データSB0 と周波数誤差データSE0 との論理積を
とり、その結果得られるアンド出力データSF0 をオア
回路E0 に出力する。またアンド回路D1 は、最下位ビ
ツトから1ビツト分上の桁の基本波形データSB1 と周
波数誤差データSE1 との論理積をとり、その結果得ら
れるアンド出力データSF1 をオア回路E0 に出力す
る。以下、同様にしてアンド回路Dは、所望の桁の基本
波形データSBと周波数誤差データSEとの論理積をと
り、その結果得られるアンド出力データSFを対応する
オア回路Eに出力するようになされている。
積をとつたアンド出力データSF0と、最下位ビツトか
ら1ビツト分上の桁同士の論理積をとつたアンド出力デ
ータSF1 との論理和をとり、その結果得られるオア出
力データSG0 をオア回路E1 に出力する。オア回路E
1 は、オア出力データSG0 とアンド回路D2 (図示せ
ず)から出力されるアンド出力データSF2 との論理和
をとり、その結果得られるオア出力データSG1 をオア
回路E2 (図示せず)に出力する。以下、同様にしてオ
ア回路Eは、1ビツト分下の桁のオア回路Eから出力さ
れるオア出力データSGとアンド出力データSFとの論
理和をとり、その結果得られるオア出力データSGを1
ビツト分上の桁のオア回路Eに出力する。このようにし
てPDM波形合成回路22は、基本波形データSBと周
波数誤差データSEとの論理積をとり、その結果得たア
ンド出力データSFの論理和をとることによりPDM波
形データSHを生成し、これをLPF11(図13)に
出力するようになされている。
おいて発生される発信信号S10を所定の分周数で分周
することにより、PDM部9のようなデイジタル処理系
回路を制御するためのクロツク信号S7を生成すると共
に、発信信号S10を別の分周数で分周することによ
り、受信部3のようなアナログ処理系回路を制御するた
めのクロツク信号を生成するようになされている。これ
により、VCXO12において発生される発信信号S1
0の周波数は、デイジタル処理系回路で用いられるクロ
ツク信号S7の周波数と、アナログ処理系回路で用いら
れるクロツク信号の周波数との最小公倍数となるように
選定されることが望ましい。
いられるクロツク信号S7の周波数と、アナログ処理系
回路で用いられるクロツク信号の周波数との最小公倍数
の周波数でなる発信信号を生成しようとすると、非常に
高い周波数の発信信号を生成しなければならず、実際に
はこのような発信信号を生成することは極めて困難であ
る。従つてVCXO12は、例えばアナログ処理系回路
で用いられるクロツク信号の周波数を所定倍した周波数
でなる発信信号S10を発生するようになされている。
このため発信信号S10の周波数は、デイジタル処理系
回路で用いられるクロツク信号の周波数の倍数でない場
合がある。従つて分周器10は、発信信号S10を全て
同じ周期で分周(以下、これを等分周と呼ぶ)すること
ができず、他のクロツクとは周期が異なるクロツク(以
下、これを不等周期成分と呼ぶ)を含むようなクロツク
信号S7を生成せざるを得ない場合がある。
ツク信号S7がPDM部9に入力される場合について図
17〜図20を用いて説明する。例えば図17(A)に
示すように、「3」ビツトのカウント回路20に入力さ
れるクロツク信号S7が、その「1」周期のうち、
「4」、「6」及び「8」番目のクロツクの立ち上がり
タイミング前で間延びされているものとする。
りタイミングに同期してカウントアツプすることにより
「3」ビツトのカウントデータSAを生成し、これを基
本波形合成回路21に出力する。このときカウント回路
20は、クロツク信号S7をカウントアツプすることに
より、当該クロツク信号S7の周波数を「1/2」分周
した最下位ビツトのカウントデータSA0 を生成する
(図17(B))。またカウント回路20は、クロツク
信号S7の周波数を1/4分周した、最下位ビツトから
1ビツト分上の桁のカウントデータSA1 を生成する
(図17(C))。さらにカウント回路20は、クロツ
ク信号S7の周波数を1/8分周した最上位ビツトのカ
ウントデータSA2 を生成する(図17(D))。
1から出力される基本波形データSB0 〜SB2 につい
て説明する。まず図18(A)は、カウント回路20に
入力されるクロツク信号S7を示す。基本波形合成回路
21は、カウントデータSA2 が論理レベル「H」にな
る位相であつて、かつカウントデータSA0 及びSA1
が論理レベル「L」になる位相を論理レベル「H」とす
るような、最下位ビツトの基本波形データSB0 を生成
し、これをPDM波形合成回路22に出力する(図18
(B))。
ータSA1 が論理レベル「H」になる位相であつて、か
つカウントデータSA0 が論理レベル「L」になる位相
を論理レベル「H」とするような、最下位ビツトから1
ビツト上の桁の基本波形データSB1 を生成し、これを
PDM波形合成回路22に出力する(図18(C))。
さらに基本波形合成回路21は、カウントデータSA0
を最上位ビツトの基本波形データSB2 としてそのまま
PDM波形合成回路22に出力する(図18(D))。
このようにして生成された基本波形データSBにおけ
る、論理レベル「H」と論理レベル「L」の時間比は、
最下位ビツトの基本波形データSB0 の場合には「3/
19」であり、最下位ビツトから1ビツト上の桁の基本
波形データSB1の場合には「6/19」であり、最上
位ビツトの基本波形データSB2 の場合には「8/1
9」である。また各基本波形データSB0 〜SB2 は、
論理レベル「H」の位相が重ならないようになつてい
る。
2から出力されるPDM波形データSHについて説明す
る。まず図19(A)は、カウント回路20に入力され
るクロツク信号S7を示す。PDM波形合成回路22
は、周波数誤差検出部8から供給される周波数誤差デー
タSEと基本波形データSBとの論理積をとつた後、さ
らに論理和をとることによりPDM波形データSHを生
成し、これをLPF11(図13)に出力する。
ータSEが「000」の場合には、論理レベル「0」を
波形番号「0」のPDM波形データSH0 として出力す
る(図19(B))。また周波数誤差データSEが「0
01」の場合には、最下位ビツトの基本波形合成データ
SB0 を波形番号「1」のPDM波形データSH1 とし
てLPF11(図13)に出力する(図19(C))。
さらに周波数誤差データSEが「010」の場合には、
最下位ビツトから1ビツト分上の桁の基本波形合成デー
タSB1 を、波形番号「2」のPDM波形データSH2
として出力する(図19(D))。
誤差データSEが「011」の場合には、最下位ビツト
の基本波形合成データSB0 と最下位ビツトから1ビツ
ト分上の桁の基本波形合成データSB1 とを合成し、そ
の結果得たデータを波形番号「3」のPDM波形データ
SH3 として出力する(図19(E))。また周波数誤
差データSEが「100」の場合には、最上位ビツトの
基本波形合成データSB2 を波形番号「4」のPDM波
形データSH4 として出力する(図19(F))。さら
に周波数誤差データSEが「101」の場合には、最下
位ビツトの基本波形合成データSB0 と最上位ビツトの
基本波形合成データSB2 とを合成し、その結果得たデ
ータを波形番号「5」のPDM波形データSH5 として
出力する(図19(G))。
波数誤差データSEが「110」の場合には、最下位ビ
ツトから1ビツト分上の桁の基本波形合成データSB1
と、最上位ビツトの基本波形合成データSB2 とを合成
し、その結果得たデータを波形番号「6」のPDM波形
データSH6 として出力する(図19(H))。また周
波数誤差データSEが「111」の場合には、基本波形
合成データSB0 と基本波形合成データSB1 と基本波
形合成データSB2 とを全て合成し、その結果得たデー
タを波形番号「7」のPDM波形データSH7 として出
力する(図19(I))。
れたPDM波形データSHから直流成分を抽出すること
により、PDM波形データSHに応じた所望の電圧レベ
ルの制御電圧S9を生成し、これをVCXO12に出力
するようになされている。
PDM波形データSHと制御電圧S9の関係を説明す
る。制御電圧S9は、波形番号「0」〜「3」のPDM
波形データSH0 〜SH3の間では直線的に増大し、波
形番号「4」のPDM波形データSH4 のときに一旦減
少した後、波形番号「4」〜「7」のPDM波形データ
SH4 〜SH7 の間では再び直線的に増大している。す
なわち制御電圧S9は、周波数誤差データSEが「00
0」から始まつて「011」にインクリメントされるま
では直線的に増大するが、周波数誤差データSEが「1
00」にインクリメントされると一旦減少し、さらに周
波数誤差データSEが「100」から「111」にイン
クリメントされるまでは再び増大していることがわか
る。
含むクロツク信号S7がPDM部9に供給されると、P
DM波形データSHの波形番号と制御電圧S9との間で
線形性が成り立たたないため、VCXO12を正確に制
御することができないという問題があつた。
で、従来に比して一段と正確にパルス密度変調を行い得
るパルス密度変調装置を提案しようとするものである。
め本発明においては、単位時間あたりのパルス密度を変
化させることによつて変調処理を施すパルス密度変調装
置において、供給されるクロツク信号をカウントするカ
ウント手段と、カウント手段から出力されるカウントデ
ータを合成して基本波形データを生成する第1の波形デ
ータ生成手段と、第1の波形データ生成手段から出力さ
れる基本波形データを合成することにより、外部から供
給されるデイジタルデータに応じたパルス密度変調波形
データを生成する第2の波形データ生成手段と、クロツ
ク信号に含まれる不等周期成分の位相を示すクロツク補
正信号を生成するクロツク補正信号生成手段と、クロツ
ク補正信号に基づいてパルス密度変調波形データを補正
する波形データ補正手段とを設けるようにした。
相を示すクロツク補正信号に基づいて、パルス密度変調
波形データを補正する波形データ補正手段を設けるよう
にしたことにより、当該波形データ補正手段を追加する
だけで、補正されたパルス密度変調波形データとその直
流成分との間に線形性を成立させることができる。
施の形態を詳述する。
す図1において、30は全体として携帯電話機を示し、
周波数誤差補正ブロツク31の構成を除いて、従来の携
帯電話機1と同様に構成されている。携帯電話機30
は、擬似雑音符号によつてスペクトラム拡散変調されて
送信される送信信号をアンテナ2によつて受信し、その
受信信号S1を受信部3に入力するようになされてい
る。受信部3は、受信信号S1を周波数変換するなどし
て所定の信号処理を施し、その結果得た受信信号S2を
乗算器4に出力する。
給される擬似雑音符号S3と受信信号S2とを乗算する
ことによつて逆拡散を行い、その結果得られる受信信号
S4を復号化部6及び周波数誤差補正ブロツク31に出
力する。復号化部6は、受信信号S4に対して復号化処
理を施すことによりベースバンド信号S5を生成し、こ
れを後段の回路(図示せず)に出力するようになされて
いる。
S4を周波数誤差検出部8に入力するようになされてい
る。周波数誤差検出部8は、擬似雑音符号S3が乗算さ
れた受信信号S4から、受信した受信信号S2と擬似雑
音符号S3との周波数誤差を検出し、これを周波数誤差
データSEとしてPDM部32に出力する。PDM部3
2は、分周器33から供給されるクロツク信号S7に基
づいて周波数誤差データSEをパルス密度変調すること
によりPDM波形データを生成する。さらにPDM部3
2は、この生成したPDM波形データを分周器33から
供給されるクロツク補正信号S30に基づいて補正し、
その結果得られるPDM波形補正データSKをLPF1
1に出力する。
から直流成分を抽出することにより制御電圧S9を生成
し、これをVCXO12に出力する。VCXO12は、
供給される制御電圧S9に応じて発信周波数を変化させ
ながら発信信号S10を生成し、これを分周器33に出
力する。分周器33は、発信信号S10を所定の分周数
に応じて分周することによりクロツク信号S7を生成
し、これを擬似雑音符号発生器5及びPDM部32に出
力する。これと共に分周器33は、生成したクロツク信
号S7に含まれる不等周期成分の位相を示すクロツク補
正信号S30を生成し、これをPDM部32に出力する
ようになされている。擬似雑音符号発生器5は、分周器
33から供給されるクロツク信号S7に基づいて擬似雑
音符号S3を発生し、これを乗算器4に出力する。
は、擬似雑音符号S3が乗算された受信信号S4を基に
クロツク信号S7を生成し、これを擬似雑音符号発生器
5に与えることにより、当該擬似雑音符号発生器5にお
いて発生される擬似雑音符号S3の周波数を、受信信号
S2に含まれる送信側の擬似雑音符号の周波数に一致す
るように制御するようになされている。
一符号を付して示す図2に示すように、カウント回路2
0、基本波形合成回路21、PDM波形合成回路22及
びPDM波形補正回路40によつて形成されている。P
DM部32は、分周器33(図1)から供給されるクロ
ツク信号S7をカウント回路20に入力するようになさ
れている。カウント回路20は、「n」ビツトの2進カ
ウント回路でなり、クロツク信号S7をカウントするこ
とにより「n」ビツトのカウントデータSAを生成し、
これを基本波形合成回路21に出力する。
ウントデータSAが論理レベル「H」になるタイミング
であつて、かつ当該所望ビツトよりも下位ビツトのカウ
ントデータSAが全て論理レベル「L」になるタイミン
グを、論理レベル「H」とするようなデータを生成し
て、当該データの上位ビツトと下位ビツトを順次入れ換
えることによつて基本波形データSBを生成し、これを
PDM波形合成回路22に出力する。PDM波形合成回
路22は、周波数誤差検出部8(図1)から供給される
周波数誤差データSEと基本波形データSBとの論理積
をとつた後、これらの論理和をとることによりPDM波
形データSHを生成し、これをPDM波形補正回路40
に出力する。
1)から供給されるクロツク補正信号S30をPDM波
形補正回路40に入力するようになされている。PDM
波形補正回路40は、図3に示すように、インバータ4
1とアンド回路42とによつて形成されており、クロツ
ク補正信号S30をインバータ41に入力する一方、P
DM波形データSHをアンド回路42に入力するように
なされている。インバータ41は、クロツク補正信号S
30の極性を反転し、その結果得られるインバータ出力
データS40をアンド回路42に出力する。アンド回路
42は、インバータ出力データS40とPDM波形デー
タSHとの論理積をとり、その結果得られるPDM波形
補正データSKをLPF11(図1)に出力する。
S7がPDM部32に入力された場合について説明す
る。例えば「3」ビツトのカウント回路20に入力され
るクロツク信号S7が、その「1」周期のうち「4」、
「6」及び「8」番目のクロツクの立ち上がりタイミン
グ前で間延びされているものとする(図17(A))。
りタイミングに同期してカウントアツプすることによ
り、「3」ビツトのカウントデータSA0 〜SA2 を生
成し、これを基本波形合成回路21に出力する(図17
(B)〜(D))。基本波形合成回路21は、カウント
データSA0 〜SA2 に対して上述した所定のデータ処
理を施し、その結果得られる基本波形データSB0 〜S
B2 をPDM波形合成回路22に出力する(図18
(B)〜(D))。PDM波形合成回路22は、供給さ
れる周波数誤差データSEに応じて基本波形データSB
0 〜SB2 を合成し、その結果得たPDM波形データS
HをPDM波形補正回路40に出力する(図19(B)
〜(I))。
信号S7を生成すると共に、当該クロツク信号S7に含
まれる不等周期成分の位相を示すクロツク補正信号S3
0を生成して、これをPDM波形補正回路40に供給す
るようになされている。例えば図4(A)に示すよう
に、分周器33では、「4」、「6」及び「8」番目の
クロツクの立ち上がりタイミング前で間延びされている
クロツク信号S7を生成した場合には、その立ち上がり
タイミング直前の半クロツク分を論理レベル「H」とす
るようなクロツク補正信号S30を生成する。
「0」のPDM波形データSH0 が供給された場合に
は、論理レベル「0」でなる波形番号「0」のPDM波
形補正データSK0 を生成し、これをLPF11(図
1)に出力する(図4(B))。またPDM波形補正回
路40は、波形番号「1」のPDM波形データSH1 が
供給された場合には、当該PDM波形データSH1 のう
ち、「6」番目のクロツクの立ち上がりタイミング直前
の半クロツク分を論理レベル「H」から論理レベル
「L」に落とすことにより、波形番号「1」のPDM波
形補正データSK1 を生成し、これを出力する(図4
(C))。
「2」のPDM波形データSH2 が供給された場合に
は、当該PDM波形データSH2 のうち、「4」及び
「8」番目のクロツクの立ち上がりタイミング直前の半
クロツク分を論理レベル「H」から論理レベル「L」に
落とすことにより、波形番号「2」のPDM波形補正デ
ータSK2 を生成し、これを出力する(図4(D))。
また波形番号「3」のPDM波形データSH3 が供給さ
れた場合には、当該PDM波形データSH3 のうち、
「4」、「6」及び「8」番目のクロツクの立ち上がり
タイミング直前の半クロツク分を論理レベル「H」から
論理レベル「L」に落とすことにより、波形番号「3」
のPDM波形補正データSK3 を生成し、これを出力す
る(図4(E))。
「4」のPDM波形データSH4 が供給された場合に
は、当該PDM波形データSH4 を波形番号「4」のP
DM波形補正データSK4 として出力する(図4
(F))。また波形番号「5」のPDM波形データSH
5 が供給された場合には、当該PDM波形データSH5
のうち、「6」番目のクロツクの立ち上がりタイミング
直前の半クロツク分を論理レベル「H」から論理レベル
「L」に落とすことにより、波形番号「5」のPDM波
形補正データSK5 を生成し、これを出力する(図4
(G))。
号「6」のPDM波形データSH6が供給された場合に
は、当該PDM波形データSH6 のうち、「4」及び
「8」番目のクロツクの立ち上がりタイミング直前の半
クロツク分を論理レベル「H」から論理レベル「L」に
落とすことにより、波形番号「6」のPDM波形補正デ
ータSK6 を生成し、これを出力する(図4(H))。
また波形番号「7」のPDM波形データSH7 が供給さ
れた場合には、当該PDM波形データSH7 のうち、
「4」、「6」及び「8」番目のクロツクの立ち上がり
タイミング直前の半クロツク分を論理レベル「H」から
論理レベル「L」に落とすことにより、波形番号「7」
のPDM波形補正データSK7 を生成し、これを出力す
る(図4(I))。
給されるクロツク補正信号S30に基づいて、PDM波
形データSHのうち、クロツク信号S7の不等周期成分
に対応する位相を、強制的に論理レベル「H」から論理
レベル「L」に落とすことにより、不等周期成分による
影響を取り除いたPDM波形補正データSKを生成し、
これをLPF11に出力するようになされている。LP
F11は、PDM部32によつて生成されたPDM波形
補正データSKから直流成分を抽出することにより、P
DM波形補正データSKに応じた所望の電圧レベルの制
御電圧S9を生成し、これをVCXO12に出力する。
電圧S9の関係を示す。この場合、制御電圧S9は、P
DM波形補正データSKの波形番号に連動して直線的に
増大しており、PDM波形補正データSKの波形番号と
制御電圧S9との間で線形性が成立していることがわか
る。従つてLPF11から出力される制御電圧S9は、
周波数誤差検出部8から供給される周波数誤差データS
Eがインクリメントされることに応じて直線的に増加す
る。
XO12から供給される発信信号S10を基にクロツク
信号S7を生成して、これをPDM部32のカウント回
路20に出力すると共に、クロツク信号S7に含まれる
不等周期成分の位相を示すクロツク補正信号S30を生
成して、これをPDM部32のPDM波形補正回路40
に出力する。
カウントすることにより、「n」ビツトのカウントデー
タSA0 〜SAn-1 を生成し、これを基本波形合成回路
21に出力する。基本波形合成回路21は、「n」ビツ
トのカウントデータSA0 〜SAn-1 を合成することに
より「n」個の基本波形データSB0 〜SBn-1 を生成
し、これをPDM波形合成回路22に出力する。PDM
波形合成回路22は、周波数誤差検出部8から供給され
る周波数誤差データSEに基づいて、「n」個の基本波
形データSB0 〜SBn-1 を合成することによりPDM
波形データSHを生成し、これをPDM波形補正回路4
0に出力する。
ロツク補正信号S30に基づいて、PDM波形データS
Hのうち、クロツク信号S7の不等周期成分に相当する
位相の信号レベルを強制的に論理レベル「L」に設定す
ることによりPDM波形補正データSKを生成し、これ
をLPF11に出力する。LPF11は、このPDM波
形補正データSKから直流成分を抽出することにより制
御電圧S9を生成し、これをVCXO12に出力する。
にPDM波形補正回路40を設けるだけで、PDM波形
補正データSKとその直流成分である制御電圧S9との
間に線形性を成立させることができることから、回路規
模や消費電力が大きくなることを回避しながら、VCX
O12を正確に制御し得る。
含まれる不等周期成分の位相を示すクロツク補正信号S
30に基づいて、PDM波形データSHのうち不等周期
成分の位相を補正してPDM波形補正データを生成する
ようにしたことにより、PDM波形補正回路40を追加
するだけで、PDM波形補正データとその直流成分との
間に線形性を成立させることができ、かくして回路規模
の増大を抑えながらVCXO12を正確に制御し得る。
波形合成回路22の後段にPDM波形補正回路40を設
け、当該PDM波形補正回路40によつてPDM波形デ
ータSHを補正した場合について述べたが、本発明はこ
れに限らず、図2との対応部分に同一符号を付して示す
図6に示すように、カウント回路20の後段にカウント
波形補正回路51を設け、当該カウント波形補正回路5
1によつてカウントデータSAを補正しても上述の場合
と同様の効果を得ることができる。
データSAをカウント波形補正回路51に出力する。と
ころでこのカウント波形補正回路51には、分周器33
(図1)からクロツク補正信号30が供給されている。
カウント波形補正回路51は、クロツク補正信号S30
の極性を反転したものとカウントデータSAとの論理積
をとることにより、カウントデータSAのうちクロツク
信号S7の不等周期成分に相当する位相の信号レベルを
補正し、その結果得たカウント波形補正データSLを基
本波形合成回路21に出力する。基本波形合成回路21
は、カウント波形補正データSLを合成することにより
基本波形補正データSMを生成し、これをPDM波形合
成回路22に出力する。PDM波形合成回路22は、周
波数誤差検出部8(図1)から供給される周波数誤差デ
ータSEに基づいて基本波形補正データSMを合成する
ことにより、PDM波形補正データSKを生成し、これ
をLPF11(図1)に出力する。
の2進カウント回路であつて、当該カウント回路20に
不等周期成分を含むクロツク信号S7が入力される場合
について図7を用いて説明する。図7(A)は、カウン
ト回路20に入力されるクロツク信号S7を示す。図7
(B)は、カウント波形補正回路51に供給されるクロ
ツク補正信号S30を示す。
カウントすることによりカウントデータSA0 〜SA2
を生成し、これをカウント波形補正回路51に出力する
(図17(B)〜(D))。カウント波形補正回路51
は、クロツク補正信号S30の極性を反転したものとカ
ウントデータSA0 〜SA2 との論理積をとることによ
り、カウント波形補正データSL0 〜SL2 を生成し、
これを基本波形合成回路21に出力する(図7(C)〜
(E))。このようにカウント波形補正回路51は、カ
ウントデータSA0 〜SA2 のうち、クロツク信号S7
の不等周期成分に相当する位相の信号レベルを論理レベ
ル「H」から論理レベル「L」に落とすことにより、カ
ウントデータSA0 〜SA2 を補正する。
補正回路51によつてカウントデータSAを補正するこ
とで、補正されたPDM波形補正データSKを生成する
ようになされている。従つてカウント波形補正回路51
を追加するだけで、PDM波形補正データとその直流成
分との間に線形性を成立させることができ、かくして回
路規模の増大を抑えながらVCXO12を正確に制御し
得る。
波形合成回路22の後段にPDM波形補正回路40を設
け、当該PDM波形補正回路40によつてPDM波形デ
ータSHを補正した場合について述べたが、本発明はこ
れに限らず、図2と対応部分に同一符号を付して示す図
8に示すように、基本波形合成回路21の後段に基本波
形補正回路61を設け、当該基本波形補正回路61によ
つて基本波形データSBを補正しても上述の場合と同様
の効果を得ることができる。
波形データSBを基本波形補正回路61に出力する。と
ころで基本波形合成回路61には、分周器33(図1)
からクロツク補正信号S30が供給されている。基本波
形補正回路61は、クロツク補正信号S30の極性を反
転したものと基本波形データSBとの論理積をとること
により、基本波形データSBのうちクロツク信号S7の
不等周期成分に相当する位相の信号レベルを補正し、そ
の結果得た基本波形補正データSMをPDM波形合成回
路22に出力する。PDM波形合成回路22は、周波数
誤差検出部8(図1)から供給される周波数誤差データ
SEに基づいて基本波形補正データSMを合成すること
により、PDM波形補正データSKを生成し、これをL
PF11(図1)に出力する。
の2進カウント回路であつて、当該カウント回路20に
不等周期成分を含むクロツク信号S7が入力される場合
について図9を用いて説明する。図9(A)は、カウン
ト回路20に入力されるクロツク信号S7を示す。図9
(B)は、基本波形補正回路61に供給されるクロツク
補正信号S30を示す。
SA0 〜SA2 を合成することにより基本波形データS
B0 〜SB2 を生成し、これを基本波形補正回路61に
出力する(図18(B)〜(D))。基本波形補正回路
61は、クロツク補正信号S30の極性を反転したもの
と基本波形データSB0 〜SB2 との論理積をとること
により、基本波形補正データSM0 〜SM2 を生成し、
これをPDM波形合成回路22に出力する(図9(C)
〜(E))。このように基本波形補正回路61は、基本
波形データSB0 〜SB2 のうち、クロツク信号S7の
不等周期成分に相当する位相の信号レベルを論理レベル
「H」から論理レベル「L」に落とすことにより、基本
波形データSB0 〜SB2 を補正する。
回路61によつて基本波形データSBを補正すること
で、補正されたPDM波形補正データSKを生成するよ
うになされている。従つて基本波形補正回路61を追加
するだけで、PDM波形補正データSKとその直流成分
との間に線形性を成立させることができ、かくして回路
規模の増大を抑えながらVCXO12を正確に制御し得
る。
波形補正回路40をインバータ41及びアンド回路42
によつて形成した場合について述べたが、本発明はこれ
に限らず、PDM波形補正回路70をオア回路71によ
つて形成しても上述の場合と同様の効果を得ることがで
きる。この場合、オア回路71は、PDM波形合成回路
22から出力されるPDM波形データSHと、分周器3
3(図1)から供給されるクロツク補正信号S30との
論理和をとり、その結果得たPDM波形補正データSQ
をLPF11(図1)に出力する。
の2進カウント回路であつて、当該カウント回路20に
不等周期成分を含むクロツク信号S7が入力された場合
における、PDM波形補正データSQについて図11を
用いて説明する。図11(A)は、クロツク補正信号S
30を示す。PDM波形補正回路70は、波形番号
「0」のPDM波形データSH0 が供給された場合に
は、「4」、「6」及び「8」番目のクロツクの立ち上
がりタイミング直前の半クロツク分を論理レベル「L」
から論理レベル「H」に上げることにより、波形番号
「0」のPDM波形補正データSQ0 を生成し、これを
出力する(図11(B))。
「1」のPDM波形データSH1 が供給された場合に
は、「4」及び「8」番目のクロツクの立ち上がりタイ
ミング直前の半クロツク分を論理レベル「L」から論理
レベル「H」に上げることにより、波形番号「1」のP
DM波形補正データSQ1 を生成し、これを出力する
(図11(C))。また波形番号「2」のPDM波形デ
ータSH2 が供給された場合には、「6」番目のクロツ
クの立ち上がりタイミング直前の半クロツク分を論理レ
ベル「L」から論理レベル「H」に上げることにより、
波形番号「2」のPDM波形補正データSQ2 を生成
し、これを出力する(図11(D))。
「3」のPDM波形データSH3 が供給された場合に
は、これを波形番号「3」のPDM波形補正データSQ
3 として出力する(図11(E))。またPDM波形補
正回路70は、波形番号「4」のPDM波形データSH
4 が供給された場合には、「4」、「6」及び「8」番
目のクロツクの立ち上がりタイミング直前の半クロツク
分を論理レベル「L」から論理レベル「H」に上げるこ
とにより、波形番号「4」のPDM波形補正データSQ
4 を生成し、これを出力する(図11(F))。
「5」のPDM波形データSH5 が供給された場合に
は、「4」及び「8」番目のクロツクの立ち上がりタイ
ミング直前の半クロツク分を論理レベル「L」から論理
レベル「H」に上げることにより、波形番号「5」のP
DM波形補正データSQ5 を生成し、これを出力する
(図11(G))。また波形番号「6」のPDM波形デ
ータSH6 が供給された場合には、「6」番目のクロツ
クの立ち上がりタイミング直前の半クロツク分を論理レ
ベル「L」から論理レベル「H」に上げることにより、
波形番号「6」のPDM波形補正データSQ6 を生成
し、これを出力する(図11(H))。さらに波形番号
「7」のPDM波形データSH7 が供給された場合に
は、これを波形番号「7」のPDM波形補正データSQ
7 として出力する(図11(I))。
給されるクロツク補正信号S30に基づいて、PDM波
形データSHのうち、クロツク信号S7の不等周期成分
に対応する位相を、強制的に論理レベル「L」から論理
レベル「H」に上げることにより、不等周期成分による
影響を取り除いたPDM波形補正データSQを生成し、
これをLPF11に出力するようになされている。LP
F11は、PDM波形補正データSQから直流成分を抽
出することにより制御電圧を生成し、これをVCXO1
2に出力する。
御電圧の関係を示す。この場合、制御電圧は、PDM波
形補正データSQの波形番号に連動して直線的に増大し
ており、PDM波形補正データSQの波形番号と制御電
圧との間で線形性が成立していることがわかる。
る不等周期成分の位相を示すクロツク補正信号S30に
基づいて、PDM波形データSHのうち不等周期成分の
位相を補正してPDM波形補正データSQを生成すれ
ば、PDM波形補正回路70を追加するだけで、PDM
波形補正データSQとその直流成分との間に線形性を成
立させることができ、かくして回路規模の増大を抑えな
がらVCXO12を正確に制御し得る。
間あたりのパルス密度を変化させることによつて変調処
理を施した場合について述べたが、本発明はこれに限ら
ず、単位時間内の複数のパルス列を結合し、パルス幅を
変化させることによつて変調処理を施すようにしても上
述の場合と同様の効果を得ることができる。
明を、CDMA方式の携帯電話機30で用いられるPD
M部32に適用した場合について述べたが、本発明はこ
れに限らず、要は、単位時間あたりのパルス密度を変化
させることによつて変調処理を施すパルス密度変調装置
であれば良く、この場合も上述の場合と同様の効果を得
ることができる。
信号に含まれる不等周期成分の位相を示すクロツク補正
信号に基づいて、パルス密度変調波形データを補正する
波形データ補正手段を設けるようにしたことにより、当
該波形データ補正手段を追加するだけで、補正されたパ
ルス密度変調波形データとその直流成分との間に線形性
を成立させることができ、かくして従来に比して一段と
正確にパルス密度変調を行い得る。
系回路の構成を示すブロツク図である。
ある。
係を示すタイミングチヤートである。
図表である。
ロツク図である。
関係を示すタイミングチヤートである。
ロツク図である。
を示すタイミングチヤートである。
構成を示すブロツク図である。
関係を示すタイミングチヤートである。
す図表である。
を示すブロツク図である。
ある。
である。
図表である。
図表である。
す図表である。
表である。
ブロツク、8……周波数誤差検出部、9、32、50、
60……PDM部、10、33……分周器、11……L
PF、12……VCXO、20……カウント回路、21
……基本波形合成回路、22……PDM波形合成回路、
40、70……PDM波形補正回路、51……カウント
波形補正回路、61……基本波形補正回路。
Claims (6)
- 【請求項1】単位時間あたりのパルス密度を変化させる
ことによつて変調処理を施すパルス密度変調装置におい
て、 供給されるクロツク信号をカウントするカウント手段
と、 上記カウント手段から出力されるカウントデータを合成
して基本波形データを生成する第1の波形データ生成手
段と、 上記第1の波形データ生成手段から出力される上記基本
波形データを合成することにより、外部から供給される
デイジタルデータに応じたパルス密度変調波形データを
生成する第2の波形データ生成手段と、 上記クロツク信号に含まれる不等周期成分の位相を示す
クロツク補正信号を生成するクロツク補正信号生成手段
と、 上記クロツク補正信号に基づいて上記パルス密度変調波
形データを補正する波形データ補正手段とを具えること
を特徴とするパルス密度変調装置。 - 【請求項2】上記波形データ補正手段は、 上記クロツク補正信号に基づいて上記第2の波形データ
生成手段から出力される上記パルス密度変調波形データ
を補正することを特徴とする請求項1に記載のパルス密
度変調装置。 - 【請求項3】上記波形データ補正手段は、 上記クロツク補正信号に基づいて上記カウント手段から
出力される上記カウントデータを補正することによつて
上記パルス密度変調波形データを補正することを特徴と
する請求項1に記載のパルス密度変調装置。 - 【請求項4】上記波形データ補正手段は、 上記クロツク補正信号に基づいて上記第1の波形データ
生成手段から出力される上記基本波形データを補正する
ことによつて上記パルス密度変調波形データを補正する
ことを特徴とする請求項1に記載のパルス密度変調装
置。 - 【請求項5】上記波形データ補正手段は、 供給される上記クロツク補正信号に基づいて、上記パル
ス密度変調波形データのうち上記クロツク信号に含まれ
る不等周期成分に相当する位相の信号レベルを強制的に
論理レベル「L」に設定することによつて、当該パルス
密度変調波形データを補正することを特徴とする請求項
1に記載のパルス密度変調装置。 - 【請求項6】上記波形データ補正手段は、 供給される上記クロツク補正信号に基づいて、上記パル
ス密度変調波形データのうち上記クロツク信号に含まれ
る不等周期成分に相当する位相の信号レベルを強制的に
論理レベル「H」に設定することによつて、当該パルス
密度変調波形データを補正することを特徴とする請求項
1に記載のパルス密度変調装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06345798A JP3888565B2 (ja) | 1998-03-13 | 1998-03-13 | パルス密度変調装置 |
| US09/264,244 US6317457B1 (en) | 1998-03-13 | 1999-03-08 | Pulse density modulator |
| KR1019990007755A KR100613831B1 (ko) | 1998-03-13 | 1999-03-09 | 펄스밀도변조기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06345798A JP3888565B2 (ja) | 1998-03-13 | 1998-03-13 | パルス密度変調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261522A true JPH11261522A (ja) | 1999-09-24 |
| JP3888565B2 JP3888565B2 (ja) | 2007-03-07 |
Family
ID=13229796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06345798A Expired - Fee Related JP3888565B2 (ja) | 1998-03-13 | 1998-03-13 | パルス密度変調装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6317457B1 (ja) |
| JP (1) | JP3888565B2 (ja) |
| KR (1) | KR100613831B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7689185B2 (en) | 2004-02-11 | 2010-03-30 | Samsung Electronics Co., Ltd. | Apparatus and method for estimating initial frequency offset in an asynchronous mobile communication system |
| JP2010273042A (ja) * | 2009-05-20 | 2010-12-02 | Toyota Motor Corp | パルス密度変復調回路及び該変復調回路を用いたインバータ制御装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4622423B2 (ja) * | 2004-09-29 | 2011-02-02 | 日本テキサス・インスツルメンツ株式会社 | パルス幅変調信号発生回路 |
| TWI521882B (zh) * | 2013-05-02 | 2016-02-11 | 瑞昱半導體股份有限公司 | 利用脈衝密度調變進行溝通之電子裝置、溝通方法、音訊裝置及放大裝置 |
| US9871530B1 (en) * | 2016-12-11 | 2018-01-16 | John Howard La Grou | Multi-path analog-to-digital and digital-to-analog conversion of PDM signals |
| CN106849955B (zh) * | 2017-03-30 | 2023-10-31 | 绍兴市上虞区幻想动力机器人科技有限公司 | 一种脉冲密度调制方法及脉冲密度值信号转换电路 |
| US10523190B2 (en) * | 2017-11-28 | 2019-12-31 | Infineon Technologies Ag | Pulse density modulation adjustment |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5056054A (en) * | 1990-05-02 | 1991-10-08 | National Semiconductor Corporation | Digital phase locked loop utilizing a multi-bit phase error input for control of a stepped clock generator |
| JP2618742B2 (ja) * | 1990-07-09 | 1997-06-11 | 康人 竹内 | Fm復調器 |
| US5224125A (en) * | 1991-04-05 | 1993-06-29 | National Semiconductor Corporation | Digital signed phase-to-frequency converter for very high frequency phase locked loops |
| JP3256253B2 (ja) * | 1991-11-27 | 2002-02-12 | 富士電機株式会社 | パルス密度変調形d/a変換回路 |
| US5337338A (en) * | 1993-02-01 | 1994-08-09 | Qualcomm Incorporated | Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order |
| JP3288835B2 (ja) * | 1993-11-30 | 2002-06-04 | クラリオン株式会社 | 復調装置及びfm受信装置 |
| US5995546A (en) * | 1996-04-10 | 1999-11-30 | Texas Instruments Incorporated | Digital integrator for pulse-density modulation using an adder carry or an integrator overflow |
| US6014417A (en) * | 1997-06-11 | 2000-01-11 | National Semiconductor Corporation | On-chip phase step generator for a digital phase locked loop |
| US6009007A (en) * | 1998-02-12 | 1999-12-28 | Industrial Technology Research Institute | Pulse-density-modulated controller with dynamic sequence |
-
1998
- 1998-03-13 JP JP06345798A patent/JP3888565B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-08 US US09/264,244 patent/US6317457B1/en not_active Expired - Fee Related
- 1999-03-09 KR KR1019990007755A patent/KR100613831B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7689185B2 (en) | 2004-02-11 | 2010-03-30 | Samsung Electronics Co., Ltd. | Apparatus and method for estimating initial frequency offset in an asynchronous mobile communication system |
| JP2010273042A (ja) * | 2009-05-20 | 2010-12-02 | Toyota Motor Corp | パルス密度変復調回路及び該変復調回路を用いたインバータ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990077711A (ko) | 1999-10-25 |
| JP3888565B2 (ja) | 2007-03-07 |
| KR100613831B1 (ko) | 2006-08-17 |
| US6317457B1 (en) | 2001-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1611684B3 (en) | Method of establishing an oscillator clock signal | |
| US20080297208A1 (en) | Process for dithering a time to digital converter and circuits for performing said process | |
| US10911037B2 (en) | Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits | |
| KR100865662B1 (ko) | 노이즈 형성 디지털 주파수 합성 | |
| CN118038799A (zh) | 信号产生装置、驱动芯片、显示系统及驱动方法 | |
| US5455847A (en) | Clock recovery phase detector | |
| JP4886276B2 (ja) | クロックデータ復元装置 | |
| JPH11261522A (ja) | パルス密度変調装置 | |
| KR100414864B1 (ko) | 디지탈카운터및디지탈pll회로 | |
| US10249279B1 (en) | D/A converter, electronic musical instrument, information processing device and D/A conversion method | |
| JP4648380B2 (ja) | 分数周波数シンセサイザ | |
| US20220038104A1 (en) | All-digital phase-locked loop | |
| EP1307960B1 (en) | Frequency synthesizer | |
| JPH11127207A (ja) | デジタル無線通信装置の検波方法及びその回路 | |
| US20090086875A1 (en) | Digital spread spectrum method based on precise phase delta-sigma algorithm | |
| US6359519B1 (en) | Self-timed numerically controlled ring oscillator | |
| JP2008098930A (ja) | クロックデータ復元装置 | |
| JPH10173719A (ja) | Pam方式通信装置のタイミング制御回路 | |
| US4124898A (en) | Programmable clock | |
| US5050195A (en) | Narrow range digital clock circuit | |
| US7072920B2 (en) | Method and apparatus for digital frequency conversion | |
| US11588490B2 (en) | Digital loop filter in all-digital phase-locked loop | |
| US8659332B2 (en) | Signal circuit | |
| US6662002B2 (en) | Frequency conversion circuit and transmitter | |
| JP3696207B2 (ja) | 位相調整機能を有する復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |