JPH11261843A - 表示制御装置及び表示装置の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 特殊再生等により同期信号の波形が乱れた映
像信号から適切な画像を表示装置に表示できる表示制御
装置を提供することである。 【解決手段】 ＶＣＯ部１２は、ＰＬＬ部１１を介して
入力した水平同期信号Ｈから内部クロック信号を生成
し、水平カウンタ１５に供給する。水平デコーダ１４
は、水平カウンタ１５のカウント数に対応した制御信号
及び内部水平同期信号を生成する。リセット制御部２２
は、ノイズフィルタを介して入力したコンポジット同期
信号ＣＳＹと水平デコーダ１４から供給される内部水平
同期信号との同期ずれを検出した際に、コンポジット同
期信号ＣＳＹに同期を合わせて水平カウンタ１５にリセ
ット信号を供給する。水平デコーダ１４は、水平カウン
タ１５がリセットにされた後、コンポジット同期信号Ｃ
ＳＹに同期を合わせた制御信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、特殊再生等によ
り同期信号の波形が乱れた映像信号から適切な画像を表
示装置に表示できる表示制御装置及び表示装置の制御方
法に関する。

【０００２】

【従来の技術】従来のビデオカメラ等のモニタ用のＬＣ
Ｄ（液晶ディスプレイ）コントローラは、映像再生部に
より再生された画像をＬＣＤにモニタ表示する際に、Ｒ
ＧＢデコーダ等から供給される同期信号を加工して制御
信号を生成し、ＬＣＤ駆動部に供給する。従来のＬＣＤ
コントローラとその周辺回路において、ＬＣＤに画像が
表示される様子を以下に説明する。

【０００３】映像再生部は、ビデオテープに記録されて
いる映像情報をビデオヘッドを介して読み出し、映像情
報から映像信号を再生し、ＲＧＢデコーダに供給する。
ＲＧＢデコーダは、映像再生部により再生された映像信
号を受信し、映像信号を色信号とコンポジット同期信号
とに分離する。ＲＧＢデコーダは、分離した色信号から
ＲＧＢ信号を生成して反転アンプに供給し、コンポジッ
ト同期信号から水平同期信号及び垂直同期信号を生成
し、ＬＣＤコントローラに供給する。

【０００４】ＬＣＤコントローラは、図７に示すよう
に、ＰＬＬ（Phase Locked Loop）部１０１と、ＶＣＯ
（電圧制御発振回路）部１０２と、水平デコーダ１０３
と、水平カウンタ１０４と、ドットクロック発生部１０
５と、同期制御部１０６と、垂直デコーダ１０７と、垂
直カウンタ１０８とＦＲＰ（フレームパルス信号）発生
部１０９とから構成される。

【０００５】ＰＬＬ部１０１は、ＲＧＢデコーダから水
平同期信号Ｈを受信し、また、水平デコーダ１０３から
内部水平パルスＰＨを受信する。ＰＬＬ部１０１は、受
信した内部水平パルスＰＨを水平同期信号Ｈに位相を合
わせてＶＣＯ部１０２に供給する。ＶＣＯ部１０２は、
受信した内部水平パルスＰＨから、内部クロック信号を
生成し、水平カウンタ１０４及びドットクロック発生部
１０５に供給する。

【０００６】水平カウンタ１０４は、受信した内部クロ
ック信号のクロック数をカウントし、水平デコーダ１０
３にカウント数を供給する。水平デコーダ１０３は、水
平カウンタ１０４のカウント数に従って、水平制御信号
及び垂直制御信号を生成する。ドットクロック発生部１
０５は、ＶＣＯ部１０２から受信した内部クロック信号
に従って、水平制御信号を生成する。

【０００７】また、水平デコーダ１０３は、水平カウン
タ１０４のカウント数に従って、内部水平同期信号（ラ
インクロック）を生成し、垂直カウンタ１０８及びＦＲ
Ｐ発生部１０９に供給する。垂直カウンタ１０８は、受
信した内部水平同期信号（ラインクロック）のクロック
数をカウントし、垂直デコーダ１０７にカウント数を供
給する。垂直デコーダ１０７は、垂直カウンタ１０８の
カウント数に従って、垂直制御信号を生成する。

【０００８】また、垂直デコーダ１０７は、垂直カウン
タ１０８のカウント数に従って、デコード信号を生成
し、同期制御部１０６に供給する。同期制御部１０６
は、ＲＧＢデコーダから供給された垂直同期信号Ｖと、
垂直デコーダ１０７から供給されたデコード信号とから
内部垂直同期信号を生成し、垂直カウンタ１０８及びＦ
ＲＰ発生部１０９に供給する。ＦＲＰ発生部１０９は、
水平デコーダ１０３から供給された内部水平同期信号と
同期制御部１０６から供給された内部垂直同期信号とか
らフレームパルス信号を生成する。

【０００９】水平デコーダ１０３、垂直デコーダ１０７
及びドットクロック発生部１０５は、このように生成し
た水平制御信号及び垂直制御信号をＬＣＤドライバに供
給する。ＬＣＤドライバは、ＬＣＤコントローラから供
給された水平制御信号及び垂直制御信号に従って、ＬＣ
Ｄの画素電極と共通電極と液晶とから形成される容量
（画素容量Ｃ_LC）に電荷を充電することにより、液晶の
配向を制御して画像を表示する。

【００１０】

【発明が解決しようとする課題】画像再生部により再生
される映像信号は、画像再生部が「早送り再生」及び
「巻き戻しスチル再生」等の特殊再生を行った際に、波
形の一部が乱れたものとなる。その際、ＲＧＢデコーダ
により映像信号から分離されたコンポジット同期信号Ｃ
ＳＹは、図８（ｂ）に示すように、図８（ａ）に示す正
常なコンポジット同期信号ＣＳＹと比べて、垂直同期信
号（V Sync）周辺の波形が乱れたものとなる。図８
（ｂ）に示すような波形の乱れたコンポジット同期信号
ＣＳＹから生成した水平同期信号Ｈを入力したＰＬＬ部
１０１は、水平同期信号Ｈに位相を合わせるまで数Ｈ期
間（数走査線期間）かかることとなる。そのため、ＬＣ
Ｄコントローラは、特に、表示領域の最初の部分に、タ
イミングのずれた垂直制御信号及び水平制御信号を生成
して信号ドライバに供給する。この結果、ＬＣＤは、画
面上部がずれた（曲がった）画像を表示していた。

【００１１】この発明は、上記実状に鑑みてなされたも
ので、特殊再生等により同期信号の波形が乱れた映像信
号から適切な画像を表示装置に表示できる表示制御装置
及び表示装置の制御方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる表示制御装置は、画像
信号に含まれる同期信号を入力する同期信号入力手段
と、前記同期信号入力手段により入力した同期信号に位
相を合わせた基準信号を生成する基準信号生成手段と、
前記基準信号生成手段により生成された基準信号に従っ
て、表示装置を制御するための制御信号を生成する制御
信号生成手段と、前記制御信号生成手段により生成され
た制御信号と前記同期信号入力手段により入力された同
期信号との同期ずれを検出する信号同期監視手段と、前
記信号同期監視手段が予め定められた範囲以上の同期ず
れを検出した場合に、前記制御信号生成手段が生成する
制御信号を、前記同期信号入力手段により入力された同
期信号に同期するように補正する制御信号補正手段と、
前記制御信号生成手段が生成した制御信号を表示装置に
出力する制御信号出力手段と、を備えることを特徴とす
る。

【００１３】この発明によれば、制御信号生成手段は、
基準信号生成手段により生成された基準信号に従って、
表示装置を制御するための制御信号を生成する。制御信
号補正手段は、信号同期監視手段が予め定められた範囲
以上の同期ずれを検出した場合に、制御信号生成手段が
生成する制御信号を、同期信号入力手段により入力され
た同期信号に同期するように補正する。この結果、特殊
再生等により同期信号の波形が乱れた映像信号から適切
な画像を表示装置に表示できる。

【００１４】前記制御信号生成手段は、少なくとも内部
同期信号を含む制御信号を生成し、前記信号同期監視手
段は、前記制御信号生成手段により生成された内部同期
信号と前記同期信号入力手段により入力された同期信号
との同期ずれを検出し、前記制御信号補正手段は、前記
制御信号生成手段が生成する内部同期信号を、前記同期
信号入力手段により入力された同期信号に同期するよう
に補正してもよい。この結果、特殊再生等により同期信
号の波形が乱れた映像信号から適切な画像を表示装置に
表示できる。

【００１５】前記制御信号補正手段は、前記制御信号生
成手段に、内部同期信号を生成するタイミングをリセッ
トするリセット信号を供給し、前記制御信号生成手段が
生成する内部同期信号を、前記同期信号入力手段により
入力された同期信号に同期するように補正してもよい。
この結果、特殊再生等により同期信号の波形が乱れた映
像信号から適切な画像を表示装置に表示できる。

【００１６】上記目的を達成するため、本発明の第２の
観点にかかる表示制御装置は、画像に含まれる同期信号
を入力する同期信号入力手段と、前記同期信号入力手段
により入力した同期信号に位相を合わせた基準信号を生
成する基準信号生成手段と、前記基準信号生成手段によ
り生成された基準信号に従って、内部クロックを生成す
る内部クロック生成手段と、前記内部クロック生成手段
により生成された内部クロックのクロック数をカウント
するカウント手段と、前記カウント手段によりカウント
された内部クロックのカウント数に従って、表示装置を
制御するための制御信号を生成するデコード手段と、前
記デコード手段により生成された制御信号と前記同期信
号入力手段により入力された同期信号との同期ずれを検
出する信号同期監視手段と、前記信号同期監視手段が予
め定められた範囲以上の同期ずれを検出した場合に、前
記デコード手段が生成する制御信号を、前記同期信号入
力手段により入力された同期信号に同期するように補正
する制御信号補正手段と、前記デコード手段が生成した
制御信号を表示装置に出力する制御信号出力手段と、を
備えることを特徴とする。

【００１７】この発明によれば、カウント手段は、内部
クロック生成手段により生成された内部クロックのクロ
ック数をカウントする。デコード手段は、カウント手段
によりカウントされた内部クロックのカウント数に従っ
て、表示装置を制御するための制御信号を生成する。制
御信号補正手段は、信号同期監視手段が予め定められた
範囲以上の同期ずれを検出した場合に、デコード手段が
生成する制御信号を同期信号入力手段により入力された
同期信号に同期するように補正する。この結果、特殊再
生等により同期信号の波形が乱れた映像信号から適切な
画像を表示装置に表示できる。

【００１８】前記デコード手段は、少なくとも内部同期
信号を含む制御信号を生成し、前記信号同期監視手段
は、前記デコード手段により生成された内部同期信号と
前記同期信号入力手段により入力された同期信号との同
期ずれを検出し、前記制御信号補正手段は、前記デコー
ド手段が生成する内部同期信号を前記同期信号入力手段
により入力された同期信号に同期するように補正しても
よい。この結果、特殊再生等により同期信号の波形が乱
れた映像信号から適切な画像を表示装置に表示できる。

【００１９】前記制御信号補正手段は、前記カウント手
段に、前記内部クロックのカウント数をリセットするリ
セット信号を供給し、前記デコード手段が生成する内部
同期信号を前記同期信号入力手段により入力した同期信
号に同期するように補正してもよい。この結果、特殊再
生等により同期信号の波形が乱れた映像信号から適切な
画像を表示装置に表示できる。

【００２０】上記目的を達成するため、本発明の第３の
観点にかかる表示装置の制御方法は、画像信号に含まれ
る同期信号を入力する同期信号入力ステップと、前記同
期信号入力ステップにより入力した同期信号に位相を合
わせた基準信号を生成する基準信号生成ステップと、前
記基準信号生成ステップにより生成された基準信号に従
って、表示装置を制御するための制御信号を生成する制
御信号生成ステップと、前記制御信号生成ステップによ
り生成された制御信号と前記同期信号入力ステップによ
り入力された同期信号との同期ずれを検出する信号同期
監視ステップと、前記信号同期監視ステップにて予め定
められた範囲以上の同期ずれが検出された場合に、前記
制御信号生成ステップにより生成される制御信号を前記
同期信号入力ステップにより入力された同期信号に同期
するように補正する制御信号補正ステップと、前記制御
信号生成ステップにより生成された制御信号を表示装置
に出力する制御信号出力ステップと、を備えることを特
徴とする。

【００２１】この発明によれば、制御信号生成ステップ
は、基準信号生成ステップにより生成された基準信号に
従って、表示装置を制御するための制御信号を生成す
る。制御信号補正ステップは、信号同期監視ステップに
て予め定められた範囲以上の同期ずれが検出された場合
に、制御信号生成ステップにより生成される制御信号を
前記信号入力ステップにより入力された同期信号に同期
するように補正する。この結果、特殊再生等により同期
信号の波形が乱れた映像信号から適切な画像を表示装置
に表示できる。

【００２２】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態にかかる表示制御装置を説明する。図１
は、この発明の実施の形態にかかる表示制御装置と周辺
回路の一例を示すブロック図である。これらの回路は、
ＲＧＢデコーダ１と、反転アンプ２と、走査ドライバ３
と、ＬＣＤ４と、信号ドライバ５と、アンプ６と、ＬＣ
Ｄコントローラ７とより構成される。

【００２３】ＲＧＢデコーダ１は、映像再生部等から供
給される映像信号を受信し、色信号とコンポジット同期
信号ＣＳＹとに分離する。ＲＧＢデコーダ１は、分離し
た色信号からＲＧＢ信号を生成し、コンポジット同期信
号ＣＳＹから水平同期信号Ｈ及び垂直同期信号Ｖを生成
する。ＲＧＢデコーダ１は、生成したＲＧＢ信号を反転
アンプ２に供給し、水平同期信号Ｈ、垂直同期信号Ｖ及
びコンポジット同期信号ＣＳＹをＬＣＤコントローラ７
に供給する。

【００２４】反転アンプ２は、ＲＧＢデコーダ１からＲ
ＧＢ信号を入力し、ＲＧＢ信号の極性を１フレーム毎１
ライン毎に反転させたＲＧＢ反転信号を生成し、信号ド
ライバ５に供給する。

【００２５】走査ドライバ３は、ＬＣＤコントローラ７
から供給された垂直制御信号に従って、ＬＣＤ４のゲー
トラインＧＬを順次選択し、選択したゲートラインＧＬ
にゲートパルスを印加する。なお、垂直制御信号は、ゲ
ートリセット信号ＧＲＥＳ、ゲートパルスクロック信号
ＧＰＣＫ及びゲートスタート信号ＧＳＲＴ等を含む。各
信号の詳細については、後述する。

【００２６】ＬＣＤ４は、ＴＦＴ液晶表示素子からな
り、ｉ列×ｊ行（ｉ、ｊは２以上の自然数）のマトリッ
クス状に配置された画素電極とＴＦＴ(Thin Film Trans
istor)と、画素電極に液晶を介して対向する共通電極と
を備えている。各画素電極は、対応するＴＦＴの電流路
を介して対応する信号ラインＤＬに接続されている。ま
た、各列のＴＦＴのゲートは、共通するゲートラインＧ
Ｌに接続されている。ＬＣＤ４は、ゲートラインＧＬ及
び信号ラインＤＬを通じて、画素電極と共通電極と液晶
とから形成される容量（画素容量Ｃ_LC）に電荷を充電す
ることにより、液晶の配向を制御して画像を表示する。

【００２７】信号ドライバ５は、ＬＣＤコントローラ７
から供給される水平制御信号に従って、ＲＧＢ反転信号
をＬＣＤ４の信号ラインＤＬに出力する。なお、水平制
御信号は、ドットクロック信号ＤＣＫ、データラインス
タート信号ＳＲＴ及び出力イネーブル信号ＯＥ等を含
む。各信号の詳細については、後述する。

【００２８】アンプ６は、ＬＣＤコントローラ７から供
給されるフレームパルス信号ＦＲＰに従って、コモン電
圧信号Ｖｃｏｍの極性を１フレーム毎１ライン毎に反転
してＬＣＤ４に供給する。

【００２９】ＬＣＤコントローラ７は、図２に示すよう
にＰＬＬ部１１と、ＶＣＯ部１２と、位相比較部１３
と、水平デコーダ１４と、水平カウンタ１５と、ドット
クロック発生部１６と、同期制御部１７と、垂直デコー
ダ１８と、垂直カウンタ１９とＦＲＰ発生部２０と、ノ
イズフィルタ２１と、リセット制御部２２とから構成さ
れる。

【００３０】ＰＬＬ（Phase Locked Loop）部１１は、
ＲＧＢデコーダ１から水平同期信号Ｈを受信し、また、
位相比較部１３から位相比較信号ＰＤを受信する。ＰＬ
Ｌ部１１は、受信した位相比較信号ＰＤを水平同期信号
Ｈに位相を合わせてＶＣＯ部１２に供給する。

【００３１】ＶＣＯ（電圧制御発振回路）部１２は、受
信した位相比較信号ＰＤに従って、内部クロック信号を
生成して水平カウンタ１５及びドットクロック発生部１
６に供給する。

【００３２】位相比較部１３は、水平デコーダ１４から
供給される内部水平パルスＰＨと、ＲＧＢデコーダ１か
ら供給されるコンポジット同期信号ＣＳＹとから位相比
較信号ＰＤを生成し、ＰＬＬ部１１に供給する。

【００３３】水平デコーダ１４は、水平カウンタ１５か
らカウント数を入力し、カウント数に従って、データラ
インスタート信号ＳＲＴ及び出力イネーブル信号ＯＥを
生成して信号ドライバ５に供給する。また、水平デコー
ダ１４は、ゲートリセット信号ＧＲＥＳ及びゲートパル
スクロック信号ＧＰＣＫを生成して走査ドライバ３に供
給する。

【００３４】データラインスタート信号ＳＲＴは、信号
ドライバ５が反転アンプ２から供給されるＲＧＢ反転信
号のサンプリングを開始するための信号である。出力イ
ネーブル信号ＯＥは、信号ドライバ５がサンプリングし
たＲＧＢ反転信号を、１ライン（１水平走査期間）単位
でパラレルに信号ラインＤＬに出力するための信号であ
る。ゲートリセット信号ＧＲＥＳは、走査ドライバ３が
水平走査期間の映像信号を間引くための信号である。ゲ
ートパルスクロック信号ＧＰＣＫは、走査ドライバ３
が、ゲートスタート信号ＧＳＲＴをシフトするための信
号である。

【００３５】また、水平デコーダ１４は、水平カウンタ
１５からカウント数を入力し、カウント数に従って、内
部水平同期信号（ラインクロック）及び内部水平パルス
ＰＨを生成する。水平デコーダ１４は、生成した内部水
平同期信号（ラインクロック）を垂直カウンタ１９、Ｆ
ＲＰ発生部２０及びリセット制御部２２に供給し、内部
水平パルスＰＨを位相比較部１３に供給する。

【００３６】水平カウンタ１５は、ＶＣＯ部１２が生成
した内部クロック信号を入力し、クロック数をカウント
し、カウント値を水平デコーダ１４に供給する。また、
水平カウンタ１５は、リセット制御部２２からリセット
信号が供給された際に、リセットされる。

【００３７】ドットクロック発生部１６は、ＶＣＯ部１
２から供給された内部クロック信号を１／ｎ（ｎは１以
上の自然数）分周してドットクロック信号ＤＣＫを生成
し、信号ドライバ５に供給する。ドットクロック信号Ｄ
ＣＫは、信号ドライバ５が、反転アンプ２から供給され
るＲＧＢ反転信号から１ライン中（１水平走査期間中）
の各ドットのサンプリングをするための信号である。

【００３８】同期制御部１７は、ＲＧＢデコーダ１から
供給された垂直同期信号Ｖと、垂直デコーダ１８から供
給されたデコード信号と、に従って内部垂直同期信号を
生成する。同期制御部１７は、生成した内部垂直同期信
号を垂直カウンタ１９及びＦＲＰ発生部２０に供給す
る。

【００３９】垂直デコーダ１８は、垂直カウンタ１９か
らカウント数を入力し、カウント数に従って、ゲートス
タート信号ＧＳＲＴを生成して走査ドライバ３に供給す
る。また、垂直デコーダ１８は、デコード信号を生成し
て同期制御部１７に供給する。ゲートスタート信号ＧＳ
ＲＴは、走査ドライバ３が、ゲートラインＧＬにゲート
パルスの印加を開始するための信号である。

【００４０】垂直カウンタ１９は、水平デコーダ１４か
ら内部水平同期信号（ラインクロック信号）を入力し、
クロック数をカウントして垂直デコーダ１８に供給す
る。また、垂直カウンタ１９は、同期制御部１７から内
部垂直同期信号が供給された際に、リセットされる。

【００４１】ＦＲＰ（フレームパルス）発生部２０は、
水平デーコーダ１４から供給された内部水平同期信号
と、同期制御部１７から供給された内部垂直同期信号
と、に従って、フレームパルス信号ＦＲＰを生成して反
転アンプ２及びアンプ６に供給する。

【００４２】ノイズフィルタ２１は、ＲＧＢデコーダ１
から供給されたコンポジット同期信号ＣＳＹに含まれる
ノイズ成分を除去し、ノイズ成分が除去されたコンポジ
ット同期信号ＣＳＹをリセット制御部２２に供給する。

【００４３】リセット制御部２２は、ノイズフィルタ２
１から供給されたコンポジット同期信号ＣＳＹと、水平
デコーダ１４から供給された内部水平同期信号とを比較
し、同期ずれを検出した場合に、水平カウンタ１５にリ
セット信号を供給する。以下、リセット制御部２２が行
うノイズフィルタ２１から供給されたコンポジット同期
信号ＣＳＹと、水平デコーダ１４から供給された内部水
平同期信号との同期ずれ検出動作について図面を参照し
て説明する。

【００４４】リセット制御部２２は、水平デコーダ１４
から供給されたコンポジット同期信号ＣＳＹに含まれる
垂直同期信号（V Sync）及び等価パルスを検出した後
に、図３に示すように、コンポジット同期信号ＣＳＹと
内部水平同期信号との波形を比較する。即ち、リセット
制御部２２は、図３（ａ）に示すコンポジット同期信号
ＣＳＹのタイミングＴ１と、図３（ｂ）又は図３（ｃ）
に示す内部水平同期信号の立ち上がりのタイミング（タ
イミングＴ２又はタイミングＴ３）とを比較する。

【００４５】リセット制御部２２は、タイミングＴ１と
タイミングＴ２又は、タイミングＴ１とタイミングＴ３
との同期ずれが３μ秒以上の場合に、図３（ｄ）に示す
タイミングＴ４にリセット信号を水平カウンタ１５に供
給する。

【００４６】また、リセット制御部２２は、図４（ｂ）
に示すタイミングＴ４にリセット信号を水平カウンタ１
５に供給した後に、図４（ａ）に示すコンポジット同期
信号ＣＳＹから次のライン（走査線）の同期信号が１Ｈ
期間＋１０μ秒以上入力されない場合に（タイミングＴ
５）、内部垂直同期信号の同期ずれを防止するため、リ
セット信号を水平カウンタ１５に再度供給する。

【００４７】以下、この実施の形態にかかる表示制御装
置が行う制御動作について説明する。ＲＧＢデコーダ１
は、図示せぬ映像再生部がビデオヘッドを介してビデオ
テープから読み出した映像信号を受信する。映像再生部
は、受信した映像信号をＹ／Ｃ分離（輝度／カラー分
離）して、コンポジット同期信号とクロマ信号とに分離
する。さらに、ＲＧＢデコーダ１は、分離したクロマ信
号からＲＧＢ信号を生成し、コンポジット同期信号から
水平同期信号Ｈ及び垂直同期信号Ｖを生成する。ＲＧＢ
デコーダ１は、生成したＲＧＢ信号を反転アンプ２に供
給し、水平同期信号Ｈ、垂直同期信号Ｖ及びコンポジッ
ト同期信号ＣＳＹをＬＣＤコントローラ７に供給する。

【００４８】反転アンプ２は、ＲＧＢデコーダ１からＲ
ＧＢ信号を入力し、ＲＧＢ信号の極性を１フレーム毎１
ライン毎に反転させたＲＧＢ反転信号を生成し、信号ド
ライバ５に供給する。

【００４９】ＬＣＤコントローラ７は、入力された水平
同期信号Ｈ、垂直同期信号Ｖ及びコンポジット同期信号
ＣＳＹを加工して水平制御信号及び垂直制御信号等を生
成する。このとき、図示せぬ映像再生部が「早送り再
生」及び「巻き戻しスチル再生」等の特殊再生を行った
場合、ＬＣＤコントローラ７は、ＲＧＢデコーダ１から
垂直同期信号（V Sync）周辺の波形が乱れたコンポジッ
ト同期信号ＣＳＹ及び水平同期信号Ｈを入力する。

【００５０】波形の乱れた水平同期信号Ｈを入力したＰ
ＬＬ部１１は、位相比較部１３から受信した位相比較信
号ＰＤを波形の乱れた水平同期信号Ｈに位相を合わせる
まで数Ｈ期間（数走査線期間）かかることになり、ＶＣ
Ｏ部１２に位相のずれた位相比較信号ＰＤを供給する。
ＶＣＯ部１２は、受信した位相比較信号ＰＤに従って、
同期のずれた内部クロック信号を生成して水平カウンタ
１５に供給する。水平デコーダ１４は、水平カウンタ１
５からカウント数を入力し、カウント数に従って、同期
のずれた内部水平同期信号（ラインクロック）を生成す
る。

【００５１】リセット制御部２２は、ノイズフィルタ２
１を介して入力したコンポジット同期信号ＣＳＹと、水
平デコーダ１４から供給された内部水平同期信号（ライ
ンクロック）との同期ずれが図３に示すように３μ秒以
上となった場合に、水平カウンタ１５にリセット信号を
供給してコンポジット同期信号ＣＳＹに同期を合わせ
る。

【００５２】以下、ＬＣＤコントローラ７がコンポジッ
ト同期信号ＣＳＹに同期を合わせながら行う水平制御信
号及び垂直制御信号の生成動作を説明する。まず、ドッ
トクロック信号ＤＣＫ、データラインスタート信号ＳＲ
Ｔ及び出力イネーブル信号ＯＥの生成動作を説明する。
ＰＬＬ部１１は、ＲＧＢデコーダ１から水平同期信号Ｈ
を受信し、また、位相比較部１３から位相比較信号ＰＤ
を受信する。ＰＬＬ部１１は、受信した位相比較信号Ｐ
Ｄを水平同期信号Ｈの周波数に位相を合わせてＶＣＯ部
１２に供給する。

【００５３】ＶＣＯ（電圧制御発振回路）部１２は、受
信した位相比較信号ＰＤに従って、内部クロック信号を
生成して水平カウンタ１５及びドットクロック発生部１
６に供給する。

【００５４】ドットクロック発生部１６は、水平内部ク
ロック信号を１／ｎ（ｎは１以上の自然数）分周してド
ットクロック信号ＤＣＫを生成する。水平カウンタ１５
は、ＶＣＯ部１２から内部クロック信号を入力し、クロ
ック数をカウントして水平デコーダ１４に供給する。

【００５５】水平デコーダ１４は、水平カウンタ１５の
カウント数に従って、図５（ｃ）に示す内部水平同期信
号を生成し、垂直カウンタ１９、ＦＲＰ発生部２０及び
リセット制御部２２に供給する。また、水平デコーダ１
４は、水平カウンタ１５のカウント数に従って、図５
（ｅ）に示すデータラインスタート信号ＳＲＴ及び図５
（ｆ）に示す出力イネーブル信号ＯＥを生成する。

【００５６】ノイズフィルタ２１は、ノイズ成分を除去
した図５（ｂ）に示すコンポジット同期信号ＣＳＹをリ
セット制御部２２に供給する。

【００５７】リセット制御部２２は、図５（ｂ）に示す
コンポジット同期信号ＣＳＹの立ち上がり（タイミング
Ｔ６）と、図５（ｃ）に示す内部水平同期信号の立ち上
がり（タイミングＴ７）とを比較する。リセット制御部
２２は、タイミングＴ６とタイミングＴ７との同期ずれ
が３μ秒以上となった場合、次のコンポジット同期信号
ＣＳＹの立ち上がり（タイミングＴ８）に、図５（ｄ）
に示すようにリセット信号をハイレベルにする。

【００５８】水平カウンタ１５は、図５（ｄ）に示すリ
セット信号がハイレベルになった際にリセットされる。
水平デコーダ１４は、水平カウンタ１５がリセットされ
ると、図５（ｆ）に示すように出力イネーブル信号ＯＥ
をローレベルにする（タイミングＴ８）。また、水平デ
コーダ１４は、水平カウンタ１５のリセット後、図５
（ｅ）に示すように水平カウンタ１４のカウント数が予
め決められた値となった際（タイミングＴ９）に、デー
タラインスタート信号ＳＲＴをハイレベルにする。

【００５９】この結果、データラインスタート信号ＳＲ
Ｔ及び出力イネーブル信号ＯＥは、リセット制御部２２
によりコンポジット同期信号ＣＳＹの立ち上がりに合わ
せて水平カウンタ１５がリセットされたため、コンポジ
ット同期信号ＣＳＹに同期を合わせて補正される。

【００６０】なお、リセット制御部２２は、図５（ｄ）
のタイミングＴ８に示すリセット信号を水平カウンタ１
５に供給した後、コンポジット同期信号ＣＳＹの次の立
ち上がりが１Ｈ期間（１走査線期間）＋１０μ秒以上検
出されない場合に、内部垂直同期信号の同期ずれをなく
すため、リセット信号を水平カウンタ１５に再度供給す
る。

【００６１】ＬＣＤコントローラ７は、順次、このよう
に生成したドットクロック信号ＤＣＫ、データラインス
タート信号ＳＲＴ及び出力イネーブル信号ＯＥを信号ド
ライバ５に供給する。

【００６２】次に、リセット制御部２２がタイミングＴ
８に、リセット信号をハイレベルにした状態での、ゲー
トリセット信号ＧＲＥＳ、ゲートパルスクロック信号Ｇ
ＰＣＫ及びゲートスタート信号ＧＳＲＴの生成動作を説
明する。図６（ｄ）に示すタイミングＴ８に、リセット
信号がハイレベルになった際に、水平カウンタ１５はリ
セットされる。水平デコーダ１４は、水平カウンタ１５
がリセットされると、図６（ｇ）に示すようにゲートリ
セット信号ＧＲＥＳをローレベルにする（タイミングＴ
８）。また、水平デコーダ１４は、水平カウンタ１５の
リセット後、図６（ｅ）に示すように水平カウンタ１５
のカウント数が予め決められた値となった際（タイミン
グＴ１０）に、ゲートスタート信号ＧＳＲＴ及びゲート
パルスクロック信号ＧＰＣＫをハイレベルにする。

【００６３】この結果、ゲートスタート信号ＧＳＲＴ、
ゲートパルスクロック信号ＧＰＣＫ及びゲートリセット
信号ＧＲＥＳは、リセット制御部２２によりコンポジッ
ト同期信号ＣＳＹの立ち上がりに合わせて水平カウンタ
１５がリセットされたため、コンポジット同期信号ＣＳ
Ｙに同期を合わせて補正される。

【００６４】ＬＣＤコントローラ７は、順次、このよう
に生成した垂直制御信号のゲートリセット信号ＧＲＥ
Ｓ、ゲートパルスクロック信号ＧＰＣＫ及びゲートスタ
ート信号ＧＳＲＴを走査ドライバ３に供給する。

【００６５】走査ドライバ３は、ＬＣＤコントローラ７
から供給されたゲートスタート信号ＧＳＲＴ、ゲートパ
ルスクロック信号ＧＰＣＫ及び、ゲートリセット信号Ｇ
ＲＥＳＬＣＤ４のゲートラインＧＬを順次選択し、選択
したゲートラインＧＬにゲートパルスを印加する。ま
た、信号ドライバ５は、ＬＣＤコントローラ７から供給
されるドットクロック信号ＤＣＫ、データラインスター
ト信号ＳＲＴ及び出力イネーブル信号ＯＥに従って、Ｒ
ＧＢ反転信号をＬＣＤ４の信号ラインＤＬに出力する。
これにより、ＬＣＤ４の各画素容量Ｃ_LCに画像信号が順
次書き込まれ、映像信号により定義される画像が表示さ
れる。

【００６６】上記のように、この実施の形態にかかるＬ
ＣＤコントローラ７は、水平デコーダ１４が生成した内
部水平同期信号の同期ずれを検出した際に、垂直制御信
号及び水平制御信号をコンポジット同期信号ＣＳＹに同
期を合わせて補正するため、ＬＣＤ４に適切な画像を表
示することができる。

【００６７】上記の実施の形態では、リセット制御部２
２が、コンポジット同期信号ＣＳＹと内部水平同期信号
との同期ずれが３μ秒以上となった場合に、水平カウン
タ１５にリセット信号を供給したが、同期ずれの許容範
囲となる時間は任意である。例えば、映像方式とＬＣＤ
の液晶表示素子の配列との関係により、同期ずれの許容
範囲となる時間を実験的に求めて定めてもよい。また、
リセット制御部２２が、リセット信号を水平カウンタ１
５に供給した後、コンポジット同期信号ＣＳＹの次の立
ち上がりが１Ｈ期間＋１０μ秒以上検出されない場合
に、リセット信号を水平カウンタ１５に再度供給した
が、この時間は同様に任意である。

【００６８】上記の実施の形態では、表示制御装置（Ｌ
ＣＤコントローラ）がマトリックス型のＬＣＤを制御し
たが、制御する表示装置は任意である。例えば、マトリ
ックス型のプラズマディスプレイを制御してもよい。

【００６９】

【発明の効果】以上説明したように、特殊再生等により
同期信号の波形が乱れた映像信号から適切な画像を表示
装置に表示できる。

【図面の簡単な説明】

【図１】この発明の実施の形態にかかる表示制御装置と
その周辺回路の一例を示すブロック図である。

【図２】この発明の実施の形態にかかる表示制御装置の
構成を示すブロック図である。

【図３】リセット制御部２２が生成するリセット信号の
生成タイミングを示すタイミングチャートである。

【図４】リセット制御部２２が生成するリセット信号の
生成タイミングを示すタイミングチャートである。

【図５】この発明の実施の形態にかかる表示制御装置が
生成する水平制御信号の生成動作を示すタイミングチャ
ートである。

【図６】この発明の実施の形態にかかる表示制御装置が
生成する垂直制御信号の生成動作を示すタイミングチャ
ートである。

【図７】従来の表示制御装置の構成を示すブロック図で
ある。

【図８】通常再生時と特殊再生時のコンポジット同期信
号ＣＳＹとの信号波形を示す図である。

【符号の説明】

１・・・ＲＧＢデコーダ、２・・・反転アンプ、３・・・走査ド
ライバ、４・・・ＬＣＤ、５・・・信号ドライバ、６・・・アン
プ、７・・・ＬＣＤコントローラ、１１・・・ＰＬＬ部、１２
・・・ＶＣＯ部、１３・・・位相比較部、１４・・・水平デコー
ダ、１５・・・水平カウンタ、１６・・・ドットクロック発生
部、１７・・・同期制御部、１８・・・垂直デコーダ、１９・・
・垂直カウンタ、２０・・・ＦＲＰ発生部、２１・・・ノイズ
フィルタ、２２・・・リセット制御部、１０１・・・ＰＬＬ
部、１０２・・・ＶＣＯ部、１０３・・・水平デコーダ、１０
４・・・水平カウンタ、１０５・・・ドットクロック発生部、
１０６・・・同期制御部、１０７・・・垂直デコーダ、１０８
・・・垂直カウンタ、１０９・・・ＦＲＰ発生部

Claims (7)

【特許請求の範囲】
1. 【請求項１】画像信号に含まれる同期信号を入力する同
   期信号入力手段と、 前記同期信号入力手段により入力した同期信号に位相を
   合わせた基準信号を生成する基準信号生成手段と、 前記基準信号生成手段により生成された基準信号に従っ
   て、表示装置を制御するための制御信号を生成する制御
   信号生成手段と、 前記制御信号生成手段により生成された制御信号と前記
   同期信号入力手段により入力された同期信号との同期ず
   れを検出する信号同期監視手段と、 前記信号同期監視手段が予め定められた範囲以上の同期
   ずれを検出した場合に、前記制御信号生成手段が生成す
   る制御信号を、前記同期信号入力手段により入力された
   同期信号に同期するように補正する制御信号補正手段
   と、 前記制御信号生成手段が生成した制御信号を表示装置に
   出力する制御信号出力手段と、 を備えることを特徴とする表示制御装置。
2. 【請求項２】前記制御信号生成手段は、少なくとも内部
   同期信号を含む制御信号を生成し、 前記信号同期監視手段は、前記制御信号生成手段により
   生成された内部同期信号と前記同期信号入力手段により
   入力された同期信号との同期ずれを検出し、 前記制御信号補正手段は、前記制御信号生成手段が生成
   する内部同期信号を、前記同期信号入力手段により入力
   された同期信号に同期するように補正する、 ことを特徴とする請求項１に記載の表示制御装置。
3. 【請求項３】前記制御信号補正手段は、前記制御信号生
   成手段に、内部同期信号を生成するタイミングをリセッ
   トするリセット信号を供給し、前記制御信号生成手段が
   生成する内部同期信号を、前記同期信号入力手段により
   入力された同期信号に同期するように補正する、 ことを特徴とする請求項１又は２に記載の表示制御装
   置。
4. 【請求項４】画像に含まれる同期信号を入力する同期信
   号入力手段と、 前記同期信号入力手段により入力した同期信号に位相を
   合わせた基準信号を生成する基準信号生成手段と、 前記基準信号生成手段により生成された基準信号に従っ
   て、内部クロックを生成する内部クロック生成手段と、 前記内部クロック生成手段により生成された内部クロッ
   クのクロック数をカウントするカウント手段と、 前記カウント手段によりカウントされた内部クロックの
   カウント数に従って、表示装置を制御するための制御信
   号を生成するデコード手段と、 前記デコード手段により生成された制御信号と前記同期
   信号入力手段により入力された同期信号との同期ずれを
   検出する信号同期監視手段と、 前記信号同期監視手段が予め定められた範囲以上の同期
   ずれを検出した場合に、前記デコード手段が生成する制
   御信号を、前記同期信号入力手段により入力された同期
   信号に同期するように補正する制御信号補正手段と、 前記デコード手段が生成した制御信号を表示装置に出力
   する制御信号出力手段と、 を備えることを特徴とする表示制御装置。
5. 【請求項５】前記デコード手段は、少なくとも内部同期
   信号を含む制御信号を生成し、 前記信号同期監視手段は、前記デコード手段により生成
   された内部同期信号と前記同期信号入力手段により入力
   された同期信号との同期ずれを検出し、 前記制御信号補正手段は、前記デコード手段が生成する
   内部同期信号を、前記同期信号入力手段により入力され
   た同期信号に同期するように補正する、 ことを特徴とする請求項４に記載の表示制御装置。
6. 【請求項６】前記制御信号補正手段は、前記カウント手
   段に、前記内部クロックのカウント数をリセットするリ
   セット信号を供給し、前記デコード手段が生成する内部
   同期信号を、前記同期信号入力手段により入力した同期
   信号に同期するように補正する、 ことを特徴とする請求項４又は５に記載の表示制御装
   置。
7. 【請求項７】画像信号に含まれる同期信号を入力する同
   期信号入力ステップと、 前記同期信号入力ステップにより入力した同期信号に位
   相を合わせた基準信号を生成する基準信号生成ステップ
   と、 前記基準信号生成ステップにより生成された基準信号に
   従って、表示装置を制御するための制御信号を生成する
   制御信号生成ステップと、 前記制御信号生成ステップにより生成された制御信号と
   前記同期信号入力ステップにより入力された同期信号と
   の同期ずれを検出する信号同期監視ステップと、 前記信号同期監視ステップにて予め定められた範囲以上
   の同期ずれが検出された場合に、前記制御信号生成ステ
   ップにより生成される制御信号を、前記同期信号入力ス
   テップにより入力された同期信号に同期するように補正
   する制御信号補正ステップと、 前記制御信号生成ステップにより生成された制御信号を
   表示装置に出力する制御信号出力ステップと、 を備えることを特徴とする表示装置の制御方法。