JPH11262244A - サイリスタバルブの保護方式 - Google Patents
サイリスタバルブの保護方式Info
- Publication number
- JPH11262244A JPH11262244A JP5823598A JP5823598A JPH11262244A JP H11262244 A JPH11262244 A JP H11262244A JP 5823598 A JP5823598 A JP 5823598A JP 5823598 A JP5823598 A JP 5823598A JP H11262244 A JPH11262244 A JP H11262244A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- gate pulse
- gate
- ltt
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 サイリスタの電流が切れた後、サイリスタの
順方向耐電圧が定格値まで回復するまでの過渡期間に、
その耐電圧を越える順方向過電圧が印加されるとサイリ
スタが劣化する。 【解決手段】通電期間の終了前に第１のゲートパルスよ
り幅が狭い第２のゲートパルスを与えることにより、サ
イリスタ電流ＬＴＴが切れた後、順方向耐圧が定格値ま
で回復するまでの過渡期間中にゲート部にわずかなキャ
リアを存在させ、シリコンウェハー内の接合面における
順方向耐圧の最も小さい部分がゲート部になるようにす
ることができる。この状態でサイリスタＬＴＴに順方向
過電圧が印加されると、サイリスタＬＴＴは必ずゲート
部からターンオンしゲート電流の増幅作用によりキャリ
アが増大して安全に導通状態に移行し、劣化を免れる。
順方向耐電圧が定格値まで回復するまでの過渡期間に、
その耐電圧を越える順方向過電圧が印加されるとサイリ
スタが劣化する。 【解決手段】通電期間の終了前に第１のゲートパルスよ
り幅が狭い第２のゲートパルスを与えることにより、サ
イリスタ電流ＬＴＴが切れた後、順方向耐圧が定格値ま
で回復するまでの過渡期間中にゲート部にわずかなキャ
リアを存在させ、シリコンウェハー内の接合面における
順方向耐圧の最も小さい部分がゲート部になるようにす
ることができる。この状態でサイリスタＬＴＴに順方向
過電圧が印加されると、サイリスタＬＴＴは必ずゲート
部からターンオンしゲート電流の増幅作用によりキャリ
アが増大して安全に導通状態に移行し、劣化を免れる。
Description
【０００１】
【発明の属する技術分野】本発明は、直流送電や静止形
無効電力補償装置などに用いるサイリスタバルブの保護
方式に関する。
無効電力補償装置などに用いるサイリスタバルブの保護
方式に関する。
【０００２】
【従来の技術】図５に従来のサイリスタバルブの構成図
を示す。図５において、光直接点弧サイリスタＬＴＴ
（以下、サイリスタと称す）は複数直列接続され、各サ
イリスタには直列接続されたサイリスタＬＴＴの電圧分
担を均等化するために、コンデンサＣと抵抗Ｒとからな
るスナバ回路が並列に接続され、また、サイリスタＬＴ
Ｔと直列にサイリスタＬＴＴがターンオンしたときの突
入電流を制限するためのリアクトルＬが接続されてい
る。このリアクトルＬは、外来サージ電圧Ｖｓが印加さ
れたときにはサイリスタＬＴＴに加わるサージ電圧の立
上がり峻度を緩和する役目もする。尚、ここでは光直接
点弧サイリスタを例に説明するが、電気トリガサイリス
タでも同様である。
を示す。図５において、光直接点弧サイリスタＬＴＴ
（以下、サイリスタと称す）は複数直列接続され、各サ
イリスタには直列接続されたサイリスタＬＴＴの電圧分
担を均等化するために、コンデンサＣと抵抗Ｒとからな
るスナバ回路が並列に接続され、また、サイリスタＬＴ
Ｔと直列にサイリスタＬＴＴがターンオンしたときの突
入電流を制限するためのリアクトルＬが接続されてい
る。このリアクトルＬは、外来サージ電圧Ｖｓが印加さ
れたときにはサイリスタＬＴＴに加わるサージ電圧の立
上がり峻度を緩和する役目もする。尚、ここでは光直接
点弧サイリスタを例に説明するが、電気トリガサイリス
タでも同様である。
【０００３】サイリスタＬＴＴには、発光ダイオードＬ
ＥＤＦ，ＬＥＤＲが並列に接続されており、発光ダイオ
ードＬＥＤＦはサイリスタＬＴＴに順方向電圧が印加さ
れると発光し、発光ダイオードＬＥＤＲはサイリスタＬ
ＬＴに逆方向電圧が印加されると発光する。発光ダイオ
ードＬＥＤＦ，ＬＥＤＲの光出力は、ライトガイドＬＧ
Ｓにより大地電位に設置されたゲートパルス発生装置Ｐ
Ｇに伝送される。発光ダイオードＬＥＤＦ，ＬＥＤＲと
直列に接続されている抵抗ＲＤは、発光ダイオードＬＥ
ＤＦ，ＬＥＤＲに流れる電流を制限する。
ＥＤＦ，ＬＥＤＲが並列に接続されており、発光ダイオ
ードＬＥＤＦはサイリスタＬＴＴに順方向電圧が印加さ
れると発光し、発光ダイオードＬＥＤＲはサイリスタＬ
ＬＴに逆方向電圧が印加されると発光する。発光ダイオ
ードＬＥＤＦ，ＬＥＤＲの光出力は、ライトガイドＬＧ
Ｓにより大地電位に設置されたゲートパルス発生装置Ｐ
Ｇに伝送される。発光ダイオードＬＥＤＦ，ＬＥＤＲと
直列に接続されている抵抗ＲＤは、発光ダイオードＬＥ
ＤＦ，ＬＥＤＲに流れる電流を制限する。
【０００４】ゲートパルス発生装置ＰＧでは、発光ダイ
オードＬＥＤＦ，ＬＥＤＲの光出力を光電変換器ＬＥＣ
により、順電圧信号ＦＶ，逆電圧信号ＲＶに変換され、
サイリスタを制御するロジック回路ＬＧ１に入力され、
ゲートパルスのタイミングを決定する。ロジック回路Ｌ
Ｇ１の出力は、増幅回路ＡＭＰ１を介してスイッチング
素子Ｓ１に入力される。
オードＬＥＤＦ，ＬＥＤＲの光出力を光電変換器ＬＥＣ
により、順電圧信号ＦＶ，逆電圧信号ＲＶに変換され、
サイリスタを制御するロジック回路ＬＧ１に入力され、
ゲートパルスのタイミングを決定する。ロジック回路Ｌ
Ｇ１の出力は、増幅回路ＡＭＰ１を介してスイッチング
素子Ｓ１に入力される。
【０００５】ゲートパルス発生装置内には、サイリスタ
ＬＴＴと同数の発光ダイオードＬＥＤが直列接続され、
スイッチング素子Ｓ１，インピーダンスＺ１を通して電
源Ｅに接続されており、スイッチング素子Ｓ１がオンす
ることにより発光ダイオードＬＥＤに電流Ｉ１が流れ、
全発光ダイオードＬＥＤが同時に発光する。
ＬＴＴと同数の発光ダイオードＬＥＤが直列接続され、
スイッチング素子Ｓ１，インピーダンスＺ１を通して電
源Ｅに接続されており、スイッチング素子Ｓ１がオンす
ることにより発光ダイオードＬＥＤに電流Ｉ１が流れ、
全発光ダイオードＬＥＤが同時に発光する。
【０００６】各発光ダイオードＬＥＤの光出力は、ライ
トガイドＬＧを通して各サイリスタＬＴＴのゲートに入
力されているので、スイッチング素子Ｓ１をオンするこ
とで直列接続された全てのサイリスタＬＴＴを同時にオ
ンさせることができる。
トガイドＬＧを通して各サイリスタＬＴＴのゲートに入
力されているので、スイッチング素子Ｓ１をオンするこ
とで直列接続された全てのサイリスタＬＴＴを同時にオ
ンさせることができる。
【０００７】アレスタＡｒは、外来サージ電圧Ｖｓの波
高値を制限しサイリスタＬＴＴの耐電圧、ＶDRM との絶
縁協調を図っている。次に、各部の動作について波形図
を参照して説明する。
高値を制限しサイリスタＬＴＴの耐電圧、ＶDRM との絶
縁協調を図っている。次に、各部の動作について波形図
を参照して説明する。
【０００８】図６は、サイリスタバルブを３相ブリッジ
結線してインバータ運転したときのサイリスタバルブの
電圧波形、電流波形とゲートパルスの関係を示す波形図
である。（１）は、サイリスタＬＴＴの端子間電圧Ａ、
サイリスタ電流が切れた後、順電圧耐量が定格ＶDRM ま
で回復するまでの過渡的な耐電圧Ｂ、サイリスタ電流Ｉ
Ｔを示している。サイリスタＬＴＴは電流が切れてから
順方向耐電圧を完全に回復しＶDRM に耐えれるようにな
るまで所定の時間ＴFPが必要であり、逆電圧期間Ｔ１は
ＴFPに余裕時間を見込んで設計され、通常の運転では耐
電圧Ｂ＞端子間電圧Ａになるように設計されている。
（２）は、図示していない導通期間ロジック回路から図
５のロジック回路ＬＧ１に入力される導通期間信号ＰＨ
Ｓを示している。（３）は、サイリスタＬＴＴの順電圧
信号ＦＶを示している。（４）は、サイリスタＬＴＴの
逆電圧信号ＲＶを示している。（５）は、ゲートパワー
を発生するための発光ダイオードＬＥＤに流れる電流Ｉ
１を示している。
結線してインバータ運転したときのサイリスタバルブの
電圧波形、電流波形とゲートパルスの関係を示す波形図
である。（１）は、サイリスタＬＴＴの端子間電圧Ａ、
サイリスタ電流が切れた後、順電圧耐量が定格ＶDRM ま
で回復するまでの過渡的な耐電圧Ｂ、サイリスタ電流Ｉ
Ｔを示している。サイリスタＬＴＴは電流が切れてから
順方向耐電圧を完全に回復しＶDRM に耐えれるようにな
るまで所定の時間ＴFPが必要であり、逆電圧期間Ｔ１は
ＴFPに余裕時間を見込んで設計され、通常の運転では耐
電圧Ｂ＞端子間電圧Ａになるように設計されている。
（２）は、図示していない導通期間ロジック回路から図
５のロジック回路ＬＧ１に入力される導通期間信号ＰＨ
Ｓを示している。（３）は、サイリスタＬＴＴの順電圧
信号ＦＶを示している。（４）は、サイリスタＬＴＴの
逆電圧信号ＲＶを示している。（５）は、ゲートパワー
を発生するための発光ダイオードＬＥＤに流れる電流Ｉ
１を示している。
【０００９】ゲートパルス発生装置ＰＧのロジック回路
ＬＧ１により、導通期間信号ＰＨＳと順電圧信号ＦＶの
ＡＮＤ条件でスイッチング素子Ｓ１をオンさせｔ０にて
電流Ｉ１を流し、発光ダイオードＬＥＤの光出力を各サ
イリスタＬＴＴに入力することによってサイリスタＬＴ
Ｔをターンオンさせサイリスタ電流ＩＴを流す。
ＬＧ１により、導通期間信号ＰＨＳと順電圧信号ＦＶの
ＡＮＤ条件でスイッチング素子Ｓ１をオンさせｔ０にて
電流Ｉ１を流し、発光ダイオードＬＥＤの光出力を各サ
イリスタＬＴＴに入力することによってサイリスタＬＴ
Ｔをターンオンさせサイリスタ電流ＩＴを流す。
【００１０】電流ＩＴが切れてから期間Ｔ１の間にサー
ジ電圧Ｖs1が印加されるとＶs1＞Ｂの場合、サイリスタ
ＬＴＴはサージ電圧Ｖs1に耐えることができず劣化する
ことがある。そこで、従来からサイリスタバルブを保護
するために、導通期間信号ＰＨＳと順電圧信号ＦＶのＡ
ＮＤ条件で時刻ｔ１にて電流ＩＴを流しサイリスタＬＴ
Ｔに保護ゲートパワーを入力し全直列サイリスタＬＴＴ
をターンオンさせることが行われている。
ジ電圧Ｖs1が印加されるとＶs1＞Ｂの場合、サイリスタ
ＬＴＴはサージ電圧Ｖs1に耐えることができず劣化する
ことがある。そこで、従来からサイリスタバルブを保護
するために、導通期間信号ＰＨＳと順電圧信号ＦＶのＡ
ＮＤ条件で時刻ｔ１にて電流ＩＴを流しサイリスタＬＴ
Ｔに保護ゲートパワーを入力し全直列サイリスタＬＴＴ
をターンオンさせることが行われている。
【００１１】しかし、期間Ｔ２にＶs2が印加された場合
に保護ゲートを入力することは次の理由で極めて困難で
あり実用化されていない。即ち、期間Ｔ２では、サイリ
スタ電圧が順電圧であり、この期間Ｔ２でゲートパワー
を与えるとサイリスタＬＴＴがターンオンしてしまい通
常の運転ができなくなってしまう。
に保護ゲートを入力することは次の理由で極めて困難で
あり実用化されていない。即ち、期間Ｔ２では、サイリ
スタ電圧が順電圧であり、この期間Ｔ２でゲートパワー
を与えるとサイリスタＬＴＴがターンオンしてしまい通
常の運転ができなくなってしまう。
【００１２】サージ電圧Ｖs2に対する保護のためにはＶ
s2＞Ａ＋ΔＡ（ΔＡは電圧の裕度）の条件で全サイリス
タＬＴＴに保護ゲートパワーを入力する必要がある。但
し、Ａ＋ΔＡ＜ＢになるようにΔＡを定めなければサイ
リスタＬＴＴは保護できない。更に過渡的な耐電圧Ｂは
サイリスタＬＴＴによる固有差があるため、全サイリス
タＬＴＴ個別に保護ゲートパワーを入力すべきかどうか
の判断機能を設けなければならない。特に光直接点弧サ
イリスタＬＴＴの場合、大地電位側に設けられているゲ
ートパルス発生装置ＰＧと高電位側のサイリスタＬＴＴ
のゲート部とは直接ライトガイドＬＧで結ばれ、高電位
側のサイリスタＬＴＴのゲート部には電子回路を設ける
必要がないのが特徴であり、高信頼度でシンプルなサイ
リスタバルブの実現を可能にしているので、サイリスタ
バルブに複雑な保護回路を設けることは光直接点弧サイ
リスタＬＴＴの失うことになる。また、サイリスタ自身
に期間Ｔ２における順電圧に対する自己保護機能を内蔵
させる試みはなされているが、現状では実用化されてい
ない。
s2＞Ａ＋ΔＡ（ΔＡは電圧の裕度）の条件で全サイリス
タＬＴＴに保護ゲートパワーを入力する必要がある。但
し、Ａ＋ΔＡ＜ＢになるようにΔＡを定めなければサイ
リスタＬＴＴは保護できない。更に過渡的な耐電圧Ｂは
サイリスタＬＴＴによる固有差があるため、全サイリス
タＬＴＴ個別に保護ゲートパワーを入力すべきかどうか
の判断機能を設けなければならない。特に光直接点弧サ
イリスタＬＴＴの場合、大地電位側に設けられているゲ
ートパルス発生装置ＰＧと高電位側のサイリスタＬＴＴ
のゲート部とは直接ライトガイドＬＧで結ばれ、高電位
側のサイリスタＬＴＴのゲート部には電子回路を設ける
必要がないのが特徴であり、高信頼度でシンプルなサイ
リスタバルブの実現を可能にしているので、サイリスタ
バルブに複雑な保護回路を設けることは光直接点弧サイ
リスタＬＴＴの失うことになる。また、サイリスタ自身
に期間Ｔ２における順電圧に対する自己保護機能を内蔵
させる試みはなされているが、現状では実用化されてい
ない。
【００１３】尚、期間Ｔ３では、サイリスタの順方向耐
圧は定格値ＶDRM まで回復しているのでアレスタＡｒの
保護レベルと協調を図っておけば、その他の保護を行う
必要はない。
圧は定格値ＶDRM まで回復しているのでアレスタＡｒの
保護レベルと協調を図っておけば、その他の保護を行う
必要はない。
【００１４】しかし、近年になって、期間Ｔ２において
も有効な保護方法として、例えば、特開平９−５６１４
９号公報のように、サイリスタが通電を終了し逆電圧が
印加された後、通電を開始するためのゲートパルスより
小さな第２のゲートパルスを全サイリスタに供給する方
式が提案されている。これにより、過渡期間中にゲート
近傍にわずかなキャリアを存在させて、接合面における
順方向耐電圧が最も低い部分がゲート部になるようにす
ることができる。この状態でサイリスタＬＴＴに順方向
過電圧が印加されると、サイリスタＬＴＴは必ずゲート
部から自己ターンオンする。ゲート部からオンすればゲ
ート電流の増幅作用により、キャリアが増大して安全に
通電状態に移行し、劣化を免れることができるようにな
った。
も有効な保護方法として、例えば、特開平９−５６１４
９号公報のように、サイリスタが通電を終了し逆電圧が
印加された後、通電を開始するためのゲートパルスより
小さな第２のゲートパルスを全サイリスタに供給する方
式が提案されている。これにより、過渡期間中にゲート
近傍にわずかなキャリアを存在させて、接合面における
順方向耐電圧が最も低い部分がゲート部になるようにす
ることができる。この状態でサイリスタＬＴＴに順方向
過電圧が印加されると、サイリスタＬＴＴは必ずゲート
部から自己ターンオンする。ゲート部からオンすればゲ
ート電流の増幅作用により、キャリアが増大して安全に
通電状態に移行し、劣化を免れることができるようにな
った。
【００１５】
【発明が解決しようとする課題】しかしながら、上記方
式にも次のような問題点があった。先ず、一つ目として
は、第２のゲートパルスを供給することにより、サイリ
スタのターンオフ時間が長くなってしまう。このため、
サイリスタバルブと変換器用変圧器などの組み合わせか
らなる変換装置は、余裕角を大きくした運転を行う必要
があり、力率が悪くなり、消費無効電力量が増加する。
式にも次のような問題点があった。先ず、一つ目として
は、第２のゲートパルスを供給することにより、サイリ
スタのターンオフ時間が長くなってしまう。このため、
サイリスタバルブと変換器用変圧器などの組み合わせか
らなる変換装置は、余裕角を大きくした運転を行う必要
があり、力率が悪くなり、消費無効電力量が増加する。
【００１６】二つ目としては、大きさの異なる２つのゲ
ートパルスを供給するため、ゲートパルス発生装置は２
つのスイッチング素子が必要になる、このため、装置が
複雑で大型化する。
ートパルスを供給するため、ゲートパルス発生装置は２
つのスイッチング素子が必要になる、このため、装置が
複雑で大型化する。
【００１７】三つ目としては、逆電圧がサイリスタに加
わった状態でゲートパルスを供給するので、サイリスタ
の漏れ電流が一時的に増加し、直列接続したサイリスタ
の電圧分担が悪化することがある。
わった状態でゲートパルスを供給するので、サイリスタ
の漏れ電流が一時的に増加し、直列接続したサイリスタ
の電圧分担が悪化することがある。
【００１８】よって、本発明は上記問題点を解決するた
めに、サイリスタのターンオン時間を長くすることな
く、ゲートパルス発生装置を複雑で大型化することな
く、また逆電圧印加中の漏れ電流を増加させることなく
又は漏れ電流増加の影響を最小限にし、サイリスタの電
流が切れた後、サイリスタの順方向耐電圧が定格値まで
回復するまでの過渡期間に、その耐電圧を越える順方向
過電圧が印加された場合でも、サイリスタの劣化を防止
するサイリスタバルブの保護方式を提供することを目的
とする。
めに、サイリスタのターンオン時間を長くすることな
く、ゲートパルス発生装置を複雑で大型化することな
く、また逆電圧印加中の漏れ電流を増加させることなく
又は漏れ電流増加の影響を最小限にし、サイリスタの電
流が切れた後、サイリスタの順方向耐電圧が定格値まで
回復するまでの過渡期間に、その耐電圧を越える順方向
過電圧が印加された場合でも、サイリスタの劣化を防止
するサイリスタバルブの保護方式を提供することを目的
とする。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係るサイリスタバルブの保護方
式では、通電期間の終了前に第１のゲートパルスより幅
が狭い第２のゲートパルスを与えることにより、サイリ
スタ電流ＬＴＴが切れた後、順方向耐圧が定格値まで回
復するまでの過渡期間中にゲート部にわずかなキャリア
を存在させ、シリコンウェハー内の接合面における順方
向耐圧の最も小さい部分がゲート部になるようにするこ
とができる。この状態でサイリスタＬＴＴに順方向過電
圧が印加されると、サイリスタＬＴＴは必ずゲート部か
らターンオンしゲート電流の増幅作用によりキャリアが
増大して安全に導通状態に移行し、劣化を免れることが
できる。
に、本発明の請求項１に係るサイリスタバルブの保護方
式では、通電期間の終了前に第１のゲートパルスより幅
が狭い第２のゲートパルスを与えることにより、サイリ
スタ電流ＬＴＴが切れた後、順方向耐圧が定格値まで回
復するまでの過渡期間中にゲート部にわずかなキャリア
を存在させ、シリコンウェハー内の接合面における順方
向耐圧の最も小さい部分がゲート部になるようにするこ
とができる。この状態でサイリスタＬＴＴに順方向過電
圧が印加されると、サイリスタＬＴＴは必ずゲート部か
らターンオンしゲート電流の増幅作用によりキャリアが
増大して安全に導通状態に移行し、劣化を免れることが
できる。
【００２０】本発明の請求項２に係るサイリスタバルブ
の保護方式では、逆方向電圧が印加されると同時に第１
のゲートパルスより幅が狭い第２のゲートパルスを与え
ることにより、請求項１と同様の効果が得られると共
に、逆電圧が印加されると同時に第２のゲートパルスを
供給するので、全逆電圧印加期間に占める初期の短期間
のみ第２のゲートパルスを供給することになり、漏れ電
流の増加の影響を限定できる。
の保護方式では、逆方向電圧が印加されると同時に第１
のゲートパルスより幅が狭い第２のゲートパルスを与え
ることにより、請求項１と同様の効果が得られると共
に、逆電圧が印加されると同時に第２のゲートパルスを
供給するので、全逆電圧印加期間に占める初期の短期間
のみ第２のゲートパルスを供給することになり、漏れ電
流の増加の影響を限定できる。
【００２１】本発明の請求項３に係るサイリスタバルブ
の保護方式では、第１のゲートパルスが与えられてから
電気角で約１２０°経過後に第１のゲートパルスより幅
が狭い第２のゲートパルスを与えることにより、請求項
１と同様の効果が得られると共に、第２のゲートパルス
を通電開始の約１２０°経過後に供給するので、急速な
位相変化がなければ必ず通電期間内に第２のゲートパル
スが供給され、しかも転流重なり期間を経過後には逆電
圧が印加されるので、第２のゲートパルスの供給時期が
早すぎて保護効果が失われることが少なくなる。
の保護方式では、第１のゲートパルスが与えられてから
電気角で約１２０°経過後に第１のゲートパルスより幅
が狭い第２のゲートパルスを与えることにより、請求項
１と同様の効果が得られると共に、第２のゲートパルス
を通電開始の約１２０°経過後に供給するので、急速な
位相変化がなければ必ず通電期間内に第２のゲートパル
スが供給され、しかも転流重なり期間を経過後には逆電
圧が印加されるので、第２のゲートパルスの供給時期が
早すぎて保護効果が失われることが少なくなる。
【００２２】本発明の請求項４に係るサイリスタバルブ
の保護方式では、当該バルブの次の次に点弧するサイリ
スタバルブの通電期間の開始と同時に第１のゲートパル
スより幅が狭い第２のゲートパルスを与えることによ
り、請求項１と同様の効果が得られると共に、当該バル
ブの次の次に点弧するサイリスタバルブの通電開始と同
時に第２のゲートパルスを供給するので、必ず通電期間
内に第２のゲートパルスが供給され、しかも転流重なり
期間を経過後は逆電圧が印加されるので、第２のゲート
パルスの供給時期が早すぎて保護効果が失われることが
少ない。更に急速な位相制御の変化があっても、位相制
御に応じて次の次に点弧するサイリスタバルブの通電期
間の開始が設定されるので、第２のゲートパルスの供給
時期が不適切になることがない。
の保護方式では、当該バルブの次の次に点弧するサイリ
スタバルブの通電期間の開始と同時に第１のゲートパル
スより幅が狭い第２のゲートパルスを与えることによ
り、請求項１と同様の効果が得られると共に、当該バル
ブの次の次に点弧するサイリスタバルブの通電開始と同
時に第２のゲートパルスを供給するので、必ず通電期間
内に第２のゲートパルスが供給され、しかも転流重なり
期間を経過後は逆電圧が印加されるので、第２のゲート
パルスの供給時期が早すぎて保護効果が失われることが
少ない。更に急速な位相制御の変化があっても、位相制
御に応じて次の次に点弧するサイリスタバルブの通電期
間の開始が設定されるので、第２のゲートパルスの供給
時期が不適切になることがない。
【００２３】本発明の請求項５に係るサイリスタバルブ
の保護方式では、第２のゲートパルスはサイリスタに順
方向電圧が印加されていないことを条件に与えられるの
で、何らかの異常で第２のゲートパルスを供給するタイ
ミングがずれたとしても、順電圧が印加されている状態
で第２のゲートパルスを供給することがなくなり、サイ
リスタに高い順方向電圧が印加された状態で幅の狭い第
２のゲートパルスが印加されてターンオンし、サイリス
タが劣化することがなくなる。
の保護方式では、第２のゲートパルスはサイリスタに順
方向電圧が印加されていないことを条件に与えられるの
で、何らかの異常で第２のゲートパルスを供給するタイ
ミングがずれたとしても、順電圧が印加されている状態
で第２のゲートパルスを供給することがなくなり、サイ
リスタに高い順方向電圧が印加された状態で幅の狭い第
２のゲートパルスが印加されてターンオンし、サイリス
タが劣化することがなくなる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の第１の実
施の形態の構成図である。図１において、図５と同一要
素については同一符号を付し、説明を省略する。
て図面を参照して説明する。図１は、本発明の第１の実
施の形態の構成図である。図１において、図５と同一要
素については同一符号を付し、説明を省略する。
【００２５】図５と異なる点は、ゲートパルス発生装置
ＰＧ内に、発光ダイオードＬＥＤＦ，ＬＥＤＲの光出力
を光電変換器ＬＥＣにより変換した順電圧信号ＦＶ，逆
電圧信号ＲＶと導通期間信号ＰＨＳを入力とし、サイリ
スタへのゲートパルスのタイミングを決定する第２のロ
ジック回路ＬＧ２が新たに追加されている点である。
ＰＧ内に、発光ダイオードＬＥＤＦ，ＬＥＤＲの光出力
を光電変換器ＬＥＣにより変換した順電圧信号ＦＶ，逆
電圧信号ＲＶと導通期間信号ＰＨＳを入力とし、サイリ
スタへのゲートパルスのタイミングを決定する第２のロ
ジック回路ＬＧ２が新たに追加されている点である。
【００２６】この第２のロジック回路ＬＧ２の出力は、
増幅回路ＡＭＰ１に入力され、ロジック回路ＬＧ２から
の指令に基づく時間だけスイッチング素子Ｓ１がオン
し、発光ダイオードＬＥＤに電流Ｉ１が流れる。このと
き、第２のロジック回路ＬＧ２の指令する電流Ｉ１の通
電幅は、第１のロジック回路ＬＧ１の指令する電流Ｉ１
の通電幅より狭くする。これにより、第２のゲートパル
スは第１のゲートパルスに比べて、通電幅は短く、大き
さは同じとなり、スイッチング素子を新たに設けること
なく異なるゲートパワーを供給することが可能となる。
増幅回路ＡＭＰ１に入力され、ロジック回路ＬＧ２から
の指令に基づく時間だけスイッチング素子Ｓ１がオン
し、発光ダイオードＬＥＤに電流Ｉ１が流れる。このと
き、第２のロジック回路ＬＧ２の指令する電流Ｉ１の通
電幅は、第１のロジック回路ＬＧ１の指令する電流Ｉ１
の通電幅より狭くする。これにより、第２のゲートパル
スは第１のゲートパルスに比べて、通電幅は短く、大き
さは同じとなり、スイッチング素子を新たに設けること
なく異なるゲートパワーを供給することが可能となる。
【００２７】図２は、サイリスタバルブを３相ブリッジ
結線してインバータ運転したときのサイリスタバルブの
電圧、電流波形とゲートパルスの関係を示す波形図であ
る。図２において、図６と同一要素については同一符号
を付す。
結線してインバータ運転したときのサイリスタバルブの
電圧、電流波形とゲートパルスの関係を示す波形図であ
る。図２において、図６と同一要素については同一符号
を付す。
【００２８】電流Ｉ１−１は、第１のロジック回路ＬＧ
１の指令に基づく第１のゲートパルスで、通電期間の最
初にサイリスタＬＴＴに供給されるゲートパルスで、こ
のゲートパルスによりサイリスタＬＴＴは通電を開始す
る。
１の指令に基づく第１のゲートパルスで、通電期間の最
初にサイリスタＬＴＴに供給されるゲートパルスで、こ
のゲートパルスによりサイリスタＬＴＴは通電を開始す
る。
【００２９】電流Ｉ１−２は、第２のロジック回路ＬＧ
２の指令に基づくゲートパルスで、通電期間が終了する
前に供給される第２のゲートパルスであり、大きさは第
１のゲートパルスと同じで、幅は第１のゲートパルスよ
りも狭い。この第２のゲートパルスにより、ゲート近傍
にわずかなキャリアを存在させて、接合面における順方
向耐電圧の最も低い部分がゲート部になるようにするこ
とができる。
２の指令に基づくゲートパルスで、通電期間が終了する
前に供給される第２のゲートパルスであり、大きさは第
１のゲートパルスと同じで、幅は第１のゲートパルスよ
りも狭い。この第２のゲートパルスにより、ゲート近傍
にわずかなキャリアを存在させて、接合面における順方
向耐電圧の最も低い部分がゲート部になるようにするこ
とができる。
【００３０】耐電圧ＣＣは、第２のゲートパルスを印加
した場合のサイリスタＬＴＴの順方向耐圧が回復するま
での過渡的な様子を示している。この耐電圧ＣＣは、第
２のゲートパルスを与えていない耐電圧Ｂに比べて低下
している。これは、第２のゲートパルスを印加したこと
によりゲート部の耐圧が低下した結果であるが、この特
徴は、耐圧を越えるような過電圧が印加されたときに、
耐圧の低いゲート部からターンオンするためにサイリス
タＬＴＴが破壊されないことにある。
した場合のサイリスタＬＴＴの順方向耐圧が回復するま
での過渡的な様子を示している。この耐電圧ＣＣは、第
２のゲートパルスを与えていない耐電圧Ｂに比べて低下
している。これは、第２のゲートパルスを印加したこと
によりゲート部の耐圧が低下した結果であるが、この特
徴は、耐圧を越えるような過電圧が印加されたときに、
耐圧の低いゲート部からターンオンするためにサイリス
タＬＴＴが破壊されないことにある。
【００３１】例えば、ｔ＝ｔ2 で耐電圧ＣＣを越えるサ
ージ電圧ＶS2が印加されるとサイリスタＬＴＴは、第２
のゲート電流の効果によりゲート部からオンし破壊から
まぬがれる。また、ｔ＝ｔ1 にてサージ電圧ＶS1が印加
された場合も同様にして保護されるが、従来の保護方式
のように、Ｔ１の期間は通電期間指令ＰＨＳと順電圧信
号ＦＶとのＡＮＤ条件によりスイッチング素子Ｓ１を駆
動し電流Ｉ１を流し、第１のゲートパルスをサイリスタ
ＬＴＴを印加すれば、より安全に保護することができ
る。期間Ｔ３ではｔ＝ｔ3 でサージ電圧ＶS3が印加され
てもアレスタＡｒによりサイリスタＬＴＴの順方向耐電
圧の定格値ＶDRM 以下に制限するので特別な保護は不要
である。
ージ電圧ＶS2が印加されるとサイリスタＬＴＴは、第２
のゲート電流の効果によりゲート部からオンし破壊から
まぬがれる。また、ｔ＝ｔ1 にてサージ電圧ＶS1が印加
された場合も同様にして保護されるが、従来の保護方式
のように、Ｔ１の期間は通電期間指令ＰＨＳと順電圧信
号ＦＶとのＡＮＤ条件によりスイッチング素子Ｓ１を駆
動し電流Ｉ１を流し、第１のゲートパルスをサイリスタ
ＬＴＴを印加すれば、より安全に保護することができ
る。期間Ｔ３ではｔ＝ｔ3 でサージ電圧ＶS3が印加され
てもアレスタＡｒによりサイリスタＬＴＴの順方向耐電
圧の定格値ＶDRM 以下に制限するので特別な保護は不要
である。
【００３２】ここで、第２のロジック回路ＬＧ２には順
電圧信号ＦＶを入力し、順電圧信号ＦＶがないことを条
件に第２のゲートパルスを発生するようにロジックをく
むことが、保護をより高信頼度にするのに役立つ。なぜ
なら、何らかの理由で第２のゲートパルスのタイミング
がずれ、サイリスタＬＴＴに高い順電圧が印加されてい
る状態で第２のゲートパルスを供給したとすると、第２
のゲートパルスは、通常の第１のゲートパルスより幅が
狭いので、そうした高い電圧からのターンオンには十分
でなく、サイリスタＬＴＴを劣化させる恐れがある。ま
た、例えサイリスタＬＴＴが劣化しなくても、異常なタ
イミングでサイリスタＬＴＴがオンするので、変換装置
の動作に悪影響を与えることになる。
電圧信号ＦＶを入力し、順電圧信号ＦＶがないことを条
件に第２のゲートパルスを発生するようにロジックをく
むことが、保護をより高信頼度にするのに役立つ。なぜ
なら、何らかの理由で第２のゲートパルスのタイミング
がずれ、サイリスタＬＴＴに高い順電圧が印加されてい
る状態で第２のゲートパルスを供給したとすると、第２
のゲートパルスは、通常の第１のゲートパルスより幅が
狭いので、そうした高い電圧からのターンオンには十分
でなく、サイリスタＬＴＴを劣化させる恐れがある。ま
た、例えサイリスタＬＴＴが劣化しなくても、異常なタ
イミングでサイリスタＬＴＴがオンするので、変換装置
の動作に悪影響を与えることになる。
【００３３】次に第２の実施の形態について説明する。
第２の実施の形態は、図１に示した第１の実施の形態と
同様の構成であるが、第２のゲートパルスを発生するタ
イミングを特定するものであり、第２のゲートパルス
は、逆電圧信号ＲＶが印加されると同時に供給される。
図２の電流Ｉ１−３がそのようにして発生した第２のゲ
ートパルスである。
第２の実施の形態は、図１に示した第１の実施の形態と
同様の構成であるが、第２のゲートパルスを発生するタ
イミングを特定するものであり、第２のゲートパルス
は、逆電圧信号ＲＶが印加されると同時に供給される。
図２の電流Ｉ１−３がそのようにして発生した第２のゲ
ートパルスである。
【００３４】この第２のゲートパルスを印加することに
より、第１の実施の形態と同様の効果が得られると共
に、逆電圧が印加されると同時に第２のゲートパルスを
供給するので、全逆電圧印加期間に占める初期の短期間
のみ第２のゲートパルスを供給することになり、漏れ電
流の増加の影響を限定できる。
より、第１の実施の形態と同様の効果が得られると共
に、逆電圧が印加されると同時に第２のゲートパルスを
供給するので、全逆電圧印加期間に占める初期の短期間
のみ第２のゲートパルスを供給することになり、漏れ電
流の増加の影響を限定できる。
【００３５】次に第３の実施の形態について説明する。
第３の実施の形態は、図１に示した第１の実施の形態と
同様の構成であるが、第２のゲートパルスを発生するタ
イミングを特定するものであり、第２のゲートパルス
は、導通期間信号ＰＨＳの立上がりから電気角で約１２
０°後に供給される。図２の電流Ｉ１−４がそのように
して発生した第２のゲートパルスであり、位相制御の急
変がなければ、そのタイミングはサイリスタＬＴＴの通
電電流ＩＴが減少し始めるときとなる。
第３の実施の形態は、図１に示した第１の実施の形態と
同様の構成であるが、第２のゲートパルスを発生するタ
イミングを特定するものであり、第２のゲートパルス
は、導通期間信号ＰＨＳの立上がりから電気角で約１２
０°後に供給される。図２の電流Ｉ１−４がそのように
して発生した第２のゲートパルスであり、位相制御の急
変がなければ、そのタイミングはサイリスタＬＴＴの通
電電流ＩＴが減少し始めるときとなる。
【００３６】この第２のゲートパルスを印加することに
より、第１の実施の形態と同様の効果が得られると共
に、通電開始から約１２０°後に第２のゲートパルスを
供給するので、急速な位相制御の変化がなければ必ず通
電期間内に第２のゲートパルスが供給され、しかも転流
重なり期間を経過後には逆電圧が印加されるので、第２
のゲートパルスの供給時期が早すぎて保護効果が失われ
ることも少なくなる。
より、第１の実施の形態と同様の効果が得られると共
に、通電開始から約１２０°後に第２のゲートパルスを
供給するので、急速な位相制御の変化がなければ必ず通
電期間内に第２のゲートパルスが供給され、しかも転流
重なり期間を経過後には逆電圧が印加されるので、第２
のゲートパルスの供給時期が早すぎて保護効果が失われ
ることも少なくなる。
【００３７】次に第４の実施の形態について説明する。
図３は、本発明の第４の実施の形態の構成図である。図
３において、図５と同一要素については同一符号を付
し、説明を省略する。
図３は、本発明の第４の実施の形態の構成図である。図
３において、図５と同一要素については同一符号を付
し、説明を省略する。
【００３８】図５と異なる点は、ゲートパルス発生装置
ＰＧ内に、発光ダイオードＬＥＤＦ，ＬＥＤＲの光出力
を光電変換器ＬＥＣにより変換した順電圧信号ＦＶ，逆
電圧信号ＲＶと当該バルブの次の次に点弧するバルブの
導通期間信号ＰＨＳ１を入力とし、サイリスタへのゲー
トパルスのタイミングを決定する第２のロジック回路Ｌ
Ｇ３が新たに追加されている点である。
ＰＧ内に、発光ダイオードＬＥＤＦ，ＬＥＤＲの光出力
を光電変換器ＬＥＣにより変換した順電圧信号ＦＶ，逆
電圧信号ＲＶと当該バルブの次の次に点弧するバルブの
導通期間信号ＰＨＳ１を入力とし、サイリスタへのゲー
トパルスのタイミングを決定する第２のロジック回路Ｌ
Ｇ３が新たに追加されている点である。
【００３９】この第２のロジック回路ＬＧ３は当該バル
ブの次の次に点弧するバルブの導通期間信号ＰＨＳ１が
入力されると直ちに第２のゲート指令を発生し、その出
力は、増幅回路ＡＭＰ１に入力され、ロジック回路ＬＧ
３からの指令に基づく時間だけスイッチング素子Ｓ１が
オンし、発光ダイオードＬＥＤに電流Ｉ１−５が流れ
る。このとき、第２のロジック回路ＬＧ３の指令する電
流Ｉ１−５の通電幅は、第１のロジック回路ＬＧ１の指
令する電流Ｉ１の通電幅より狭くする。これにより、第
２のゲートパルスは第１のゲートパルスに比べて、通電
幅は短く、大きさは同じとなる。
ブの次の次に点弧するバルブの導通期間信号ＰＨＳ１が
入力されると直ちに第２のゲート指令を発生し、その出
力は、増幅回路ＡＭＰ１に入力され、ロジック回路ＬＧ
３からの指令に基づく時間だけスイッチング素子Ｓ１が
オンし、発光ダイオードＬＥＤに電流Ｉ１−５が流れ
る。このとき、第２のロジック回路ＬＧ３の指令する電
流Ｉ１−５の通電幅は、第１のロジック回路ＬＧ１の指
令する電流Ｉ１の通電幅より狭くする。これにより、第
２のゲートパルスは第１のゲートパルスに比べて、通電
幅は短く、大きさは同じとなる。
【００４０】図４は、サイリスタバルブを３相ブリッジ
結線してインバータ運転したときのサイリスタバルブの
電圧、電流波形とゲートパルスの関係を示す波形図であ
る。図４において、図６と同一要素については同一符号
を付す。
結線してインバータ運転したときのサイリスタバルブの
電圧、電流波形とゲートパルスの関係を示す波形図であ
る。図４において、図６と同一要素については同一符号
を付す。
【００４１】電流Ｉ１−１は、第１のロジック回路ＬＧ
１の指令に基づく第１のゲートパルスで、通電期間の最
初にサイリスタＬＴＴに供給されるゲートパルスで、こ
のゲートパルスによりサイリスタＬＴＴは通電を開始す
る。
１の指令に基づく第１のゲートパルスで、通電期間の最
初にサイリスタＬＴＴに供給されるゲートパルスで、こ
のゲートパルスによりサイリスタＬＴＴは通電を開始す
る。
【００４２】電流Ｉ１−５は、第２のロジック回路ＬＧ
３の指令に基づくゲートパルスで、当該バルブの次の次
に点弧するバルブの導通期間信号ＰＨＳ１が入力される
と同時に供給される第２のゲートパルスであり、大きさ
は第１のゲートパルスと同じで、幅は第１のゲートパル
スよりも狭い。
３の指令に基づくゲートパルスで、当該バルブの次の次
に点弧するバルブの導通期間信号ＰＨＳ１が入力される
と同時に供給される第２のゲートパルスであり、大きさ
は第１のゲートパルスと同じで、幅は第１のゲートパル
スよりも狭い。
【００４３】当該バルブの次の次に点弧するバルブが点
弧すると、当該バルブの電流はその新しく点弧したバル
ブの方へ転流していくので、サイリスタ電流ＩＴは減少
し始め、重なり期間後にサイリスタ電流ＩＴは切れ、バ
ルブには逆電圧が印加される。
弧すると、当該バルブの電流はその新しく点弧したバル
ブの方へ転流していくので、サイリスタ電流ＩＴは減少
し始め、重なり期間後にサイリスタ電流ＩＴは切れ、バ
ルブには逆電圧が印加される。
【００４４】従って、この第２のゲートパルスを印加す
ることにより、第１の実施の形態と同様の効果が得られ
ると共に、当該バルブの次の次に点弧するバルブの通電
開始と同時に第２のゲートパルスを供給するので、必ず
通電期間内に第２のゲートパルスが供給され、しかも重
なり期間を経過後は逆電圧が印加されるので、第２のゲ
ートパルスの供給時期が早すぎて保護効果が失われるこ
とが少ない。更に急速な位相制御の変化があっても、位
相制御に応じて次の次に点弧するバルブの通電期間の開
始が設定されるので、第２のゲートパルスの供給時期が
不適切になることがない。
ることにより、第１の実施の形態と同様の効果が得られ
ると共に、当該バルブの次の次に点弧するバルブの通電
開始と同時に第２のゲートパルスを供給するので、必ず
通電期間内に第２のゲートパルスが供給され、しかも重
なり期間を経過後は逆電圧が印加されるので、第２のゲ
ートパルスの供給時期が早すぎて保護効果が失われるこ
とが少ない。更に急速な位相制御の変化があっても、位
相制御に応じて次の次に点弧するバルブの通電期間の開
始が設定されるので、第２のゲートパルスの供給時期が
不適切になることがない。
【００４５】
【発明の効果】以上詳述したように、本発明のサイリス
タバルブの保護方式によれば、通電期間の終了前、また
は終了直後に通常のゲートパルスより幅の狭い第２のゲ
ートパルスを供給することにより、サイリスタが順方向
耐圧を定格値まで回復するまでの過渡期間に過電圧が印
加されたとき、サイリスタが劣化することを防止でき
る。また、第２のゲートパルスは逆電圧が印加される前
か直後に供給されるので、サイリスタのターンオフ時間
の増加がなく、更に逆電圧印加中にゲートパルスを供給
することによる漏れ電流の増加と直列接続サイリスタ間
の電圧分担の悪化をきたすことがない。また、第２のゲ
ートパルスの大きさは通常のゲートパルスと同じ大きさ
のため、ゲートパルス発生装置にスイッチング素子を追
加する必要がないので、装置の複雑化と大型化を防止で
きる。
タバルブの保護方式によれば、通電期間の終了前、また
は終了直後に通常のゲートパルスより幅の狭い第２のゲ
ートパルスを供給することにより、サイリスタが順方向
耐圧を定格値まで回復するまでの過渡期間に過電圧が印
加されたとき、サイリスタが劣化することを防止でき
る。また、第２のゲートパルスは逆電圧が印加される前
か直後に供給されるので、サイリスタのターンオフ時間
の増加がなく、更に逆電圧印加中にゲートパルスを供給
することによる漏れ電流の増加と直列接続サイリスタ間
の電圧分担の悪化をきたすことがない。また、第２のゲ
ートパルスの大きさは通常のゲートパルスと同じ大きさ
のため、ゲートパルス発生装置にスイッチング素子を追
加する必要がないので、装置の複雑化と大型化を防止で
きる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の構成図。
【図２】 本発明の第１の実施の形態の波形図。
【図３】 本発明の第４の実施の形態の構成図。
【図４】 本発明の第４の実施の形態の波形図。
【図５】 従来のサイリスタバルブの構成図。
【図６】 従来のサイリスタバルブの波形図。
ＬＴＴ・・・サイリスタ ＬＧ１，ＬＧ２，ＬＧ３・・・ロジック回路 Ｓ１・・・スイッチング素子 ＦＶ・・・順方向電圧信号 ＲＶ・・・逆方向電圧信号 ＰＨＳ，ＰＨＳ１・・・導通期間信号 Ｉ１−１・・・第１のゲートパルス Ｉ１−２，Ｉ１−３，Ｉ１−４，Ｉ１−５・・・第２の
ゲートパルス
ゲートパルス
Claims (5)
- 【請求項１】 相異なる２種類のゲートパルスを出力で
きるパルス発生装置を備え、第１のゲートパルスを与え
ることによりターンオンするサイリスタバルブの保護方
式において、通電期間の終了前に第１のゲートパルスよ
り幅が狭い第２のゲートパルスを与えることを特徴とす
るサイリスタバルブの保護方式。 - 【請求項２】 相異なる２種類のゲートパルスを出力で
きるパルス発生装置を備え、第１のゲートパルスを与え
ることによりターンオンするサイリスタバルブの保護方
式において、逆方向電圧が印加されると同時に第１のゲ
ートパルスより幅が狭い第２のゲートパルスを与えるこ
とを特徴とするサイリスタバルブの保護方式。 - 【請求項３】 相異なる２種類のゲートパルスを出力で
きるパルス発生装置を備え、第１のゲートパルスを与え
ることによりターンオンするサイリスタバルブを３相ブ
リッジ結線したサイリスタバルブの保護方式において、
第１のゲートパルスが与えられてから電気角で約１２０
°経過後に第１のゲートパルスより幅が狭い第２のゲー
トパルスを与えることを特徴とするサイリスタバルブの
保護方式。 - 【請求項４】 相異なる２種類のゲートパルスを出力で
きるパルス発生装置を備え、第１のゲートパルスを与え
ることによりターンオンするサイリスタバルブを３相ブ
リッジ結線したサイリスタバルブの保護方式において、
当該バルブの次の次に点弧するサイリスタバルブの通電
期間の開始と同時に第１のゲートパルスより幅が狭い第
２のゲートパルスを与えることを特徴とするサイリスタ
バルブの保護方式。 - 【請求項５】 請求項１乃至請求項４のいずれかに記載
のサイリスタバルブの保護方式において、前記第２のゲ
ートパルスはサイリスタに順方向電圧が印加されていな
いことを条件に与えことを特徴とするサイリスタバルブ
の保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5823598A JPH11262244A (ja) | 1998-03-10 | 1998-03-10 | サイリスタバルブの保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5823598A JPH11262244A (ja) | 1998-03-10 | 1998-03-10 | サイリスタバルブの保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11262244A true JPH11262244A (ja) | 1999-09-24 |
Family
ID=13078444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5823598A Pending JPH11262244A (ja) | 1998-03-10 | 1998-03-10 | サイリスタバルブの保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11262244A (ja) |
-
1998
- 1998-03-10 JP JP5823598A patent/JPH11262244A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US4217618A (en) | Thyristor firing circuit module with integral optical isolation, dv/dt limitation, and bidirectional voltage transient suppression | |
| US4706177A (en) | DC-AC inverter with overload driving capability | |
| US7176744B2 (en) | Semiconductor device | |
| KR20120029915A (ko) | 인버터 제어장치 | |
| JP4912444B2 (ja) | 半導体装置 | |
| US4414599A (en) | Arrester and a semiconductor circuit arrangement with a protection device including the same | |
| US4297594A (en) | Gate circuit for a gate turn-off thyristor | |
| JPH06276073A (ja) | Ｉｇｂｔの過電流保護装置 | |
| KR19990006267A (ko) | 전기 집진용 펄스 전원 장치 및 그 보호 방법 | |
| US20030160286A1 (en) | Protective circuit for a network-controlled thyristor bridge | |
| JPH11262244A (ja) | サイリスタバルブの保護方式 | |
| JP2854821B2 (ja) | サイリスタバルブ | |
| JP2911118B2 (ja) | サイリスタバルブ | |
| JP3102558B2 (ja) | サイリスタバルブ | |
| JP4528552B2 (ja) | 同期機の励磁制御装置 | |
| SU1744772A1 (ru) | Способ выключени запираемого тиристора | |
| JP3016315B2 (ja) | ３値レベルインバータのパルス幅変調方法 | |
| JP3144654B2 (ja) | 誘導性負荷用出力回路 | |
| SU1166215A1 (ru) | Устройство дл защиты от перенапр жений тиристоров высоковольтного тиристорного вентил | |
| US3218541A (en) | Polyphase electrical converter equipment | |
| JP2801634B2 (ja) | サイリスタ変換装置 | |
| RU1823068C (ru) | Устройство дл защиты от коммутационных перенапр жений электрических аппаратов в многофазных сет х | |
| RU1778856C (ru) | Устройство дл защиты от перенапр жений непосредственного преобразовател частоты | |
| JPH0488826A (ja) | サイリスタ変換器の保護装置 |