JPH11264797A - 欠陥解析方法、記録媒体及び工程管理方法 - Google Patents
欠陥解析方法、記録媒体及び工程管理方法Info
- Publication number
- JPH11264797A JPH11264797A JP10248156A JP24815698A JPH11264797A JP H11264797 A JPH11264797 A JP H11264797A JP 10248156 A JP10248156 A JP 10248156A JP 24815698 A JP24815698 A JP 24815698A JP H11264797 A JPH11264797 A JP H11264797A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- new
- chips
- defective
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
を定量的に把握することができる欠陥解析方法を得る。 【解決手段】 所定の工程による新規欠陥の有無及び電
気テスタによる良否判定をチップ単位に行った後、ウエ
ハ上の複数のチップを新規欠陥なし・良品、新規欠
陥なし・不良品、新規欠陥有り・良品、新規欠陥有
り・不良品の4種類に分類し、この分類結果に基づき、
所定の工程の新規欠陥によってのみ不良となったチップ
数と推測される新規不良チップ数、所定の工程の新規欠
陥によってチップを不良にした割合と推定される致命率
及び所定の工程によって不良となったチップ数と推定さ
れる工程不良チップ数を求める。
Description
おいて製品の欠陥の有無が検査可能な半導体デバイスに
対する電気的特性等の不良原因を解析する欠陥解析方法
に関する。
等の半導体デバイスは複数の工程よりなる製造プロセス
を経て製造され、その製造プロセスが完了した後の半導
体デバイスに対して、総合的な電気的特性の良否テスト
を行い半導体デバイスの歩留まりを求めていた。一方、
製造プロセスをなす複数の工程のうちの一工程である所
定の工程後においても検査装置によって検査が行われ、
欠陥が検出されていた。
いて述べる。欠陥種別としては、パターン欠陥、異物、
汚染物質(シミ)付着、傷等が有る。パターン欠陥とし
ては、ショート(本来分離すべき2つの配線あるいは層
がショートしている)、断線(本来接続されるべき配線
あるいは層が分離されている)、形状異常(パターンの
形状が異常になっている)等がある。ショート、断線に
ついては異物をマスクとしたパターニング等が原因とし
て考えられる。異物としては付着異物、エッチング残査
等があり、汚染物質付着としてはウエット漕の汚染物付
着等があり、傷としては例えばハンドリングミスによっ
てウエハを引っ掻いた場合に生じる傷が考えられる。
半導体デバイスの歩留まりと上記所定の工程後に検出さ
れる欠陥検出数とを照合することにより、上記所定の工
程が半導体デバイスの歩留まりに与える影響を検査する
欠陥解析を行っていた。
数は、1つのチップに異常に多くの欠陥が発生する集合
欠陥が存在する場合に異常に大きな数となってしまう、
上記所定の工程よりも前の工程で発生した欠陥が検出さ
れる数が多く含まれる場合に不確かな数となってしまう
等の理由により非常に不安定な値となっている。このた
め、所定の工程後の欠陥検出数と歩留まりとを単純に照
合するだけでは両者の相関性が低く、所定の工程が半導
体デバイスの歩留まりに与える影響を正確に解析するこ
とが極めて困難であるという問題点があった。
を解決するためになされたもので、複数の工程のうち1
工程単独の欠陥数の歩留まりに対する影響を定量的に把
握することができる欠陥解析方法を得ることを目的とす
る。
1記載の欠陥解析方法は、複数の工程を経て、ウエハ上
の複数のチップにそれぞれ集積回路が形成されるデバイ
スの欠陥を解析する方法であって、(a)前記複数の工程
のうち少なくとも1つの工程それぞれの実行後に、前記
少なくとも1つの工程よりも前の工程で発生した欠陥近
傍領域を除いた前記ウエハの新規領域上で発生した前記
少なくとも1つの工程による新規欠陥を検出するステッ
プと、(b)前記複数の工程終了後に、前記複数のチップ
それぞれの前記集積回路の良・不良を判定するステップ
と、(c)前記少なくとも1つの工程ごとに、前記複数の
チップそれぞれについて所定の識別条件を満足する前記
新規欠陥の有無を判定するステップと、(d)前記少なく
とも1つの工程ごとに、前記ステップ(b)による判定結
果及び前記ステップ(c)による判定結果の組合せに基づ
き前記複数のチップを4つに分類するステップと、(e)
前記ステップ(d)の4つの分類結果に基づき、前記少な
くとも1つの工程による前記新規欠陥によってのみ不良
となったとチップ数と推定される新規不良チップ数を算
出するステップとを備えている。
(f)前記ステップ(d)の4つの分類結果に基づき、前記少
なくとも1つの工程の前記新規欠陥がチップを不良にす
る割合と推定される致命率を算出するステップをさらに
備えている。
(g)前記ステップ(d)の4つの分類結果及び前記致命率に
基づき、前記少なくとも1つの工程によって不良となっ
たとチップ数と推定される工程不良チップ数を算出する
ステップをさらに備えている。
て、前記ステップ(c)は、複数の検出サイズそれぞれを
基準サイズとして複数回行われ、前記所定の識別条件は
前記基準サイズ以上という検出サイズ条件を含み、前記
ステップ(d)〜ステップ(g)は前記複数回行われるステッ
プ(c)に対応してそれぞれ前記複数回行われ、その結
果、前記少なくとも1つの工程それぞれにおける前記複
数の検出サイズそれぞれの前記新規不良チップ数、前記
致命率及び前記工程不良チップ数からなる解析用データ
が得られる。
記複数回行われた前記ステップ(c)〜(g)の後、(h)前記
解析用データに基づき、前記複数の検出サイズのうち前
記致命率が100%となる最小の検出サイズである完全
致命検出サイズ、前記複数の検出サイズそれぞれの前記
工程不良チップ数のうち最大の値を採る最大工程不良チ
ップ数、前記複数の検出サイズのうち前記最大工程不良
チップ数に対応する検出サイズである最適感度検出サイ
ズ、及び、前記複数の検出サイズそれぞれの前記新規不
良チップ数のうち前記最適感度検出サイズに対応する最
適感度新規不良チップ数、のうちから少なくとも1つを
前記少なくとも1つの工程の解析結果として認識するス
テップをさらに備えている。
て、前記少なくとも1つの工程は2以上の所定数の工程
を含み、前記所定数の工程それぞれに前記解析用データ
が得られ、前記ステップ(h)は前記所定数の工程それぞ
れの前記最大工程不良チップ数を認識し、(i)前記所定
数の工程それぞれの前記最大工程不良チップ数を比較し
て改善が望まれる序列で前記所定数の工程を順位付けす
るステップをさらに備えている。
て、前記少なくとも1つの工程は前記複数の工程を含
み、前記複数の工程それぞれに前記解析用データが得ら
れ、前記ステップ(h)は前記複数の工程それぞれの前記
最適感度新規不良チップを認識し、(i)前記複数の工程
それぞれの前記最適感度新規不良チップ数の合計値と前
記ステップ(b)で不良と判定されたチップ数とを比較し
て不良原因の検出度合いを認識するステップをさらに備
えている。
て、前記デバイスは同一構成の複数のデバイスを含み、
前記複数のデバイスはそれぞれ複数の生産ライン上で前
記複数の工程を経て製造され、前記ステップ(b)〜(h)は
複数のデバイスそれぞれに対して行われ、前記ステップ
(h)は前記複数の生産ラインそれぞれの前記少なくとも
1つの工程における前記最大工程不良チップ数を認識
し、(i)前記複数の生産ライン間において、前記少なく
とも1つの工程の前記最大工程不良チップ数を比較して
前記複数の生産ラインの優劣を認識するステップをさら
に備えている。
て、前記少なくとも1つの工程は、工程内容は同じでか
つ前記ステップ(a)の検出動作を行う検出装置が異なる
2以上の所定数の工程を含み、前記所定数の工程それぞ
れに前記解析用データが得られ、(h)前記所定数の工程
間における同一検出レベルに対応する前記致命率を比較
して前記所定数の検査装置間の感度の違いを認識するス
テップをさらに備えている。
いて、前記ステップ(c)の前記所定の識別条件は前記ウ
エハ上の特定の領域に存在するという条件を含んでい
る。
いて、前記ステップ(b)は、特定の電気的特性に基づき
前記複数のチップそれぞれの良・不良判定を行うステッ
プを含んでいる。
いて、前記ステップ(c)の前記所定の識別条件は、前記
少なくとも1つの工程よりも後の所定の工程において前
記新規欠陥と同一平面位置で再度検出されるいう条件を
含んでいる。
いて、前記ウエハは複数のウエハを含み、前記複数のチ
ップは前記複数のウエハに形成されるチップをすべて含
んでいる。
いて、前記ステップ(c)の前記所定の識別条件は、同一
チップ内に存在する前記新規欠陥の個数に基づく制限を
含んでいる。
体は、複数の工程を経てウエハ上の複数のチップにそれ
ぞれ集積回路が形成されるデバイスの欠陥解析処理をコ
ンピュータを用いた欠陥解析システムに実行させるため
の欠陥解析プログラムを記録しており、前記欠陥解析シ
ステムは、前記複数の工程それぞれの実行後の前記ウエ
ハ上における欠陥の座標位置及び欠陥サイズを検出して
欠陥情報を出力するする少なくとも1つの検査装置と、
前記複数の工程終了行後に前記ウエハ上における前記複
数のチップそれぞれの前記集積回路の良・不良を判定し
て良・不良判定情報を出力するテスタと、前記欠陥情報
及び前記良・不良判定情報を受け前記欠陥解析プログラ
ムを実行する制御部とを備え、前記記録媒体は、(a)前
記複数の工程のうち少なくとも1つの工程の実行後に、
前記欠陥情報に基づき、前記少なくとも1つの工程より
も前の工程で発生した欠陥近傍領域を除いた前記ウエハ
の新規領域上で発生した前記少なくとも1つの工程によ
る新規欠陥を検出するステップと、(b)前記複数の工程
終了後に、前記良・不良判定情報に基づき、前記複数の
チップそれぞれの前記集積回路の良・不良を判定するス
テップと、(c)前記少なくとも1つの工程ごとに、前記
複数のチップそれぞれについて所定の識別条件を満足す
る前記新規欠陥の有無を判定するステップと、(d)前記
少なくとも1つの工程ごとに、前記ステップ(b)による
判定結果及び前記ステップ(c)による判定結果の組合せ
に基づき前記複数のチップを4つに分類するステップ
と、(e)前記ステップ(d)の4つの分類結果に基づき、前
記少なくとも1つの工程による前記新規欠陥によっての
み不良となったとチップ数と推定される新規不良チップ
数を算出するステップと、前記コンピュータに実行させ
るための前記欠陥解析プログラムを記録したものであ
る。
体は、複数の工程を経てウエハ上の複数のチップにそれ
ぞれ集積回路が形成されるデバイスの欠陥解析処理をコ
ンピュータを用いた欠陥解析システムに実行させるため
の欠陥解析プログラムを記録しており、前記欠陥解析シ
ステムは、前記複数の工程それぞれの実行後の前記ウエ
ハ上における欠陥の座標位置及び欠陥サイズを検出して
欠陥情報を得る少なくとも1つの検査装置と、前記複数
の工程終了行後に前記ウエハ上における前記複数のチッ
プそれぞれの前記集積回路の良・不良を判定して良・不
良判定情報を出力するテスタと、前記欠陥情報及び前記
良・不良判定情報を受け前記欠陥解析プログラムを実行
する制御部とを備え、前記制御部あるいは前記少なくと
も1つの検査装置は、前記複数の工程のうち少なくとも
1つの工程の実行後に、前記欠陥情報に基づき、前記少
なくとも1つの工程よりも前の工程で発生した欠陥近傍
領域を除いた前記ウエハの新規領域上で発生した前記少
なくとも1つの工程による新規欠陥を求める機能を有
し、前記記録媒体は、(a)前記少なくとも1つの工程に
よる新規欠陥を取り込むステップと、(b)前記複数の工
程終了後に、前記良・不良判定情報に基づき、前記複数
のチップそれぞれの前記集積回路の良・不良を判定する
ステップと、(c)前記少なくとも1つの工程ごとに、前
記複数のチップそれぞれについて所定の識別条件を満足
する前記新規欠陥の有無を判定するステップと、(d)前
記少なくとも1つの工程ごとに、前記ステップ(b)によ
る判定結果及び前記ステップ(c)による判定結果の組合
せに基づき前記複数のチップを4つに分類するステップ
と、(e)前記ステップ(d)の4つの分類結果に基づき、前
記少なくとも1つの工程による前記新規欠陥によっての
み不良となったとチップ数と推定される新規不良チップ
数を算出するステップとを前記コンピュータに実行させ
るための前記欠陥解析プログラムを記録したものであ
る。
前記ステップ(d)の4つの分類結果に基づき、前記少な
くとも1つの工程の前記新規欠陥がチップを不良にする
割合と推定される致命率を算出するステップをさらに前
記コンピュータに実行させる。
前記ステップ(d)の4つの分類結果及び前記致命率に基
づき、前記少なくとも1つの工程によって不良となった
とチップ数と推定される工程不良チップ数を算出するス
テップをさらに前記コンピュータに実行させる。
理方法は、複数の工程を経てウエハ上の複数のチップに
それぞれ集積回路が形成されたデバイスに対する解析処
理を行った後、前記複数の工程と同じ工程からなる新た
な複数の工程を経て新たなウエハ上の複数のチップにそ
れぞれ集積回路を新たに形成する際の歩留まりを推定す
る方法であって、(a)前記複数の工程それぞれの実行後
に、前記複数の工程それぞれよりも前の工程で発生した
欠陥近傍領域を除いた前記ウエハの新規領域上で発生し
た前記複数の工程それぞれによる新規欠陥を検出するス
テップと、(b)前記複数の工程終了後に、前記複数のチ
ップそれぞれの前記集積回路の良・不良を判定するステ
ップと、(c)前記複数の工程ごとに、前記複数のチップ
それぞれについて所定の識別条件を満足する前記新規欠
陥の有無を判定するステップと、(d)前記複数の工程ご
とに、前記ステップ(b)による判定結果及び前記ステッ
プ(c)による判定結果の組合せに基づき前記複数のチッ
プを4つに分類するステップと、(e)前記ステップ(d)の
4つの分類結果に基づき、前記複数の工程それぞれの前
記新規欠陥がチップを不良にする割合と推定される致命
率をそれぞれ算出するステップとを備え、前記解析処理
は前記ステップ(a)〜(e)を含み、(f)前記新たな複数の
工程を構成する一の工程ごとに、前記ステップ(a)及び
(c)と同様なステップを経て、新たに検出された前記所
定の識別条件を満足する前記新規欠陥数と、前記複数の
工程に対する前記解析処理で求めた前記一の工程の致命
率とに基づき、工程単位の推定歩留まりを算出するステ
ップをさらに備えている。
記ステップ(f)の後、前記新たな複数の工程それぞれの
前記工程単位の推定歩留まりに基づき、前記新たな複数
の工程全体の推定歩留まりを算出するステップをさらに
備えている。
前記所定の識別条件は、前記新規欠陥を分類すべき複数
の区分を規定した分類条件を含み、前記ステップ(c)
は、前記分類条件で規定された前記複数の区分それぞれ
ついて前記新規欠陥の有無を判定するステップを含み、
前記ステップ(d)は、前記複数の区分それぞれについ
て、前記複数のチップを4つに分類するステップを含
み、前記ステップ(e)は、前記複数の工程それぞれの前
記致命率を前記複数の区分ごとに算出するステップを含
み、前記ステップ(f)は、新たに検出された前記新規欠
陥数を前記複数の区分に分類した数と、前記解析処理で
求めた前記複数の区分それぞれの前記致命率とに基づ
き、前記工程単位の推定歩留まりを算出するステップを
含んでいる。
前記複数の区分は、前記新規欠陥の検出サイズに基づき
分類される区分を含んでいる。
前記複数の区分は、同一チップ内に存在する前記新規欠
陥の個数に基づき分類される区分を含んでいる。
前記複数の区分は、前記ウエハ上の少なくとも1つの特
定の領域への前記新規欠陥の存在性に基づき分類される
区分を含んでいる。
前記複数の区分は、前記新規欠陥の形状に基づき分類さ
れる区分を含んでいる。
前記複数の区分は、前記新規欠陥の検出サイズ、同一チ
ップ内に存在する前記新規欠陥の個数、前記ウエハ上の
少なくとも1つの特定の領域への前記新規欠陥の存在性
及び前記新規欠陥の形状のうち、少なくとも2つの組合
せに基づき分類される区分を含んでいる。
前記ウエハは複数のウエハを含み、前記複数のチップは
前記複数のウエハに形成されるチップをすべて含んでい
る。
前記所定の識別条件は、検出された前記新規欠陥のう
ち、歩留まりに影響がないと判断されたものを前記新規
欠陥とみなさないという新規欠陥判断条件を含んでい
る。
記ステップ(g)の後、過去の複数の工程全体の推定歩留
まりと実際の歩留まりとの解析結果に基づく補正値で、
前記新たな複数の工程全体の推定歩留まりを補正するス
テップをさららに備えている。
前記ステップ(f)は、前記新たな複数の工程のうち所定
数の工程それぞれの前記工程単位の推定歩留まりに基づ
き、前記所定数の工程の推定歩留まりを算出するステッ
プを含んでいる。
われる検査において、後に詳述するが、前の測定で検出
された欠陥の座標と誤差範囲を考慮して十分に近い座標
の検出を除き、その工程のみの新規欠陥検出のみを抽出
する手法(以下、「新規欠陥の抽出」と称す)が考えら
れる。
も歩留まりと途中の工程後の欠陥検出数との相関性が低
かった。
れる。一つ目の理由は、1つのチップに異常に多くの欠
陥が発生する集合欠陥が存在すると、その影響によって
ウエハ内のチップの不良数に対して欠陥数が多い場合が
頻繁に生じる等、欠陥数本来の意味が希薄になる。
検出のみを抽出しても歩留まりは他の工程の影響で低下
している場合があり、その場合の新規欠陥数もあまり意
味がなさなくなる。
子が破壊された場合にその破壊部分を切り離してチップ
そのものは良品に救済する冗長回路を有する構造を有し
ており、その救済可能数にも限りがあるため欠陥の大き
さと数の関係においてチップを不良にするか否かは変則
的になるため、RAMの場合は上記した2つの理由に加
え相関性をさらに低くしてしまう。
影響の切りわけが不十分であったので相関性が低く、単
純に新規欠陥の抽出を行っただけでは、1工程単独の歩
留まりに対する影響が定量的にわからないため、さらな
る改良が必要となる。
の工程を経て、ウエハ上の複数のチップにそれぞれ集積
回路が形成されるデバイスの欠陥解析方法を示してい
る。
工程の新規欠陥に着目した欠陥解析方法である。具体的
な内容を示すため、実施の形態1ではデバイスがA、
B、C、D、E、Fの6工程を経て製造され、A〜F工
程後にそれぞれ検査装置を用いて欠陥検査を行ってい
る。
合、A工程…下地酸化膜パターンの形成工程、B工程…
トランジスタ(メモリセルアレイ用,メモリセルアレイ
制御用等)の形成工程、C工程…キャパシタ(メモリセ
ル用)の形成工程、D工程…(層間)絶縁膜の形成工
程、E工程…(行方向)金属配線の形成工程、F工程…
(列方向)金属配線の形成工程という6工程が一例とし
て考えられる。
所定の工程として注目し解析する方法を説明する。
合、図1に示すように、D工程後のウエハマップ4上に
は、パターン欠陥、異物、汚染物質付着、傷等の多くの
欠陥5が検出される。これらウエハマップ4上の欠陥5
のうち、D工程よりも前に実行されるA、B、Cの工程
で既に検出されたウエハマップ1〜3上の新規欠陥6〜
8の座標と誤差範囲15を考慮した欠陥近傍領域の座標
を除いた新規領域上で発生した、D工程のみの欠陥を新
規欠陥9と判定する。
工程のウエハマップ4上の欠陥4のトータル数からA〜
C工程でそれぞれ検出された新規欠陥6〜8とその誤差
範囲15と同じ座標にある欠陥を除いた欠陥数が新規欠
陥9の個数となる。
否を判定する電気テスタによって、ウエハ上の全チップ
それぞれに形成された集積回路の良否判定結果を得る。
なお、電気テスタはそれぞれが特定の電気的特性の良否
を、テストする複数の部分電気テストの総合結果に基づ
き良否テストを行うのが一般的である。
工程のみの新規欠陥9の有無が判定された複数のチップ
と上記良否判定された複数のチップとを、ウエハマップ
20上で照合する。図3に示すように、D工程の新規欠
陥は52ヶあり、それが45チップに分布している。テ
スタにより検出された不良は78チップ、良品は57チ
ップのあわせて135チップである。
示すように、欠陥なし・良品48チップ、欠陥なし
・不良品42チップ、欠陥有り・良品9チップ、欠
陥有り・不良品36チップの4種類に分類する。
ものでも、本実施の形態では「欠陥あり」として新規欠
陥が1ケしかないものと同じに分類する。2ケ以上のも
のについて順次重み付け計算をする方法も考えられる
が、本実施の形態では重み付けは行わないで計算を進め
る。以降、欠陥の数は解析手順に登場しなくなり、全て
欠陥が存在するチップの数で数える。したがって、集合
欠陥が存在するチップもあるいはに分類される1チ
ップとみなすことができるため、集合欠陥の影響を殆ど
受けない分類が可能となる。
とは欠陥があるのでD工程の影響を受けている。こ
れに対して、とはD工程の影響を受けていない領域
である。その分との領域より歩留まりは良い。しか
しながら、A、B、C、E、Fの5工程の影響は受けて
いる領域である。したがって、もし、との領域でD
工程の影響を受けていなければ、その歩留まりはと
の領域と同じと仮定できる。
率=1−歩留まり)は下記(I)式で表される。 RB1=/(+)=42/(48+42)…(I) これをとの領域であてはめて、D工程以外のA、
B、C、E、Fの5工程の影響による不良数NEを計算
すると下記(II)式のようになる。 NE=(+)×RB1=(9+36)×RB1=21…(II) ここでとの領域での実際の不良数はであるから、
D工程の新規欠陥によってのみ不良となったと推測され
る新規不良チップ数N1は下記(III)式のように求
められる。 N1=−NE=36−21=15…(III) 次にD工程の新規欠陥の致命率RFを計算する。と
の領域の不良率RB1と、との領域での不良率RB
3=/(+)=36/(9+36)との関係から
D工程の影響を考える。との領域においてD工程の
欠陥分布が均一であると仮定すれば、との領域の良
品率rg1(=/(+))と、との領域の良
品率rg3(=/(+))とに基づき、D工程に
おける良品率RGは確率の積の法則により、下記(IV)式
のようになる。 RG=rg3/rg1=0.375…(IV) すなわち、D工程における新規欠陥の致命率RFは下記
(V)式で決定する。 RF=1−RG=0.625…(V) これは検査装置で検出した新規欠陥のあるチップのう
ち、62.5%が致命になっていたということである。
この場合、37.5%は致命になっていない欠陥も検出
していることになり検査装置が十分な高感度で測定して
いることを意味する。このように致命率によって検査装
置感度の指標を算出することができる。
おいてD工程の欠陥分布が均一と見なせれば良く、ウエ
ハ全面135チップに対して均一である必要はない。
算する。検出した新規欠陥のあるチップのうち、62.
5%が致命になっていたということから、工程不良チッ
プ数NBは下記(VI)式のように求めることができる。 NB=(+)×RF=28.1…(VI) これらの解析結果をベン図にまとめると図5に示すよう
になる。ウエハ全面における135チップ中、良品は5
7チップ、不良は78チップである。不良78チップ
中、D工程で発生した工程不良チップ数NBは28.1
チップであり、そのうちD工程のみで新規に不良になっ
た新規不良チップ数N1は15チップである。すなわ
ち、28.1−15=13.1チップはD工程に関係な
くA、B、C、E、Fの5工程のうちひとつあるいは複
数の工程で不良になったチップであると推測される。
5=63チップがA、B、C、E、Fの5工程のうちひ
とつあるいは複数で不良になったチップである。すなわ
ち、例えばD工程が原因となる不良を完全に取り除き、
D工程で発生した不良チップは28.1チップを0チッ
プにしたとしても不良チップは63チップあり、良品チ
ップは15チップしか増えないことがわかる。このよう
に、D工程の新規不良チップ数N1によって、D工程の
不良を完全に対策すると増えると見積もれる良品チップ
の数を定量的に認識することができる。
工程不良チップ数NB(=28.1チップ)は、例え
A、B、C、E、Fの5工程の歩留まりがl00%にな
ってもなお不良になるチップ数を示している。すなわ
ち、工程不良チップ数NBはD工程単独の歩留まりに対
する影響を定量的に示した数字であり、これが高いほど
歩留まりには悪影響を与えることを意味している。
るが、これは欠陥分布の均一など仮定条件下で算出され
たものであり解析結果として用いるのに問題はない。こ
のように1工程単独の歩留まりに対する影響を定量的に
算出することができる。
ある欠陥解析方法を示すフローチャートである。以下、
所定の工程を図1,図2で示したD工程として実施の形
態1の処理の流れを説明する。
置を用いて所定の工程後に所定の工程による新規欠陥の
座標及び検出サイズを抽出し、ステップS2で、全工程
終了後に電気テスタによる良否判定をチップ単位に行
う。そして、ステップS3で、検出されたすべての新規
欠陥を有効とする識別条件で新規欠陥の有無をチップ単
位に判定する。
ように、ステップS3で検出された新規欠陥とステップ
S2で得た良否判定結果との照合をウエハマップ上で行
い、新規欠陥の有無及び良・不良判定に基づき、図4の
〜に示すように4つに分類する。
類されたチップの数に基づき、(I)〜(III)式に示すよう
に、領域,における不良率RB1,所定の工程以外
の工程による不良数NE及び所定の工程の新規欠陥によ
ってのみ不良となった新規不良チップ数N1を求める。
この新規不良チップ数N1により、所定の工程の改善を
図った場合に不良を減らすことが可能なチップ数を定量
的に認識することができる。
式に示すように、領域,の良品率rg3と領域,
の良品率rg1とに基づく良品率RGと、良品率RG
に基づく所定の工程における新規欠陥の致命率RFとを
求める。この致命率RFによって、所定の工程後の欠陥
検査を行った検査装置の感度を定量的に認識することが
できる。
示すように、致命率RFに基づき、所定の工程で発生し
た工程不良チップ数NBを求める。この工程不良チップ
数NBによって所定の工程単独のデバイスの歩留まりに
対する影響を定量的に認識することができる。
程の新規欠陥に注目して解析する方法である。まず、実
施の形態1と同じくD工程ではじめて検出された新規欠
陥9のみを抽出する(図1、図2)。次に、図7に示す
ように、抽出されたD工程のみの新規欠陥9の有無が判
定された複数のチップと電気テスタによる良否判定され
た複数のチップとをウエハマップ上で照合する。
欠陥9をすべて有効とした識別条件で新規欠陥の有無の
判定を行ったが、本実施の形態2では抽出された新規欠
陥9のうち所定の検出サイズ以上の欠陥を識別条件とし
て新規欠陥の有無を判定する。例えば1μm以上のもの
についてのみ採用する。この点が実施の形態1と異なる
点であり他の手順は実施の形態1と同様である。
あり、それが30チップに分布している。実施の形態1
と同じく不良は78チップ、良品は57チップのあわせ
て135チップである。この135チップをチップ単位
で、図8に示すように、欠陥なし・良品53チップ、
欠陥なし・不良品52チップ、欠陥有り・良品4チ
ップ、欠陥有り・不良品26チップの4種類に分類す
る。
み不良となったと見なせる新規不良チップ数N1を計算
する。実施の形態1と同様に、(I)式〜(III)式を用い
て、N1=−(+)×/(+)=26−
(4+26)×52/(53+52)=11.1チップ
となる。この11.1チップはD工程の1μm以上新規
欠陥によってのみ不良となったと見なせるチップ数であ
る。
欠陥の致命率RFを計算する。実施の形態1と同様に、
(IV)式及び(V)式を適用して、RF=1−RG=1−
/(+)×(+)/=1−4/(4+26)
×(53+52)/53=0.736となる。これは検
査装置で検出した新規欠陥のあるチップのうち、73.
6%が致命になっていたということである。実施の形態
1よりも大きな欠陥サイズを限定して計算しているの
で、実施の形態2では実施の形態1よりも新規検出した
欠陥のうち致命になっていない欠陥が減少していること
がわかる。しかしながら、依然として26.4%は致命
になっていない欠陥も検出していることになり検査装置
が十分な高感度で測定していることを意味する。このよ
うに致命率RFは検査装置の感度の指標となる。
欠陥の工程不良チップ数NBを計算する。検出した新規
欠陥のあるチップのうち、73.6%が致命になってい
たということから、致命率RFを(VI)式に適用して、工
程不良チップ数NB=(+)×RF=(4+26)
×0.736=22.1チップとなる。
以上……と変更して上記処理を同様に行い、新規不良チ
ップ数N1,致命率RF及び工程不良チップ数NBの計
算を各検出サイズ毎に行う。これらの解析結果をまとめ
たのが表1である。
上で致命率が1(100%)になっている。これは新規
欠陥のうち検出サイズが2μm以上のチップはすべて不
良となる完全致命欠陥であるということを意味し、この
大きさ以上の欠陥は歩留まりを必ず低下させるものとし
てデバイス製造の管理上見逃せないということがわか
る。
Bの中で検出サイズが全検出欠陥(ALL)の場合が2
8.1チップと最大値が算出されている。この28.1
チップが歩留まりに対するD工程の影響をより正確に示
している。致命率RFが低くなって仮定した条件からは
ずれない限り、工程不良チップ数NBが最大値を示した
検出サイズが検査装置の最適な感度であると考えられ
る。したがって、表1の例では検出サイズを全検出欠陥
にして欠陥検出を行うのが最適な感度設定となる。
プ数N1、致命率RF及び工程不良チップ数NBを算出
して算出結果を比較することにより、完全致命となる新
規欠陥のサイズ、検査装置が最適感度を採る検出サイズ
を見いだすことができる。
設定(検出サイズ)での工程不良チップ数NBによっ
て、実施の形態1よりも正確な歩留まりに対する影響が
定量的に算出することが可能となる。
ある欠陥解析方法を示すフローチャートである。以下、
所定の工程を図1,図2で示したD工程として実施の形
態2の処理の流れを説明する。
の工程における新規欠陥の座標を抽出し、ステップS1
2で、全工程終了後に電気テスタによる良否判定をチッ
プ単位に行う。そして、ステップS13で、設定された
検出サイズ以上の識別条件を満足する新規欠陥の有無を
チップ単位に判定する。
て、所定の工程における設定された検出サイズでの新規
不良チップ数N1、致命率RF及び工程不良チップ数N
Bを解析用データとして得る。なお、ステップS14〜
S17の処理内容は図6で示した実施の形態1のステッ
プS4〜S7と同様である。
出サイズが終了したか否かを判定し、終了していなけれ
ばステップS19で他の検出サイズに設定変更した後、
ステップS13〜S17の処理を行い、新たに設定され
た検出サイズでの新規不良チップ数N1、致命率RF及
び工程不良チップ数NBを解析用データとして得る。以
降、ステップS18で、設定すべき検出サイズが終了し
たと判定されるまでステップS19,S13〜S17の
処理は繰り返される。
サイズが終了したと判定すると、ステップS20で全検
出サイズにおける解析用データを比較検証し、致命率R
Fが1.0となる最小の検出サイズを完全致命欠陥サイ
ズとし、全検出サイズにおける工程不良チップ数NBの
うち最大のものを最大工程不良チップ数NBMAXとし、
最大工程不良チップ数NBMAXとなる検出サイズを最適
感度の検出サイズとして決定する。そして、最大工程不
良チップ数NBMAXからD工程のデバイス歩留まりに対
する影響を正確に認識することができる。
出サイズを1μmごとに区切ったが、これはもっと小さ
くあるいは、必要に応じて不等間隔に区切ってもよい。
また、実施の形態2の場合は2μm以上が完全致命サイ
ズであるとわかったが、これは電子顕微鏡等で実測する
欠陥の大きさと一致するとは限らない。
ズを用いたが検出サイズに正の相関のある指標であれ
ば、他の指標を用いても良い。例えば、μm表示の検出
サイズではなく散乱光強度などでもよい。また、連続的
に欠陥の大小が表示されずとも大中小の3区分でもその
3区分それぞれで実施の形態2のように解析用データを
得て解析してもよい。
(D工程)の検出サイズごとに欠陥解析を行った。実施
の形態3では、実施の形態2の方法を同じウエハについ
て全工程それぞれに注目して行う。
完全致命サイズと、適切な感度設定、それに適切な感度
設定での歩留まりに対する工程の影響が各工程毎に認識
することが可能となる。ここで導出された各工程の歩留
まりに対する影響は、常に最適な感度設定における最大
工程不良チップ数NBMAXが用いられるため、各工程ご
とに異なる検査装置レシピの感度の違いや、たとえ検出
したときは小さい欠陥でも後に成長して上下のレイヤー
を突き破る欠陥の有無や、レイヤーごとのデバイスパタ
ーンの粗密によって影響を与える欠陥のサイズが異なる
場合も含めて認識することができる。
ップ数NBMAXを降順にソーティングすることにより、
全工程を改善が望まれる対策重要工程の序列で順位付け
することができる。
り、欠陥の大きさと個数に変則的な関係のあるものでも
よくデバイスの種類や世代を問わず適用できる。なぜな
ら、解析用データは、電気テスタによる電気的なチップ
の良否判定結果と新規欠陥の有無とを照合して得られた
データだからである。
である欠陥解析方法を示すフローチャートである。
れた工程による検出サイズ比較検証(実施の形態2の処
理)を行う。
終了の有無を判断し、終了していなければステップS3
3で他の工程に設定変更してステップS31に戻る。以
降、ステップS32で終了と判定するまて、ステップS
33,S31を繰り返す。
が終了したと判断すると、ステップS34で、各工程の
最大工程不良チップ数NBMAXを比較して対策重要工程
の順位付けを行う。
の最適な感度設定における新規不良チップ数N1を、最
適感度新規不良チップ数N1BESTとして認識する。例え
ば、表1の例では検出サイズが全検出欠陥の場合の新規
不良チップ数N1(=15ヶ)が最適感度新規不良チッ
プ数N1BESTとなる。
数N1BESTを合計して新規不良合計チップ数N1TOTAL
を得る。そして、新規不良合計チップ数N1TOTALと電
気テスタにより判定された実際の不良数とを比較し、そ
の比較結果に基づき各工程の欠陥を検出する検査装置に
よる不良原因検出度合いを判定することができる。
と見なされる場合は、検査装置が不良の原因とある欠陥
をほとんどを検出していると言える。逆に新規不良合計
チップ数N1TOTALが実際の不良数を大きく下回る場合
は、前述した(I)〜(VI)式の前提条件である「との
領域でD工程の影響を受けていなければ、その歩留まり
はとの領域と同じである」という仮定から大きくは
ずれている場合等が考えられる。
実際の不良数を若干下回る場合は、その差のチップ数だ
け不良の原因は、例えば膜質の不良など検査装置で検出
できないものであったり、あるいは検査時の感度が低過
ぎて未検出のものであることが考えられる。もちろんこ
れらの原因が複合している場合もある。
TALと実際の不良数とを比較検証することにより、各工
程の欠陥を検出する検査装置による不良原因検出度合い
を定量的に算出できる。
である欠陥解析方法を示すフローチャートである。
れた工程による検出サイズ比較検証(実施の形態2の処
理)を行う。
終了の有無を判断し、終了していなければステップS4
3で他の工程に設定変更してステップS41に戻る。以
降、ステップS42で終了と判定するまて、ステップS
43,S41を繰り返す。
が終了したと判断すると、ステップS44で、各工程の
最適感度新規不良チップ数N1BESTを合計して得られる
新規不良合計チップ数N1TOTALと電気テスタの判定に
よる実際の不良数とを比較して不良原因検出度合いを定
量的に認識する。
行うことにより、全工程それぞれの完全致命欠陥の検出
サイズと最適な感度設定を認識することができる。この
解析の基となる測定データを異なる検査装置で測定した
ものとすれば、所定の検出サイズの致命率に基づき各検
査装置の感度設定の高低を認識することができる。
ピの感度の違いを、同一あるいは同じような状態の欠陥
を被ったと見なせるウエハを測定することより正確に比
較検証したのが実施の形態5の欠陥解析方法である。例
えば、異なる検査装置それぞれで表1のような欠陥検出
結果を得た場合、検出サイズが1μm以上の場合の致命
率RF同士を比較することにより、検査装置レシピの感
度の違いを複雑な比較処理を行うことなく簡単に認識す
ることができる。
用検出サイズは以下のように設定すればよい。各検査装
置レシピの測定時の感度の設定はパターンその他を欠陥
として誤検出しない程度の高感度に設定しておき新規欠
陥の抽出を行った後、データを個々に活用する際に適切
な感度より小さい検出サイズを切り捨てるようにする。
である欠陥解析方法を示すフローチャートである。
れた検査装置を用いた所定の工程による検出サイズ比較
検証(実施の形態2の処理)を行う。
置の終了の有無を判断し、終了していなければステップ
S53で他の検査装置に選択変更してステップS51に
戻る。以降、ステップS52で終了と判定するまて、ス
テップS53,S51を繰り返す。
装置が終了したと判断すると、ステップS54で、異な
る検査装置間における同一の検出レベルでの致命率を比
較して、その比較結果に基づき異なる検査装置間の感度
の違いを認識する。
理を示したが、検出サイズ検証を行う工程も適宜変更可
能にすることも勿論可能である。
程において、完全致命欠陥となる検出サイズと最適な感
度設定及び最適な感度設定での歩留まりに対する当該工
程の影響を定量的に認識することができる。
を同一工程を経て生産する異なる生産ラインそれぞれに
ついて、異なる検査装置で測定したデータに基づく解析
用データを得ることにより、異なる生産ラインそれぞれ
で同一デバイス製造時における各工程ごと優劣を認識す
る。
生産ラインで導出された各工程での影響は、各工程ごと
に異なる検査装置レシピの感度の違いや、例え検出した
ときは小さい欠陥でも後に成長して上下のレイヤーを突
き破る欠陥や、レイヤーごとのデバイスパターンの粗密
の影響も含めて把握されているため、単純に異なる生産
ラインそれぞれの同一工程間における最大工程不良チッ
プ数NBMAXの大小を比較して優劣を認識することがで
きる。
従来、各生産ラインに用いられる検査装置間の感度の相
関をとらなければできなかった異なる生産ライン間の同
一工程の比較を容易に行うことができる。
である欠陥解析方法を示すフローチャートである。
生産ラインそれぞれについて、全工程における検出サイ
ズ検証(実施の形態3のステップS31〜S33の処
理)を行う。
間における同一工程の最大工程不良チップ数NBMAXを
比較して、その比較結果に基づき異なる生産ライン間の
優劣を比較する。
いて、さらに特定の分布をしているD工程の欠陥のみに
ついて解析を行うにしたのが実施の形態7の欠陥解析方
法である。
分類していた。これに対して実施の形態7では「欠陥あ
り」の領域,をさらに分けて、欠陥あり特定の分
布なしの領域を新たに設け、この領域を前述した
(I)〜(VI)式の計算に用いないようにした。その他の手
順は実施の形態1と同様である。
みの新規欠陥のうち、右上がりの直線状の特定の分布を
している欠陥を識別条件として新規欠陥が存在するチッ
プと電気テスタによるチップの良否判定結果とを照合す
る。
新規欠陥は12ヶあり、それが7チップに分布してい
る。135チップをチップ単位で、欠陥なし・良品4
8チップ、欠陥なし・不良品42チップ、′特定分
布欠陥有り・良品1チップ、′特定分布欠陥有り・不
良品6チップ、欠陥あり特定の分布なしの5種類に分
類する(図12)。
ったと見なせる新規不良チップ数N1′を計算する。
→′、→′、N1→N1′に置き換えて、実施の
形態1と同様に(I)式〜(III)式を用いて、N1′=′
−(′+′)×(+)=6−(1+6)×4
2/(48+42)=2.7チップとなる。この2.7
チップは特定分布の新規欠陥によってのみ不良となった
と見なせるチップ数である。
計算する。→′、→′、RF→RF′に置き換
えて(IV)式及び(V)式を適用して、RF′=1−RG=
1−′/(′+′)×(+)/=1−1/
(1+6)×(48+42)/48=0.732とな
る。これは検査装置で検出した特定分布の新規欠陥のあ
るチップのうち、73.2%が致命になっていたという
ことである。実施の形態1と比べて高い致命率が算出さ
れた。
B′を計算する。特定分布の新規欠陥のあるチップのう
ち、73.2%が致命になっていたということから、
→′、→′、RF→RF′、NB→NB′に置き
換えて(VI)式を適用して、NB′=(′+′)×R
F′=(1+6)×0.732=5.1チップを求め
る。
8.1チップであったのでこの直線上の分布をしている
欠陥はそのうちの5.1/28.1=18.1%を占め
ていることを認識することができる。
規欠陥の有無とテスタによる良否とによる分類を行った
後、新規不良チップ数N1′、致命率RF′及び工程不
良チップ数NB′を求めることにより、所定の工程の特
定分布欠陥の改善を図った場合に減らすことが可能なチ
ップ数、所定の工程における特定分布の欠陥検査を行っ
た検査装置の感度認識及び所定の工程における特定分布
にある新規欠陥が歩留まりに与える影響をそれぞれ定量
的に求めることができる。
きな影響を与える場合、例えば、生産ラインの他のウエ
ハにも同様の直線状分布が見られるならば、致命率の高
さや工程不良チップ数の高さから対策を急ぐ対象とする
ことができる。
とテスタによる良否とによる分類で得られる新規不良チ
ップ数N1、致命率RF及び工程不良チップ数NBと上
記新規不良チップ数N1′、致命率RF′及び工程不良
チップ数NBとを比較することにより、所定の工程で検
出された全欠陥に対する特定分布の欠陥の特性を検証す
ることができる。
施の形態2のように検出サイズを変えて行ったり、実施
の形態3のように工程間の比較検証を併せて行ったりす
る等、他の実施の形態と組み合わせて行うこともでき
る。
施の形態2の検出サイズが1μm以上の場合の致命率R
Fと近い値となっており、実施の形態7の直線状分布が
およそ1μm以上の欠陥であると推測できる。しかしな
がら、製造されるデバイスがDRAMで、検出されてい
ない小さな欠陥が直線状分布の中に大量にあり、ビット
救済の回路を使いつくしてしまうことにより、直線状分
布における致命率RF′が異常に上昇してしまったこと
も考えられるため、一概に断定することはできない。
を面積比でl00%行われているとは限らないので、検
査対象領域からはずれた部分でかつ直線状分布の中に致
命欠陥がある場合も考えられる。
3,図4から図14,図15に変更して、領域,→
領域′,′、新規不良チップ数N1→N1′、致命
率RF→RF′、工程不良チップ数NB→NB′に置き
換えて、実施の形態1で述べた(I)式〜(VI)式を適用す
ることにより、実施の形態7の欠陥解析方法は、図6で
示した実施の形態1と同様の処理で実行可能である。た
だし、ステップS3の処理は特定分布にある新規欠陥の
有無をチップ単位に検出することになる。また、他の実
施の形態と併用する場合も該当処理部分を上記のように
変更すればよい。
の部分電気テストの総合結果に基づく総合的な電気的特
性の良否テストによる良否判定によって良品/不良品を
判定していたが、特定の電気的特性の不良を検出する部
分電気テストに基づく良否判定を行って欠陥解析を行う
のが実施の形態8である。
の条件での動作不良あるいは過電流の値に基づく不良等
を検出する部分電気テストに基づき特定の電気的特性に
基づく良否判定を行う。
無と部分電気テストに基づく良否判定とによる分類を行
った後、実施の形態1と同様に、新規不良チップ数N
1、致命率RF及び工程不良チップ数NBを求めること
により、所定の工程の改善を図った場合に特定の電気的
特性の不良を減らすことが可能なチップ数、特定の電気
的特性の不良に対する良否判定における検査装置の感度
認識及び所定の工程における新規欠陥が特定の電気的特
性の不良に関するデバイス歩留まりに与える影響をそれ
ぞれ定量的に求めることができる。
り特定の電気的特性の不良に対する新規欠陥の影響を認
識できるため、デバイスの断面観察など時間がかかって
多くの試料を解析できない他のオフラインでの特定の電
気的特性不良に対するテスト方法と実施の形態8の欠陥
解析方法を併用して良否判定を行うと、特定の電気的特
性の不良が生じる現象がウエハ全体におよぼす影響を認
識することができる。
分布の欠陥は特定の電気的特性の不良原因に集中するこ
とが多く、実施の形態7に実施の形態8の方法を取り入
れることは有効である。
規不良合計チップ数N1TOTALと電気テスタによる総合
テストの不良数との比較によって検査装置による不良原
因が絞り込めない場合、実施の形態8の欠陥検出方法に
よって特定の電気的特性の不良原因を絞り込むことによ
り、時間がかかるオフラインでの複数のテスト法のう
ち、絞り込んだ不良原因を検証するための方法を適切に
選択することができるため、不良原因をより早く発見す
ることができる。
図6で示した実施の形態1と同様の処理で実行可能であ
る。ただし、ステップS3における良/不良判定を特定
の電気的特性の不良原因に基づいてい行う。また、実施
の形態7の方法を併用する場合は、ステップS3の処理
は所定の検出サイズで特定分布の新規欠陥の有無をチッ
プ単位に検出することになる。他の実施の形態と併用す
る場合も該当処理部分を上記のように変更すればよい。
された新規欠陥のみをデータとして用いてきたが、新規
欠陥が後の工程に与える影響を考慮して、新規欠陥が後
の工程でも現れる再欠陥を検出対象とした欠陥解析方法
を行ったのが実施の形態9である。
規に検出された新規欠陥9のうち、E工程で再び検出さ
れた再欠陥である。特定工程の新規欠陥の後続工程にお
ける再欠陥を検出対象としすることにより、新規検出の
ときは小さくても後の工程では成長して大きくなるよう
な欠陥の影響を定量的に認識することができる。
ような新規欠陥検出直後の工程における再欠陥ばかりで
はなく、13のようにさらに後の工程で再検出された再
欠陥をデータとして用いることができる。
スタによる良否とによる分類を行った後、実施の形態1
同様、新規不良チップ数N1、致命率RF及び工程不良
チップ数NBを求めることにより、所定の工程(対象と
なる欠陥が図2の再欠陥12の場合はD工程)の新規欠
陥の改善を図った場合に減らすことが可能なチップ数、
所定の工程における新規欠陥の欠陥検査を行った検査装
置の感度認識及び所定の工程における新規欠陥が歩留ま
りに与える影響をそれぞれ定量的に求めることができ
る。
とによる第1の分類による各検出サイズの致命率と当該
新規欠陥の再欠陥の有無それぞれとテスタによる良否と
による第2の分類による各検出サイズの致命率とを比較
することにより、再欠陥の検出サイズと新規欠陥の検出
サイズとの対応関係を認識することができる。例えば、
D工程における新規欠陥の検出サイズが1μm以上の致
命率とE工程における再欠陥の検出サイズが2μm以上
の致命率とが近い値となる場合、D工程で1μm程度あ
った新規欠陥がE工程で2μm程度に成長したと推測す
ることができる。
図6で示した実施の形態1と同様の処理で実行可能であ
る。ただし、ステップS3,S4の「新規欠陥」を「再
欠陥」に置き換える。また、実施の形態7の方法を併用
する場合は、ステップS3の処理は特定分布の再欠陥の
有無をチップ単位に検出することになる。他の実施の形
態と併用する場合も該当処理部分を上記のように変更す
ればよい。
2における12や13のように図2において単独に分類
されているものとは限らない。例えば図2における新規
欠陥l0と再欠陥12とを合わせたもの(新規欠陥と前
工程の新規欠陥の再欠陥の和)をデータとして用いるこ
ともできる。また、所定の検出サイズで検出される新規
欠陥のうち、顕微鏡等を用いた観察などによる手動ある
いは自動で特定される条件(特定の形状等)を満足する
新規欠陥のみをデータとして用いてもよい。
無と良否判定に基づき、実施の形態1の図4に示すよう
な4つの種類分け、あるいは、実施の形態7の図12に
示されるような4つの種類分けと計算に含めない領域の
5つに分類することにより、様々な条件を満足する新規
欠陥の欠陥解析を行うことができる。
陥のみをデータとして用いてきたが、複数枚のウエハ上
にある欠陥をデータとして用いて実施の形態1〜9の欠
陥解析方法のうちいずれかの方法を実行したの実施の形
態10である。
るチップ数の分類を合計し解析することにより、ロット
単位での欠陥解析を行う。これは、ロットをさらに束ね
た処理バッチ単位などで解析を行っても同様である。
法は、複数枚のウエハにおける欠陥の有無と良否判定結
果とに基づく分類を行って欠陥解析を行うことにより、
統計的な信頼性の高い欠陥解析を行うことができる。
いる4つの種類分けのうち、分類された領域に該当する
チップ数が極端に少ない場合、ウエハ1枚での欠陥解析
での信頼性は低下する恐れがあるが、実施の形態10の
よるに複数枚単位で分類して欠陥解析を行うことによ
り、一度の欠陥解析処理に計算する総チップ数を多くす
ることができる分、統計的な信頼性が高まるのは明らか
である。
することにより、実施の形態1〜9で述べた方法をその
まま採用することができる。
る、無し」をもってチップを分類し、1つのチップに存
在する欠陥数を1個以上のものを同一種類に分類してい
たが、これを1つのチップに存在する欠陥個数により分
類する。例えば、所望の分類を同一チップに存在する欠
陥が1個のもの、あるいは2個以上のもの3個以上のも
のというようにし分類し、欠陥個数を考慮した欠陥の有
無とテスタによる良否とによるって、実施の形態1の図
4に示すような4つの種類分け、あるいは、実施の形態
7の図14に示されるような4つの種類分けと計算に含
めない領域の5つに分類することにより欠陥解析を行
う。
した欠陥の有無とテスタによる良否とによる分類を行っ
た後、実施の形態1同様、新規不良チップ数N1、致命
率RF及び工程不良チップ数NBを求めることにより、
所定の工程の欠陥の改善を図った場合に減らすことが可
能なチップ数、所定の工程における欠陥の欠陥検査を行
った検査装置の感度認識及び所定の工程における欠陥が
歩留まりに与える影響をそれぞれ定量的に求めることが
できる。
は、欠陥個数により分類することにより、欠陥が集合し
た状態で発生するクラスタとよばれるものと、そうでな
い通常の分布の欠陥の歩留まりに対する影響をそれぞれ
分離して解析することができる。
は、図6で示した実施の形態1と同様の処理で実行可能
である。ただし、ステップS3〜S6の「新規欠陥」を
「欠陥個数を考慮した新規欠陥」に置き換える。また、
実施の形態7の方法を併用する場合は、ステップS3の
処理は所定の検出サイズで特定分布の欠陥の有無をチッ
プ単位に検出することになる。他の実施の形態と併用す
る場合も該当処理部分を上記のように変更すればよい。
1に示したような解析方法をプログラムとしてCDRO
M等の記録媒体に記憶させて実行させたのが実施の形態
12である。
欠陥解析システムの第1の態様の構成を示す説明図であ
る。同図に示すように、制御部31は、実施の形態1〜
11に示した解析方法の少なくとも1つを欠陥解析プロ
グラムとして格納したCDROM等の記録媒体32より
欠陥解析方法を読み込むことができる。
後における欠陥検出を行い、ウエハ上の欠陥座標位置及
び欠陥サイズを検出して欠陥情報を制御部31に出力す
る。同様に検査装置42はA工程及びD工程直後におけ
る上記欠陥情報を制御部31に出力し、検査装置43は
B工程、E工程及びF工程直後における上記欠陥情報を
制御部31に出力する。
であるF工程後のデバイスに対する電気テストを行い、
そのテスト結果である良否判定情報を制御部31に出力
する。なお、F工程の終了後は、チップの切断、ボンデ
ィング、樹脂封止等の後工程に移る。
3から得られるA工程〜F工程における欠陥情報と電気
テスタ33から得られる良否判定情報とに基づき、記録
媒体32より読み込んだ欠陥解析方法を実行する。
析プログラムが実施の形態1の欠陥解析方法である場
合、制御部31は、図6で示した実施の形態1と同様の
処理で実行する。すなわち、ステップS1〜S7の処理
を制御部31の制御下で行い、特に、ステップS1の処
理は検査装置を用いて行い、ステップS2の処理は電気
テスタを用いて行うことになる。
出する処理は、欠陥情報が各工程の欠陥座標位置及び欠
陥サイズからなる場合、欠陥情報に基づき各工程の新規
欠陥の座標を求めることなる。
程の新規欠陥の座標を求める機能を有している場合、欠
陥解析プログラムにおけるステップS1の処理は、各工
程の新規欠陥の座標を制御部31から取り込む処理とな
る。
欠陥解析システムの第2の態様の構成を示す説明図であ
る。同図に示すように、検査装置40はA工程〜F工程
直後における欠陥検出を行い、その検出結果である欠陥
情報を一括して制御部31に出力する。他の構成は図1
6で示した第1の態様と同様である。
第1の態様のように複数の検査装置を用いてもよく、第
2の態様のように1つの検査装置を用いてもよい。
ステムは、実施の形態1〜11で述べた欠陥解析方法を
記録媒体32に予め記録しておけば、実施の形態1〜1
1述べた欠陥解析が自動的に行え、製造工程への効果的
な対策をより早期行うことができる。
が欠陥情報に基づき各工程の新規欠陥の座標を求める機
能を有している場合、欠陥解析プログラムにおけるステ
ップS1の処理は、各工程の新規欠陥の座標を制御部3
1から取り込む処理となる。
40自体(検査装置40に専用のデータ処理システムが
付属される場合を含む)が欠陥情報に基づき各工程の新
規欠陥の座標を求める機能を有してもよい。この場合、
欠陥解析プログラムにおけるステップS1の処理は、各
工程の新規欠陥の座標を検査装置40から取り込む処理
となる。
1の欠陥解析方法による解析結果を用いて、製造工程の
改善を行うことができる。例えば、実施の形態3の欠陥
解析方法によって最大工程不良チップ数NBMAXが多
く、対策重要工程の上位に順位付けられた工程の製造装
置のクリーニング頻度を高める等により、その製造工程
の改善を行うことができる。
下させないために製造装置のクリーニングは重要である
が、クリーニング作業が人手を要したり製造装置の稼働
率を低下させるため、クリーニングは必要最小限に抑え
る必要がある。
による解析結果に基づき、対策重要工程の上位に順位付
けられた工程の製造装置を重点的にクリーニングするこ
とにより、クリーニングを有効に行い過不足のない適正
な生産ラインを得ることができる。
発塵の検証方法、例えば、製品でないウエハを装置に通
して得られる発塵量や装置配管での発塵量モニタによっ
て検出された発塵量と実施の形態1〜11の欠陥解析方
法の解析結果との相関を予め求めておくことにより、将
来的には上記解析結果を待たずして、過去の相関から発
塵量の増大が歩留まりに影響を与える製造装置を検知
し、その製造装置を重点的に改善することもできる。
外にも製造装置を改善することができる。例えば、真空
装置を用いる工程Xにおいて、発塵を防ぐためにチャン
バー内の気圧の増減を意図的に時間をかけて行うと、工
程Xのスループットを劣化させることになる。そこで、
実施の形態1〜11の欠陥解析方法の解析結果によっ
て、真空装置のチャンバー内の気圧の増減が早すぎると
歩留まりに影響があると判定した場合は、スループット
を多少犠牲にしても歩留まりを向上させるため工程Xを
時間をかけて行うことの価値は十分にあると認識するこ
とができる。
置を用いた工程Yで発見され、実施の形態7の欠陥解析
方法によって、工程Yによる特定分布の欠陥が歩留まり
に影響を与えたと判定された場合、図18に示すよう
に、チャンバー内の噴出口16からの気体の噴出軌跡と
欠陥の分布状態とが一致すれば、その噴出口が不良原因
である可能性が高い。そこで、工程Yが用いた成膜装置
の噴出口に関する改善策を優先的に実施することによ
り、かなり高い確率で歩留まりの向上を図ることができ
る。
しては、主として噴出口のクリーニングがあるが、他に
も噴出するタイミング、噴出する気体の流量の調節、レ
シピの変更、噴出口の位置,形状の変更等の成膜装置自
体の改善等がある。
Zで特定分布の欠陥が歩留まりに影響を与えたと判定さ
れた場合でも、ウエハを扱うロボットアームの接触やウ
エハ保持具の不具合等を不良原因として絞り込むことも
ができるため、工程Zがロボットアームやウエハ保持具
を用いる場合、実施の形態7の欠陥解析方法による解析
結果によって有効に改善を図ることができる。
ない場合でも、実施の形態1〜11の解析結果に基づく
製造工程の改善はもちろん可能である。例えば、ドライ
エッチング工程が、実施の形態1〜11の欠陥解析方法
によって歩留まりに影響を与えたと判定された場合、ド
ライエッチング装置の構造、材質、レシピ、使用材料の
純度などの検討を集中的に行うことにより、ドライエッ
チング工程を改善して歩留まりの高い生産ラインを得る
ことができる。
法を実施の形態12の欠陥解析システムを用いて行うこ
とにより、手作業に比べて解析時間を短時間に抑えなが
ら、大量のデータによって統計的に信頼できる解析結果
を得ることができるため、製造工程の改善に大変有効で
ある。
欠陥の有無及び良・不良判定に基づき、図4の〜に
示すように4つに分類して、過去の解析処理を行い、各
工程の致命率RFを求める。
工程〜F工程それぞれの推定歩留まりBDA〜BDFを、
上記過去の解析処理によって求めた致命率RFと新たに
検出した新規欠陥数とによって算出した後、全工程の歩
留まりを推定して工程管理を行う。
3である歩留まり推定方法(工程管理方法)を示すフロ
ーチャートである。具体的な内容を示すため、実施の形
態13では実施の形態1と同様デバイス(集積回路)が
A、B、C、D、E、Fの6工程を経て製造され、A〜
F工程後にそれぞれ検査装置を用いて欠陥検査を行って
いる。以下、実施の形態13の歩留まり推定方法の処理
手順について説明する。
装置を用いてA〜F工程それぞれにおける新規欠陥の座
標及び検出サイズを抽出し、ステップS72で、全工程
終了後に電気テスタによる良否判定をチップ単位に行
う。そして、ステップS73で、A〜F工程それぞれに
おいて、検出されたすべての新規欠陥を有効とする識別
条件で新規欠陥の有無をチップ単位に判定する。
程それぞれにおいて、ステップS73で検出された新規
欠陥とステップS72で得た良否判定結果との照合をウ
エハマップ上で行い、新規欠陥の有無及び良・不良判定
に基づき、実施の形態1の図4の〜に示すように4
つに分類する。
分類されたチップの数に基づき、実施の形態1で述べた
(IV)式に示すように、との領域の良品率rg1(=
/(+))と、との領域の良品率rg3(=
/(+))とに基づく良品率RGを求め、(V)式
に示すように良品率RGに基づき新規欠陥の致命率RF
をA〜F工程それぞれについて求める。
なる過去の解析処理の解析結果によって所定のデバイス
を製造する場合のA〜F工程それぞれの致命率RFを得
ることができる。その後、所定のデバイスを同じA〜F
工程で新たに製造する場合の歩留まりを推定する現在の
推定処理が以下のステップである。
の製造時におけるA〜F工程の推定歩留まりBDA〜B
DFを求める。その内容は以下の通りである。
同様に、検査装置を用いて、新たに行うA〜F工程それ
ぞれにおける新規欠陥の座標及び検出サイズを抽出し、
過去の解析処理のステップS73と同様に、新たに行う
A〜F工程それぞれにおいて、検出されたすべての新規
欠陥を有効とする識別条件で新規欠陥の有無をチップ単
位に判定する。
とステップS75の過去の解析処理で求めた致命率RF
とに基づき、新たな集積回路の製造時における各工程の
推定歩留まりを求める。
た新規欠陥チップNCDが48チップの場合、ステップ
S75で求めた致命率RF(仮に、62.5%とす
る。)を用いて、D工程の工程不良チップ数NBDは下
記(VII)のように求めることができる。 NBD=NCD×RF=30…(VII) そして、D工程単独の推定歩留まりBDDは、全チップ
数ACとすると下記(VIII)式のように求めることができ
る。 BDD=(AC−NBD)/AC=0.778…(VIII) 同様に、他の工程であるA工程〜C工程、E工程及びF
工程における推定歩留まりBDA〜BDC,BDE及びB
DFも求める。
に示すように、全工程における推定歩留まりBDALLを
求める。 BDALL=BDA・BDB・BDC・BDD・BDE・BDF…(IX) このように、実施の形態13の歩留まり推定方法では、
過去の解析結果(ステップS71〜S75)を参照し
て、最新情報である現在実行中の各工程の新規欠陥チッ
プ数に基づき、最新のデバイス製造時の歩留まりを精度
良く推定することができる。
欠陥の有無及び良・不良判定に基づき、図4の〜に
示すように4つに分類して、過去の解析処理を行った
が、実施の形態14では実施の形態13と異なり、新規
欠陥の検出サイズを複数に区分した上で上記4つの分類
を行い、サイズ区分毎の致命率RFを求める。
ズが1μm未満の場合、1μm以上2μm未満の場合、
及び2μm以上の場合の3通りにサイズ区分している。
すなわち、A工程〜F工程それぞれに3通りの致命率R
Fが求められ、新たなデバイス製造時におけるA工程〜
F工程それぞれの推定歩留まりBDA〜BDFは、3通り
の検出サイズの新規欠陥チップ数とそれに対応する致命
率RFとによって推定される。
たステップS71〜S75とほぼ同様であるが、ステッ
プS74における分類、ステップS75における致命率
の算出がそれぞれ新規欠陥の検出サイズ毎に区分される
点が異なる。以下、D工程の場合を例を挙げて説明す
る。
検出サイズが1μm未満の場合は、135チップをチッ
プ単位で、図20に示すように、欠陥なし・良品48
チップ、欠陥なし・不良品42チップ、欠陥有り・
良品5チップ、欠陥有り・不良品19チップ、サイ
ズ不適合(1μm未満以外)の欠陥有り30チップの5
種類に分類され、〜が本来の分類対象となる。
の場合は、135チップをチップ単位で、図21に示す
ように、欠陥なし・良品48チップ、欠陥なし・不
良品42チップ、欠陥有り・良品4チップ、欠陥有
り・不良品17チップ、サイズ不適合(1μm以上2
μm未満以外)の欠陥有り24チップの5種類に分類さ
れ、〜が本来の分類対象となる。
135チップをチップ単位で、図22に示すように、
欠陥なし・良品48チップ、欠陥なし・不良品42チ
ップ、欠陥有り・良品0チップ、欠陥有り・不良品
9チップ、サイズ不適合(2μm以上以外)の欠陥有
り36チップの5種類に分類され、〜が本来の分類
対象となる。
サイズが1μm未満の場合(図20)は、(IV)式に示す
ように、との領域の良品率rg1(=/(+
))と、との領域の良品率rg3(=/(+
))とに基づく良品率RGを求め、(V)式に示すよう
に良品率RGに基づき、新規欠陥のサイズが1μm未満
の新規欠陥の致命率RFをA〜F工程それぞれについて
求める。なお、図20の例では、致命率RF=0.37
5となる。
の場合(図21)は、(IV)式に示すように、との領
域の良品率rg1(=/(+))と、との領
域の良品率rg3(=/(+))とに基づく良品
率RGを求め、(V)式に示すように良品率RGに基づ
き、新規欠陥のサイズが1μm以上2μm未満の新規欠
陥の致命率RFをA〜F工程それぞれについて求める。
図21の例では、致命率RF=0.786となり、新規
欠陥のサイズが1μm未満の新規欠陥の致命率RFより
高くなっている。
22)は、(IV)式に示すように、との領域の良品率
rg1(=/(+))と、との領域の良品率
rg3(=/(+))とに基づく良品率RGを求
め、(V)式に示すように良品率RGに基づき、新規欠陥
のサイズが2μm以上の新規欠陥の致命率RFをA〜F
工程それぞれについて求める。図22の例では、致命率
RF=1.0となり、新規欠陥のサイズが1μm以上2
μm未満の新規欠陥の致命率RFよりさらに高く完全致
死となっている。
プS76,S77とほぼ同様であるが、ステップS76
における分類、A〜F工程それぞれの推定歩留まりの算
出が新規欠陥の検出サイズによって区分されて得られた
値の和となる点が異なる。以下、D工程の場合を例を挙
げて説明する。
イスの製造時にD工程において発生した新規欠陥チップ
数を、1μm未満の場合、1μm以上2μm未満の場
合、及び2μm以上の場合の3通りに区別して行う。但
し、1チップの2ヶ以上の欠陥があるものについてはそ
の中で一番大きな欠陥サイズを採用して分類する。
プ、1μm以上2μm未満の新規欠陥が10チップ、2
μm以上の新規欠陥が15チップに分布したことを検知
された場合、1μm未満の新規欠陥の不良チップ個数=
23×0.375=8.6チップ、1μm以上2μm未
満の新規欠陥の不良チップ個数=10×0.786=
7.9チップ、2μm以上の新規欠陥の不良チップ個数
=15×1.0=15チップとなる。
=8.6+7.9+15.0=31.5チップとなる。
したがって、D工程単独の推定歩留まりBDDは(VIII)
式で求めることができる。
定方法では、新規欠陥の検出サイズ毎に区別された致命
率RFに基づき、各工程の推定歩留まりを算出するた
め、過去の解析時のウエハの粒度分布と現在の推定時の
ウエハの粒度分布とが異なっていても精度よく歩留まり
を推定することができる。例えば、D工程が成膜工程で
あって、材料ガスの噴出口のクリーニングが十分でな
く、粒径の揃った3μm以上の異物が発生した場合にも
精度よく推定することができる。
うに、粒径と累積頻度の関係は図24に示すような単純
なべき上の関係で近似されていたにすぎなかったが、実
施の形態14では新規欠陥の検出サイズ毎に独立した致
命率が求められているため、図24に示すような単純な
関係にない新規欠陥がウエハ上に発生した場合にも対応
することができる。
れた、各工程における新規欠陥の検出サイズ毎の致命率
は、実際の過去の結果に基づいて算出されているため、
たとえ検出したときは小さいサイズの欠陥でも後に成長
して上下のレイヤーを突き破る欠陥の有無や、レイヤー
ごとのデバイスパターンの粗密によって影響を与える欠
陥のサイズが異なる場合も考慮した値となるため、ステ
ップS76,S77で精度良く推定歩留まりを算出する
ことができる。
イズを1μm単位で3種類に区別したがが、区別する大
きさ、区別する数は任意に設定することができる。
欠陥が2μm以上の場合は完全致死であることが判明し
たが、必ずしも電子顕微鏡等で実測されるサイズに対応
させる必要はない。新規欠陥のサイズの大小関係が明確
な区別が可能であれば十分である。実施の形態14のよ
うに連続的な欠陥サイズので区別されずとも、大中小の
3区分でその3区分それぞれの致命率に基づいて推定歩
留まりを算出することもできる。
欠陥の有無及び良・不良判定に基づき、図4の〜に
示すように4つに分類して、過去の解析処理を行った
が、実施の形態15では実施の形態13と異なり、同一
チップに存在する新規欠陥の個数によって複数に区分し
た上で上記4つの分類を行い、個数区分毎の致命率RF
を求める。
ヶ所単独の場合、2カ所存在の場合、及び3ヶ所以上の
場合の3通りに区分している。すなわち、A工程〜F工
程それぞれに3通りの致命率RFが求められ、新たなデ
バイス製造時におけるA工程〜F工程それぞれの推定歩
留まりBDA〜BDFは、3通りの個数の新規欠陥チップ
数とそれに対応する致命率RFとによって推定される。
たステップS71〜S75とほぼ同様であるが、ステッ
プS74における分類、ステップS75における致命率
の算出がそれぞれ新規欠陥の個数によって区分される点
が異なる。以下、D工程の場合を例を挙げて説明する。
サイズが1ヶ所単独の場合は、135チップをチップ単
位で、図24に示すように、欠陥なし・良品48チッ
プ、欠陥なし・不良品42チップ、欠陥有り・良品
8チップ、欠陥有り・不良品31チップ、個数不適
合(1ヶ所単独以外)の欠陥有り6チップの5種類に分
類され、〜が本来の分類対象となる。
135チップをチップ単位で、図25に示すように、
欠陥なし・良品48チップ、欠陥なし・不良品42チ
ップ、欠陥有り・良品1チップ、欠陥有り・不良品
4チップ、個数不適合(2カ所存在以外)の欠陥有り
40チップの5種類に分類され、〜が本来の分類対
象となる。
135チップをチップ単位で、図26に示すように、
欠陥なし・良品48チップ、欠陥なし・不良品42チ
ップ、欠陥有り・良品0チップ、欠陥有り・不良品
1チップ、個数不適合(3ヶ所以上以外)の欠陥有り
44チップの5種類に分類され、〜が本来の分類対
象となる。
サイズが1ヶ所単独の場合(図24)は、(IV)式に示す
ように、との領域の良品率rg1(=/(+
))と、との領域の良品率rg3(=/(+
))とに基づく良品率RGを求め、(V)式に示すよう
に良品率RGに基づき、新規欠陥の個数が1ヶ所単独の
新規欠陥の致命率RFをA〜F工程それぞれについて求
める。なお、図24の例では、致命率RF=0.615
となる。
5)は、(IV)式に示すように、との領域の良品率r
g1(=/(+))と、との領域の良品率r
g3(=/(+))とに基づく良品率RGを求
め、(V)式に示すように良品率RGに基づき、新規欠陥
の個数が2カ所存在の新規欠陥の致命率RFをA〜F工
程それぞれについて求める。図25の例では、致命率R
F=0.625となり、新規欠陥の個数が1ヶ所単独の
新規欠陥の致命率RFより高くなっている。
6)は、(IV)式に示すように、との領域の良品率r
g1(=/(+))と、との領域の良品率r
g3(=/(+))とに基づく良品率RGを求
め、(V)式に示すように良品率RGに基づき、新規欠陥
の個数が3ヶ所以上の新規欠陥の致命率RFをA〜F工
程それぞれについて求める。図26の例では、致命率R
F=1.0となり、新規欠陥の個数が2カ所存在の新規
欠陥の致命率RFよりさらに高く完全致死となってい
る。
陥数が多くなるほど致命率RFが高くなっている。以
下、その理由を考える。欠陥検査は対象とするチップの
面積を100%測定しているとは限らず、領域によって
は感度が低下していたり全く測定されていない場合もあ
る。このような場合、特定の原因により1チップに集中
して欠陥が発生していたとしても、全欠陥数が検出され
ていない場合がある。
ターンの粗密や冗長回路の多少で致命になる場合となら
ない場合がある。これは検出されている欠陥はもちろん
検出されていない欠陥にも当てはまる。すなわち、同一
チップで検出されている欠陥数が多いほど、実際に存在
する欠陥数が多く致命になっている可能性が高いと考え
られる。
プS76,S77とほぼ同様であるが、ステップS76
における分類、A〜F工程それぞれの推定歩留まりの算
出が新規欠陥の個数によって区分されて得られた値の和
となる点が異なる。以下、D工程の場合を例を挙げて説
明する。
イスの製造時にD工程において発生した新規欠陥チップ
数を、1ヶ所単独の場合、2カ所存在の場合、及び3ヶ
所以上の場合の3通りに区別して行う。
プ、2カ所存在の新規欠陥が2チップ、3ヶ所以上の新
規欠陥が13チップに分布したことを検知された場合、
1ヶ所単独の新規欠陥の不良チップ個数=33×0.6
15=20.3チップ、2カ所存在の新規欠陥の不良チ
ップ個数=2×0.625=1。3チップ、3ヶ所以上
の新規欠陥の不良チップ個数=13×1.0=13チッ
プとなる。
=20.3+1.3+13.0=34.6チップとな
る。したがって、D工程単独の推定歩留まりBDDは(VI
II)式で求めることができる。
定方法では、新規欠陥の個数毎に区別された致命率RF
に基づき、各工程の推定歩留まりを算出するため、図2
7に示すように、過去の解析時のウエハの集合分布(L
1)と現在の推定時のウエハの集合分布(L2)とが異
なっていても精度よく歩留まりを推定することができ
る。例えば、D工程が成膜工程であって、材料ガスの噴
出口のクリーニングが十分でなく、噴出口付近のチップ
に異物が集中して発生した場合でも精度よく推定するこ
とができる。
解析すれば、推定歩留まりの精度は劣化するが、新規欠
陥の個数別に区別された致命率RFが求められているた
め、異物が集中する等、解析時と異なる集合分布の新規
欠陥がウエハ上に発生した場合にも対応することができ
る。
数を1個単位で3種類に区分したがが、さらに多い種類
で区分しても良い。ただし、存在数の上限は概ね10個
で良い。例えば、1つのウエハに100チップ存在し、
新規欠陥が無作為に500個あった場合、1〜10個で
分類すれば98%のチップが含まれ、1〜11個で分類
すれば99%以上のチップが確実に含まれるため、実用
上、10個程度で十分である。
する場合は、特定の原因によって特定の分布をしている
と見なせることが大部分であるため、「区分した最大存
在数以上」に分類すれば十分である。したがって、実用
上十分な精度の範囲で個数の上限を設定することによ
り、過去の解析及び現在の推定の簡便化を図ることがで
きる。
欠陥の有無及び良・不良判定に基づき、図4の〜に
示すように4つに分類して、過去の解析処理を行った
が、実施の形態16では実施の形態13と異なり、同一
チップに存在する新規欠陥の特定分布によって複数に区
別した上で上記4つの分類を行い、特定分布区分毎の致
命率RFを求める。
ウエハ20上の特定分布にある新規欠陥9と、特定分布
以外の新規欠陥との2通りに区別している。すなわち、
A工程〜F工程それぞれに2通りの致命率RFが求めら
れ、新たなデバイス製造時におけるA工程〜F工程それ
ぞれの推定歩留まりBDA〜BDFは、2通りの新規欠陥
チップ数とそれに対応する致命率RFとによって推定さ
れる。
たステップS71〜S75とほぼ同様であるが、ステッ
プS74における分類、ステップS75における致命率
の算出がそれぞれ新規欠陥が特定分布に存在するか否か
で区分される点が異なる。以下、D工程の場合を例を挙
げて説明する。
特定分布に存在する場合について。欠陥なし・良品、
欠陥なし・不良品、欠陥有り・良品、欠陥有り・
不良品、特定分布不適合(特定分布以外の欠陥有り)
の欠陥有りの5種類に分類され、〜が本来の分類対
象となる。
ついて。欠陥なし・良品、欠陥なし・不良品、欠
陥有り・良品、欠陥有り・不良品、特定分布不適合
(特定分布の欠陥有り)の欠陥有りの5種類に分類さ
れ、〜が本来の分類対象となる。
特定分布に存在する場合について、(V)式に示すように
良品率RGに基づき致命率RFをA〜F工程それぞれに
ついて求める。
れぞれについて、(V)式に示すように良品率RGに基づ
き致命率RFをA〜F工程それぞれについて求める。
プS76,S77とほぼ同様であるが、ステップS76
における分類、A〜F工程それぞれの推定歩留まりの算
出が特定分布での存在の有無によって区分されて得られ
た値の和となる点が異なる。以下、D工程の場合を例を
挙げて説明する。
イスの製造時にD工程において発生した新規欠陥チップ
数を、新規欠陥が特定分布に存在する場合、及び新規欠
陥が特定分布以外に存在する場合の2通りに区別して行
う。
ップ数にその致命率を掛け合わせることにより、新規欠
陥が特定分布に存在する場合の不良チップ個数を算出す
るとともに、新規欠陥が特定分布以外に存在するチップ
数にその致命率を掛け合わせることにより、新規欠陥以
外が特定分布に存在する場合の不良チップ個数を算出す
る。
合の不良チップ個数と新規欠陥が特定分布以外に存在す
る場合の不良チップ個数とを足し合わせることにより、
D工程の工程不良チップ数NBを得る。したがって、D
工程単独の推定歩留まりBDDは(VIII)式で求めること
ができる。
定方法では、新規欠陥が特定分布への存在の有無で区別
された致命率RFに基づき、各工程の推定歩留まりを算
出するため、過去の解析時のウエハの特定分布と現在の
推定時のウエハの特定分布との状態が異なっていても精
度よく歩留まりを推定することができる。
種類のみ示したが、複数種の特定分布を用いても良いこ
とは勿論である。例えば、特定分布が3種類ある場合、
新規欠陥が3種類の特定分布のそれぞれに存在する場合
の3通りと、3種類の特定分布以外に存在する場合の1
通りの計4通りに分類して、致命率の解析、不良チップ
個数の推定を行うことになる。
欠陥の有無及び良・不良判定に基づき、図4の〜に
示すように4つに分類して、過去の解析処理を行った
が、実施の形態17では実施の形態13と異なり、同一
チップに存在する新規欠陥の形状種別によって複数に区
別した上で上記4つの分類を行い、形状区分毎の致命率
RFを求める。
電子顕微鏡等で観察することにより認識することができ
る。欠陥形状種別としては、パターン欠陥、異物、汚染
物質(シミ)付着、傷等が有る。
と、特定形状以外の新規欠陥との2通りに区分してい
る。すなわち、A工程〜F工程それぞれに2通りの致命
率RFが求められ、新たなデバイス製造時におけるA工
程〜F工程それぞれの推定歩留まりBDA〜BDFは、2
通りの新規欠陥チップ数とそれに対応する致命率RFと
によって推定される。
たステップS71〜S75とほぼ同様であるが、ステッ
プS74における分類、ステップS75における致命率
の算出がそれぞれ特定形状の新規欠陥が存在するか否か
で区分される点が異なる。以下、D工程の場合を例を挙
げて説明する。
新規欠陥が存在する場合について、欠陥なし・良品、
欠陥なし・不良品、欠陥有り・良品、欠陥有り・
不良品、特定形状不適合(特定形状以外の欠陥有り)
の欠陥有りの5種類に分類され、〜が本来の分類対
象となる。
ついて。欠陥なし・良品、欠陥なし・不良品、欠
陥有り・良品、欠陥有り・不良品、特定形状不適合
(特定形状の欠陥有り)の欠陥有りの5種類に分類さ
れ、〜が本来の分類対象となる。
新規欠陥が存在する場合について、(V)式に示すように
良品率RGに基づき致命率RFをA〜F工程それぞれに
ついて求める。
れぞれについて、(V)式に示すように良品率RGに基づ
き致命率RFをA〜F工程それぞれについて求める。
プS76,S77とほぼ同様であるが、ステップS76
における分類、A〜F工程それぞれの推定歩留まりの算
出が特定形状の有無によって区分されて得られた値の和
となる点が異なる。以下、D工程の場合を例を挙げて説
明する。
イスの製造時にD工程において発生した新規欠陥チップ
数を、特定形状の新規欠陥が存在する場合、及び特定形
状以外の新規欠陥が存在する場合の2通りに区別して行
う。
ップ数にその致命率を掛け合わせることにより、特定形
状の新規欠陥が存在する場合の不良チップ個数を算出す
るとともに、特定形状以外の新規欠陥が存在するチップ
数にその致命率を掛け合わせることにより、新規欠陥以
外が特定分布に存在する場合の不良チップ個数を算出す
る。
合の不良チップ個数と特定形状以外の新規欠陥が存在す
る場合の不良チップ個数とを足し合わせることにより、
D工程の工程不良チップ数NBを得る。したがって、D
工程単独の推定歩留まりBDDは(VIII)式で求めること
ができる。
パターン欠陥、異物、汚染物質(シミ)付着、傷等が有
る。パターン欠陥としては、ショート(本来分離すべき
2つの配線あるいは層がショートしている)、断線(本
来接続されるべき配線あるいは層が分離されている)、
形状異常(パターンの形状が異常になっている)等があ
る。ショート、断線については異物をマスクとしたパタ
ーニング等が原因として考えられる。異物としては付着
異物、エッチング残査等があり、汚染物質付着としては
ウエット漕の汚染物付着等があり、傷としては例えばハ
ンドリングミスによってウエハを引っ掻いた場合に生じ
る傷が考えられる。
陥が形成されるため、特定形状の新規欠陥は発生原因と
密接に関連する場合が多い。したがって、実施の形態1
7の歩留まり推定方法では、特定形状の新規欠陥が存在
するか否か区別された致命率RFに基づき、各工程の推
定歩留まりを算出するため、歩留まりを高精度に推定す
ることができる。
種類の場合を示したが、複数種の特定形状を用いても良
いことは勿論である。例えば、特定形状が3種類ある場
合、3種類の特定形状の新規欠陥がそれぞれに存在する
場合の3通りと、3種類の特定形状以外の新規欠陥が存
在する場合の1通りの計4通りに分類して、致命率の解
析、不良チップ個数の推定を行うことになる。
欠陥の有無及び良・不良判定に基づき、図4の〜に
示すように4つに分類して、過去の解析処理を行った
が、実施の形態18では実施の形態13と異なり、同一
チップに存在する新規欠陥の検出サイズ、検出個数、特
定分布上での新規欠陥の存在性、特定形状の有無等の種
々の条件のうち、少なくとも2つの組合せによって複数
に区分した上で上記4つの分類を行い、組合せ条件区分
毎の致命率RFを求める。
新規欠陥の検出サイズ(4通り)と同一チップに存在す
るチップ数(11通り)との44通りに区別している。
すなわち、A工程〜F工程それぞれに44通りの致命率
RFが求められ、新たなデバイス製造時におけるA工程
〜F工程それぞれの推定歩留まりBDA〜BDFは、44
通りの新規欠陥チップ数とそれに対応する致命率RFと
によって推定される。
たステップS71〜S75とほぼ同様であるが、ステッ
プS74における分類、ステップS75における致命率
の算出がそれぞれ条件区分される点が異なる。以下、D
工程の場合を例を挙げて説明する。
区分それぞれについて、欠陥なし・良品、欠陥なし
・不良品、欠陥有り・良品、欠陥有り・不良品、
条件不適合の欠陥有りの5種類に分類され、〜が本
来の分類対象となる。
区分それぞれについて、(V)式に示すように良品率RG
に基づき、表2に示すように、致命率RFをA〜F工程
それぞれについて求める。なお、表2において、「不
明」と記されている箇所は該当欠陥が存在せず致命率が
算出できなかった場合を意味する。
プS76,S77とほぼ同様であるが、ステップS76
における分類、A〜F工程それぞれの推定歩留まりの算
出が表2の区分されて得られた値の和となる点が異な
る。以下、D工程の場合を例を挙げて説明する。
イスの製造時にD工程において発生した新規欠陥チップ
数を、表2に沿った区別をして行う。但し、1チップの
2ヶ以上の欠陥があるものについてはその中で一番大き
な検出サイズを採用して分類する。また、上記以外でも
所定の条件を予め設定しておき、1チップの2ヶ以上の
欠陥があるものについては所定の条件によって検出サイ
ズを採用しても良い。
チップ数に対応の致命率を掛け合わせることにより、区
別されたそれぞれ新規欠陥による不良チップ個数を算出
する。
る不良チップ個数のすべてを合計することにより、D工
程の工程不良チップ数NBを得る。したがって、D工程
単独の推定歩留まりBDDは(VIII)式で求めることがで
きる。
定方法では、同一チップに存在する新規欠陥の検出サイ
ズ、検出個数、特定分布上での存在、特定形状の有無等
の種々の条件の組合せによって複数に区分した致命率R
Fに基づき、各工程の推定歩留まりを算出するため、過
去の解析時のウエハの種々の状態と現在の推定時のウエ
ハの種々の状態とが異なっていてもかなり精度よく歩留
まりを推定することができる。
る欠陥のみを過去の解析データとして用いてきたが、複
数枚のウエハ上にある欠陥を過去の解析データとして用
いて実施の形態13〜18の歩留まり推定方法のうちい
ずれかの方法を実行したの実施の形態19である。
るチップ数の分類を合計し解析することにより、ロット
単位での過去の欠陥解析を行う。これは、ロットをさら
に束ねた処理バッチ単位などで解析を行っても同様であ
る。
定方法は、複数枚のウエハにおける欠陥の有無と良否判
定結果とに基づく分類を行って過去の欠陥解析を行うこ
とにより、統計的な信頼性の高い解析結果に基づき高精
度に歩留まりを推定することができる。
いる4つの種類分けのうち、分類された領域に該当する
チップ数が極端に少ない場合、ウエハ1枚での欠陥解析
での信頼性は低下する恐れがあるが、実施の形態19の
よるに複数枚単位で分類して欠陥解析を行うことによ
り、一度の欠陥解析処理に計算する総チップ数を多くす
ることができる分、統計的な信頼性が高まるのは明らか
である。
る項目数が多い場合に、実施の形態19は有効な方法と
なる。なお、過去の解析対象となる複数のウエハは粒度
分布や集合分布等が同じものである必要はない。
数枚にすることにより、実施の形態13〜18で述べた
方法をそのまま採用することができる。
5μm未満の新規欠陥が歩留まりに全く影響を与えない
ことが判明した場合、検出サイズが0.5μm未満の新
規欠陥をチップを、欠陥なしのチップとみなし、新たに
図4のあるいはに分類し直して再解析と行うのが実
施の形態20である。
定方法は、歩留まりに対する影響に即した新規欠陥の有
無の判定を行いながら、ウエハにおける欠陥の有無と良
否判定結果とに基づく分類を行って過去の欠陥解析を行
うことにより、歩留まりに対する統計的な信頼性の高い
解析結果に基づき高精度に歩留まりを推定することがで
きる。
行う以外は、実施の形態13〜18で述べた方法をその
まま採用することができる。
留まりを推定することを最終目的としたが、工程途中ま
での歩留まり推定結果を活用することを主眼としたのが
実施の形態21である。
えば、D工程の欠陥検査の段階でD工程の工程不良チッ
プ数NBを推定計算し、D工程を行う半導体製造装置の
管理に利用する。
欠陥数の多少から半導体製造装置の異常を検知して、致
命にならず歩留まりにほとんど影響を与えない小さな粒
径の欠陥が増えたときに当該製造装置が異常であると誤
判定したり、致命率の高い歩留まりに大きな影響を与え
る重大欠陥が存在しても、これらの重大欠陥を含む欠陥
総数が所定の基準以下の場合は異常を見逃してしまった
りして実用的ではなかった。
留まり推定方法は、新規欠陥の有無及び良・不良判定に
基づき、解析を行い各工程の致命率RFを求め、上記過
去の解析処理によって求めた致命率RFと新たに検出し
た新規欠陥数とによって各工程の歩留まりを推定してい
るため、その精度は高い。
歩留まりを通常時よりも低下させたり、異常であると誤
判定して不必要な製造装置のクリーニング等のために製
造装置の稼働率を低下させることもない。
ることによって、後の工程を経ても経済的に十分な歩留
まりが期待できないウエハの脱落や、また、十分な歩留
まりが期待できない状態がロット全体に及んでいる場合
はロットの脱落等を判断することができる。さらに、全
工程が終了する前に良品の数がある程度予想できるた
め、納期と必要出荷数を確保するために必要とする新た
なウエハ投入量の調整を正確に行うことができる。
1である歩留まり推定方法を示すフローチャートであ
る。具体的な内容を示すため、実施の形態21では実施
の形態1と同様デバイス(集積回路)がA、B、C、
D、E、Fの6工程を経て製造され、A〜F工程後にそ
れぞれ検査装置を用いて欠陥検査を行っている。以下、
実施の形態20処理の流れについて説明する。
5は、図19で示したステップS71〜S75と全く同
様である。
って、過去の解析結果によって所定のデバイスを製造す
る場合のA〜F工程それぞれの致命率RFを得ることが
できる。その後、所定のデバイスを同じA〜F工程で新
たに製造する場合のステップが以下のステップである。
積回路の製造時におけ現工程の推定歩留まりを求める。
例えば、現工程がD工程の場合、D工程の検査装置で検
出した、新規欠陥検出結果に基づきD工程単独の推定歩
留まりBDDを求める。
基準以下である場合、D工程の製造装置に異常があると
判定する。
までにおける中途推定歩留まりBDMIDを求める。例え
ば、現工程がD工程の場合、BDMID=BDA・BDB・
BDC・BDDとなる。
の最低基準以下である場合、E工程、F工程を経ても経
済的に十分な歩留まりが期待できないと判定する。
定方法では、過去の解析結果(ステップS81〜S8
5)を参照して、最新情報である現在実行中の工程の新
規欠陥検出結果に基づき、デバイス製造時の中途歩留ま
りを推定することにより、現在稼働中の生産ラインの運
営を効率的に行うことができる。
推定歩留まりをそのまま採用したが、推定歩留まりと実
際の歩留まりとの過去の解析結果に基づき、推定歩留ま
りを補正したの実施の形態22である。
実際の歩留まりBDREALと、実施の形態13の歩留まり
推定方法で求めた全工程における推定歩留まりBDALL
との関係を示したグラフである。同図の直線L3に示す
ように、実際の歩留まりBDREALと推定歩留まりBDAL
Lとは一致していない。
り低下の要因を捕らえているとは限らないことや、チッ
プ単位での均一分布の仮定と現実の分布とが完全に一致
していない等が考えられる。
して、実際の歩留まりBDREALと推定歩留まりBDALL
との過去の比較結果に基づき、新たに算出した推定歩留
まりBDALLを補正する。例えば、図11のような関係
に実際の歩留まりBDREALと推定歩留まりBDALLとが
ある場合、次の(X)式で補正推定歩留まりCBDALLを求
める。 CBDALL=BDALL−0.05…(X) <方法>過去の解析処理は、図19で示したステップS
71〜S75と全く同様である。現在の推定処理は、図
19で示したステップS76,S77とほぼ同様である
が、ステップS77において、推定歩留まりBDALLの
代わりに、補正推定歩留まりCBDALLを用いる点のみ
異なる。
定方法では、推定歩留まりBDALLと実際の歩留まりB
DREALとの過去の比較結果に基づき、デバイス製造時の
全工程における補正歩留まりを推定することにより、よ
り精度の高い歩留まり推定が行える。
DALLの推定を実施の形態13の歩留まり推定方法を用
いて行ったが、実施の形態14〜20の歩留まり推定方
法のうちいずれの推定方法を用いても良いのは勿論であ
る。
22に示したような歩留まり推定方法をプログラムとし
てCDROM等の記録媒体に記憶させて実行させたのが
実施の形態23である。
テムの構成としては、図16あるいは図17で示した構
成が考えられる。図16において、制御部31は、実施
の形態13〜22に示した推定方法の少なくとも1つを
歩留まり推定プログラムとして格納したCDROM等の
記録媒体32より欠陥解析方法を読み込むことができ
る。
られるA工程〜F工程における過去の欠陥情報と電気テ
スタ33から得られる良否判定情報とに基づき、記録媒
体32より読み込んだ歩留まり推定方法のうち過去の解
析処理を実行する。さらに、制御部31は、検査装置4
1〜43から得られるA工程〜F工程における現在実行
中の欠陥情報に基づき、記録媒体32より読み込んだ歩
留まり推定方法のうち現在の推定処理を実行する。
り推定プログラムが実施の形態13の歩留まり推定方法
である場合、制御部31は、図19で示した実施の形態
13と同様の処理で実行する。すなわち、ステップS7
1〜S77の処理を制御部31の制御下で行い、特に、
ステップS71の処理は検査装置を用いて行い、ステッ
プS72の処理は電気テスタを用いて行うことになる。
抽出する処理は、欠陥情報が各工程の欠陥座標位置及び
欠陥サイズからなる場合、欠陥情報に基づき各工程の新
規欠陥の座標を求めることなる。
程の新規欠陥の座標を求める機能を有している場合、歩
留まり推定プログラムにおけるステップS71の処理
は、各工程の新規欠陥の座標を制御部31から取り込む
処理となる。
ステムは、実施の形態13〜22で述べた欠陥解析方法
を記録媒体32に予め記録しておけば、実施の形態13
〜22述べた欠陥解析が自動的に行え、製造工程への効
果的な対策をより早期行うことができる。
請求項1記載の欠陥解析方法によれば、ステップ(b)の
良・不良判定による判定結果とステップ(c)の所定の識
別条件を満足する新規欠陥の有無の判定結果の組合せと
に基づき、複数のチップを4つに分類(新規欠陥分類)
して、その分類結果に基づき、少なくとも1つの工程の
新規欠陥によってのみ不良となったチップ数と推定され
る新規不良チップ数を算出している。
なくとも1つの工程を完全に改善した場合に、増やすこ
とが可能と見積もれる良品チップの数を定量的に認識す
ることができる。
ップ(f)は、上記新規欠陥分類に基づき、少なくとも1
つの工程の新規欠陥がチップを不良にする割合と推定さ
れる致命率を算出しているため、この致命率によって欠
陥を検出する検査装置の感度を定量的に認識することが
できる。
ップ(g)は、上記新規欠陥分類及び上記致命率に基づ
き、前記少なくとも1つの工程によって不良となったチ
ップ数と推定される工程不良チップ数を算出しているた
め、この工程不良チップ数によってデバイスの歩留まり
に対する少なくとも1つの工程の影響を定量的に認識す
ることができる。
ステップ(c)〜ステップ(g)を複数の検出サイズそれぞれ
において複数回行い、少なくとも1つの工程における複
数の検出サイズそれぞれの上記新規不良チップ数、上記
致命率及び上記工程不良チップ数からなる解析用データ
を得ている。
により、複数の検出サイズそれぞれにおける上記新規不
良チップ数、上記致命率及び上記工程不良チップ数を比
較検討することができる。
テップ(h)は、上記解析用データに基づき、複数の検出
サイズのうち前記致命率が100%となる最小の検出サ
イズである完全致命検出サイズ、複数の検出サイズそれ
ぞれの上記工程不良チップ数のうち最大の値を採る最大
工程不良チップ数、複数の検出サイズのうち上記最大工
程不良チップ数に対応する検出サイズである最適感度検
出サイズ、及び、複数の検出サイズそれぞれの上記新規
不良チップ数のうち上記最適感度検出サイズに対応する
最適感度新規不良チップ数のうちから、少なくとも1つ
を前記少なくとも1つの工程の解析結果として認識す
る。
り歩留まりを必ず低下させる欠陥の大きさを認識するこ
とができる第1の効果、上記最大工程不良チップ数によ
りデバイスの歩留まりに対する少なくとも1つの工程の
影響を正確に認識することができる第2の効果、上記最
適感度検出サイズにより欠陥解析に最適な検出サイズを
認識することができる第3の効果、上記最適感度新規不
良チップ数により少なくとも1つの工程を完全に改善し
た場合に、増やすことが可能と見積もれる良品チップの
数を正確に認識することができる第4の効果のうち、少
なくとも1つの効果を奏することができる。
(i)は、所定数の工程それぞれの上記最大工程不良チッ
プ数を比較して改善が望まれる序列で所定数の工程を順
位付けするため、所定数の工程それぞれの新規欠陥の検
出感度の違いに関係なく、正確に所定数の工程を改善が
望まれる序列で順位付けを行うことができる。
ップ(i)は、複数の工程それぞれの上記最適感度新規不
良チップ数の合計値とステップ(b)で不良と判定された
チップ数とを比較して不良原因の検出度合いを認識して
いるため、複数の工程それぞれの新規欠陥の検出感度の
違いに関係なく、複数の工程それぞれの新規欠陥に基づ
く不良原因の検出度合いを定量的に認識することができ
る。
ップ(i)は、複数の生産ライン間において、少なくとも
1つの工程の上記最大工程不良チップ数を比較して複数
の生産ライン間の少なくとも1つの工程に関する優劣を
認識しているため、複数の生産ラインそれぞれにおける
少なくとも1つの工程の新規欠陥の検出感度の違いに関
係なく、複数の生産ライン間の優劣を定量的に認識する
ことができる。
ップ(h)は、所定数の工程間における同一検出レベルに
対応する上記致命率を比較して所定数の検査装置間の感
度の違いを認識することにより、所定数の検査装置間の
感度の違いを複雑な比較処理を行うことなく簡単に認識
することができる。
所定の識別条件としてウエハ上の特定の領域に存在する
いう条件を含むため、特定の領域に存在する新規欠陥と
デバイスの歩留まりとの関係を定量的に認識することが
できる。
テップ(b)は、特定の電気的特性に基づき前記複数のチ
ップそれぞれの良・不良判定を行うステップを含むた
め、特定に電気的特性に絞り込んで新規欠陥とデバイス
の歩留まりとの関係を定量的に認識することができる。
定の識別条件は、少なくとも1つの工程よりも後の所定
の工程において新規欠陥と同一平面位置で再度検出され
るという条件を含むため、新規欠陥の成長度合いを考慮
して新規欠陥とデバイスの歩留まりとの関係を定量的に
認識することができる。
いて、ウエハは複数のウエハを含み、複数のチップは複
数のウエハに形成されるチップをすべて含んでいるた
め、識別対象となる複数のチップ数が1つのウエハの場
合より多くすることにより、統計的な信頼性の高い欠陥
解析を行うことができる。
記所定の識別条件は、同一チップ内に存在する新規欠陥
の個数に基づく制限を含む、新規欠陥の個数を考慮して
新規欠陥とデバイスの歩留まりとの関係を定量的に認識
することができる。
体に記録された欠陥解析プログラムによれば、ステップ
(b)の良・不良判定による判定結果とステップ(c)の所定
の識別条件を満足する新規欠陥の有無の判定結果による
組合せ基づき複数のチップを分類(新規欠陥分類)し
て、その分類結果に基づき、少なくとも1つの工程の新
規欠陥によってのみ不良となったチップ数と推定される
新規不良チップ数を算出している。
なくとも1つの工程を完全に改善した場合に、増やすこ
とが可能と見積もれる良品チップの数を定量的に認識す
ることができる。
体に記録された欠陥解析プログラムによれば、請求項1
5記載の記録媒体に記録されて欠陥解析プログラムと同
様、新規欠陥分類した分類結果に基づき、少なくとも1
つの工程の新規欠陥によってのみ不良となったチップ数
と推定される新規不良チップ数を算出している。
なくとも1つの工程を完全に改善した場合に、増やすこ
とが可能と見積もれる良品チップの数を定量的に認識す
ることができる。
欠陥解プログラムのステップ(f)は、上記新規欠陥分類
に基づき、少なくとも1つの工程の新規欠陥がチップを
不良にする割合と推定される致命率を算出しているた
め、この致命率によって欠陥を検出する検査装置の感度
を定量的に認識することができる。
欠陥解析プログラムのステップ(g)は、上記新規欠陥分
類及び上記致命率に基づき、前記少なくとも1つの工程
によって不良となったチップ数と推定される工程不良チ
ップ数を算出しているため、この工程不良チップ数によ
ってデバイスの歩留まりに対する少なくとも1つの工程
の影響を定量的に認識することができる。
理方法のステップ(f)は、新たな複数の工程を構成する
一の工程ごとに、新たに検出された所定の識別条件を満
足する新規欠陥数と過去の複数の工程に対する解析処理
で求めた一の工程の致命率とに基づき、工程単位の推定
歩留まりを算出しているため、この工程単位の推定歩留
まりによって新たな複数の工程を構成する一の工程によ
る歩留まりを精度良く推定することができる。
(g)は、ステップ(f)の後、新たな複数の工程それぞれの
工程単位の推定歩留まりに基づき、新たな複数の工程全
体の推定歩留まりを算出するため、新たな複数の工程全
体による歩留まりを精度良く推定することができる。
所定の識別条件は、新規欠陥を分類すべき複数の区分を
規定した分類条件を含み、ステップ(c)は、分類条件で
規定された複数の区分それぞれついて新規欠陥の有無を
判定するステップを含み、ステップ(d)は、複数の区分
それぞれについて、複数のチップを4つに分類するステ
ップを含み、ステップ(e)は、複数の工程それぞれの致
命率を複数の区分ごとに算出するステップを含み、ステ
ップ(f)は、新たに検出された新規欠陥数を複数の区分
に分類した数と、解析処理で求めた複数の区分それぞれ
の致命率とに基づき、工程単位の推定歩留まりを算出す
るステップを含んでいる。
複数の区分毎に新規欠陥、致命率が分類されて解析処理
が行われた後、新たな複数の工程それぞれについて複数
の区分毎に細分化して設定された致命率に基づき、工程
単位の推定歩留まりをより精度良く推定することができ
る。
複数の区分は新規欠陥の検出サイズに基づき分類される
区分を含むため、解析処理時のウエハの粒度分布と歩留
まり推定時のウエハの粒度分布とが異なっていても精度
よく歩留まりを推定することができる。
複数の区分は同一チップ内に存在する新規欠陥の個数に
基づき分類される区分を含むため、解析処理時のウエハ
の集合分布と歩留まりの推定時のウエハの集合分布とが
異なっていても精度よく歩留まりを推定することができ
る。
複数の区分は、ウエハ上の少なくとも1つの特定の領域
への新規欠陥の存在性に基づき分類される区分を含むた
め、解析処理時のウエハの特定分布と歩留まり推定時の
ウエハの特定分布との状態が異なっていても精度よく歩
留まりを推定することができる。
複数の区分は、新規欠陥の形状に基づき分類される区分
を含むため、特定形状の新規欠陥は発生原因と密接に関
連する場合が多いことから、歩留まりを高精度に推定す
ることができる。
複数の区分は、新規欠陥の検出サイズ、同一チップ内に
存在する新規欠陥の個数、ウエハ上の少なくとも1つの
特定の領域への新規欠陥の存在の有無及び新規欠陥の形
状のうち、少なくとも2つの組合せに基づき分類される
区分を含むため、解析処理時のウエハの種々の状態と歩
留まり推定時のウエハの種々の状態とが異なっていても
かなり精度よく歩留まりを推定することができる。
ウエハは複数のウエハを含み、複数のチップは複数のウ
エハに形成されるチップをすべて含んでいるため、解析
処理対象となる複数のチップ数が1つのウエハの場合よ
り多くすることにより、統計的な信頼性の高い歩留まり
を推定することができる。
所定の識別条件は、検出された新規欠陥のうち、歩留ま
りに影響がないと判断されたものを新規欠陥とみなさな
いという新規欠陥判断条件を含むため、統計的な信頼性
の高い解析結果に基づき高精度に歩留まりを推定するこ
とができる。
(h)は、ステップ(g)の後、過去の複数の工程全体の推定
歩留まりと実際の歩留まりとの解析結果に基づく補正値
で、新たな複数の工程全体の推定歩留まりを補正するた
め、より精度の高い歩留まりを推定することができる。
(f)は、前記新たな複数の工程のうち所定数の工程それ
ぞれの前記工程単位の推定歩留まりに基づき、前記所定
数の工程の推定歩留まりを算出するステップを含むた
め、新たな複数の工程を構成する所定数の工程による歩
留まりを精度良く推定することができる。
る。
係を示すグラフである。
上における新規欠陥の有無と良・不良との照合状態を示
す説明図である。
示す説明図である。
た説明図である。
ートである。
上における1μm以上の新規欠陥の有無と良・不良との
照合状態を示す説明図である。
示す説明図である。
ートである。
ャートである。
ャートである。
ャートである。
ャートである。
プ上における特定分布に存在する新規欠陥の有無と良・
不良との照合状態を示す説明図である。
を示す説明図である。
第1の態様の構成を示す説明図である。
第2の態様の構成を示す説明図である。
善例を示す説明図である。
チャートである。
態を示す説明図である。
態を示す説明図である。
態を示す説明図である。
フである。
態を示す説明図である。
態を示す説明図である。
態を示す説明図である。
の集合分布の違いを示すグラフである。
る。
チャートである。
示すグラフである。
33 電気テスタ、40〜43 検査装置。
Claims (30)
- 【請求項1】 複数の工程を経て、ウエハ上の複数のチ
ップにそれぞれ集積回路が形成されるデバイスの欠陥解
析方法であって、 (a)前記複数の工程のうち少なくとも1つの工程それぞ
れの実行後に、前記少なくとも1つの工程よりも前の工
程で発生した欠陥近傍領域を除いた前記ウエハの新規領
域上で発生した前記少なくとも1つの工程による新規欠
陥を検出するステップと、 (b)前記複数の工程終了後に、前記複数のチップそれぞ
れの前記集積回路の良・不良を判定するステップと、 (c)前記少なくとも1つの工程ごとに、前記複数のチッ
プそれぞれについて所定の識別条件を満足する前記新規
欠陥の有無を判定するステップと、 (d)前記少なくとも1つの工程ごとに、前記ステップ(b)
による判定結果及び前記ステップ(c)による判定結果の
組合せに基づき前記複数のチップを4つに分類するステ
ップと、 (e)前記ステップ(d)の4つの分類結果に基づき、前記少
なくとも1つの工程による前記新規欠陥によってのみ不
良となったとチップ数と推定される新規不良チップ数を
算出するステップと、を備える欠陥解析方法。 - 【請求項2】 請求項1記載の欠陥解析方法において、 (f)前記ステップ(d)の4つの分類結果に基づき、前記少
なくとも1つの工程の前記新規欠陥がチップを不良にす
る割合と推定される致命率を算出するステップを、さら
に備える欠陥解析方法。 - 【請求項3】 請求項2記載の欠陥解析方法において、 (g)前記ステップ(d)の4つの分類結果及び前記致命率に
基づき、前記少なくとも1つの工程によって不良となっ
たとチップ数と推定される工程不良チップ数を算出する
ステップを、さらに備える欠陥解析方法。 - 【請求項4】 請求項3記載の欠陥解析方法において、 前記ステップ(c)は、複数の検出サイズそれぞれを基準
サイズとして複数回行われ、前記所定の識別条件は前記
基準サイズ以上という検出サイズ条件を含み、 前記ステップ(d)〜ステップ(g)は前記複数回行われるス
テップ(c)に対応してそれぞれ前記複数回行われ、その
結果、前記少なくとも1つの工程それぞれにおける前記
複数の検出サイズそれぞれの前記新規不良チップ数、前
記致命率及び前記工程不良チップ数からなる解析用デー
タが得られる、欠陥解析方法。 - 【請求項5】 請求項4記載の欠陥解析方法において、 前記複数回行われた前記ステップ(c)〜(g)の後、 (h)前記解析用データに基づき、前記複数の検出サイズ
のうち前記致命率が100%となる最小の検出サイズで
ある完全致命検出サイズ、前記複数の検出サイズそれぞ
れの前記工程不良チップ数のうち最大の値を採る最大工
程不良チップ数、前記複数の検出サイズのうち前記最大
工程不良チップ数に対応する検出サイズである最適感度
検出サイズ、及び、前記複数の検出サイズそれぞれの前
記新規不良チップ数のうち前記最適感度検出サイズに対
応する最適感度新規不良チップ数、のうちから少なくと
も1つを前記少なくとも1つの工程の解析結果として認
識するステップ、をさらに備える欠陥解析方法。 - 【請求項6】 請求項5記載の欠陥解析方法において、 前記少なくとも1つの工程は2以上の所定数の工程を含
み、前記所定数の工程それぞれに前記解析用データが得
られ、前記ステップ(h)は前記所定数の工程それぞれの
前記最大工程不良チップ数を認識し、 (i)前記所定数の工程それぞれの前記最大工程不良チッ
プ数を比較して改善が望まれる序列で前記所定数の工程
を順位付けするステップ、をさらに備える欠陥解析方
法。 - 【請求項7】 請求項5記載の欠陥解析方法において、 前記少なくとも1つの工程は前記複数の工程を含み、前
記複数の工程それぞれに前記解析用データが得られ、前
記ステップ(h)は前記複数の工程それぞれの前記最適感
度新規不良チップを認識し、 (i)前記複数の工程それぞれの前記最適感度新規不良チ
ップ数の合計値と前記ステップ(b)で不良と判定された
チップ数とを比較して不良原因の検出度合いを認識する
ステップ、をさらに備える欠陥解析方法。 - 【請求項8】 請求項5記載の欠陥解析方法において、 前記デバイスは同一構成の複数のデバイスを含み、前記
複数のデバイスはそれぞれ複数の生産ライン上で前記複
数の工程を経て製造され、前記ステップ(b)〜(h)は前記
複数のデバイスそれぞれに対して行われ、前記ステップ
(h)は前記複数の生産ラインそれぞれの前記少なくとも
1つの工程における前記最大工程不良チップ数を認識
し、 (i)前記複数の生産ライン間において、前記少なくとも
1つの工程の前記最大工程不良チップ数を比較して前記
複数の生産ラインの優劣を認識するステップ、をさらに
備える欠陥解析方法。 - 【請求項9】 請求項4記載の欠陥解析方法において、 前記少なくとも1つの工程は、工程内容は同じでかつ前
記ステップ(a)の検出動作を行う検出装置が異なる2以
上の所定数の工程を含み、前記所定数の工程それぞれに
前記解析用データが得られ、 (h)前記所定数の工程間における同一検出レベルに対応
する前記致命率を比較して前記所定数の検査装置間の感
度の違いを認識するステップ、をさらに備える欠陥解析
方法。 - 【請求項10】 請求項1ないし請求項5のうちいずれ
か1項に記載の欠陥解析方法において、 前記ステップ(c)の前記所定の識別条件は前記ウエハ上
の特定の領域に前記新規欠陥が存在するいう条件を含
む、欠陥解析方法。 - 【請求項11】 請求項1ないし請求項5のうちいずれ
か1項に記載の欠陥解析方法において、 前記ステップ(b)は、特定の電気的特性に基づき前記複
数のチップそれぞれの良・不良判定を行うステップを含
む、欠陥解析方法。 - 【請求項12】 請求項1ないし請求項5のうちいずれ
か1項に記載の欠陥解析方法において、 前記ステップ(c)の前記所定の識別条件は、前記少なく
とも1つの工程よりも後の所定の工程において前記新規
欠陥と同一平面位置で再度欠陥が検出されるという条件
を含む、欠陥解析方法。 - 【請求項13】 請求項1ないし請求項5のうちいずれ
か1項に記載の欠陥解析方法において、 前記ウエハは複数のウエハを含み、前記複数のチップは
前記複数のウエハに形成されるチップをすべて含む、欠
陥解析方法。 - 【請求項14】 請求項1ないし請求項5のうちいずれ
か1項に記載の欠陥解析方法において、 前記ステップ(c)の前記所定の識別条件は、同一チップ
内に存在する前記新規欠陥の個数に基づく制限を含む、
欠陥解析方法。 - 【請求項15】 複数の工程を経てウエハ上の複数のチ
ップにそれぞれ集積回路が形成されるデバイスの欠陥解
析処理をコンピュータを用いた欠陥解析システムに実行
させるための欠陥解析プログラムを記録した記録媒体で
あって、 前記欠陥解析システムは、 前記複数の工程それぞれの実行後の前記ウエハ上におけ
る欠陥の座標位置及び欠陥サイズを検出して欠陥情報を
出力するする少なくとも1つの検査装置と、 前記複数の工程終了行後に前記ウエハ上における前記複
数のチップそれぞれの前記集積回路の良・不良を判定し
て良・不良判定情報を出力するテスタと、 前記欠陥情報及び前記良・不良判定情報を受け前記欠陥
解析プログラムを実行する制御部とを備え、 前記記録媒体は、 (a)前記複数の工程のうち少なくとも1つの工程の実行
後に、前記欠陥情報に基づき、前記少なくとも1つの工
程よりも前の工程で発生した欠陥近傍領域を除いた前記
ウエハの新規領域上で発生した前記少なくとも1つの工
程による新規欠陥を検出するステップと、 (b)前記複数の工程終了後に、前記良・不良判定情報に
基づき、前記複数のチップそれぞれの前記集積回路の良
・不良を判定するステップと、 (c)前記少なくとも1つの工程ごとに、前記複数のチッ
プそれぞれについて所定の識別条件を満足する前記新規
欠陥の有無を判定するステップと、 (d)前記少なくとも1つの工程ごとに、前記ステップ(b)
による判定結果及び前記ステップ(c)による判定結果の
組合せに基づき前記複数のチップを4つに分類するステ
ップと、 (e)前記ステップ(d)の4つの分類結果に基づき、前記少
なくとも1つの工程による前記新規欠陥によってのみ不
良となったとチップ数と推定される新規不良チップ数を
算出するステップと、を前記コンピュータに実行させる
ための前記欠陥解析プログラムを記録したものである記
録媒体。 - 【請求項16】 複数の工程を経てウエハ上の複数のチ
ップにそれぞれ集積回路が形成されるデバイスの欠陥解
析処理をコンピュータを用いた欠陥解析システムに実行
させるための欠陥解析プログラムを記録した記録媒体で
あって、 前記欠陥解析システムは、 前記複数の工程それぞれの実行後の前記ウエハ上におけ
る欠陥の座標位置及び欠陥サイズを検出して欠陥情報を
得る少なくとも1つの検査装置と、 前記複数の工程終了行後に前記ウエハ上における前記複
数のチップそれぞれの前記集積回路の良・不良を判定し
て良・不良判定情報を出力するテスタと、 前記欠陥情報及び前記良・不良判定情報を受け前記欠陥
解析プログラムを実行する制御部とを備え、 前記制御部あるいは前記少なくとも1つの検査装置は、
前記複数の工程のうち少なくとも1つの工程の実行後
に、前記欠陥情報に基づき、前記少なくとも1つの工程
よりも前の工程で発生した欠陥近傍領域を除いた前記ウ
エハの新規領域上で発生した前記少なくとも1つの工程
による新規欠陥を求める機能を有し、 前記記録媒体は、 (a)前記少なくとも1つの工程による新規欠陥を取り込
むステップと、 (b)前記複数の工程終了後に、前記良・不良判定情報に
基づき、前記複数のチップそれぞれの前記集積回路の良
・不良を判定するステップと、 (c)前記少なくとも1つの工程ごとに、前記複数のチッ
プそれぞれについて所定の識別条件を満足する前記新規
欠陥の有無を判定するステップと、 (d)前記少なくとも1つの工程ごとに、前記ステップ(b)
による判定結果及び前記ステップ(c)による判定結果の
組合せに基づき前記複数のチップを4つに分類するステ
ップと、 (e)前記ステップ(d)の4つの分類結果に基づき、前記少
なくとも1つの工程による前記新規欠陥によってのみ不
良となったとチップ数と推定される新規不良チップ数を
算出するステップと、 を前記コンピュータに実行させるための前記欠陥解析プ
ログラムを記録したものである記録媒体。 - 【請求項17】 請求項15あるいは請求項16記載の
記録媒体において、前記欠陥解析用プログラムは、 (f)前記ステップ(d)の4つの分類結果に基づき、前記少
なくとも1つの工程の前記新規欠陥がチップを不良にす
る割合と推定される致命率を算出するステップを、さら
に前記コンピュータに実行させる記録媒体。 - 【請求項18】 請求項15あるいは請求項16記載の
記録媒体において、 前記欠陥解析用プログラムは、 (g)前記ステップ(d)の4つの分類結果及び前記致命率に
基づき、前記少なくとも1つの工程によって不良となっ
たとチップ数と推定される工程不良チップ数を算出する
ステップを、さらに前記コンピュータに実行させる記録
媒体。 - 【請求項19】 複数の工程を経てウエハ上の複数のチ
ップにそれぞれ集積回路が形成されたデバイスに対する
解析処理を行った後、前記複数の工程と同じ工程からな
る新たな複数の工程を経て新たなウエハ上の複数のチッ
プにそれぞれ集積回路を新たに形成する際の歩留まりを
工程単位に推定する工程管理方法であって、 (a)前記複数の工程それぞれの実行後に、前記複数の工
程それぞれよりも前の工程で発生した欠陥近傍領域を除
いた前記ウエハの新規領域上で発生した前記複数の工程
それぞれによる新規欠陥を検出するステップと、 (b)前記複数の工程終了後に、前記複数のチップそれぞ
れの前記集積回路の良・不良を判定するステップと、 (c)前記複数の工程ごとに、前記複数のチップそれぞれ
について所定の識別条件を満足する前記新規欠陥の有無
を判定するステップと、 (d)前記複数の工程ごとに、前記ステップ(b)による判定
結果及び前記ステップ(c)による判定結果の組合せに基
づき前記複数のチップを4つに分類するステップと、 (e)前記ステップ(d)の4つの分類結果に基づき、前記複
数の工程それぞれの前記新規欠陥がチップを不良にする
割合と推定される致命率をそれぞれ算出するステップと
を備え、 前記解析処理は前記ステップ(a)〜(e)を含み、 (f)前記新たな複数の工程を構成する一の工程ごとに、
前記ステップ(a)及び(c)と同様なステップを経て、新た
に検出された前記所定の識別条件を満足する前記新規欠
陥数と、前記複数の工程に対する前記解析処理で求めた
前記一の工程の致命率とに基づき、工程単位の推定歩留
まりを算出するステップを、さらに備える工程管理方
法。 - 【請求項20】 請求項19記載の工程管理方法におい
て、 (g)前記ステップ(f)の後、前記新たな複数の工程それぞ
れの前記工程単位の推定歩留まりに基づき、前記新たな
複数の工程全体の推定歩留まりを算出するステップをさ
らに備える、工程管理方法。 - 【請求項21】 請求項19記載の工程管理方法におい
て、 前記所定の識別条件は、前記新規欠陥を分類すべき複数
の区分を規定した分類条件を含み、 前記ステップ(c)は、前記分類条件で規定された前記複
数の区分それぞれついて前記新規欠陥の有無を判定する
ステップを含み、 前記ステップ(d)は、前記複数の区分それぞれについ
て、前記複数のチップを4つに分類するステップを含
み、 前記ステップ(e)は、前記複数の工程それぞれの前記致
命率を前記複数の区分ごとに算出するステップを含み、 前記ステップ(f)は、新たに検出された前記新規欠陥数
を前記複数の区分に分類した数と、前記解析処理で求め
た前記複数の区分それぞれの前記致命率とに基づき、前
記工程単位の推定歩留まりを算出するステップを含む、
工程管理方法。 - 【請求項22】 請求項21記載の工程管理方法におい
て、 前記複数の区分は、前記新規欠陥の検出サイズに基づき
分類される区分を含む、工程管理方法。 - 【請求項23】 請求項21記載の工程管理方法におい
て、 前記複数の区分は、同一チップ内に存在する前記新規欠
陥の個数に基づき分類される区分を含む、工程管理方
法。 - 【請求項24】 請求項21記載の工程管理方法におい
て、 前記複数の区分は、前記ウエハ上の少なくとも1つの特
定の領域への前記新規欠陥の存在性に基づき分類される
区分を含む、工程管理方法。 - 【請求項25】 請求項21記載の工程管理方法におい
て、 前記複数の区分は、前記新規欠陥の形状に基づき分類さ
れる区分を含む、工程管理方法。 - 【請求項26】 請求項21記載の工程管理方法におい
て、 前記複数の区分は、前記新規欠陥の検出サイズ、同一チ
ップ内に存在する前記新規欠陥の個数、前記ウエハ上の
少なくとも1つの特定の領域への前記新規欠陥の存在性
及び前記新規欠陥の形状のうち、少なくとも2つの組合
せに基づき分類される区分を含む、工程管理方法。 - 【請求項27】 請求項19記載の工程管理方法におい
て、 前記ウエハは複数のウエハを含み、前記複数のチップは
前記複数のウエハに形成されるチップをすべて含む、工
程管理方法。 - 【請求項28】 請求項19記載の工程管理方法におい
て、 前記所定の識別条件は、検出された前記新規欠陥のう
ち、歩留まりに影響がないと判断されたものを前記新規
欠陥とみなさないという新規欠陥判断条件を含む、工程
管理方法。 - 【請求項29】 請求項20記載の工程管理方法におい
て、 (h)前記ステップ(g)の後、過去の複数の工程全体の推定
歩留まりと実際の歩留まりとの解析結果に基づく補正値
で、前記新たな複数の工程全体の推定歩留まりを補正す
るステップを、さらに備える、工程管理方法。 - 【請求項30】 請求項19記載の工程管理方法におい
て、 前記ステップ(f)は、前記新たな複数の工程のうち所定
数の工程それぞれの前記工程単位の推定歩留まりに基づ
き、前記所定数の工程の推定歩留まりを算出するステッ
プを含む、工程管理方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24815698A JP4077951B2 (ja) | 1998-01-14 | 1998-09-02 | 欠陥解析方法、記録媒体及び工程管理方法 |
| US09/206,150 US6341241B1 (en) | 1998-01-14 | 1998-12-07 | Defect analysis method and process control method |
| TW087120505A TW455972B (en) | 1998-01-14 | 1998-12-10 | Defect analysis method and process control method |
| KR1019980058675A KR100278333B1 (ko) | 1998-01-14 | 1998-12-24 | 결함 해석 방법, 기록 매체 및 공정 관리 방법 |
| DE19900343A DE19900343A1 (de) | 1998-01-14 | 1999-01-07 | Fehleranalyseverfahren und Prozeßsteuerverfahren |
| US09/920,818 US6473665B2 (en) | 1998-01-14 | 2001-08-03 | Defect analysis method and process control method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP573198 | 1998-01-14 | ||
| JP10-5731 | 1998-01-14 | ||
| JP24815698A JP4077951B2 (ja) | 1998-01-14 | 1998-09-02 | 欠陥解析方法、記録媒体及び工程管理方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007331974A Division JP4611369B2 (ja) | 1998-01-14 | 2007-12-25 | デバイスの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11264797A true JPH11264797A (ja) | 1999-09-28 |
| JPH11264797A5 JPH11264797A5 (ja) | 2005-11-04 |
| JP4077951B2 JP4077951B2 (ja) | 2008-04-23 |
Family
ID=26339730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24815698A Expired - Fee Related JP4077951B2 (ja) | 1998-01-14 | 1998-09-02 | 欠陥解析方法、記録媒体及び工程管理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6341241B1 (ja) |
| JP (1) | JP4077951B2 (ja) |
| KR (1) | KR100278333B1 (ja) |
| DE (1) | DE19900343A1 (ja) |
| TW (1) | TW455972B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002090312A (ja) * | 2000-09-21 | 2002-03-27 | Hitachi Ltd | 欠陥分析システム |
| US6496788B1 (en) | 1999-04-14 | 2002-12-17 | Nec Corporation | Data processing method and apparatus to determine killer ratio based on a variety of defect types |
| JP2003100834A (ja) * | 2001-09-25 | 2003-04-04 | Mitsubishi Electric Corp | 欠陥解析方法、チップ分類データ検証方法及びプログラム |
| JP2003100578A (ja) * | 2001-09-25 | 2003-04-04 | Mitsubishi Electric Corp | 工程解析方法及びプログラム |
| JP2005142187A (ja) * | 2003-11-04 | 2005-06-02 | Renesas Technology Corp | 欠陥解析方法、プログラム及び電子デバイスの製造方法 |
| US7047469B2 (en) | 2000-09-07 | 2006-05-16 | Promos Technologies Inc. | Method for automatically searching for and sorting failure signatures of wafers |
| JP2007165930A (ja) * | 2007-02-19 | 2007-06-28 | Hitachi Ltd | 電子デバイスの品質管理方法および電子デバイスの品質管理システム |
| JP2010071996A (ja) * | 2009-12-02 | 2010-04-02 | Renesas Technology Corp | 欠陥解析方法、プログラム及び電子デバイスの製造方法 |
| US8073241B2 (en) | 2005-08-18 | 2011-12-06 | Fujitsu Semiconductor Limited | Defect source analysis method, defect source analysis apparatus, and method of manufacturing semiconductor device |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4077951B2 (ja) * | 1998-01-14 | 2008-04-23 | 株式会社ルネサステクノロジ | 欠陥解析方法、記録媒体及び工程管理方法 |
| US6368894B1 (en) * | 1999-09-08 | 2002-04-09 | Ming-Tung Shen | Multi-chip semiconductor module and manufacturing process thereof |
| US6742705B1 (en) * | 1999-10-29 | 2004-06-01 | Corning Cable Systems Llc | Data collection system |
| US6738954B1 (en) * | 1999-12-08 | 2004-05-18 | International Business Machines Corporation | Method for prediction random defect yields of integrated circuits with accuracy and computation time controls |
| US6701204B1 (en) * | 2000-05-22 | 2004-03-02 | Mosel Vitelic Inc. | System and method for finding defective tools in a semiconductor fabrication facility |
| DE10108920A1 (de) * | 2001-02-23 | 2002-09-12 | Infineon Technologies Ag | Verfahren zum Überwachen einer Fertigung unter Verwendung von justierten Werten sowie zugehörige Komponenten |
| US20030014146A1 (en) * | 2001-07-12 | 2003-01-16 | Kabushiki Kaisha Toshiba | Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method |
| US7194366B2 (en) * | 2001-10-19 | 2007-03-20 | Auburn University | System and method for estimating reliability of components for testing and quality optimization |
| US6826738B2 (en) * | 2002-05-10 | 2004-11-30 | Pdf Solutions, Inc. | Optimization of die placement on wafers |
| US7218772B2 (en) * | 2002-06-10 | 2007-05-15 | Ut-Battelle Llc | Method for non-referential defect characterization using fractal encoding and active contours |
| US6904330B2 (en) * | 2002-08-07 | 2005-06-07 | Kimberly-Clark Worldwide, Inc. | Manufacturing information and troubleshooting system and method |
| US7130709B2 (en) * | 2002-08-07 | 2006-10-31 | Kimberly-Clark Worldwide, Inc. | Manufacturing information and alarming system and method |
| US7359544B2 (en) * | 2003-02-12 | 2008-04-15 | Kla-Tencor Technologies Corporation | Automatic supervised classifier setup tool for semiconductor defects |
| US6836691B1 (en) * | 2003-05-01 | 2004-12-28 | Advanced Micro Devices, Inc. | Method and apparatus for filtering metrology data based on collection purpose |
| US6954711B2 (en) * | 2003-05-19 | 2005-10-11 | Applied Materials, Inc. | Test substrate reclamation method and apparatus |
| JP4538205B2 (ja) * | 2003-07-23 | 2010-09-08 | 株式会社日立ハイテクノロジーズ | 検査データの解析プログラム、検査データ解析装置 |
| US6947806B2 (en) * | 2003-09-04 | 2005-09-20 | Promos Technologies Inc. | System and method for effective yield loss analysis for semiconductor wafers |
| JP4244768B2 (ja) * | 2003-09-30 | 2009-03-25 | 株式会社日立製作所 | 不良影響度評価方法および設計支援システム |
| US6944561B2 (en) * | 2003-12-27 | 2005-09-13 | Shian-Shyong Tseng | Method for detection of manufacture defects |
| TWI231557B (en) * | 2004-05-10 | 2005-04-21 | Powerchip Semiconductor Corp | Method of defect inspection |
| US6998866B1 (en) * | 2004-07-27 | 2006-02-14 | International Business Machines Corporation | Circuit and method for monitoring defects |
| US7423442B2 (en) * | 2005-07-22 | 2008-09-09 | Texas Instruments Incorporated | System and method for early qualification of semiconductor devices |
| DE102005039394B4 (de) * | 2005-08-20 | 2008-08-28 | Infineon Technologies Ag | Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung |
| WO2007023502A2 (en) * | 2005-08-26 | 2007-03-01 | Camtek Ltd. | Method and system for automatic defect detection of articles in visual inspection machines |
| WO2007036985A1 (ja) * | 2005-09-27 | 2007-04-05 | Advantest Corporation | 管理方法、及び管理装置 |
| JP4692835B2 (ja) * | 2006-06-01 | 2011-06-01 | 横河電機株式会社 | 半導体試験システム |
| JP4357514B2 (ja) * | 2006-09-29 | 2009-11-04 | 株式会社東芝 | 液浸露光方法 |
| JP5002291B2 (ja) * | 2007-03-16 | 2012-08-15 | 株式会社日立ハイテクノロジーズ | 解析装置、プログラム、欠陥検査装置、レビュー装置、解析システム及び解析方法 |
| US20080319568A1 (en) * | 2007-06-22 | 2008-12-25 | International Business Machines Corporation | Method and system for creating array defect paretos using electrical overlay of bitfail maps, photo limited yield, yield, and auto pattern recognition code data |
| US8079964B2 (en) * | 2008-02-25 | 2011-12-20 | Devicor Medical Products, Inc. | Method and apparatus for inserting biopsy site marker in marker body |
| US8068895B2 (en) * | 2008-02-25 | 2011-11-29 | Devicor Medical Products, Inc. | Biopsy site marker deployment instrument |
| US20110047519A1 (en) * | 2009-05-11 | 2011-02-24 | Juan Andres Torres Robles | Layout Content Analysis for Source Mask Optimization Acceleration |
| KR20120093820A (ko) * | 2009-07-01 | 2012-08-23 | 케이엘에이-텐코 코포레이션 | 시변 결함 분류 성능의 모니터링 |
| US9058034B2 (en) | 2012-08-09 | 2015-06-16 | International Business Machines Corporation | Integrated circuit product yield optimization using the results of performance path testing |
| US10114071B2 (en) * | 2016-04-26 | 2018-10-30 | International Business Machines Corporation | Testing mechanism for a proximity fail probability of defects across integrated chips |
| KR102566170B1 (ko) * | 2016-09-12 | 2023-08-10 | 삼성전자주식회사 | 웨이퍼 타공 장치 |
| KR101910268B1 (ko) * | 2017-02-23 | 2018-10-19 | 에스케이 주식회사 | 반도체 gp 예측 방법 및 시스템 |
| US10930597B2 (en) * | 2019-03-27 | 2021-02-23 | Kla-Tencor Corporation | Die screening using inline defect information |
| CN114127916A (zh) | 2019-07-11 | 2022-03-01 | 新加坡优尼山帝斯电子私人有限公司 | 柱状半导体装置及其制造方法 |
| US11244440B2 (en) * | 2019-08-30 | 2022-02-08 | Intel Corporation | Ranking of objects with noisy measurements |
| JP7565715B2 (ja) * | 2020-06-24 | 2024-10-11 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、およびマップ作成装置 |
| TWI897050B (zh) * | 2023-10-03 | 2025-09-11 | 點序科技股份有限公司 | 提示方法及提示裝置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201946A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 半導体装置等の製造方法及びその装置並びに検査方法及びその装置 |
| US5665609A (en) | 1995-04-21 | 1997-09-09 | Sony Corporation | Prioritizing efforts to improve semiconductor production yield |
| US5991699A (en) * | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
| US5761064A (en) * | 1995-10-06 | 1998-06-02 | Advanced Micro Devices, Inc. | Defect management system for productivity and yield improvement |
| US5946213A (en) * | 1997-10-22 | 1999-08-31 | Advanced Micro Devices, Inc. | Intelligent adc reclassification of previously classified propagator defects |
| US6035244A (en) * | 1997-10-22 | 2000-03-07 | Advanced Micro Devices, Inc. | Automatic defect reclassification of known propagator defects |
| US5999003A (en) * | 1997-12-12 | 1999-12-07 | Advanced Micro Devices, Inc. | Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification |
| JP4077951B2 (ja) * | 1998-01-14 | 2008-04-23 | 株式会社ルネサステクノロジ | 欠陥解析方法、記録媒体及び工程管理方法 |
-
1998
- 1998-09-02 JP JP24815698A patent/JP4077951B2/ja not_active Expired - Fee Related
- 1998-12-07 US US09/206,150 patent/US6341241B1/en not_active Expired - Lifetime
- 1998-12-10 TW TW087120505A patent/TW455972B/zh not_active IP Right Cessation
- 1998-12-24 KR KR1019980058675A patent/KR100278333B1/ko not_active Expired - Fee Related
-
1999
- 1999-01-07 DE DE19900343A patent/DE19900343A1/de not_active Ceased
-
2001
- 2001-08-03 US US09/920,818 patent/US6473665B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496788B1 (en) | 1999-04-14 | 2002-12-17 | Nec Corporation | Data processing method and apparatus to determine killer ratio based on a variety of defect types |
| US7047469B2 (en) | 2000-09-07 | 2006-05-16 | Promos Technologies Inc. | Method for automatically searching for and sorting failure signatures of wafers |
| JP2002090312A (ja) * | 2000-09-21 | 2002-03-27 | Hitachi Ltd | 欠陥分析システム |
| JP2003100834A (ja) * | 2001-09-25 | 2003-04-04 | Mitsubishi Electric Corp | 欠陥解析方法、チップ分類データ検証方法及びプログラム |
| JP2003100578A (ja) * | 2001-09-25 | 2003-04-04 | Mitsubishi Electric Corp | 工程解析方法及びプログラム |
| US6741940B2 (en) | 2001-09-25 | 2004-05-25 | Renesas Technology Corp. | Computer-implemented method of defect analysis |
| JP2005142187A (ja) * | 2003-11-04 | 2005-06-02 | Renesas Technology Corp | 欠陥解析方法、プログラム及び電子デバイスの製造方法 |
| US8073241B2 (en) | 2005-08-18 | 2011-12-06 | Fujitsu Semiconductor Limited | Defect source analysis method, defect source analysis apparatus, and method of manufacturing semiconductor device |
| JP2007165930A (ja) * | 2007-02-19 | 2007-06-28 | Hitachi Ltd | 電子デバイスの品質管理方法および電子デバイスの品質管理システム |
| JP2010071996A (ja) * | 2009-12-02 | 2010-04-02 | Renesas Technology Corp | 欠陥解析方法、プログラム及び電子デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6473665B2 (en) | 2002-10-29 |
| US6341241B1 (en) | 2002-01-22 |
| TW455972B (en) | 2001-09-21 |
| JP4077951B2 (ja) | 2008-04-23 |
| KR100278333B1 (ko) | 2001-01-15 |
| DE19900343A1 (de) | 1999-07-15 |
| KR19990066870A (ko) | 1999-08-16 |
| US20020002415A1 (en) | 2002-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11264797A (ja) | 欠陥解析方法、記録媒体及び工程管理方法 | |
| US7529634B2 (en) | Method, apparatus, and computer program of searching for clustering faults in semiconductor device manufacturing | |
| US7062081B2 (en) | Method and system for analyzing circuit pattern defects | |
| US6701204B1 (en) | System and method for finding defective tools in a semiconductor fabrication facility | |
| JP4611369B2 (ja) | デバイスの製造方法 | |
| US7983859B2 (en) | System and method for analyzing defects on a wafer | |
| US7260444B2 (en) | Real-time management systems and methods for manufacturing management and yield rate analysis integration | |
| JPH11243041A (ja) | 品質管理システムおよび記録媒体 | |
| US20090117673A1 (en) | Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method | |
| US8009895B2 (en) | Semiconductor wafer analysis system | |
| CN111257715A (zh) | 一种晶圆测试方法及装置 | |
| JP2004047542A (ja) | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法 | |
| KR20240018407A (ko) | 반도체 신뢰성 불량의 z-pat 결함 유도 통계적 이상치 검출을 위한 시스템 및 방법 | |
| KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
| JP4926352B2 (ja) | 欠陥解析方法、チップ分類データ検証方法及びプログラム | |
| CN103606529B (zh) | 一种提升缺陷分类准确度的方法及装置 | |
| JP4080087B2 (ja) | 分析方法,分析システム及び分析装置 | |
| JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
| JP4276503B2 (ja) | 半導体不良原因絞込み方法 | |
| JP2007165930A (ja) | 電子デバイスの品質管理方法および電子デバイスの品質管理システム | |
| JP3492226B2 (ja) | 半導体不良原因絞込み方法 | |
| JP2000332071A (ja) | 外観検査方法および装置ならびに半導体装置の製造方法 | |
| JP5015227B2 (ja) | 欠陥解析方法、プログラム及び電子デバイスの製造方法 | |
| JP3307304B2 (ja) | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 | |
| JP4633349B2 (ja) | 電子デバイスを製造するための欠陥解析方法及びそのプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |