JPH11264995A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH11264995A JPH11264995A JP6637198A JP6637198A JPH11264995A JP H11264995 A JPH11264995 A JP H11264995A JP 6637198 A JP6637198 A JP 6637198A JP 6637198 A JP6637198 A JP 6637198A JP H11264995 A JPH11264995 A JP H11264995A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- crystal display
- display device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】液晶表示装置の製造において、画素電極パター
ン形成時のエッチング溶液によるＡｌソース・ドレイン
電極パターンの溶出を防止する方法を提供する。 【解決手段】透明な基板上に、ゲート電極と、ゲート絶
縁膜と、第１の半導体層と、第２の半導体層と、ソース
・ドレイン電極と、画素電極とがこの順序に積層されて
なる液晶表示装置の製造方法において、透明な基板上１
に、ゲート電極２、ゲート絶縁膜３、第１及び第２の半
導体層４、６を形成後、該半導体層の上のアルミニウム
を主体とする金属でソース・ドレイン電極７、８を形成
し、次いで、酸化インジウムと酸化亜鉛を主成分とする
非晶質導電性酸化物からなる透明導電膜９を形成し、該
透明導電膜を蓚酸水溶液でエッチング液してパターン化
する。 【図１】
ン形成時のエッチング溶液によるＡｌソース・ドレイン
電極パターンの溶出を防止する方法を提供する。 【解決手段】透明な基板上に、ゲート電極と、ゲート絶
縁膜と、第１の半導体層と、第２の半導体層と、ソース
・ドレイン電極と、画素電極とがこの順序に積層されて
なる液晶表示装置の製造方法において、透明な基板上１
に、ゲート電極２、ゲート絶縁膜３、第１及び第２の半
導体層４、６を形成後、該半導体層の上のアルミニウム
を主体とする金属でソース・ドレイン電極７、８を形成
し、次いで、酸化インジウムと酸化亜鉛を主成分とする
非晶質導電性酸化物からなる透明導電膜９を形成し、該
透明導電膜を蓚酸水溶液でエッチング液してパターン化
する。 【図１】
Description
【０００１】
【産業上の利用分野】本発明はアモルファスシリコン薄
膜トランジスタ（α−ＳｉＴＦＴ）またはポリシリコン
薄膜トランジスタ（ｐ−ＳｉＴＦＴ）を用いた液晶表示
装置の製造方法に関する。さらに詳しくは、画素電極パ
ターン形成時のエッチング溶液によるＡｌソース・ドレ
イン電極パターンの溶出を防止するのに適した、液晶表
示装置の製造方法に関する。
膜トランジスタ（α−ＳｉＴＦＴ）またはポリシリコン
薄膜トランジスタ（ｐ−ＳｉＴＦＴ）を用いた液晶表示
装置の製造方法に関する。さらに詳しくは、画素電極パ
ターン形成時のエッチング溶液によるＡｌソース・ドレ
イン電極パターンの溶出を防止するのに適した、液晶表
示装置の製造方法に関する。
【０００２】
【従来の技術】液晶表示装置は低消費電力、フルカラー
化が容易等の特徴を有することから薄型ディスプレイの
中で有望視され、近年表示画面の大型化に関する開発が
活発である。中でも、各画素毎にα−ＳｉＴＦＴまたは
ｐ−ＳｉＴＦＴをスイッチング素子としてマトリックス
状に配列し、駆動するアクティブマトリックス方式液晶
平面ディスプレイは、８００×６００画素以上の高精細
化を行っても、コントラスト比が劣化せず、高性能カラ
ー表示用平面ディスプレイとして注目されている。この
ようなアクティブマトリックス方式液晶平面ディスプレ
イでは、画素電極として、ＩＴＯのような透明電極、ソ
ース電極としては、Ａｌ系合金薄膜を用いることが多
い。これは、ＩＴＯがシート抵抗が低く透過率が高く、
又、Ａｌは、容易にパターニングできる上に低抵抗で密
着性が高いためである。
化が容易等の特徴を有することから薄型ディスプレイの
中で有望視され、近年表示画面の大型化に関する開発が
活発である。中でも、各画素毎にα−ＳｉＴＦＴまたは
ｐ−ＳｉＴＦＴをスイッチング素子としてマトリックス
状に配列し、駆動するアクティブマトリックス方式液晶
平面ディスプレイは、８００×６００画素以上の高精細
化を行っても、コントラスト比が劣化せず、高性能カラ
ー表示用平面ディスプレイとして注目されている。この
ようなアクティブマトリックス方式液晶平面ディスプレ
イでは、画素電極として、ＩＴＯのような透明電極、ソ
ース電極としては、Ａｌ系合金薄膜を用いることが多
い。これは、ＩＴＯがシート抵抗が低く透過率が高く、
又、Ａｌは、容易にパターニングできる上に低抵抗で密
着性が高いためである。
【０００３】第１図は本発明に係る液晶平面ディスプレ
イの製造工程において、画素電極のパターン形成が終了
した段階のα−ＳｉＴＦＴ近傍の断面を示したものであ
るが、従来の液晶ディスプレイも画素電極の素材を除い
て、基本的構造は同様であるので、これを用いて説明す
る。第１図において、透光性ガラス基板１上にゲート電
極パターン２を形成し、次にプラズマＣＶＤ法を用い
て、ＳｉＮゲート絶縁膜３、α−Ｓｉ：Ｈ（ｉ）膜４、
チャンネル保護膜５及びα−Ｓｉ：Ｈ（ｎ）膜６を連続
的に形成し、所望の形状パターン化する。さらに、Ａｌ
を主体とする金属膜を真空蒸着法或いはスパッタ法によ
り堆積し、フォトリソグラフィ技術によりソース電極パ
ターン７及びドレイン電極パターン８を形成し、α−Ｓ
ｉＴＦＴ素子部分が完成する。この上に、ＩＴＯ膜をス
パッタリング法にて堆積し、フォトリソグラフィ技術に
よりソース電極７と電気的に接続した画素電極パターン
９とする。ＩＴＯ膜をＡｌ膜の後に堆積する理由は、α
−Ｓｉ：Ｈ膜とソース及びドレイン電極との電気的なコ
ンタクト特性を劣化させないためである。また、Ａｌは
安価で比抵抗が低く、ソース・ドレイン電極配線の抵抗
増大による液晶ディスプレイの表示性能の低下を防ぐ意
味で必須の材料である。
イの製造工程において、画素電極のパターン形成が終了
した段階のα−ＳｉＴＦＴ近傍の断面を示したものであ
るが、従来の液晶ディスプレイも画素電極の素材を除い
て、基本的構造は同様であるので、これを用いて説明す
る。第１図において、透光性ガラス基板１上にゲート電
極パターン２を形成し、次にプラズマＣＶＤ法を用い
て、ＳｉＮゲート絶縁膜３、α−Ｓｉ：Ｈ（ｉ）膜４、
チャンネル保護膜５及びα−Ｓｉ：Ｈ（ｎ）膜６を連続
的に形成し、所望の形状パターン化する。さらに、Ａｌ
を主体とする金属膜を真空蒸着法或いはスパッタ法によ
り堆積し、フォトリソグラフィ技術によりソース電極パ
ターン７及びドレイン電極パターン８を形成し、α−Ｓ
ｉＴＦＴ素子部分が完成する。この上に、ＩＴＯ膜をス
パッタリング法にて堆積し、フォトリソグラフィ技術に
よりソース電極７と電気的に接続した画素電極パターン
９とする。ＩＴＯ膜をＡｌ膜の後に堆積する理由は、α
−Ｓｉ：Ｈ膜とソース及びドレイン電極との電気的なコ
ンタクト特性を劣化させないためである。また、Ａｌは
安価で比抵抗が低く、ソース・ドレイン電極配線の抵抗
増大による液晶ディスプレイの表示性能の低下を防ぐ意
味で必須の材料である。
【０００４】上記の製造工程において、Ａｌを主体とす
るソース・ドレイン電極パターンを形成した後、ＩＴＯ
画素電極パターンをＨＣｌ−ＨＮＯ3 −Ｈ2 Ｏ系エッチ
ング液で加工すると、しばしば、加工終了時点でＡｌパ
ターンが溶出するという事故が発生した。これは、本
来、ＡｌもＩＴＯエッチング液であるＨＣｌ−ＨＮＯ3
−Ｈ2 Ｏ系エッチング液に溶解する性質を持っているこ
とに起因する。エッチング液中のＨＮＯ3 はＡｌ表面に
薄いＡｌ酸化膜を形成し、Ａｌの溶出を防止する意味で
添加されているが、ＩＴＯ膜のエッチング時間が長かっ
たり、Ａｌ堆積中に混入したＡｌ膜中の不純物、異物な
どの欠陥部分が存在すると、局部電池反応により、上記
のＡｌの酸化効果が十分に作用しないものと考えられ
る。
るソース・ドレイン電極パターンを形成した後、ＩＴＯ
画素電極パターンをＨＣｌ−ＨＮＯ3 −Ｈ2 Ｏ系エッチ
ング液で加工すると、しばしば、加工終了時点でＡｌパ
ターンが溶出するという事故が発生した。これは、本
来、ＡｌもＩＴＯエッチング液であるＨＣｌ−ＨＮＯ3
−Ｈ2 Ｏ系エッチング液に溶解する性質を持っているこ
とに起因する。エッチング液中のＨＮＯ3 はＡｌ表面に
薄いＡｌ酸化膜を形成し、Ａｌの溶出を防止する意味で
添加されているが、ＩＴＯ膜のエッチング時間が長かっ
たり、Ａｌ堆積中に混入したＡｌ膜中の不純物、異物な
どの欠陥部分が存在すると、局部電池反応により、上記
のＡｌの酸化効果が十分に作用しないものと考えられ
る。
【０００５】このようなＡｌの溶出を防止するために、
ＩＴＯ膜を非晶質にすることで、ＨＣｌ−ＨＮＯ3 −Ｈ
2 Ｏ系のエッチング液に対するＩＴＯ／Ａｌエッチング
レート比を大きくしている（特開昭６３−１８４７２６
号公報）。
ＩＴＯ膜を非晶質にすることで、ＨＣｌ−ＨＮＯ3 −Ｈ
2 Ｏ系のエッチング液に対するＩＴＯ／Ａｌエッチング
レート比を大きくしている（特開昭６３−１８４７２６
号公報）。
【０００６】
【発明が解決しようとする課題】しかしながら、ＩＴＯ
膜を非晶質にしてもＨＣｌ−ＨＮＯ3 −Ｈ2 Ｏ系のエッ
チング液を用いるため、Ａｌの溶出は完全には防止され
ておらず、高精細な液晶ディスプレイを実現することは
できなかった。本発明は、上述の問題に鑑みなされたも
のであり、Ａｌソース・ドレイン電極パターン上での画
素電極のパターン化を容易にし、高精細な液晶ディスプ
レイの製造方法を提供することを目的とする。
膜を非晶質にしてもＨＣｌ−ＨＮＯ3 −Ｈ2 Ｏ系のエッ
チング液を用いるため、Ａｌの溶出は完全には防止され
ておらず、高精細な液晶ディスプレイを実現することは
できなかった。本発明は、上述の問題に鑑みなされたも
のであり、Ａｌソース・ドレイン電極パターン上での画
素電極のパターン化を容易にし、高精細な液晶ディスプ
レイの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記の目的は、画素電極
として、酸化インジウムと酸化亜鉛を主成分とする非晶
質導電性酸化物からなる透明導電膜を用い、さらに該透
明導電膜を、蓚酸水溶液であるエッチング液でパターン
化することにより達成される。すなわち、本発明は、下
記のとおりである。 （１）透明な基板上に、ゲート電極と、ゲート絶縁膜
と、第１の半導体層と、チャンネル保護層と、第２の半
導体層と、ソース・ドレイン電極と、画素電極とがこの
順序に積層されてなる液晶表示装置の製造方法におい
て、透明な基板上に、ゲート電極、ゲート絶縁膜、第１
の半導体膜、チャンネル保護層とを形成後、第２の半導
体膜、該半導体層の上のアルミニウムを主体とする金属
膜を設けた後、エッチングによりソース・ドレイン電
極、第１及び第２の半導体層を形成し、次いで、酸化イ
ンジウムと酸化亜鉛を主成分とする非晶質導電性酸化物
からなる透明導電膜を形成し、さらに該透明導電膜を、
濃度が２．５〜３０重量％の蓚酸水溶液であるエッチン
グ液でパターン化して画素電極を形成することを特徴と
する液晶表示装置の製造方法。 （２）非晶質導電性酸化物が、インジウム（Ｉｎ）、亜
鉛（Ｚｎ）及び酸素（Ｏ）を構成元素とする非晶質酸化
物からなり、該非晶質酸化物におけるインジウム（Ｉ
ｎ）の原子比Ｉｎ／（Ｉｎ＋Ｚｎ）が０．５〜０．９で
ある前記（１）記載の液晶表示装置の製造方法。
として、酸化インジウムと酸化亜鉛を主成分とする非晶
質導電性酸化物からなる透明導電膜を用い、さらに該透
明導電膜を、蓚酸水溶液であるエッチング液でパターン
化することにより達成される。すなわち、本発明は、下
記のとおりである。 （１）透明な基板上に、ゲート電極と、ゲート絶縁膜
と、第１の半導体層と、チャンネル保護層と、第２の半
導体層と、ソース・ドレイン電極と、画素電極とがこの
順序に積層されてなる液晶表示装置の製造方法におい
て、透明な基板上に、ゲート電極、ゲート絶縁膜、第１
の半導体膜、チャンネル保護層とを形成後、第２の半導
体膜、該半導体層の上のアルミニウムを主体とする金属
膜を設けた後、エッチングによりソース・ドレイン電
極、第１及び第２の半導体層を形成し、次いで、酸化イ
ンジウムと酸化亜鉛を主成分とする非晶質導電性酸化物
からなる透明導電膜を形成し、さらに該透明導電膜を、
濃度が２．５〜３０重量％の蓚酸水溶液であるエッチン
グ液でパターン化して画素電極を形成することを特徴と
する液晶表示装置の製造方法。 （２）非晶質導電性酸化物が、インジウム（Ｉｎ）、亜
鉛（Ｚｎ）及び酸素（Ｏ）を構成元素とする非晶質酸化
物からなり、該非晶質酸化物におけるインジウム（Ｉ
ｎ）の原子比Ｉｎ／（Ｉｎ＋Ｚｎ）が０．５〜０．９で
ある前記（１）記載の液晶表示装置の製造方法。
【０００８】
【発明の実施の形態】本発明の画素電極に用いる酸化イ
ンジウムと酸化亜鉛を主成分とする非晶質透明導電膜と
しては、例えば特開平６−１８７８３２号公報や特開平
６−２３４５６５号公報に記載されている透明導電膜を
用いることができる。このＩｎ2 Ｏ3 −ＺｎＯ系非晶質
透明電極は、所定のスパッタリングターゲットを用いた
各種のスパッタリング法（ＤＣスパッタリング、ＲＦス
パッタリング、ＤＣマグネトロンスパッタリング、ＲＦ
マグネトロンスパッタリング、ＥＣＲプラズマスパッタ
リング、イオンビームスパッタリング等）やイオンプレ
ーティング法等によって製膜することができる。
ンジウムと酸化亜鉛を主成分とする非晶質透明導電膜と
しては、例えば特開平６−１８７８３２号公報や特開平
６−２３４５６５号公報に記載されている透明導電膜を
用いることができる。このＩｎ2 Ｏ3 −ＺｎＯ系非晶質
透明電極は、所定のスパッタリングターゲットを用いた
各種のスパッタリング法（ＤＣスパッタリング、ＲＦス
パッタリング、ＤＣマグネトロンスパッタリング、ＲＦ
マグネトロンスパッタリング、ＥＣＲプラズマスパッタ
リング、イオンビームスパッタリング等）やイオンプレ
ーティング法等によって製膜することができる。
【０００９】この透明導電膜は、酸化インジウムと酸化
亜鉛のみからなる透明導電膜であってもよいが、これら
２成分に対して、原子比で０．２以下の配合割合のドー
プ金属を含有するものであってもよい。このようなドー
プ金属としては、錫、アルミニウム、アンチモン、ガリ
ウム、セレンなどを用いることができる。これらドープ
金属は、その金属化合物を原料調合工程においてインジ
ウム化合物と亜鉛化合物とに配合しておくことにより、
ドープ金属を含有した酸化インジウムと酸化亜鉛を主成
分とする透明導電膜とすることができる。
亜鉛のみからなる透明導電膜であってもよいが、これら
２成分に対して、原子比で０．２以下の配合割合のドー
プ金属を含有するものであってもよい。このようなドー
プ金属としては、錫、アルミニウム、アンチモン、ガリ
ウム、セレンなどを用いることができる。これらドープ
金属は、その金属化合物を原料調合工程においてインジ
ウム化合物と亜鉛化合物とに配合しておくことにより、
ドープ金属を含有した酸化インジウムと酸化亜鉛を主成
分とする透明導電膜とすることができる。
【００１０】このようにして得られる透明導電膜の組成
は、ＩｎとＺｎの原子比［Ｉｎ／（Ｉｎ＋Ｚｎ）］が
０．２〜０．９、より好ましくは、０．５〜０．９であ
るものであり、その膜厚は、２００〜６０００オングス
トローム、好ましくは６００〜２０００オングストロー
ムであるものが適している。この透明導電膜のエッチン
グ処理は、一般に行われているエッチングの方法と同様
に行えばよく、まず透明導電膜の表面にレジストを塗布
し、マスクをつけて露光した後、有機溶媒によって現像
処理し、酸水溶液でエッチングしてから、レジストを剥
離することにより、所定のパターンに形成された透明導
電膜が得られる。
は、ＩｎとＺｎの原子比［Ｉｎ／（Ｉｎ＋Ｚｎ）］が
０．２〜０．９、より好ましくは、０．５〜０．９であ
るものであり、その膜厚は、２００〜６０００オングス
トローム、好ましくは６００〜２０００オングストロー
ムであるものが適している。この透明導電膜のエッチン
グ処理は、一般に行われているエッチングの方法と同様
に行えばよく、まず透明導電膜の表面にレジストを塗布
し、マスクをつけて露光した後、有機溶媒によって現像
処理し、酸水溶液でエッチングしてから、レジストを剥
離することにより、所定のパターンに形成された透明導
電膜が得られる。
【００１１】エッチング処理に用いる酸としては、Ａｌ
の溶出を防止しつつ、しかも酸化インジウムと酸化亜鉛
を主成分とする非晶質の透明導電膜をエッチングする蓚
酸が好ましく、水溶液としてエッチング処理に使用す
る。エッチング溶液の濃度は、概ね２．５〜３０重量％
が好ましい。２．５重量％未満であると透明導電膜のエ
ッチングに時間を要し、また３０重量％を超えるとＡｌ
が溶出するからである。
の溶出を防止しつつ、しかも酸化インジウムと酸化亜鉛
を主成分とする非晶質の透明導電膜をエッチングする蓚
酸が好ましく、水溶液としてエッチング処理に使用す
る。エッチング溶液の濃度は、概ね２．５〜３０重量％
が好ましい。２．５重量％未満であると透明導電膜のエ
ッチングに時間を要し、また３０重量％を超えるとＡｌ
が溶出するからである。
【００１２】
【実施例】［実施例１］以下、本発明の一実施例を第１
図により説明する。透光性のガラス基板１上に金属Ａｌ
を高周波スパッタにより膜厚１５００オングストローム
に堆積する。これを塩酸系水溶液をエッチング液として
用いたホトエッチング法により所望の形状のゲート電極
２及びゲート電極配線とする。次にグロー放電ＣＶＤ法
により、窒化シリコン（ＳｉＮ）膜となるゲート絶縁膜
３を膜厚３０００オングストローム堆積する。続いて、
α−Ｓｉ：Ｈ（ｉ）膜４を膜厚３５００オングストロー
ム、さらにチャンネル保護層となる窒化シリコン（Ｓｉ
Ｎ）膜５を３０００オングストローム堆積する。この
時、放電ガスとして、ＳｉＮ膜３と５はＳｉＨ4 −ＮＨ
3 −Ｎ2 系混合ガスを用い、α−Ｓｉ：Ｈ（ｉ）膜４
は、ＳｉＨ4 −Ｎ2 系の混合ガスをそれぞれ用いる。こ
のＳｉＮ膜５は、ＣＨF ガスを用いたドライエッチング
により所望のチャンネル保護層を形成した。続いてα−
Ｓｉ：Ｈ（ｎ）膜６をＳｉＨ4 −Ｈ2 −ＰＨ3 系の混合
ガスを用いて膜厚３０００オングストロームを堆積す
る。次にこの上に、Ｃｒ／Ａｌ二層膜を膜厚０．１μｍ
のＣｒ、０．３μｍのＡｌの順に真空蒸着法、或いはス
パッタリング法により堆積する。この二層をＡｌはＨ3
ＰＯ4 −ＣＨ3 ＣＯＯＨ−ＨＮＯ 3 −Ｈ2 Ｏ系エッチン
グ液、Ｃｒは硝酸第二セリウムアンモニウム水溶液を用
いて、ホトエッチング法で所望のソース電極７のパター
ン及びドレイン電極８のパターンとする。さらにα−Ｓ
ｉ：Ｈ膜をＣＨF ガスを用いたドライエッチング及びヒ
ドラジン（ＮＨ2 ＮＨ2 ・Ｈ2 Ｏ）水溶液を用いたウェ
ットエッチングを併用することにより、所望のパターン
のα−ＳｉＨ（ｉ）膜４のパターン、α−Ｓｉ：Ｈ
（ｎ）膜６のパターンとする。
図により説明する。透光性のガラス基板１上に金属Ａｌ
を高周波スパッタにより膜厚１５００オングストローム
に堆積する。これを塩酸系水溶液をエッチング液として
用いたホトエッチング法により所望の形状のゲート電極
２及びゲート電極配線とする。次にグロー放電ＣＶＤ法
により、窒化シリコン（ＳｉＮ）膜となるゲート絶縁膜
３を膜厚３０００オングストローム堆積する。続いて、
α−Ｓｉ：Ｈ（ｉ）膜４を膜厚３５００オングストロー
ム、さらにチャンネル保護層となる窒化シリコン（Ｓｉ
Ｎ）膜５を３０００オングストローム堆積する。この
時、放電ガスとして、ＳｉＮ膜３と５はＳｉＨ4 −ＮＨ
3 −Ｎ2 系混合ガスを用い、α−Ｓｉ：Ｈ（ｉ）膜４
は、ＳｉＨ4 −Ｎ2 系の混合ガスをそれぞれ用いる。こ
のＳｉＮ膜５は、ＣＨF ガスを用いたドライエッチング
により所望のチャンネル保護層を形成した。続いてα−
Ｓｉ：Ｈ（ｎ）膜６をＳｉＨ4 −Ｈ2 −ＰＨ3 系の混合
ガスを用いて膜厚３０００オングストロームを堆積す
る。次にこの上に、Ｃｒ／Ａｌ二層膜を膜厚０．１μｍ
のＣｒ、０．３μｍのＡｌの順に真空蒸着法、或いはス
パッタリング法により堆積する。この二層をＡｌはＨ3
ＰＯ4 −ＣＨ3 ＣＯＯＨ−ＨＮＯ 3 −Ｈ2 Ｏ系エッチン
グ液、Ｃｒは硝酸第二セリウムアンモニウム水溶液を用
いて、ホトエッチング法で所望のソース電極７のパター
ン及びドレイン電極８のパターンとする。さらにα−Ｓ
ｉ：Ｈ膜をＣＨF ガスを用いたドライエッチング及びヒ
ドラジン（ＮＨ2 ＮＨ2 ・Ｈ2 Ｏ）水溶液を用いたウェ
ットエッチングを併用することにより、所望のパターン
のα−ＳｉＨ（ｉ）膜４のパターン、α−Ｓｉ：Ｈ
（ｎ）膜６のパターンとする。
【００１３】この金属Ａｌからなるソース電極７及びド
レイン電極８のパターンが形成された基板上に、酸化イ
ンジウムと酸化亜鉛を主成分とする非晶質透明導電膜を
スパッタリング法で堆積する。ターゲットは、ＩｎとＺ
ｎの原子比［Ｉｎ／（Ｉｎ＋Ｚｎ）］を０．８９に調製
したＩｎ2 Ｏ3 −ＺｎＯ焼結体をプレーナマグロトロン
型のカソードに設置して用い、放電ガスは純アルゴン又
は１ｖｏｌ％程度の微量のＯ2 ガスを混入させたＡｒガ
スを用いる方法で透明電極膜９を膜厚１２００オングス
トローム堆積した。このＩｎ2 Ｏ3 −ＺｎＯ膜はＸ線回
折法で分析するとピークは観察されず非晶質膜であっ
た。また、この膜の比抵抗は３×１０-4Ω・ｃｍ程度で
あり、十分電極として使用できる膜である。この膜を蓚
酸２０重量％の水溶液をエッチャントに用いてホトエッ
チング法により、少なくともソース電極のパターンと電
気的に接続するように所望の非晶質電極よりなる画素電
極パターンとした。この時、Ａｌのソース及びドレイン
電極がエッチング液で溶出することはなかった。この
後、ＣＨF ガスを用いたドライエッチング法にて、ソー
ス及びドレイン電極間のα−Ｓｉ：Ｈ（ｎ）層を除去
し、ＳｉＮパッシベーション膜及び遮光膜パターンを形
成して、α−ＳｉＴＦＴアクティブマトリックス基板が
完成する。この基板を用いてＴＦＴ−ＬＣＤ方式平面デ
ィスプレイを製造した。 ［実施例２］実施例１における、透明導電膜のエッチン
グに用いた蓚酸溶液の濃度を３重量％に代えた以外は、
実施例１と同様にした。この場合においても、Ａｌのソ
ース・ドレイン電極の溶出は認められなかった。
レイン電極８のパターンが形成された基板上に、酸化イ
ンジウムと酸化亜鉛を主成分とする非晶質透明導電膜を
スパッタリング法で堆積する。ターゲットは、ＩｎとＺ
ｎの原子比［Ｉｎ／（Ｉｎ＋Ｚｎ）］を０．８９に調製
したＩｎ2 Ｏ3 −ＺｎＯ焼結体をプレーナマグロトロン
型のカソードに設置して用い、放電ガスは純アルゴン又
は１ｖｏｌ％程度の微量のＯ2 ガスを混入させたＡｒガ
スを用いる方法で透明電極膜９を膜厚１２００オングス
トローム堆積した。このＩｎ2 Ｏ3 −ＺｎＯ膜はＸ線回
折法で分析するとピークは観察されず非晶質膜であっ
た。また、この膜の比抵抗は３×１０-4Ω・ｃｍ程度で
あり、十分電極として使用できる膜である。この膜を蓚
酸２０重量％の水溶液をエッチャントに用いてホトエッ
チング法により、少なくともソース電極のパターンと電
気的に接続するように所望の非晶質電極よりなる画素電
極パターンとした。この時、Ａｌのソース及びドレイン
電極がエッチング液で溶出することはなかった。この
後、ＣＨF ガスを用いたドライエッチング法にて、ソー
ス及びドレイン電極間のα−Ｓｉ：Ｈ（ｎ）層を除去
し、ＳｉＮパッシベーション膜及び遮光膜パターンを形
成して、α−ＳｉＴＦＴアクティブマトリックス基板が
完成する。この基板を用いてＴＦＴ−ＬＣＤ方式平面デ
ィスプレイを製造した。 ［実施例２］実施例１における、透明導電膜のエッチン
グに用いた蓚酸溶液の濃度を３重量％に代えた以外は、
実施例１と同様にした。この場合においても、Ａｌのソ
ース・ドレイン電極の溶出は認められなかった。
【００１４】
【発明の効果】以上説明したように、画素電極として、
酸化インジウムと酸化亜鉛を主成分とする非晶質透明導
電膜を用い、蓚酸溶液でエッチングすることにより、ソ
ース・ドレイン電極のＡｌの溶出を防止しつつ、画素電
極を容易にパータン化できるので歩留まりが向上する。
酸化インジウムと酸化亜鉛を主成分とする非晶質透明導
電膜を用い、蓚酸溶液でエッチングすることにより、ソ
ース・ドレイン電極のＡｌの溶出を防止しつつ、画素電
極を容易にパータン化できるので歩留まりが向上する。
【００１５】また、微細なパターンの形成が可能とな
り、高精細な液晶ディスプレイが実現できる。
り、高精細な液晶ディスプレイが実現できる。
【図１】第１図は本発明の一実施例のα−ＳｉＴＦＴ近
傍の断面を摸式的に示す説明図である。
傍の断面を摸式的に示す説明図である。
１ ガラス基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ α−Ｓｉ：Ｈ（ｉ） ５ チャンネル保護膜 ６ α−Ｓｉ：Ｈ（ｎ） ７ ソース電極 ８ ドレイン電極 ９ Ｉｎ2 Ｏ3 −ＺｎＯ系透明導電膜
Claims (2)
- 【請求項１】 透明な基板上に、ゲート電極と、ゲート
絶縁膜と、第１の半導体層と、チャンネル保護層と、第
２の半導体層と、ソース・ドレイン電極と、画素電極と
がこの順序に積層されてなる液晶表示装置の製造方法に
おいて、透明な基板上に、ゲート電極、ゲート絶縁膜、
第１の半導体膜、チャンネル保護層とを形成後、第２の
半導体膜、該半導体層の上のアルミニウムを主体とする
金属膜を設けた後、エッチングによりソース・ドレイン
電極、第１及び第２の半導体層を形成し、次いで、酸化
インジウムと酸化亜鉛を主成分とする非晶質導電性酸化
物からなる透明導電膜を形成し、さらに該透明導電膜
を、濃度が２．５〜３０重量％の蓚酸水溶液であるエッ
チング液でパターン化して画素電極を形成することを特
徴とする液晶表示装置の製造方法。 - 【請求項２】 非晶質導電性酸化物が、インジウム（Ｉ
ｎ）、亜鉛（Ｚｎ）及び酸素（Ｏ）を構成元素とする非
晶質酸化物からなり、該非晶質酸化物におけるインジウ
ム（Ｉｎ）の原子比Ｉｎ／（Ｉｎ＋Ｚｎ）が０．５〜
０．９である請求項１記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6637198A JPH11264995A (ja) | 1998-03-17 | 1998-03-17 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6637198A JPH11264995A (ja) | 1998-03-17 | 1998-03-17 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11264995A true JPH11264995A (ja) | 1999-09-28 |
Family
ID=13313915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6637198A Pending JPH11264995A (ja) | 1998-03-17 | 1998-03-17 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11264995A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
| JP2002055363A (ja) * | 2000-05-31 | 2002-02-20 | Nec Corp | カラー液晶表示装置及びその製造方法 |
| US6682658B2 (en) * | 1999-12-28 | 2004-01-27 | Lg. Philips Lcd Co., Ltd. | Transparent electrode made from indium-zinc-oxide and etchant for etching the same |
| JP2005292768A (ja) * | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法 |
| JP2007035904A (ja) * | 2005-07-27 | 2007-02-08 | Casio Comput Co Ltd | アクティブ基板の製造方法 |
| EP1592050A4 (en) * | 2003-02-05 | 2007-10-17 | Idemitsu Kosan Co | METHOD OF MANUFACTURING HALF-REACTIVE, HALF-REFLECTING ELECTRODE SUBSTRATE, REFLECTIVE ELEMENT SUBSTRATE, METHOD OF MANUFACTURING THEREOF, AND METHOD OF COMPOSITION USED IN THE PRODUCTION PROCESS FOR THE REFLECTIVE ELECTRODE SUBSTRATE |
| US7342637B2 (en) * | 2002-03-29 | 2008-03-11 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| EP1724790A4 (en) * | 2004-03-09 | 2008-10-01 | Idemitsu Kosan Co | THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF MANUFACTURING METHOD AND LIQUID CRYSTAL DISPLAY UNIT THEREFOR AND SUCH A FACILITY AND METHOD AND SPUTTER TARGET AND THEREFORE OF A TRANSPARENT CONDUCTIVE FILM AND TRANSPARENT ELECTRODE, AND METHOD AND METHOD THEREFOR |
| US7482208B2 (en) | 2003-09-18 | 2009-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| US9356152B2 (en) | 2005-01-28 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
-
1998
- 1998-03-17 JP JP6637198A patent/JPH11264995A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6682658B2 (en) * | 1999-12-28 | 2004-01-27 | Lg. Philips Lcd Co., Ltd. | Transparent electrode made from indium-zinc-oxide and etchant for etching the same |
| US7279765B2 (en) | 1999-12-28 | 2007-10-09 | Lg.Philips Lcd Co., Ltd. | Transparent electrode made from indium-zinc-oxide and etchant for etching the same |
| JP2002055363A (ja) * | 2000-05-31 | 2002-02-20 | Nec Corp | カラー液晶表示装置及びその製造方法 |
| US6897927B2 (en) | 2000-05-31 | 2005-05-24 | Nec Lcd Technologies, Ltd. | Color liquid crystal display device and manufacturing method of the same |
| US7041522B2 (en) | 2000-05-31 | 2006-05-09 | Nec Lcd Technologies, Ltd. | Color liquid crystal display device and manufacturing method of the same |
| JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
| US7342637B2 (en) * | 2002-03-29 | 2008-03-11 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| EP1592050A4 (en) * | 2003-02-05 | 2007-10-17 | Idemitsu Kosan Co | METHOD OF MANUFACTURING HALF-REACTIVE, HALF-REFLECTING ELECTRODE SUBSTRATE, REFLECTIVE ELEMENT SUBSTRATE, METHOD OF MANUFACTURING THEREOF, AND METHOD OF COMPOSITION USED IN THE PRODUCTION PROCESS FOR THE REFLECTIVE ELECTRODE SUBSTRATE |
| US7482208B2 (en) | 2003-09-18 | 2009-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| JP2005292768A (ja) * | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法 |
| EP1724790A4 (en) * | 2004-03-09 | 2008-10-01 | Idemitsu Kosan Co | THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF MANUFACTURING METHOD AND LIQUID CRYSTAL DISPLAY UNIT THEREFOR AND SUCH A FACILITY AND METHOD AND SPUTTER TARGET AND THEREFORE OF A TRANSPARENT CONDUCTIVE FILM AND TRANSPARENT ELECTRODE, AND METHOD AND METHOD THEREFOR |
| US8038857B2 (en) | 2004-03-09 | 2011-10-18 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| US8507111B2 (en) | 2004-03-09 | 2013-08-13 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| US8773628B2 (en) | 2004-03-09 | 2014-07-08 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| US9356152B2 (en) | 2005-01-28 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| JP2007035904A (ja) * | 2005-07-27 | 2007-02-08 | Casio Comput Co Ltd | アクティブ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9245966B2 (en) | Wiring, thin film transistor, thin film transistor panel and methods for manufacturing the same | |
| CN105887091B (zh) | 用于银薄层的蚀刻剂组合物，使用其形成金属图案的方法和使用其制作阵列基板的方法 | |
| EP2535936B1 (en) | Thin film transistor, thin film transistor panel and methods for manufacturing the same | |
| US7943519B2 (en) | Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant | |
| US7960730B2 (en) | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays | |
| US6852998B2 (en) | Thin-film transistor substrate and liquid crystal display | |
| US20080176364A1 (en) | Method of manufacturing thin film transistor substrate | |
| EP1983499A1 (en) | Reflective tft substrate and method for manufacturing reflective tft substrate | |
| US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
| US20080096332A1 (en) | Method of manufacturing a thin-film transistor substrate | |
| CN101416320A (zh) | Tft基板及反射型tft基板以及其制造方法 | |
| JPH06232129A (ja) | 電子回路 | |
| JP2001223365A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5153142A (en) | Method for fabricating an indium tin oxide electrode for a thin film transistor | |
| JP2007258675A (ja) | Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法 | |
| US12336227B2 (en) | Thin film transistor, semiconductor substrate and X-ray flat panel detector | |
| EP0560442A1 (en) | Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate | |
| JP2007173489A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| CN1821872B (zh) | 蚀刻剂组合物和薄膜晶体管阵列板的制造方法 | |
| US20080239217A1 (en) | Semi-Transmissive/Semi-Reflective Electrode Substrate, Method for Manufacturing Same, and Liquid Crystal Display Using Such Semi-Transmissive/Semi-Reflective Electrode Substrate | |
| JPH11264995A (ja) | 液晶表示装置の製造方法 | |
| JPH0766417A (ja) | 半導体装置およびその製造方法および加工方法 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JP2644743B2 (ja) | 液晶表示装置の製造方法 | |
| JP2731114B2 (ja) | 電子素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |