JPH11265570A

JPH11265570A - 巨大磁気抵抗効果によるメモリセルおよび並列型ランダムアクセスメモリ

Info

Publication number: JPH11265570A
Application number: JP11028486A
Authority: JP
Inventors: Masahiko Nawate; 雅彦縄手; Mitsuru Yamaguchi; 充山口; Shigeo Honda; 茂男本多
Original assignee: Shimane University
Current assignee: Shimane University
Priority date: 1999-02-05
Filing date: 1999-02-05
Publication date: 1999-09-28

Abstract

(57)【要約】【課題】読み出し時に膜面内に電流を流すようにして
大きな抵抗変化を検知でき、製造が容易な巨大磁気抵抗
効果を利用したメモリセルを提供するとともに読み出し
信号の減衰が小さく、高速で記録・消去ができ、消費電
力が小さいランダムアクセスメモリを提供する。【解決手段】低保磁力および高保磁力の磁性層12, 13
で非磁性金属層14を挟んだ層構造の磁気抵抗素子11の表
裏両面に第１および第２の絶縁層を形成するとともに層
構造の互いに対向する位置において第１および第２の導
電層を接触させ、膜面に垂直な導電部材をなくし、膜面
に沿って電流が流れるメモリセルを構成する。複数のメ
モリセルを２次元的に配列し、同じ行および列のメモリ
セルの第１および第２の導電層をそれぞれ共通とし、所
定の第１および第２の導電層に同時に電流を流し、その
交点のメモリセルに対して記録・消去を行なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は磁気メモリデバイ
ス、特に巨大磁気抵抗効果を利用したメモリセルおよび
このようなメモリセルを用いる並列型ランダムアクセス
メモリに関するものである。

【０００２】

【従来の技術】磁性薄膜の磁気抵抗効果を固体メモリに
利用することは既に提案されているが、主として製造上
の理由によって実用化されなかった。しかし1988年にFe
/Cr 人工格子における巨大磁気抵抗効果（以下ＧＭＲ効
果とも称する）が報告され、それに続いてCo/Cu など他
の多くの人工格子においてもＧＭＲ効果が見い出され
た。それ以前の異方性磁気抵抗効果は抵抗変化率が２〜
４％程度しかなかったが、ＧＭＲ効果では抵抗変化率が
室温でも最大で70％にも達し、メモリへ応用した場合に
出力の飛躍的な向上が期待された。しかし、人工格子の
ＧＭＲは大きな抵抗変化を得るには１ｋOe以上の大きな
磁場が必要であり、実用に適さないものであった。

【０００３】

【発明が解決しようとする課題】その後、保磁力の異な
った２つの磁性金属層で非磁性金属層を挟んだサンドイ
ッチ構造のスピンバブル効果の研究が行われ、低磁場で
ＧＭＲ効果を得ることの可能性が示され、このようなサ
ンドイッチ構造の磁気抵抗素子を用いたメモリが提案さ
れている。このＧＭＲメモリでは、複数のメモリセルが
センス線に沿って直列に配置され、各メモリセルの上を
それぞれ独立したワード線が直交して配置された構造と
なっている。そのため、一つのメモリセルでの抵抗変化
比がそのままセンス線の抵抗変化比とはならず、センス
線に沿って直列に配置されたメモリセルの総個数で除し
たものとなってしまう欠点があった。

【０００４】メモリセルの抵抗変化比を有効に利用する
手段としてメモリセルを２次元マトリックス状に配列し
た並列型のメモリも提案されている。このような並列型
メモリにおいては、互いに直交する上下のリード線の交
点位置に上下のリード線と電気的に接触したサンドイッ
チ構造のＧＭＲ素子が配置され、上下のリード線を１組
選ぶことにより交点位置のＧＭＲ素子に対して記録、読
み出しが行われるものである。

【０００５】上述した巨大磁気抵抗効果を利用したメモ
リにおいては、リード線に対するＧＭＲ素子の抵抗比率
が大きいほうが有利であるとともに構造上ＧＭＲ素子の
底面に垂直に電流が流れるため、トンネル型の巨大磁気
抵抗効果を示すＧＭＲ素子を利用することが必要条件で
あるとされている。換言すると、ＧＭＲ素子の磁性膜の
膜厚方向に電流が流れる場合には、抵抗が非常に小さ
く、記録情報を判断するための抵抗変化を検出できない
ので、トンネル型の巨大磁気抵抗効果を示すＧＭＲ素子
を使用することが必須であると考えられている。しかし
ながら、大きな巨大磁気抵抗効果を示すトンネル型のＧ
ＭＲ素子の製作は、現在までのところ薄膜形態でも困難
であり、微細加工を施してメモリ素子とすることはきわ
めて難しいという問題がある。

【０００６】また、従来の巨大磁気抵抗効果を示すメモ
リ素子では、サンドイッチ構造の内の高保磁力層に磁性
情報を記憶させているので、磁化反転に大きな磁界が必
要となり、消費電力が大きくなるという問題もある。加
えて、読み出しに磁化反転を要するので、動作速度の限
界が磁化反転速度で決まってしまい高速動作が可能なメ
モリを実現できないという問題もある。

【０００７】このような問題を解決するために、巨大磁
気抵抗効果を示すサンドイッチ構造のＧＭＲ素子の磁性
層の面内に電流が流れるようにして大きな抵抗変化が得
られ、したがって記録情報の判断を正確に行なうことが
できるように構成した巨大磁気抵抗効果によるメモリセ
ルが特開平９─１３９０６９号公報に開示されている。
この巨大磁気抵抗効果によるメモリセルは、保磁力の異
なる磁性層の間に非磁性金属層を挟んだ積層構造を有
し、巨大磁気抵抗効果を示す磁気抵抗素子と、その一方
の表面をほぼ覆うように形成された第１の絶縁膜と、他
方の表面上をほぼ覆うように形成された第２の絶縁膜
と、前記第１の絶縁膜の上に形成された第１の導電層
と、前記第２の絶縁膜の上に形成された第２の導電層と
を具え、前記第１および第２の導電層を前記磁気抵抗素
子の互いに対向する位置において一方および他方の表面
と接触させて磁性層の面内に電流を流すように構成した
ものである。また、第１および第２の導電層は互いに直
交するように配設されている。

【０００８】しかしながら、このような従来のメモリセ
ルにおいては、一方の導電層が磁気抵抗素子の平面に対
して垂直な凸部を含む３次元的な構造を有している。し
たがって、電流がこの凸部を流れると、磁気抵抗素子の
面内方向に磁場が発生することになる。高密度メモリを
実現するためには、隣接するメモリセル間の間隔は0.1
μm オーダーとなるが、上述したように磁気抵抗素子の
面内方向に磁場が発生すると、隣接するモリセルの磁気
抵抗素子にも面内方向に磁場が発生することになり、記
録・再生のための電流マージンが極端に狭くなる。これ
を解決するためには磁気抵抗材料の特性にも余分なマー
ジンが必要となるという問題がある。

【０００９】さらに、上述した従来のメモリセルにおい
ては、上述したように一方の導電層を３次元的に形成す
る必要があるため、製造工程が複雑となり、スループッ
トや歩留りが低下し、コスト高となるという問題もあ
る。

【００１０】したがって本発明の目的は、上述した従来
の種々の問題を解決し、巨大磁気抵抗効果を示すサンド
イッチ構造のＧＭＲ素子の磁性層の面内に電流が流れる
ようにして大きな抵抗変化が得られ、したがって記録情
報の判断を正確に行なうことができるとともに記録・再
生の際に隣接するセルに磁気抵抗素子の面内方向に磁場
が発生することがなく、したがって電流や磁気材料特性
のマージンを小さくすることができ、さらに製造が容易
な巨大磁気抵抗効果によるメモリセルを提供しようとす
るものである。

【００１１】本発明の他の目的は、巨大磁気抵抗効果に
よるメモリセルを２次元的に配列し、個々のメモリセル
において大きな抵抗変化比を得ることができ、しかも磁
性情報をサンドイッチ構造のＧＭＲ素子の低保磁力層に
記憶することでき、したがって記録・消去に要する磁場
を小さくすることができ、消費電力を低減することがで
き、さらに記録情報の読み出し時に磁化反転を必要とし
ない静的読み出しが可能であり、動作速度が磁化反転速
度によって制限されることがない巨大磁気抵抗効果によ
る並列型のランダムアクセスメモリを提供しようとする
ものである。

【００１２】

【課題を解決するための手段】本発明による巨大磁気抵
抗効果によるメモリセルは、保磁力の異なる磁性層の間
に非磁性金属層を挟んだ積層構造を有し、巨大磁気抵抗
効果を示す磁気抵抗素子と、その一方の表面をほぼ覆う
ように形成された第１の絶縁膜と、他方の表面上をほぼ
覆うように形成された第２の絶縁膜と、前記第１の絶縁
膜の上に形成された第１の導電層と、前記第２の絶縁膜
の上に形成された第２の導電層とを具え、前記第１およ
び第２の導電層を前記磁気抵抗素子の互いに対向する位
置において一方および他方の表面と接触させて磁性層の
面内に電流を流すように構成したことを特徴とするもの
である。

【００１３】また、本発明による巨大磁気抵抗効果によ
る並列型ランダムアクセスメモリは、それぞれが、保磁
力の異なる磁性層の間に非磁性金属層を挟んだ積層構造
を有し、巨大磁気抵抗効果を示す磁気抵抗素子と、その
一方の表面をほぼ覆うように形成された第１の絶縁膜
と、他方の表面をほぼ覆うように形成された第２の絶縁
膜と、前記第１の絶縁膜の上に形成された第１の導電層
と、前記第２の絶縁膜の上に形成された第２の導電層と
を具え、前記第１および第２の導電層を前記磁気抵抗素
子の互いに対向する位置において一方および他方の表面
とそれぞれ接触させて磁性層の面内に電流を流すように
構成したメモリセルを複数マトリックス状に配列し、行
または列方向に整列する複数のメモリセルの第１の導電
層を共通とするとともに互いに平行に配設し、列または
行方向に整列する複数のメモリセルの第２の導電層を共
通とするとともに第１の導電層の延在方向とほぼ直交す
る方向に互いに平行に配設し、所定の第１および第２の
導電層の組に格別に電流を流すことによってこれら導電
層の交点に位置するメモリセルの磁気抵抗素子の低い保
磁力を有する磁性層の磁化のみを反転して記録・消去を
行なうとともにこれら第１および第２の導電層およびそ
の交点に位置するメモリセルを経て電流を流して磁性情
報の読み出しを行なうように構成したことを特徴とする
ものである。

【００１４】上述した本発明による巨大磁気抵抗効果に
よるメモリセルおよびそのようなメモリセルを有する並
列型ランダムアクセスメモリでは、ＧＭＲ素子は互いに
保磁力が異なる磁性層で非磁性金属層を挟んだサンドイ
ッチ構造を有しており、磁性情報を読み出す際には、そ
の面内に電流が流れるように構成されているので、トン
ネル型でない製造が容易な通常のＧＭＲ素子を用いても
大きな抵抗変化を検出することができる。また、個々の
メモリセルに記憶された磁性情報を独立して読み出すこ
とができるので、大きな抵抗変化比を得ることができ
る。さらに、異なる保磁力を有する磁性層で非磁性金属
層を挟んだサンドイッチ構造を有するＧＭＲ素子の低保
磁力層に磁性情報を記憶するようにしているので、記録
・消去に要する磁場を小さくすることができ、消費電力
を低減することができる。さらにまた、記録情報の読み
出し時に磁化反転を必要としない静的読み出しが可能で
あるので、磁化反転速度によって制限されることがない
高速の動作を行なうことができる。

【００１５】上述した本発明による巨大磁気抵抗効果に
よるメモリセルの好適な実施例においては、基板上に第
１の方向に延在するように形成された第１の導電層と、
この第１の導電層の一部分を覆って延在するように形成
された第１の絶縁層と、この第１の絶縁層の表面から、
第１の導電層の表面と第１の絶縁層の端面とで構成され
る段部を越えて前記第１の導電層の表面に達するまで前
記第１の方向に延在し、一方の端部の基板側の表面が第
１の導電層と接触するように形成され、保磁力の異なる
磁性層の間に非磁性金属層を挟んだ積層構造を有し、巨
大磁気抵抗効果を示す磁気抵抗素子と、この磁気抵抗素
子の他方の端部を除いて磁気抵抗素子を覆うように形成
された第２の絶縁層と、前記磁気抵抗素子の他方の端部
の基板とは反対側の表面と接触するとともに前記第２の
絶縁層の一部分を覆って前記第１の方向と直交する第２
の方向に延在するように形成された第２の導電層とを設
け、前記第１および第２の導電層を流れる電流によって
誘起される合成磁場によって前記低い保磁力を有する磁
性層の磁化を反転させるように構成する。

【００１６】また、本発明の巨大磁気抵抗効果による並
列型ランダムアクセスメモリの好適な実施例において
は、それぞれが、基板上に第１の方向に延在するように
形成された第１の導電層と、この第１の導電層の一部分
を覆って延在するように形成された第１の絶縁層と、こ
の第１の絶縁層の表面から、第１の導電層の表面と第１
の絶縁層の端面とで構成される段部を越えて前記第１の
導電層の表面に達するまで前記第１の方向に延在し、一
方の端部の基板側の表面が第１の導電層と接触するよう
に形成され、保磁力の異なる磁性層の間に非磁性金属層
を挟んだ積層構造を有し、巨大磁気抵抗効果を示す磁気
抵抗素子と、この磁気抵抗素子の他方の端部を除いて磁
気抵抗素子を覆うように形成された第２の絶縁層と、前
記磁気抵抗素子の他方の端部の基板とは反対側の表面と
接触するとともに前記第２の絶縁層の一部分を覆って前
記第１の方向と直交する第２の方向に延在するように形
成された第２の導電層とを具え、前記第１および第２の
導電層を流れる電流によって誘起される合成磁場によっ
て前記低い保磁力を有する磁性層の磁化を反転させるよ
うに構成したメモリセルを複数マトリックス状に配列
し、行または列方向に整列する複数のメモリセルの第１
の導電層を共通とするとともに互いに平行に配設し、列
または行方向に整列する複数のメモリセルの第２の導電
層を共通とするとともに第１の導電層の延在方向とほぼ
直交する方向に互いに平行に配設し、所定の第１および
第２の導電層の組に各別に電流を流すことによってこれ
ら導電層の交点に位置するメモリセルの磁気抵抗素子の
低い保磁力を有する磁性層の磁化のみを反転して記録・
消去を行なうとともにこれら第１および第２の導電層お
よびその交点に位置するメモリセルを経て電流を流して
磁性情報の読み出しを行なうように構成する。

【００１７】上述した本発明の巨大磁気抵抗効果による
メモリセルおよび並列型ランダムアクセスメモリでは、
導電層は、基板表面に垂直に延在する凸部を持っていな
いので、記録・再生の際に導電層に電流が流れても、磁
気抵抗素子の面内方向に磁場が形成されることはなく、
電流のマージンや磁性材料の特性のマージンを小さくす
ることができる。また、このように垂直方向に延在する
部分を持たない導電層の製造工程は簡単となり、スルー
プットも向上する。

【００１８】

【発明の実施の形態】図１ＡおよびＢは本発明による巨
大磁気抵抗効果を利用したメモリセルの構造を示す平面
図および断面図であり、図２は同じくそのＧＭＲ素子の
詳細な構造を示す断面図である。ＧＭＲ素子11は、図２
に示すように３層構造となっている。本例では、低保磁
力を有するFeCo合金より成る下部磁性層12と、高保持力
を有するCoより成る上部磁性層13と、これらの磁性層の
間に挟まれたCuより成る非磁性金属層14とをサンドイッ
チ状に積層した構造となっている。本例では、下部磁性
層12の膜厚を6 nmとし、上部磁性層13の膜厚を2.2 nmと
し、非磁性金属層14の膜厚を4.4 nmとし、平面サイズは
30×150 μm としている。このようなＧＭＲ素子11を構
成する磁性材料および非磁性金属材料およびそれらの膜
厚や平面サイズは単に例として示すものであり、本発明
はこのような実施例に限定されるものでないことは勿論
である。

【００１９】図１に示すように、基板上に第１の方向に
延在するように形成した、例えばCuより成る第１の導電
層18と、この第１の導電層の一部分を覆うように形成さ
れた、例えばSiO₂より成る第１の絶縁層16と、この第１
の絶縁層の表面から、前記第１の導電層18の表面と第１
の絶縁層の端面とで構成される段部を越えて前記第１の
導電層の表面に達するまで前記第１の方向に延在し、一
方の端部の基板側の表面が第１の導電層と接触するよう
に形成したＧＭＲ素子11とを設ける。上述したようにこ
のＧＭＲ素子11は保磁力の異なる磁性層の間に非磁性金
属層を挟んだ積層構造を有している。

【００２０】さらに、このＧＭＲ素子11の他方の端部を
除いてＧＭＲ素子を覆うように形成された同じくSiO₂よ
り成る第２の絶縁層15と、ＧＭＲ素子11の他方の端部の
基板とは反対側の表面と接触するとともに前記第２の絶
縁層15の一部分を覆って前記第１の方向と直交する第２
の方向に延在するように形成された同じくCuより成る第
２の導電層17とを具え、前記第１および第２の導電層18
および17を流れる電流によって誘起される合成磁場によ
って前記低い保磁力を有する磁性層の磁化を反転させる
ように構成したものである。

【００２１】第１Ａ図に示すように、第１の導電膜18お
よび第２の導電膜17は、それらの延在方向が互いに直交
するように配置し、第１の導電層18の巾を50μm とし、
第２の導電層17の巾を200 μm とする。

【００２２】このように本発明によるＧＭＲ素子11にお
いては、素子の互いに対向する位置において第１および
第２の導電層17および18が素子の表裏の表面と接触した
構造となっているので、磁性情報を読み出す際に電流は
ＧＭＲ素子の面内に流れることになり、トンネル型のＧ
ＭＲ素子でない金属膜ＧＭＲ素子によっても大きな抵抗
変化を得ることができる。

【００２３】次に上述した本発明による巨大磁気抵抗効
果によるメモリセルの一例の製造工程について簡単に述
べる。先ず、適当な基板の上に第１の導電膜18を高周波
マグネトロンスパッタ法により形成した。真空チャンバ
内を10^-7Torr以下まで予備排気した後、アルゴンガスを
3mTorrの圧力で導入し、投入電力75W でCuをスパッタし
て膜厚が100nm のCu薄膜を形成し、希硝酸エッチャント
を用いるフォトリソグラフィ手法によりCu薄膜をパター
ニングして第１の導電膜18を形成した。

【００２４】次に、第１の絶縁膜16を、SiO₂薄膜を真空
蒸着法によって堆積した後、フォトリソグラフィ手法に
よって所定のパターンにエッチングして形成した。さら
に、高周波マグネトロンスパッタ法によってＧＭＲ素子
11を形成した。すなわち、フォトレジストを塗布し、形
成すべきＧＭＲ素子のパターンに応じた露光を行った基
板上に、アルゴンガスを20mTorr の圧力で充填した真空
チャンバ内で、FeCo薄膜、Cu薄膜およびCo薄膜をそれぞ
れ250W、75W および250Wの投入電力で、6 nm、2.2 nmお
よび4.4 nmの膜厚となるように順次に形成した後、リフ
トオフの手法によって平面サイズが30×150 μm のＧＭ
Ｒ素子11を形成した。

【００２５】次に第２の絶縁膜15を、第１の絶縁膜16の
形成と同様にSiO₂薄膜を真空蒸着法によって堆積した
後、フォトリソグラフィ手法によって所定のパターンに
エッチングして形成した。さらに、真空蒸着／フォトリ
ソグラフィ／リフトオフの手法を用いて膜厚が100 nmの
Cu薄膜より成る第２の導電膜17を形成した。

【００２６】図３は上述した構造のＧＭＲ素子をメモリ
セルとした本発明による並列型のランダムアクセスメモ
リの構成を示す線図的な平面図である。複数のＧＭＲメ
モリセル11-1-1, 11-1-2---11-1-4; 11-2-2, 11-2-2---
11-2-4;---11-4-1, 11-4-2---11-4-4 をマトリックス状
に２次元的に配列し、同じ列上に配列されている複数の
メモリセル11-1-1, 11-2-1---11-4-1; 11-1-2, 11-2-2-
--11-4-2;---11-1-4,11-2-4---11-4-4 の第２の導電層1
7-1, 17-2---17-4 を共通とするとともに同じ行上に配
列されている複数のメモリセル11-1-1, 11-1-2---11-1-
4; 11-2-1, 11-2-2---11-2-4;---11-4-1, 11-4-2---11-
4-4 の第１の導電層18-1, 18-2---18-4を共通とし、こ
れら第１および第２の導電層を互いに直交して延在する
ように配設する。

【００２７】先ず、磁気情報の記録や消去を行なう場合
について説明する。図３において、マトリックスの４行
１列に位置するＧＭＲメモリセル11-4-1に対して記録・
消去を行なう場合には、第１列目の第２の導電層17-1に
電流を流すとともに第４行目の第１の導電層18-4に電流
を流す。図３ではこれを図式的に直流電源21, 23および
スイッチ22, 24で示した。このように所定のＧＭＲメモ
リセルに対して記録または消去を行なう場合には、この
メモリセルの第１および第２の導電層に同時に電流を流
す。

【００２８】また、マトリックスの２行４列に位置する
ＧＭＲメモリセル11-2-4に記憶されている磁性情報を読
み出す際には、当該ＧＭＲメモリセルの第１および第２
の導電層18-2および17-4の間に電位差を与え、そこを流
れる電流を検知する。図３においては、これを直流電源
25、スイッチ26およびメータ27によって図式的に表し
た。ここで、ＧＭＲメモリセルの磁気抵抗の変化を検知
するには、一定の電圧を印加して流れる電流の大きさを
検知する方法と、一定の電流を流したときのメモリセル
間の電圧降下を検知する方法とがあるが、本発明ではい
ずれの方法でも良い。

【００２９】次に上述したようにして記録・消去および
読み出しを行なう動作原理について説明する。図４はＧ
ＭＲ素子における磁化方向を示すものであり、ここでは
低保磁力を有する第１の磁性層12における磁化方向と高
保磁力を有する第２の磁性層13における磁化方向とが同
じ方向を向いているとき、すなわち平行のときに２値情
報の「０」を表し、互いに反対方向を向くとき、すなわ
ち逆平行のときに２値情報の「１」を表すものと定義す
る。このように本発明においては、「０」状態と「１」
状態とを比較した場合、磁化方向は低い保磁力を有する
第１の磁性層12においてのみ反転し、高い保磁力を有す
る第２の磁性層13の磁化方向は変化していない。したが
って、小さな磁場によって磁化反転を行なうことがで
き、消費電力を低減することができる。

【００３０】図５は上述した本発明によるＧＭＲ素子に
おける磁化反転を説明するためのアステロイド曲線を示
すものである。このアステロイド曲線は容易磁区にある
磁化を反転させるために必要な磁場を２次元ベクトル表
示させるためのものである。ここで、容易軸方向にかか
る磁場と困難軸方向にかかる磁場との合成磁場が星型の
曲線の外に出ると、磁化が反転することを示している。
内側の星型の曲線は低保磁力の第１の磁性層12の限界磁
場を表し、外側の曲線は高保磁力の第２の磁性層13の限
界磁場を表している。今、「０」状態では矢印Ａおよび
Ｂで示すように第１および第２の磁性層12および13での
磁化方向は同じ平行となっている。したがって、この
「０」状態から「１」状態へ変化させるには、矢印Ｃで
示すように第１の磁性層12の磁化を矢印Ｂとは反対の方
向（図５の左向き）において内側のアステロイド曲線の
外側に出るようにすれば良い。

【００３１】ここで、第１および第２の導電層18および
17の何れか一方に電流を流して磁化反転を行なうことも
できるが、図３に示すような並列型のメモリにおいては
同じ行または列にあるＧＭＲメモリセルにおいても磁化
方向が反転してしまい目的とするＧＭＲメモリセルのみ
において磁化反転を行なうことができない。そこで本発
明においては、目的とするＧＭＲメモリセル11-4-1の第
１および第２の導電層18-4および17-1に、それぞれ単独
の電流では磁化反転が起こらないような値の電流を同時
に流し、これらの電流によって誘起される磁場の合成磁
場によって磁化が反転するようにしている。上述したよ
うに第１および第２ので導電層18および17は互いに直交
しているので、これらの導電層に流れる電流による磁場
の合成磁場は図５において矢印Ｄで示すようになり、内
側のアステロイド曲線の外側に出るので、磁化反転が行
われることになる。ここで、第２の導電層17に流す電流
の向きを変えることによって、図６に示すように「０」
状態と「１」状態との間で両方向に状態を変化させるこ
とができるので、記録および消去を行なうことができ
る。

【００３２】次に磁性情報の読み出し動作について説明
する。図７は本発明によるＧＭＲメモリセルの電気抵抗
の磁化状態による変化を示す磁気抵抗曲線を示すもので
ある。第１および第２の磁性層12および13の磁化方向が
平行のとき、すなわち「０」状態のとき電気抵抗は低く
なっているが、反平行となっているとき、すなわち
「１」状態のときに電気抵抗は著しく高くなっている。
このような現象を巨大磁気抵抗効果と呼んでいる。

【００３３】このような磁気抵抗特性を有するＧＭＲメ
モリセルの第１および第２の導電層18および17を経て電
流を流すことによって「０」状態、すなわち低抵抗状態
であるのかまたは「１」状態、すなわち高抵抗状態であ
るのかを判別することができる。この場合、本発明によ
るＧＭＲメモリセルにおいては膜構造を有するＧＭＲ素
子11の互いに対向する位置において第１および第２の導
電層18および17がＧＭＲ素子の表裏の表面と接触してい
るので、ＧＭＲ素子の膜面内に電流が流れるようにな
り、大きな抵抗変化を検出することができる。

【００３４】図８は上述したＧＭＲメモリセルのＧＭＲ
素子の低保磁力を有する第１の磁性層12の磁化を外部電
磁石を用いて反転させて電気抵抗を測定したときの結果
を示すものである。なお、図８において、実線はマイナ
ーループを表し、破線はＭＲ曲線を表すものである。左
向きの磁場を与えて磁化方向を揃えた後、右方向へ磁場
かけると、約10Oeにおいて低保磁力の磁性層12の磁化が
反転しはじめ、縦軸に示す電気抵抗が増加した。磁化の
反転後、磁場を取り去っても電気抵抗を高いままに保持
され、記録が安定に保持されていることが確認できた。
再び左向きの磁場を加えると約−25Oeで元の低い電気抵
抗値に戻り、消去（「０」状態の書込）が行われること
が確認できた。このようにしてメモリセルとしての動作
が確認できた。

【００３５】

【発明の効果】上述したように本発明による巨大磁気抵
抗効果によるメモリセルおよびそのようなメモリセルを
２次元的に配列したランダムアクセスメモリにおいて
は、従来の直列型のメモリと比較した場合、個々のメモ
リセルでの電気抵抗変化をそのまま検知して磁性情報の
読み出しを行なうことができるので、ＳＮ比の大きな検
出出力を得ることができる。また、従来の直列型のメモ
リにおいては、センス線に接続された複数のメモリセル
のどれからの信号であるのかを特定するためには、特定
のメモリセルの磁気抵抗素子の磁化を回転させ、そのと
きに信号が検出されるか否かに基づいて読み出しを行っ
ており、したがって読み出しは磁化回転を伴う動的なも
のとなり、メモリの高速動作という点で不利であった。
これに対し、本発明では個々のメモリセルを独立して読
み出すことができるので磁化の反転を必要としない静的
な動作が可能であるので、高速動作に十分対応できる。

【００３６】さらに、従来の直列型のメモリでは、サン
ドイッチ構造のＧＭＲ素子の高い保磁力を有する磁性層
に磁性情報を記録しているので、図９に示すように記録
・消去を行なうためにはきわめて広い範囲の磁場が必要
となる。これに対し、本発明では磁性情報は低い保磁力
を有する磁性層に記録しているので、必要な磁場範囲は
図９に示すようにきわめて小さいもので足り、それだけ
消費電力を低減することができる。なお、図９におい
て、実線はマイナーループを表し、破線はＭＲ曲線を表
すものである。

【００３７】また、従来の巨大磁気抵抗効果による並列
型メモリでは、層構造を有するＧＭＲ素子を構成する薄
膜の膜面に対して垂直な方向に電流を流しているので、
ＧＭＲ素子をトンネル型のものとする必要があったが、
このようなトンネル型のＧＭＲ素子の製造は難しく、実
現が困難であった。これに対し、本発明では第１および
第２の導電層を磁気抵抗素子に対してオフセット配置す
ることによって膜面内に電流を流すことができ、したが
って製造が容易な通常の金属ＧＭＲ膜より成る磁気抵抗
素子を使用することができるようになり、巨大磁気抵抗
効果を利用したメモリの実現が可能となった。

【００３８】さらに、本発明によるメモリセルにおいて
は、磁気抵抗素子の面に垂直な方向に電流が流れるよう
な凸部を有する３次元的な導電層を必要としないので、
記録・再生の際に隣接するメモリセルの磁気抵抗素子の
面内方向に磁場が発生しないので、記録・再生の際の電
流のマージンを大きくすることができるとともに磁性材
料の特性に余分なマージンを見込む必要はなくなる。ま
た、このような３次元構造を持たない導電層は簡単に製
造することができ、スループットを向上することができ
る。

【図面の簡単な説明】

【図１】図１ＡおよびＢは、本発明による巨大磁気抵
抗効果を利用したメモリセルの構成を示す線図的平面図
および断面図である。

【図２】図２は、同じくその磁気抵抗素子の構成を示
す断面図である。

【図３】図３は、本発明による巨大磁気抵抗効果を利
用した並列型ランダムアクセスメモリの構成を示す線図
である。

【図４】図４は、本発明によるメモリセルの動作を説
明するための線図である。

【図５】図５は、同じく動作を説明するためのアステ
ロイド曲線を示すグラフである。

【図６】図６は、同じく動作を説明するための磁化曲
線を示すグラフである。

【図７】図７は、同じく動作を説明するための磁気抵
抗曲線を示すグラフである。

【図８】図８は、本発明によるメモリセルの動作を確
認するための実験結果を示すグラフである。

【図９】図９は、従来の直列型メモリと本発明による
並列型メモリにおいて、記録・消去を行なうための磁場
範囲を示すグラフである。

【符号の説明】

11 巨大磁気抵抗効果を示す磁気抵抗素子 12 低保磁力の磁性層 13 高保磁力の磁性層 14 非磁性金属層 15 第２の絶縁層 16 第１の磁性層 17 第２の導電層 18 第２の導電層 11-1-1〜11-4-4 巨大磁気抵抗効果によるメモリセル 17-1〜17-4 第２の導電層 18-1〜18-4 第１の導電層

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年２月８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】巨大磁気抵抗効果によるメモリセル
および並列型ランダムアクセスメモリ

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【０００２】

【従来の技術】磁性薄膜の磁気抵抗効果を固体メモリに
利用することは既に提案されているが、主として製造上
の理由によって実用化されなかった。しかし1988年にFe
/Cr 人工格子における巨大磁気抵抗効果（以下ＧＭＲ効
果とも称する）が報告され、それに続いてCo/Cu など他
の多くの人工格子においてもＧＭＲ効果が見い出され
た。それ以前の異方性磁気抵抗効果は抵抗変化率が２〜
４％程度しかなかったが、ＧＭＲ効果では抵抗変化率が
室温でも最大で70％にも達し、メモリへ応用した場合に
出力の飛躍的な向上が期待された。しかし、人工格子の
ＧＭＲは大きな抵抗変化を得るには１KOe 以上の大きな
磁場が必要であり、実用に適さないものであった。

【０００３】

【００１２】

【課題を解決するための手段】本発明による巨大磁気抵
抗効果によるメモリセルは、基板上に第１の方向に延在
するように形成された第１の導電層と、この第１の導電
層の一部分を覆って延在するように形成された第１の絶
縁層と、この第１の絶縁層の表面から、第１の導電層の
表面と第１の絶縁層の端面とで構成される段部を越えて
前記第１の導電層の表面に達するまで前記第１の方向に
延在し、一方の端部の基板側の表面が第１の導電層と接
触するように形成され、保磁力の異なる磁性層の間に非
磁性金属層を挟んだ積層構造を有し、巨大磁気抵抗効果
を示す磁気抵抗素子と、この磁気抵抗素子の他方の端部
を除いて磁気抵抗素子を覆うように形成された第２の絶
縁層と、前記磁気抵抗素子の他方の端部の基板とは反対
側の表面と接触するとともに前記第２の絶縁層の一部分
を覆って前記第１の方向と直交する第２の方向に延在す
るように形成された第２の導電層とを具え、前記第１お
よび第２の導電層を流れる電流によって誘起される合成
磁場によって前記低い保磁力を有する磁性層の磁化を反
転させるように構成したことを特徴とするものである。

【００１３】また、本発明による巨大磁気抵抗効果によ
る並列型ランダムアクセスメモリは、それぞれが、基板
上に第１の方向に延在するように形成された第１の導電
層と、この第１の導電層の一部分を覆って延在するよう
に形成された第１の絶縁層と、この第１の絶縁層の表面
から、第１の導電層の表面と第１の絶縁層の端面とで構
成される段部を越えて前記第１の導電層の表面に達する
まで前記第１の方向に延在し、一方の端部の基板側の表
面が第１の導電層と接触するように形成され、保磁力の
異なる磁性層の間に非磁性金属層を挟んだ積層構造を有
し、巨大磁気抵抗効果を示す磁気抵抗素子と、この磁気
抵抗素子の他方の端部を除いて磁気抵抗素子を覆うよう
に形成された第２の絶縁層と、前記磁気抵抗素子の他方
の端部の基板とは反対側の表面と接触するとともに前記
第２の絶縁層の一部分を覆って前記第１の方向と直交す
る第２の方向に延在するように形成された第２の導電層
とを具え、前記第１および第２の導電層を流れる電流に
よって誘起される合成磁場によって前記低い保磁力を有
する磁性層の磁化を反転させるように構成したメモリセ
ルを複数マトリックス状に配列し、行または列方向に整
列する複数のメモリセルの第１の導電層を共通とすると
ともに互いに平行に配設し、列または行方向に整列する
複数のメモリセルの第２の導電層を共通とするとともに
第１の導電層の延在方向とほぼ直交する方向に互いに平
行に配設し、所定の第１および第２の導電層の組に各別
に電流を流すことによってこれら導電層の交点に位置す
るメモリセルの磁気抵抗素子の低い保磁力を有する磁性
層の磁化のみを反転して記録・消去を行なうとともにこ
れら第１および第２の導電層およびその交点に位置する
メモリセルを経て電流を流して磁性情報の読み出しを行
なうように構成したことを特徴とするものである。

【００１５】さらに本発明のメモリセルでは、導電層
は、基板表面に垂直に延在する凸部を持っていないの
で、記録・再生の際に導電層に電流が流れても、磁気抵
抗素子の面内方向に磁場が形成されることはなく、電流
のマージンや磁性材料の特性のマージンを小さくするこ
とができるとともに製造工程も簡単となる。

【００１６】

【００１７】図１に示すように、基板上に第１の方向に
延在するように形成した、例えばCuより成る第１の導電
層18と、この第１の導電層の一部分を覆うように形成さ
れた、例えばSiO₂より成る第１の絶縁層16と、この第１
の絶縁層の表面から、前記第１の導電層18の表面と第１
の絶縁層の端面とで構成される段部を越えて前記第１の
導電層の表面に達するまで前記第１の方向に延在し、一
方の端部の基板側の表面が第１の導電層と接触するよう
に形成したＧＭＲ素子11とを設ける。上述したようにこ
のＧＭＲ素子11は保磁力の異なる磁性層の間に非磁性金
属層を挟んだ積層構造を有している。

【００１８】さらに、このＧＭＲ素子11の他方の端部を
除いてＧＭＲ素子を覆うように形成された同じくSiO₂よ
り成る第２の絶縁層15と、ＧＭＲ素子11の他方の端部の
基板とは反対側の表面と接触するとともに前記第２の絶
縁層15の一部分を覆って前記第１の方向と直交する第２
の方向に延在するように形成された同じくCuより成る第
２の導電層17とを具え、前記第１および第２の導電層18
および17を流れる電流によって誘起される合成磁場によ
って前記低い保磁力を有する磁性層の磁化を反転させる
ように構成したものである。

【００１９】第１Ａ図に示すように、第１の導電膜18お
よび第２の導電膜17は、それらの延在方向が互いに直交
するように配置し、第１の導電層18の巾を50μm とし、
第２の導電層17の巾を200 μm とする。

【００２０】このように本発明によるＧＭＲ素子11にお
いては、素子の互いに対向する位置において第１および
第２の導電層17および18が素子の表裏の表面と接触した
構造となっているので、磁性情報を読み出す際に電流は
ＧＭＲ素子の面内に流れることになり、トンネル型のＧ
ＭＲ素子でない金属膜ＧＭＲ素子によっても大きな抵抗
変化を得ることができる。

【００２１】次に上述した本発明による巨大磁気抵抗効
果によるメモリセルの一例の製造工程について簡単に述
べる。先ず、適当な基板の上に第１の導電膜18を高周波
マグネトロンスパッタ法により形成した。真空チャンバ
内を10^-7Torr以下まで予備排気した後、アルゴンガスを
3mTorrの圧力で導入し、投入電力75W でCuをスパッタし
て膜厚が100nm のCu薄膜を形成し、希硝酸エッチャント
を用いるフォトリソグラフィ手法によりCu薄膜をパター
ニングして第１の導電膜18を形成した。

【００２２】次に、第１の絶縁膜16を、SiO₂薄膜を真空
蒸着法によって堆積した後、フォトリソグラフィ手法に
よって所定のパターンにエッチングして形成した。さら
に、高周波マグネトロンスパッタ法によってＧＭＲ素子
11を形成した。すなわち、フォトレジストを塗布し、形
成すべきＧＭＲ素子のパターンに応じた露光を行った基
板上に、アルゴンガスを20mTorr の圧力で充填した真空
チャンバ内で、FeCo薄膜、Cu薄膜およびCo薄膜をそれぞ
れ250W、75W および250Wの投入電力で、6 nm、2.2 nmお
よび4.4 nmの膜厚となるように順次に形成した後、リフ
トオフの手法によって平面サイズが30×150 μm のＧＭ
Ｒ素子11を形成した。

【００２３】次に第２の絶縁膜15を、第１の絶縁膜16の
形成と同様にSiO₂薄膜を真空蒸着法によって堆積した
後、フォトリソグラフィ手法によって所定のパターンに
エッチングして形成した。さらに、真空蒸着／フォトリ
ソグラフィ／リフトオフの手法を用いて膜厚が100 nmの
Cu薄膜より成る第２の導電膜17を形成した。

【００２４】図３は上述した構造のＧＭＲ素子をメモリ
セルとした本発明による並列型のランダムアクセスメモ
リの構成を示す線図的な平面図である。複数のＧＭＲメ
モリセル11-1-1, 11-1-2---11-1-4; 11-2-2, 11-2-2---
11-2-4;---11-4-1, 11-4-2---11-4-4 をマトリックス状
に２次元的に配列し、同じ列上に配列されている複数の
メモリセル11-1-1, 11-2-1---11-4-1; 11-1-2, 11-2-2-
--11-4-2;---11-1-4,11-2-4---11-4-4 の第２の導電層1
7-1, 17-2---17-4 を共通とするとともに同じ行上に配
列されている複数のメモリセル11-1-1, 11-1-2---11-1-
4; 11-2-1, 11-2-2---11-2-4;---11-4-1, 11-4-2---11-
4-4 の第１の導電層18-1, 18-2---18-4を共通とし、こ
れら第１および第２の導電層を互いに直交して延在する
ように配設する。

【００２５】先ず、磁気情報の記録や消去を行なう場合
について説明する。図３において、マトリックスの４行
１列に位置するＧＭＲメモリセル11-4-1に対して記録・
消去を行なう場合には、第１列目の第２の導電層17-1に
電流を流すとともに第４行目の第１の導電層18-4に電流
を流す。図３ではこれを図式的に直流電源21, 23および
スイッチ22, 24で示した。このように所定のＧＭＲメモ
リセルに対して記録または消去を行なう場合には、この
メモリセルの第１および第２の導電層に同時に電流を流
す。

【００２６】また、マトリックスの２行４列に位置する
ＧＭＲメモリセル11-2-4に記憶されている磁性情報を読
み出す際には、当該ＧＭＲメモリセルの第１および第２
の導電層18-2および17-4の間に電位差を与え、そこを流
れる電流を検知する。図３においては、これを直流電源
25、スイッチ26およびメータ27によって図式的に表し
た。ここで、ＧＭＲメモリセルの磁気抵抗の変化を検知
するには、一定の電圧を印加して流れる電流の大きさを
検知する方法と、一定の電流を流したときのメモリセル
間の電圧降下を検知する方法とがあるが、本発明ではい
ずれの方法でも良い。

【００２７】次に上述したようにして記録・消去および
読み出しを行なう動作原理について説明する。図４はＧ
ＭＲ素子における磁化方向を示すものであり、ここでは
低保磁力を有する第１の磁性層12における磁化方向と高
保磁力を有する第２の磁性層13における磁化方向とが同
じ方向を向いているとき、すなわち平行のときに２値情
報の「０」を表し、互いに反対方向を向くとき、すなわ
ち逆平行のときに２値情報の「１」を表すものと定義す
る。このように本発明においては、「０」状態と「１」
状態とを比較した場合、磁化方向は低い保磁力を有する
第１の磁性層12においてのみ反転し、高い保磁力を有す
る第２の磁性層13の磁化方向は変化していない。したが
って、小さな磁場によって磁化反転を行なうことがで
き、消費電力を低減することができる。

【００２８】図５は上述した本発明によるＧＭＲ素子に
おける磁化反転を説明するためのアステロイド曲線を示
すものである。このアステロイド曲線は容易磁区にある
磁化を反転させるために必要な磁場を２次元ベクトル表
示させるためのものである。ここで、容易軸方向にかか
る磁場と困難軸方向にかかる磁場との合成磁場が星型の
曲線の外に出ると、磁化が反転することを示している。
内側の星型の曲線は低保磁力の第１の磁性層12の限界磁
場を表し、外側の曲線は高保磁力の第２の磁性層13の限
界磁場を表している。今、「０」状態では矢印Ａおよび
Ｂで示すように第１および第２の磁性層12および13での
磁化方向は同じ平行となっている。したがって、この
「０」状態から「１」状態へ変化させるには、矢印Ｃで
示すように第１の磁性層12の磁化を矢印Ｂとは反対の方
向（図５の左向き）において内側のアステロイド曲線の
外側に出るようにすれば良い。

【００２９】ここで、第１および第２の導電層18および
17の何れか一方に電流を流して磁化反転を行なうことも
できるが、図３に示すような並列型のメモリにおいては
同じ行または列にあるＧＭＲメモリセルにおいても磁化
方向が反転してしまい目的とするＧＭＲメモリセルのみ
において磁化反転を行なうことができない。そこで本発
明においては、目的とするＧＭＲメモリセル11-4-1の第
１および第２の導電層18-4および17-1に、それぞれ単独
の電流では磁化反転が起こらないような値の電流を同時
に流し、これらの電流によって誘起される磁場の合成磁
場によって磁化が反転するようにしている。上述したよ
うに第１および第２ので導電層18および17は互いに直交
しているので、これらの導電層に流れる電流による磁場
の合成磁場は図５において矢印Ｄで示すようになり、内
側のアステロイド曲線の外側に出るので、磁化反転が行
われることになる。ここで、第２の導電層17に流す電流
の向きを変えることによって、図６に示すように「０」
状態と「１」状態との間で両方向に状態を変化させるこ
とができるので、記録および消去を行なうことができ
る。

【００３０】次に磁性情報の読み出し動作について説明
する。図７は本発明によるＧＭＲメモリセルの電気抵抗
の磁化状態による変化を示す磁気抵抗曲線を示すもので
ある。第１および第２の磁性層12および13の磁化方向が
平行のとき、すなわち「０」状態のとき電気抵抗は低く
なっているが、反平行となっているとき、すなわち
「１」状態のときに電気抵抗は著しく高くなっている。
このような現象を巨大磁気抵抗効果と呼んでいる。

【００３１】このような磁気抵抗特性を有するＧＭＲメ
モリセルの第１および第２の導電層18および17を経て電
流を流すことによって「０」状態、すなわち低抵抗状態
であるのかまたは「１」状態、すなわち高抵抗状態であ
るのかを判別することができる。この場合、本発明によ
るＧＭＲメモリセルにおいては膜構造を有するＧＭＲ素
子11の互いに対向する位置において第１および第２の導
電層18および17がＧＭＲ素子の表裏の表面と接触してい
るので、ＧＭＲ素子の膜面内に電流が流れるようにな
り、大きな抵抗変化を検出することができる。

【００３２】図８は上述したＧＭＲメモリセルのＧＭＲ
素子の低保磁力を有する第１の磁性層12の磁化を外部電
磁石を用いて反転させて電気抵抗を測定したときの結果
を示すものである。なお、図８において、実線はマイナ
ーループを表し、破線はＭＲ曲線を表すものである。左
向きの磁場を与えて磁化方向を揃えた後、右方向へ磁場
かけると、約10Oeにおいて低保磁力の磁性層12の磁化が
反転しはじめ、縦軸に示す電気抵抗が増加した。磁化の
反転後、磁場を取り去っても電気抵抗を高いままに保持
され、記録が安定に保持されていることが確認できた。
再び左向きの磁場を加えると約−25Oeで元の低い電気抵
抗値に戻り、消去（「０」状態の書込）が行われること
が確認できた。このようにしてメモリセルとしての動作
が確認できた。

【００３３】

【００３４】さらに、従来の直列型のメモリでは、サン
ドイッチ構造のＧＭＲ素子の高い保磁力を有する磁性層
に磁性情報を記録しているので、図９に示すように記録
・消去を行なうためにはきわめて広い範囲の磁場が必要
となる。これに対し、本発明では磁性情報は低い保磁力
を有する磁性層に記録しているので、必要な磁場範囲は
図９に示すようにきわめて小さいもので足り、それだけ
消費電力を低減することができる。なお、図９におい
て、実線はマイナーループを表し、破線はＭＲ曲線を表
すものである。

【００３５】また、従来の巨大磁気抵抗効果による並列
型メモリでは、層構造を有するＧＭＲ素子を構成する薄
膜の膜面に対して垂直な方向に電流を流しているので、
ＧＭＲ素子をトンネル型のものとする必要があったが、
このようなトンネル型のＧＭＲ素子の製造は難しく、実
現が困難であった。これに対し、本発明では第１および
第２の導電層を磁気抵抗素子に対してオフセット配置す
ることによって膜面内に電流を流すことができ、したが
って製造が容易な通常の金属ＧＭＲ膜より成る磁気抵抗
素子を使用することができるようになり、巨大磁気抵抗
効果を利用したメモリの実現が可能となった。

【００３６】さらに、本発明によるメモリセルにおいて
は、磁気抵抗素子の面に垂直な方向に電流が流れるよう
な凸部を有する３次元的な導電層を必要としないので、
記録・再生の際に隣接するメモリセルの磁気抵抗素子の
面内方向に磁場が発生しないので、記録・再生の際の電
流のマージンを大きくすることができるとともに磁性材
料の特性に余分なマージンを見込む必要はなくなる。ま
た、このような３次元構造を持たない導電層は簡単に製
造することができ、スループットを向上することができ
る。

【図面の簡単な説明】

【符号の説明】 11 巨大磁気抵抗効果を示す磁気抵抗素子 12 低保磁力の磁性層 13 高保磁力の磁性層 14 非磁性金属層 15 第２の絶縁層 16 第１の絶縁層 17 第２の導電層 18 第１の導電層 11-1-1〜11-4-4 巨大磁気抵抗効果によるメモリセル 17-1〜17-4 第２の導電層 18-1〜18-4 第１の導電層

Claims

【特許請求の範囲】

【請求項１】保磁力の異なる磁性層の間に非磁性金属
層を挟んだ積層構造を有し、巨大磁気抵抗効果を示す磁
気抵抗素子と、その一方の表面をほぼ覆うように形成さ
れた第１の絶縁膜と、他方の表面上をほぼ覆うように形
成された第２の絶縁膜と、前記第１の絶縁膜の上に形成
された第１の導電層と、前記第２の絶縁膜の上に形成さ
れた第２の導電層とを具え、前記第１および第２の導電
層を前記磁気抵抗素子の互いに対向する位置において一
方および他方の表面と接触させて磁性層の面内に電流が
流れるように構成したことを特徴とする巨大磁気抵抗効
果によるメモリセル。
【請求項２】それぞれが、保磁力の異なる磁性層の間
に非磁性金属層を挟んだ積層構造を有し、巨大磁気抵抗
効果を示す磁気抵抗素子と、その一方の表面をほぼ覆う
ように形成された第１の絶縁膜と、他方の表面をほぼ覆
うように形成された第２の絶縁膜と、前記第１の絶縁膜
の上に形成された第１の導電層と、前記第２の絶縁膜の
上に形成された第２の導電層とを具え、前記第１および
第２の導電層を前記磁気抵抗素子の互いに対向する位置
において一方および他方の表面とそれぞれ接触させて磁
性層の面内に電流を流すように構成したメモリセルを複
数マトリックス状に配列し、行または列方向に整列する
複数のメモリセルの第１の導電層を共通とするとともに
互いに平行に配設し、列または行方向に整列する複数の
メモリセルの第２の導電層を共通とするとともに第１の
導電層の延在方向とほぼ直交する方向に互いに平行に配
設し、所定の第１および第２の導電層の組に各別に電流
を流すことによってこれら導電層の交点に位置するメモ
リセルの磁気抵抗素子の低い保磁力を有する磁性層の磁
化のみを反転して記録・消去を行なうとともにこれら第
１および第２の導電層およびその交点に位置するメモリ
セルを経て電流を流して磁性情報の読み出しを行なうよ
うに構成したことを特徴とする巨大磁気抵抗効果による
並列型ランダムアクセスメモリ。