JPH11265918A - 電子シェーディングダメージの測定方法 - Google Patents
電子シェーディングダメージの測定方法Info
- Publication number
- JPH11265918A JPH11265918A JP10068608A JP6860898A JPH11265918A JP H11265918 A JPH11265918 A JP H11265918A JP 10068608 A JP10068608 A JP 10068608A JP 6860898 A JP6860898 A JP 6860898A JP H11265918 A JPH11265918 A JP H11265918A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- band voltage
- etching
- flat band
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/27—Structural arrangements therefor
- H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers
Landscapes
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 プラズマを用いた半導体プロセスにおける電
子シェーディングダメージの測定に関し、サンプルの作
成コストが低く、かつ十分な精度を与えることのできる
電子シェーディングダメージ測定方法を提供する。 【解決手段】 Ｔｉ（Ｏ）Ｎ層とＷＳｉ2 層の積層の上
に高密度パターンと低密度パターンを有するレジストパ
ターンを形成する。低密度パターンで積層のエッチング
を終了した後、ＨＢｒ単独、ハロゲン系ガス＋酸素ガ
ス、フッ素系ガスのいずれかによるプラズマを所望の時
間長行い、電子シェーディングダメージを与える。この
プラズマ処理ではＴｉ（Ｏ）Ｎ層はほとんどエッチング
されない。電子シェーディングダメージは、ＭＮＯＳキ
ャパシタのフラットバンド電圧の変化によって測定す
る。
子シェーディングダメージの測定に関し、サンプルの作
成コストが低く、かつ十分な精度を与えることのできる
電子シェーディングダメージ測定方法を提供する。 【解決手段】 Ｔｉ（Ｏ）Ｎ層とＷＳｉ2 層の積層の上
に高密度パターンと低密度パターンを有するレジストパ
ターンを形成する。低密度パターンで積層のエッチング
を終了した後、ＨＢｒ単独、ハロゲン系ガス＋酸素ガ
ス、フッ素系ガスのいずれかによるプラズマを所望の時
間長行い、電子シェーディングダメージを与える。この
プラズマ処理ではＴｉ（Ｏ）Ｎ層はほとんどエッチング
されない。電子シェーディングダメージは、ＭＮＯＳキ
ャパシタのフラットバンド電圧の変化によって測定す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体プロセスの
測定に関し、特にプラズマを用いた半導体プロセスにお
ける電子シェーディングダメージの測定に関する。
測定に関し、特にプラズマを用いた半導体プロセスにお
ける電子シェーディングダメージの測定に関する。
【０００２】本明細書において、「電子シェーディング
ダメージ」とは、電子が遮蔽（シェーディング）される
ことにより、導電性表面に正電荷が過剰に注入されるこ
とに起因するダメージをいう。
ダメージ」とは、電子が遮蔽（シェーディング）される
ことにより、導電性表面に正電荷が過剰に注入されるこ
とに起因するダメージをいう。
【０００３】
【従来の技術】半導体集積回路装置の製造において、高
集積化（微細化）と半導体ウエハの大口径化が進んでい
る。これらの変化に伴い、低圧高密度プラズマが半導体
微細加工技術として必須のものとなっている。これらの
プラズマ加工において、プラズマから半導体基板に注入
されるチャージによる悪影響を避けるため、プラズマ内
での正電荷と負電荷の均一化が計られている。
集積化（微細化）と半導体ウエハの大口径化が進んでい
る。これらの変化に伴い、低圧高密度プラズマが半導体
微細加工技術として必須のものとなっている。これらの
プラズマ加工において、プラズマから半導体基板に注入
されるチャージによる悪影響を避けるため、プラズマ内
での正電荷と負電荷の均一化が計られている。
【０００４】しかしながら、平坦な表面に対しては均一
な電荷分布を示すプラズマを用いても、アスペクト比の
高い開口部を有するレジスト（または絶縁膜）マスクを
用いたプラズマ加工においては、電子シェーディングダ
メージと呼ばれる高密度プラズマ特有のチャージングダ
メージが発生することが報告されている。
な電荷分布を示すプラズマを用いても、アスペクト比の
高い開口部を有するレジスト（または絶縁膜）マスクを
用いたプラズマ加工においては、電子シェーディングダ
メージと呼ばれる高密度プラズマ特有のチャージングダ
メージが発生することが報告されている。
【０００５】電子シェーディングダメージは、電子とイ
オンの行動の差によって生じるものと考えられる。エッ
チング対象である導電層と半導体基板とが電気的に分離
され、且つゲート酸化膜等の薄い絶縁膜を介して基板と
対向している場合を考える。
オンの行動の差によって生じるものと考えられる。エッ
チング対象である導電層と半導体基板とが電気的に分離
され、且つゲート酸化膜等の薄い絶縁膜を介して基板と
対向している場合を考える。
【０００６】通常、半導体基板とプラズマ間にはバイア
ス電位が生じ、正電荷を有するイオンが基板に対して加
速されながら入射する。これに対し、負電荷を有する電
子は、電界によって減速される。これらの結果、イオン
は基板に対してほぼ垂直に入射するのに対し、電子は基
板表面方向の速度成分が大きくなり、基板に対し斜めに
入射する。
ス電位が生じ、正電荷を有するイオンが基板に対して加
速されながら入射する。これに対し、負電荷を有する電
子は、電界によって減速される。これらの結果、イオン
は基板に対してほぼ垂直に入射するのに対し、電子は基
板表面方向の速度成分が大きくなり、基板に対し斜めに
入射する。
【０００７】加工すべき導電性表面を囲んで絶縁物のパ
ターンがあると、斜め入射する電子は絶縁物パターンに
遮られてしまう。このような絶縁物のパターンがあって
も、垂直に入射するイオンは絶縁物パターンに遮蔽され
ることなく、加工すべき導電性表面に垂直に入射する。
このため、導電性表面には過剰な正電荷が流入すること
になる。
ターンがあると、斜め入射する電子は絶縁物パターンに
遮られてしまう。このような絶縁物のパターンがあって
も、垂直に入射するイオンは絶縁物パターンに遮蔽され
ることなく、加工すべき導電性表面に垂直に入射する。
このため、導電性表面には過剰な正電荷が流入すること
になる。
【０００８】絶縁物パターン側壁上に電子が捕獲される
と、入射する電子をはね返す向きの電場が形成される。
垂直方向の運動エネルギが小さな電子は、この電場によ
ってほとんどはね返されてしまう。このようにして電子
シェーディングが生じると考えられる。
と、入射する電子をはね返す向きの電場が形成される。
垂直方向の運動エネルギが小さな電子は、この電場によ
ってほとんどはね返されてしまう。このようにして電子
シェーディングが生じると考えられる。
【０００９】正電荷を有するイオンは、この電場によっ
てはね返されることなく、絶縁物パターン下の導電性表
面に入射する。絶縁物パターン下の導電層には、正電荷
が蓄積されることになる。導電層が絶縁ゲート電極に接
続されている場合、蓄積された正電荷によりゲート絶縁
膜に電界が印加されることになる。この電界によってゲ
ート絶縁膜にトンネル電流が流れると、導電層に蓄積さ
れる正電荷は定常状態に達するであろう。しかし、ゲー
ト絶縁膜は、トンネル電流によって劣化する。
てはね返されることなく、絶縁物パターン下の導電性表
面に入射する。絶縁物パターン下の導電層には、正電荷
が蓄積されることになる。導電層が絶縁ゲート電極に接
続されている場合、蓄積された正電荷によりゲート絶縁
膜に電界が印加されることになる。この電界によってゲ
ート絶縁膜にトンネル電流が流れると、導電層に蓄積さ
れる正電荷は定常状態に達するであろう。しかし、ゲー
ト絶縁膜は、トンネル電流によって劣化する。
【００１０】ゲート絶縁膜の厚さが厚い場合は、トンネ
ル電流がなかなか流れず、導電層の蓄積正電荷が大きく
なる。すると、蓄積された正電荷により、表面に電子を
引き込む方向の電場を発生させる。この電場によって電
子が引き込まれると、トンネル電流が流れなくても定常
状態になると考えられる。
ル電流がなかなか流れず、導電層の蓄積正電荷が大きく
なる。すると、蓄積された正電荷により、表面に電子を
引き込む方向の電場を発生させる。この電場によって電
子が引き込まれると、トンネル電流が流れなくても定常
状態になると考えられる。
【００１１】ＭＯＳトランジスタの微細化に伴い、ゲー
ト酸化膜の厚さはますます薄くなる傾向にある。ゲート
絶縁膜が薄くなると、トンネル電流が流れ易くなり、電
子シェーディングに起因するトンネル電流によってゲー
ト絶縁膜の寿命が短くなってしまう。
ト酸化膜の厚さはますます薄くなる傾向にある。ゲート
絶縁膜が薄くなると、トンネル電流が流れ易くなり、電
子シェーディングに起因するトンネル電流によってゲー
ト絶縁膜の寿命が短くなってしまう。
【００１２】低圧高密度プラズマを用いて半導体基板を
加工する場合、電子シェーディングによるチャージング
ダメージ（電子シェーディングダメージ）がどの程度生
じるかを測定することは製造される半導体装置の信頼性
向上のため欠くことができないものとなる。
加工する場合、電子シェーディングによるチャージング
ダメージ（電子シェーディングダメージ）がどの程度生
じるかを測定することは製造される半導体装置の信頼性
向上のため欠くことができないものとなる。
【００１３】電子シェーディングダメージの測定方法と
しては、たとえばＭＯＳトランジスタのゲート電極に櫛
形アンテナを接続し、櫛形アンテナにプラズマ処理を行
なうことによって生じるＭＯＳトランジスタの閾値電圧
シフトを測定する方法が知られている。
しては、たとえばＭＯＳトランジスタのゲート電極に櫛
形アンテナを接続し、櫛形アンテナにプラズマ処理を行
なうことによって生じるＭＯＳトランジスタの閾値電圧
シフトを測定する方法が知られている。
【００１４】電子シェーディングダメージにより、ゲー
ト酸化膜にトンネル電流が流れると、ＭＯＳトランジス
タの閾値電圧はシフトする。シフトした閾値電圧を測定
することにより、ゲート酸化膜に流れた電荷量を推定す
ることができる。
ト酸化膜にトンネル電流が流れると、ＭＯＳトランジス
タの閾値電圧はシフトする。シフトした閾値電圧を測定
することにより、ゲート酸化膜に流れた電荷量を推定す
ることができる。
【００１５】この方法は、電子シェーディングダメージ
を測定するためにＭＯＳトランジスタを作成することが
必要となる。プロセスの立ち上げ時においては、種々の
プロセスパラメータを最適化することが要求される。こ
のような場合、プロセスの状態をモニタするだけの目的
で、ＭＯＳトランジスタを作成したサンプルを作ること
はコストの上昇につながる。
を測定するためにＭＯＳトランジスタを作成することが
必要となる。プロセスの立ち上げ時においては、種々の
プロセスパラメータを最適化することが要求される。こ
のような場合、プロセスの状態をモニタするだけの目的
で、ＭＯＳトランジスタを作成したサンプルを作ること
はコストの上昇につながる。
【００１６】より簡単な測定用サンプルとしては、ＭＯ
Ｓトランジスタ構造とせず、ＭＯＳキャパシタ（ゲート
電極のみ）を用いる方法がある。ＭＯＳキャパシタをサ
ンプルとする場合、閾値電圧は測定できないため、ＭＯ
Ｓキャパシタの絶縁膜の耐圧を測定することになる。し
かしながら、ＭＯＳキャパシタの絶縁耐圧測定は、精度
が低く、要求されるチャージングダメージの程度を定量
化することが困難である。
Ｓトランジスタ構造とせず、ＭＯＳキャパシタ（ゲート
電極のみ）を用いる方法がある。ＭＯＳキャパシタをサ
ンプルとする場合、閾値電圧は測定できないため、ＭＯ
Ｓキャパシタの絶縁膜の耐圧を測定することになる。し
かしながら、ＭＯＳキャパシタの絶縁耐圧測定は、精度
が低く、要求されるチャージングダメージの程度を定量
化することが困難である。
【００１７】
【発明が解決しようとする課題】このように、ＭＯＳト
ランジスタをテスト素子としてプロセスをモニタすれ
ば、電子シェーディングダメージを定量的に測定するこ
とができるが、サンプル作成のコストが高くなる。ＭＯ
Ｓキャパシタをテスト素子とすれば、サンプル作成のコ
ストは低減できるが、測定精度が低くなってしまう。
ランジスタをテスト素子としてプロセスをモニタすれ
ば、電子シェーディングダメージを定量的に測定するこ
とができるが、サンプル作成のコストが高くなる。ＭＯ
Ｓキャパシタをテスト素子とすれば、サンプル作成のコ
ストは低減できるが、測定精度が低くなってしまう。
【００１８】通常、半導体基板全面上に形成された導電
層は、いずれかの場所（たとえばスクライブライン）に
おいて半導体基板に電気的に接続されている。
層は、いずれかの場所（たとえばスクライブライン）に
おいて半導体基板に電気的に接続されている。
【００１９】電子シェーディングダメージは、オープン
スペースの導電性被エッチング層のエッチングが終了し
た後、マイクロローディング効果により残存した配線間
の狭いスペース部の被エッチング層がオーバーエッチン
グされ終わるまでの間に被エッチング層に注入され、ゲ
ート酸化膜に流れた電荷によって生じるものである。
スペースの導電性被エッチング層のエッチングが終了し
た後、マイクロローディング効果により残存した配線間
の狭いスペース部の被エッチング層がオーバーエッチン
グされ終わるまでの間に被エッチング層に注入され、ゲ
ート酸化膜に流れた電荷によって生じるものである。
【００２０】従って、電子シェーディングダメージは、
オープンスペースでの主エッチング終了時から狭いスペ
ース部でのオーバーエッチング終了時点までの時間の長
短に依存する。すなわち、電子シェーディングダメージ
の測定は、被エッチング層のオーバーエッチングの時間
長に依存し、オーバーエッチングの時間が短いと十分な
精度で測定を行うことが難しい。
オープンスペースでの主エッチング終了時から狭いスペ
ース部でのオーバーエッチング終了時点までの時間の長
短に依存する。すなわち、電子シェーディングダメージ
の測定は、被エッチング層のオーバーエッチングの時間
長に依存し、オーバーエッチングの時間が短いと十分な
精度で測定を行うことが難しい。
【００２１】測定しようとするプラズマの電子シェーデ
ィングダメージを詳細に究明しようとする場合等、所望
の十分長い時間電子シェーディングダメージを測定でき
ることが望まれる。
ィングダメージを詳細に究明しようとする場合等、所望
の十分長い時間電子シェーディングダメージを測定でき
ることが望まれる。
【００２２】本発明の目的は、サンプルの作成コストが
低く、かつ十分な精度を与えることのできる電子シェー
ディングダメージ測定方法を提供することである。
低く、かつ十分な精度を与えることのできる電子シェー
ディングダメージ測定方法を提供することである。
【００２３】本発明の目的は、所望の時間長電子シェー
ディングダメージを測定することのできる電子シェーデ
ィングダメージ測定方法を提供することである。
ディングダメージを測定することのできる電子シェーデ
ィングダメージ測定方法を提供することである。
【００２４】
【課題を解決するための手段】本発明の一観点によれ
ば、半導体基板上に導電層／窒化膜／酸化膜を積層した
第１キャパシタ構造に強制的に電流を流し、注入電荷量
に対するフラットバンド電圧の変化を測定した特性曲線
を準備する工程と、半導体基板上に導電層／窒化膜／酸
化膜を積層した第２キャパシタ構造を準備する工程と、
前記第２キャパシタ構造上に開口を有する絶縁層を前記
半導体基板上に形成し、その上にＴｉＮまたはＴｉＯＮ
の下層とマイクロローディング効果を生じる導電体の上
層を含み、前記開口で前記導電層に接続される導電性の
アンテナ層を形成し、その上に低密度パターン領域と高
密度パターン領域を含む絶縁性マスクパターンを形成し
たサンプルを形成する工程と、第１のプラズマによるド
ライエッチング工程であって、低密度パターン領域にお
いてアンテナ層がなくなるまでエッチングする第１エッ
チング工程と、第１エッチング工程に続いて、ハロゲン
含有ガスと酸素との混合ガス、ＨＢｒ、フッ素系ガスの
いずれかのプラズマによるプラズマ処理を行う工程と、
ウエットエッチングにより高密度パターン領域に残る導
電性アンテナ層のうち、少なくともＴｉＮまたはＴｉＯ
Ｎの下層をエッチングする第２エッチング工程と、前記
プラズマ処理工程前後の前記第２キャパシタ構造のフラ
ットバンド電圧を測定し、その変化を算出する工程と、
前記特性曲線を用いて、得られたフラットバンド電圧の
変化から前記プラズマ処理で前記第２キャパシタ構造に
注入された電荷量を推定する工程とを含む電子シェーデ
ィング効果の測定方法が提供される。
ば、半導体基板上に導電層／窒化膜／酸化膜を積層した
第１キャパシタ構造に強制的に電流を流し、注入電荷量
に対するフラットバンド電圧の変化を測定した特性曲線
を準備する工程と、半導体基板上に導電層／窒化膜／酸
化膜を積層した第２キャパシタ構造を準備する工程と、
前記第２キャパシタ構造上に開口を有する絶縁層を前記
半導体基板上に形成し、その上にＴｉＮまたはＴｉＯＮ
の下層とマイクロローディング効果を生じる導電体の上
層を含み、前記開口で前記導電層に接続される導電性の
アンテナ層を形成し、その上に低密度パターン領域と高
密度パターン領域を含む絶縁性マスクパターンを形成し
たサンプルを形成する工程と、第１のプラズマによるド
ライエッチング工程であって、低密度パターン領域にお
いてアンテナ層がなくなるまでエッチングする第１エッ
チング工程と、第１エッチング工程に続いて、ハロゲン
含有ガスと酸素との混合ガス、ＨＢｒ、フッ素系ガスの
いずれかのプラズマによるプラズマ処理を行う工程と、
ウエットエッチングにより高密度パターン領域に残る導
電性アンテナ層のうち、少なくともＴｉＮまたはＴｉＯ
Ｎの下層をエッチングする第２エッチング工程と、前記
プラズマ処理工程前後の前記第２キャパシタ構造のフラ
ットバンド電圧を測定し、その変化を算出する工程と、
前記特性曲線を用いて、得られたフラットバンド電圧の
変化から前記プラズマ処理で前記第２キャパシタ構造に
注入された電荷量を推定する工程とを含む電子シェーデ
ィング効果の測定方法が提供される。
【００２５】導電層／窒化膜／酸化膜／半導体基板の積
層（ＭＮＯＳ）キャパシタ構造を作成することにより、
注入電荷量に対して敏感に変化するフラットバンド電圧
を得ることができる。フラットバンド電圧の変化を測定
することにより、キャパシタ構造に注入された電荷量を
推定することができる。
層（ＭＮＯＳ）キャパシタ構造を作成することにより、
注入電荷量に対して敏感に変化するフラットバンド電圧
を得ることができる。フラットバンド電圧の変化を測定
することにより、キャパシタ構造に注入された電荷量を
推定することができる。
【００２６】測定対象であるＨＢｒ、酸素含有ガス、あ
るいはフッ素系ガスのプラズマはＴｉＮまたはＴｉＯＮ
をほとんどエッチングしない。従ってこれらのガスのプ
ラズマ処理を所望の時間行うことができる。プラズマ生
成条件によらず、一定時間のプラズマ処理を行えるの
で、データの比較、解釈が容易になる。
るいはフッ素系ガスのプラズマはＴｉＮまたはＴｉＯＮ
をほとんどエッチングしない。従ってこれらのガスのプ
ラズマ処理を所望の時間行うことができる。プラズマ生
成条件によらず、一定時間のプラズマ処理を行えるの
で、データの比較、解釈が容易になる。
【００２７】
【発明の実施の形態】半導体集積回路装置の構成要素の
うち、電子シェーディングダメージによって最も影響を
受ける要素は、通常ＭＯＳトランジスタのゲート酸化膜
である。ゲート電極に上部配線が接続されている場合、
上部配線のエッチング時に注入された電荷は、ゲート電
極に集中し、ゲート酸化膜を流れるトンネル電流とな
る。
うち、電子シェーディングダメージによって最も影響を
受ける要素は、通常ＭＯＳトランジスタのゲート酸化膜
である。ゲート電極に上部配線が接続されている場合、
上部配線のエッチング時に注入された電荷は、ゲート電
極に集中し、ゲート酸化膜を流れるトンネル電流とな
る。
【００２８】ゲート酸化膜は、流れたトンネル電流の累
積値によってほぼその寿命が制限される。したがって、
プロセス中ゲート酸化膜に流れたトンネル電流の累積値
を知ることが重要となる。
積値によってほぼその寿命が制限される。したがって、
プロセス中ゲート酸化膜に流れたトンネル電流の累積値
を知ることが重要となる。
【００２９】図１（Ａ）、（Ｂ）、（Ｃ）は、プロセス
のモニタ前に行なっておく予備実験を示す。図１（Ａ）
は予備実験に用いるサンプルおよびこのサンプルに電流
ストレスを印加する工程を示し、図１（Ｂ）はストレス
印加前後のサンプルのＣ−Ｖ測定の結果を概略的に示
し、図１（Ｃ）は予備実験により得られる注入電荷量Ｑ
に対するフラットバンド電圧Ｖｆｂの変化を示す。
のモニタ前に行なっておく予備実験を示す。図１（Ａ）
は予備実験に用いるサンプルおよびこのサンプルに電流
ストレスを印加する工程を示し、図１（Ｂ）はストレス
印加前後のサンプルのＣ−Ｖ測定の結果を概略的に示
し、図１（Ｃ）は予備実験により得られる注入電荷量Ｑ
に対するフラットバンド電圧Ｖｆｂの変化を示す。
【００３０】図１（Ａ）に示すように、ｎ型Ｓｉ基板１
の表面上に活性領域に開口部を有するフィールド酸化膜
２をＬＯＣＯＳによりたとえば厚さ約４００ｎｍ形成す
る。フィールド酸化膜２の開口部に、たとえば厚さ約２
ｎｍの酸化膜３を熱酸化により形成し、その上にたとえ
ば厚さ約１００ｎｍの窒化膜４をＣＶＤにより成長す
る。なお、酸化膜３の面積は、たとえば約５００μｍ×
５００μｍである。
の表面上に活性領域に開口部を有するフィールド酸化膜
２をＬＯＣＯＳによりたとえば厚さ約４００ｎｍ形成す
る。フィールド酸化膜２の開口部に、たとえば厚さ約２
ｎｍの酸化膜３を熱酸化により形成し、その上にたとえ
ば厚さ約１００ｎｍの窒化膜４をＣＶＤにより成長す
る。なお、酸化膜３の面積は、たとえば約５００μｍ×
５００μｍである。
【００３１】窒化膜４の上に、多結晶Ｓｉで形成された
電極５をＣＶＤにより成長する。電極５は、絶縁ゲート
電極に相当し、たとえば厚さ数百ｎｍ程度である。ただ
し、この電極の厚さは低抵抗が得られればよく、厳密な
ものではない。また、多結晶Ｓｉ電極の代わりに、多結
晶Ｓｉの下層とシリサイドの上層からなるポリサイド電
極を用いてもよい。金属電極を用いることも可能であ
る。電極５、窒化膜４の積層を、パターニングして測定
用サンプルを作成する。なお、測定に供するサンプルは
測定前にアニーリングして加工時の影響を除去しておく
ことが望ましい。
電極５をＣＶＤにより成長する。電極５は、絶縁ゲート
電極に相当し、たとえば厚さ数百ｎｍ程度である。ただ
し、この電極の厚さは低抵抗が得られればよく、厳密な
ものではない。また、多結晶Ｓｉ電極の代わりに、多結
晶Ｓｉの下層とシリサイドの上層からなるポリサイド電
極を用いてもよい。金属電極を用いることも可能であ
る。電極５、窒化膜４の積層を、パターニングして測定
用サンプルを作成する。なお、測定に供するサンプルは
測定前にアニーリングして加工時の影響を除去しておく
ことが望ましい。
【００３２】初めに、図１に示す測定用サンプルのキャ
パシタンスを印加電圧の関数として測定し、Ｃ−Ｖ特性
を測定する。Ｃ−Ｖ測定は、たとえば周波数１ＭＨｚ、
電圧−５Ｖ〜＋５Ｖで行なう。なお、窒化膜４の厚さを
薄くした時は測定電圧範囲を狭める。
パシタンスを印加電圧の関数として測定し、Ｃ−Ｖ特性
を測定する。Ｃ−Ｖ測定は、たとえば周波数１ＭＨｚ、
電圧−５Ｖ〜＋５Ｖで行なう。なお、窒化膜４の厚さを
薄くした時は測定電圧範囲を狭める。
【００３３】測定しているＭＮＯＳキャパシタの容量
が、式（１）に示した、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタ
のフラットバンド容量ＣFBになるようなゲート電圧Ｖｇ
をフラットバンド電圧Ｖｆｂと定義する。
が、式（１）に示した、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタ
のフラットバンド容量ＣFBになるようなゲート電圧Ｖｇ
をフラットバンド電圧Ｖｆｂと定義する。
【００３４】
【数１】 ＣFB＝εｉ／｛ｄ＋（εｉ／εｓ）（ｋＴεｓ／ｎｉ／ｑ2 ）1/2 ｝ …（１） ただし、ｄ；絶縁膜の厚さ、εｉ；絶縁膜の誘電率、ε
ｓ；半導体基板の誘電率、ｎｉ；真性キャリア密度であ
る。初期フラットバンド電圧をＶｆｂ０とする。
ｓ；半導体基板の誘電率、ｎｉ；真性キャリア密度であ
る。初期フラットバンド電圧をＶｆｂ０とする。
【００３５】ｎ型Ｓｉ基板１を接地し、Ｓｉ電極５を正
極とし、定電流源６から電流を注入する。定電流源６に
は、電流計７を接続し、流れた電流をモニタする。電流
計７は、たとえば基準抵抗とその両端の電圧降下を測定
する電圧計で構成される。電極５を負極とし、逆極性電
流ストレスを印加するサンプルも準備する。
極とし、定電流源６から電流を注入する。定電流源６に
は、電流計７を接続し、流れた電流をモニタする。電流
計７は、たとえば基準抵抗とその両端の電圧降下を測定
する電圧計で構成される。電極５を負極とし、逆極性電
流ストレスを印加するサンプルも準備する。
【００３６】定電流源６を用い、Ｓｉ電極５、窒化膜
４、酸化膜３、ｎ型Ｓｉ基板１からなるＭＮＯＳキャパ
シタに電流を流すと、窒化膜４、酸化膜３にトンネル電
流が流れ、酸化膜３はトンネル電流によるダメージを受
ける。このトンネル電流によるダメージは、酸化膜３を
流れた電荷量、すなわち電流計７を流れた電流の累積値
によって推定することができる。電流ストレス印加後、
再びＣ−Ｖ測定を行う。
４、酸化膜３、ｎ型Ｓｉ基板１からなるＭＮＯＳキャパ
シタに電流を流すと、窒化膜４、酸化膜３にトンネル電
流が流れ、酸化膜３はトンネル電流によるダメージを受
ける。このトンネル電流によるダメージは、酸化膜３を
流れた電荷量、すなわち電流計７を流れた電流の累積値
によって推定することができる。電流ストレス印加後、
再びＣ−Ｖ測定を行う。
【００３７】図１（Ｂ）は、Ｃ−Ｖ測定の結果を概略的
に示すグラフである。ストレス印加前のＣ−Ｖ特性が曲
線Ｃφで示され、ストレス印加後のサンプルのＣ−Ｖ特
性がＣ１で示される。ストレス印加後のＣ−Ｖ特性のフ
ラットバンド電圧をＶｆｂ１で示す。すなわち、電流ス
トレス印加により、フラットバンド電圧はΔＶｆｂ＝Ｖ
ｆｂ１−Ｖｆｂ０だけ変化している。このフラットバン
ド電圧の変化量ΔＶｆｂを、定電流源６から流した電荷
量の関数として得る。
に示すグラフである。ストレス印加前のＣ−Ｖ特性が曲
線Ｃφで示され、ストレス印加後のサンプルのＣ−Ｖ特
性がＣ１で示される。ストレス印加後のＣ−Ｖ特性のフ
ラットバンド電圧をＶｆｂ１で示す。すなわち、電流ス
トレス印加により、フラットバンド電圧はΔＶｆｂ＝Ｖ
ｆｂ１−Ｖｆｂ０だけ変化している。このフラットバン
ド電圧の変化量ΔＶｆｂを、定電流源６から流した電荷
量の関数として得る。
【００３８】図１（Ｃ）は、注入電荷量Ｑの関数として
フラットバンド電圧のシフト量ΔＶｆｂを示す。横軸が
注入電荷量Ｑ（μＣ／ｃｍ2 ）を示し、縦軸がフラット
バンド電圧のシフト量ΔＶｆｂ（Ｖ）を示す。用いたＭ
ＮＯＳキャパシタは、上述のように、電極面積２５００
００μｍ2 、窒化膜の厚さ１００ｎｍ、酸化膜の厚さ２
ｎｍを有する。
フラットバンド電圧のシフト量ΔＶｆｂを示す。横軸が
注入電荷量Ｑ（μＣ／ｃｍ2 ）を示し、縦軸がフラット
バンド電圧のシフト量ΔＶｆｂ（Ｖ）を示す。用いたＭ
ＮＯＳキャパシタは、上述のように、電極面積２５００
００μｍ2 、窒化膜の厚さ１００ｎｍ、酸化膜の厚さ２
ｎｍを有する。
【００３９】図１（Ｃ）に示すように、注入電荷量Ｑの
関数としてのフラットバンド電圧シフト量ΔＶｆｂを一
旦得れば、その後同一構成のサンプルを用い、測定対象
であるプロセスを行ない、フラットバンド電圧シフト量
を測定すれば、プロセス中に酸化膜に流れた電荷量を知
ることができる。
関数としてのフラットバンド電圧シフト量ΔＶｆｂを一
旦得れば、その後同一構成のサンプルを用い、測定対象
であるプロセスを行ない、フラットバンド電圧シフト量
を測定すれば、プロセス中に酸化膜に流れた電荷量を知
ることができる。
【００４０】図２（Ａ）、（Ｂ）、（Ｃ）、図３
（Ａ）、（Ｂ）、（Ｃ）は、プロセスモニタ用サンプル
の構成を示す。
（Ａ）、（Ｂ）、（Ｃ）は、プロセスモニタ用サンプル
の構成を示す。
【００４１】図２（Ａ）において、ｎ型Ｓｉ基板１の上
にフィールド酸化膜２、酸化膜３、窒化膜４、電極５を
作成する。これらの構成は、図１（Ａ）に示した電流ス
トレス測定用のサンプルと同一である。このＭＮＯＳキ
ャパシタ構造を作成した後、４００℃、３０分間のアニ
ーリングをＯ2 ／Ｎ2 雰囲気中で行ない、電極５のエッ
チング工程の影響を除去する。その後、初期Ｃ−Ｖ測定
を行なう。得られたフラットバンド電圧を初期フラット
バンド電圧とする。
にフィールド酸化膜２、酸化膜３、窒化膜４、電極５を
作成する。これらの構成は、図１（Ａ）に示した電流ス
トレス測定用のサンプルと同一である。このＭＮＯＳキ
ャパシタ構造を作成した後、４００℃、３０分間のアニ
ーリングをＯ2 ／Ｎ2 雰囲気中で行ない、電極５のエッ
チング工程の影響を除去する。その後、初期Ｃ−Ｖ測定
を行なう。得られたフラットバンド電圧を初期フラット
バンド電圧とする。
【００４２】ＭＮＯＳキャパシタ構造の表面上にたとえ
ば厚さ５００ｎｍの絶縁膜１０をＣＶＤ等によって作成
する。絶縁膜１０は、たとえばボロホスホシリケートガ
ラス（ＢＰＳＧ）等の酸化膜、窒化膜等である。ＭＮＯ
Ｓキャパシタ構造上に開口を有するホトレジストマスク
を作成し、開口内に露出した絶縁膜１１を選択的に除去
し、接続用開口ＨＣを形成する。
ば厚さ５００ｎｍの絶縁膜１０をＣＶＤ等によって作成
する。絶縁膜１０は、たとえばボロホスホシリケートガ
ラス（ＢＰＳＧ）等の酸化膜、窒化膜等である。ＭＮＯ
Ｓキャパシタ構造上に開口を有するホトレジストマスク
を作成し、開口内に露出した絶縁膜１１を選択的に除去
し、接続用開口ＨＣを形成する。
【００４３】絶縁膜１０に開口ＨＣを形成した後、エッ
チングの影響を除去するため、たとえばＯ2 ／Ｎ2 雰囲
気中で３０分間約４００℃のアニーリングを行なう。Ｍ
ＮＯＳキャパシタ構造作成時のエッチングおよび絶縁膜
１１の開口形成用エッチングによって、ＭＮＯＳキャパ
シタのフラットバンド電圧がシフトしている場合、この
シフトはアニーリングによって除去される。この状態
で、ＭＮＯＳキャパシタ構造の初期フラットバンド電圧
をＣ−Ｖ測定により測定してもよい。
チングの影響を除去するため、たとえばＯ2 ／Ｎ2 雰囲
気中で３０分間約４００℃のアニーリングを行なう。Ｍ
ＮＯＳキャパシタ構造作成時のエッチングおよび絶縁膜
１１の開口形成用エッチングによって、ＭＮＯＳキャパ
シタのフラットバンド電圧がシフトしている場合、この
シフトはアニーリングによって除去される。この状態
で、ＭＮＯＳキャパシタ構造の初期フラットバンド電圧
をＣ−Ｖ測定により測定してもよい。
【００４４】なお、ＭＮＯＳキャパシタ構造を作成する
ためのエッチングおよび、絶縁膜１０の開口を形成する
エッチングをチャージングダメージの全くない方法、た
とえばウェットエッチングで行なう場合は、アニーリン
グ工程を省略することも可能である。
ためのエッチングおよび、絶縁膜１０の開口を形成する
エッチングをチャージングダメージの全くない方法、た
とえばウェットエッチングで行なう場合は、アニーリン
グ工程を省略することも可能である。
【００４５】その後、Ｓｉ基板１表面上に、ＴｉＮまた
はＴｉＯＮの下層１１とＷＳｉ2 等の導電体の上層１２
とを含むアンテナ層を堆積する。アンテナ層は、絶縁膜
１０の開口を介して、ＭＮＯＳキャパシタ構造の上部電
極である電極５に接続される。
はＴｉＯＮの下層１１とＷＳｉ2 等の導電体の上層１２
とを含むアンテナ層を堆積する。アンテナ層は、絶縁膜
１０の開口を介して、ＭＮＯＳキャパシタ構造の上部電
極である電極５に接続される。
【００４６】なお、初期フラットバンド電圧の測定を、
電極５、窒化膜４をパターニングした後、および／また
は絶縁膜１０の開口形成後に行なう場合を説明したが、
アンテナ層堆積後、上述同様のアニーリングを行い、こ
こでもフラットバンド電圧の測定を行なってもよい。初
期フラットバンド電圧の測定は、ＭＮＯＳキャパシタ構
造がプロセスによる影響を受けていない状態でどのよう
なフラットバンド電圧を有するかを測定できるものであ
ればよい。
電極５、窒化膜４をパターニングした後、および／また
は絶縁膜１０の開口形成後に行なう場合を説明したが、
アンテナ層堆積後、上述同様のアニーリングを行い、こ
こでもフラットバンド電圧の測定を行なってもよい。初
期フラットバンド電圧の測定は、ＭＮＯＳキャパシタ構
造がプロセスによる影響を受けていない状態でどのよう
なフラットバンド電圧を有するかを測定できるものであ
ればよい。
【００４７】なお、アンテナ層堆積後のフラットバンド
電圧は、ＭＮＯＳキャパシタ構造のキャパシタンスのみ
でなく、周囲に拡がる広い面積のアンテナ層のキャパシ
タンスも含めて測定することになるため、最終的なフラ
ットバンド電圧の変化を算出するデータとしては精度が
低くなる。
電圧は、ＭＮＯＳキャパシタ構造のキャパシタンスのみ
でなく、周囲に拡がる広い面積のアンテナ層のキャパシ
タンスも含めて測定することになるため、最終的なフラ
ットバンド電圧の変化を算出するデータとしては精度が
低くなる。
【００４８】アンテナ層１１、１２堆積後、その表面上
にホトリソグラフィにより、レジストマスクパターン１
３を作成する。
にホトリソグラフィにより、レジストマスクパターン１
３を作成する。
【００４９】図２（Ｂ）は、レジストマスクパターン１
３の平面図を概略的に示す。ＭＮＯＳキャパシタ構造上
に、電極５とほぼ同一平面形状または電極５の面積内に
収まる形状の分離パターン１３ａが配置され、その周囲
を複数のループ状パターン１３ｂが複数の狭いループ状
間隙を介して幾重にも取り囲んでいる。
３の平面図を概略的に示す。ＭＮＯＳキャパシタ構造上
に、電極５とほぼ同一平面形状または電極５の面積内に
収まる形状の分離パターン１３ａが配置され、その周囲
を複数のループ状パターン１３ｂが複数の狭いループ状
間隙を介して幾重にも取り囲んでいる。
【００５０】分離パターン１３ａは、閉ループ状の間隙
１４ａにより隣接するループ状パターン１３ｂから分離
されている。ループ状パターン１３ｂは、たとえば約１
μｍのギャップで約１μｍ幅のパターンを配置した構成
である。たとえば、レジストマスクパターン１３の厚さ
を制御することにより、レジストマスクパターン１３の
開口部１４ａのアスペクト比を種々に変化させる。
１４ａにより隣接するループ状パターン１３ｂから分離
されている。ループ状パターン１３ｂは、たとえば約１
μｍのギャップで約１μｍ幅のパターンを配置した構成
である。たとえば、レジストマスクパターン１３の厚さ
を制御することにより、レジストマスクパターン１３の
開口部１４ａのアスペクト比を種々に変化させる。
【００５１】ループ状パターンが高密度パターン領域を
形成し、その周囲のオープンスペースが低密度パターン
領域を形成する。低密度パターン領域に両側に広い開口
部を有する疎なパターンを形成してもよい。このように
準備した測定用サンプルに対し、測定対象であるドライ
プロセスを含む処理を行なう。
形成し、その周囲のオープンスペースが低密度パターン
領域を形成する。低密度パターン領域に両側に広い開口
部を有する疎なパターンを形成してもよい。このように
準備した測定用サンプルに対し、測定対象であるドライ
プロセスを含む処理を行なう。
【００５２】図４は、測定対象であるドライプロセスを
行なう装置の代表例である誘導結合プラズマエッチング
装置の構成を概略的に示す。真空容器２０の底部には、
底部電極２１が配置されている。真空容器２０の上部に
は、誘電体窓２２が配置され、その上に誘導コイル２３
が配置されている。誘導コイル２３には、たとえば１
３．５６ＭＨｚの高周波電源２５が接続される。また、
底部電極２１にもたとえば１３．５６ＭＨｚの高周波電
源２６が接続される。
行なう装置の代表例である誘導結合プラズマエッチング
装置の構成を概略的に示す。真空容器２０の底部には、
底部電極２１が配置されている。真空容器２０の上部に
は、誘電体窓２２が配置され、その上に誘導コイル２３
が配置されている。誘導コイル２３には、たとえば１
３．５６ＭＨｚの高周波電源２５が接続される。また、
底部電極２１にもたとえば１３．５６ＭＨｚの高周波電
源２６が接続される。
【００５３】図２（Ａ）、（Ｂ）に示したような構成を
有する測定用サンプル２８を底部電極２１上に配置し、
真空容器２０内に作動ガスを導入し、電源２５、２６か
ら高周波電力を供給することにより、真空容器２０内に
プラズマ２９を発生させる。プラズマ２９により、レジ
ストマスクパターン１３の開口部に露出したアンテナ層
１１、１２がエッチングされる。
有する測定用サンプル２８を底部電極２１上に配置し、
真空容器２０内に作動ガスを導入し、電源２５、２６か
ら高周波電力を供給することにより、真空容器２０内に
プラズマ２９を発生させる。プラズマ２９により、レジ
ストマスクパターン１３の開口部に露出したアンテナ層
１１、１２がエッチングされる。
【００５４】なお、アンテナ層１１、１２が、基板上い
ずれかの個所において基板表面とコンタクトしている場
合は、アンテナ層１１、１２に電荷が注入されても、そ
の電荷は基板に逃げる。
ずれかの個所において基板表面とコンタクトしている場
合は、アンテナ層１１、１２に電荷が注入されても、そ
の電荷は基板に逃げる。
【００５５】レジストマスクパターン１３の開口部の幅
が狭く、アスペクト比がある程度以上高いと、電子シェ
ーディング効果が生じる。
が狭く、アスペクト比がある程度以上高いと、電子シェ
ーディング効果が生じる。
【００５６】電子シェーディング効果は、エッチングと
してはマイクロローディング効果を生じさせる。マイク
ロローディング効果により、高密度パターン領域におけ
るエッチレートは、低密度パターン領域におけるエッチ
レートより低くなる。
してはマイクロローディング効果を生じさせる。マイク
ロローディング効果により、高密度パターン領域におけ
るエッチレートは、低密度パターン領域におけるエッチ
レートより低くなる。
【００５７】以下、導電体の上層１２がＷＳｉ2 で形成
され、下層１１がＴｉＮ又はＴｉＯＮ（まとめてＴｉ
（Ｏ）Ｎと表す）で形成されている場合を例にとって説
明する。
され、下層１１がＴｉＮ又はＴｉＯＮ（まとめてＴｉ
（Ｏ）Ｎと表す）で形成されている場合を例にとって説
明する。
【００５８】まず、ＷＳｉ2 層１２をＣｌ2 、Ｃｌ2 ／
Ｏ2 、ＳＦ6 ／ＨＢｒ等のガスによるプラズマを用いて
レジストパターン１３をマスクとして用い選択的にエッ
チングする。
Ｏ2 、ＳＦ6 ／ＨＢｒ等のガスによるプラズマを用いて
レジストパターン１３をマスクとして用い選択的にエッ
チングする。
【００５９】図２（Ｃ）は、低密度パターン領域のオー
プンスペースにおいて、ＷＳｉ2 層１２がちょうどエッ
チングされた状態を示す。この時、マイクローディング
効果により、高密度パターン領域においては、ＷＳｉ2
層１２のエッチングは未だ終了せず、ＷＳｉ2 層１２の
一部が残存している。
プンスペースにおいて、ＷＳｉ2 層１２がちょうどエッ
チングされた状態を示す。この時、マイクローディング
効果により、高密度パターン領域においては、ＷＳｉ2
層１２のエッチングは未だ終了せず、ＷＳｉ2 層１２の
一部が残存している。
【００６０】図３（Ａ）に示すように、オープンスペー
ス部でＴｉ（Ｏ）Ｎ層１１が露出した後、エッチングガ
スをＣｌ2 に切り換え、Ｃｌ2 プラズマによりＴｉ
（Ｏ）Ｎ層１１のエッチングを行う。このエッチングに
より、低密度パターン領域におおいてはＴｉ（Ｏ）Ｎ層
１１のエッチングが行われ、高密度パターン領域におい
ては、残ったＷＳｉ2 層１２のオーバーエッチングが行
われる。
ス部でＴｉ（Ｏ）Ｎ層１１が露出した後、エッチングガ
スをＣｌ2 に切り換え、Ｃｌ2 プラズマによりＴｉ
（Ｏ）Ｎ層１１のエッチングを行う。このエッチングに
より、低密度パターン領域におおいてはＴｉ（Ｏ）Ｎ層
１１のエッチングが行われ、高密度パターン領域におい
ては、残ったＷＳｉ2 層１２のオーバーエッチングが行
われる。
【００６１】図３（Ａ）は、低密度パターン領域のオー
プンスペース部において、Ｔｉ（Ｏ）Ｎ層１１のエッチ
ングがちょうど終了した状態を示す。図においては、こ
の時高密度パターン領域においてＷＳｉ2 層１２のエッ
チングがちょうど終了した状態を示すが、ＷＳｉ2 層１
２が未だ残っていても、ＷＳｉ2 層１２のエッチングが
終了し、さらにＴｉ（Ｏ）Ｎ層１１１のエッチングが一
部進行していてもよい。
プンスペース部において、Ｔｉ（Ｏ）Ｎ層１１のエッチ
ングがちょうど終了した状態を示す。図においては、こ
の時高密度パターン領域においてＷＳｉ2 層１２のエッ
チングがちょうど終了した状態を示すが、ＷＳｉ2 層１
２が未だ残っていても、ＷＳｉ2 層１２のエッチングが
終了し、さらにＴｉ（Ｏ）Ｎ層１１１のエッチングが一
部進行していてもよい。
【００６２】マイクローディング効果により、高密度パ
ターン領域のエッチング速度は低密度パターン領域のエ
ッチング速度よりも遅くなるため、低密度パターン領域
においてＴｉ（Ｏ）Ｎ層１１のエッチングがちょうど終
了した時点においては、高密度パターン領域においてＴ
ｉ（Ｏ）Ｎ層１１の少なくとも一部は未だ残存してい
る。
ターン領域のエッチング速度は低密度パターン領域のエ
ッチング速度よりも遅くなるため、低密度パターン領域
においてＴｉ（Ｏ）Ｎ層１１のエッチングがちょうど終
了した時点においては、高密度パターン領域においてＴ
ｉ（Ｏ）Ｎ層１１の少なくとも一部は未だ残存してい
る。
【００６３】図３（Ｂ）に示すように、この状態で測定
対象であるプラズマのエレクトロンシェーディングダメ
ージの評価を行う。すなわち、プラズマを形成するガス
としてＨＢｒガス単独、Ｃｌ2 ／Ｏ2 、ＨＢｒ／Ｏ2 等
のハロゲン系ガスと酸素を含むガス、またはフッ素系ガ
スを用い、プラズマ１６を発生させる。上述のガスのプ
ラズマ１６は、Ｔｉ（Ｏ）Ｎ層１１をほとんどエッチン
グしないため、所望の時間プラズマ処理を行っても、高
密度パターン領域におけるＴｉ（Ｏ）Ｎ層１１はほとん
どそのまま残存する。所望の時間プラズマ処理を行い、
電子シェーディング効果を進行させ、フラットバンド電
圧の十分な変化を得る。
対象であるプラズマのエレクトロンシェーディングダメ
ージの評価を行う。すなわち、プラズマを形成するガス
としてＨＢｒガス単独、Ｃｌ2 ／Ｏ2 、ＨＢｒ／Ｏ2 等
のハロゲン系ガスと酸素を含むガス、またはフッ素系ガ
スを用い、プラズマ１６を発生させる。上述のガスのプ
ラズマ１６は、Ｔｉ（Ｏ）Ｎ層１１をほとんどエッチン
グしないため、所望の時間プラズマ処理を行っても、高
密度パターン領域におけるＴｉ（Ｏ）Ｎ層１１はほとん
どそのまま残存する。所望の時間プラズマ処理を行い、
電子シェーディング効果を進行させ、フラットバンド電
圧の十分な変化を得る。
【００６４】プラズマ処理が終了した後、高密度パター
ン領域に残存したＴｉ（Ｏ）Ｎ層１１をＨ2 ＳＯ4 ／Ｈ
2 Ｏ2 によりウエットエッチングする。等方的なウェッ
トエッチングが進むとレジストパターン１３下方のＴｉ
（Ｏ）Ｎ層１１もサイドエッチングされ、やがてＴｉ
（Ｏ）Ｎ層１１全てがエッチングされる。同時に、Ｔｉ
（Ｏ）Ｎ層１１上にあったＷＳｉ2 層１２、レジストパ
ターン１３ａ、１３ｂも除去される。図３（Ｃ）は、エ
ッチングを終了した状態を示す。ウエットエッチングに
よっては、ゲート電極５に正電荷が注入されることはな
く、フラットバンド電圧の変化は生じない。
ン領域に残存したＴｉ（Ｏ）Ｎ層１１をＨ2 ＳＯ4 ／Ｈ
2 Ｏ2 によりウエットエッチングする。等方的なウェッ
トエッチングが進むとレジストパターン１３下方のＴｉ
（Ｏ）Ｎ層１１もサイドエッチングされ、やがてＴｉ
（Ｏ）Ｎ層１１全てがエッチングされる。同時に、Ｔｉ
（Ｏ）Ｎ層１１上にあったＷＳｉ2 層１２、レジストパ
ターン１３ａ、１３ｂも除去される。図３（Ｃ）は、エ
ッチングを終了した状態を示す。ウエットエッチングに
よっては、ゲート電極５に正電荷が注入されることはな
く、フラットバンド電圧の変化は生じない。
【００６５】なお、ゲート電極５上のアンテナ層１１、
１２が周囲のループ状パターンから電気的に分離された
状態でエッチングを終了させることもできる。但し、こ
の場合、ゲート電極５上のアンテナ層１１、１２が付随
容量を形成するので、測定精度は低下する。
１２が周囲のループ状パターンから電気的に分離された
状態でエッチングを終了させることもできる。但し、こ
の場合、ゲート電極５上のアンテナ層１１、１２が付随
容量を形成するので、測定精度は低下する。
【００６６】この状態で、ＭＮＯＳキャパシタのフラッ
トバンド電圧をＣＶ法により測定する。ゲート電極５に
接続されたアンテナ層１１ａ、１２ｂは周辺のアンテナ
層１１ｂ、１２ｂから電気的に分離されているため、高
精度のフラットバンド電圧測定が行える。
トバンド電圧をＣＶ法により測定する。ゲート電極５に
接続されたアンテナ層１１ａ、１２ｂは周辺のアンテナ
層１１ｂ、１２ｂから電気的に分離されているため、高
精度のフラットバンド電圧測定が行える。
【００６７】プラズマ処理前のフラットバンド電圧とプ
ラズマ処理後のフラットバンド電圧とを比較することに
より、フラットバンド電圧シフト量を求める。得られた
フラットバンド電圧シフト量を、図１（Ｃ）に示す特性
と比較することにより、ゲート絶縁膜に注入された電荷
量を知ることができる。すなわち、電子シェーディング
ダメージを定量化して測定することができる。
ラズマ処理後のフラットバンド電圧とを比較することに
より、フラットバンド電圧シフト量を求める。得られた
フラットバンド電圧シフト量を、図１（Ｃ）に示す特性
と比較することにより、ゲート絶縁膜に注入された電荷
量を知ることができる。すなわち、電子シェーディング
ダメージを定量化して測定することができる。
【００６８】以上説明した実施例においては、エッチン
グする導電層として、ＷＳｉ2 層とＴｉ（０）Ｎ層の積
層を用いたが、ＷＳｉ2 層の代わりに他の導電層を用い
てもよい。例えば、マイクロローディング効果を生じる
導電体として知られている多結晶Ｓｉ、ＷなどをＷＳｉ
2 の代わりに用いることができる。プラズマ処理装置も
誘導結合型エッチング装置に限定されない。例えば、エ
レクトロンサイクロトロン共鳴（ＥＣＲ）エッチング装
置等を用いることもできる。
グする導電層として、ＷＳｉ2 層とＴｉ（０）Ｎ層の積
層を用いたが、ＷＳｉ2 層の代わりに他の導電層を用い
てもよい。例えば、マイクロローディング効果を生じる
導電体として知られている多結晶Ｓｉ、ＷなどをＷＳｉ
2 の代わりに用いることができる。プラズマ処理装置も
誘導結合型エッチング装置に限定されない。例えば、エ
レクトロンサイクロトロン共鳴（ＥＣＲ）エッチング装
置等を用いることもできる。
【００６９】電子シェーディング効果を測定するために
は、図３（Ａ）に示すような過渡的アンテナ構造を形成
すればよい。ここで、アンテナ層の下層１１と上層１２
とは、必ずしも別の材料で形成される必要はない。アン
テナ層１１、１２全体として要求される条件は、（１）
導電性を有すること、（２）ＲＩＥラグを生じる材料で
あること、（３）薬液または電荷を有さないプラズマ生
成物（ラジカル）でエッチング除去可能であること（す
なわち、化学的にエッチングされる材料であること）、
である。
は、図３（Ａ）に示すような過渡的アンテナ構造を形成
すればよい。ここで、アンテナ層の下層１１と上層１２
とは、必ずしも別の材料で形成される必要はない。アン
テナ層１１、１２全体として要求される条件は、（１）
導電性を有すること、（２）ＲＩＥラグを生じる材料で
あること、（３）薬液または電荷を有さないプラズマ生
成物（ラジカル）でエッチング除去可能であること（す
なわち、化学的にエッチングされる材料であること）、
である。
【００７０】また、測定されるべきプラズマは、図３
（Ａ）に示すような過渡的アンテナを有するキャパシタ
構造に対し、エッチング速度が十分遅いプラズマであ
る。
（Ａ）に示すような過渡的アンテナを有するキャパシタ
構造に対し、エッチング速度が十分遅いプラズマであ
る。
【００７１】このような条件を満たす場合、アンテナ層
１１、１２を単一層で形成することができる。たとえ
ば、単一のＴｉ（Ｏ）Ｎ層によって過渡的アンテナ層１
１、１２を形成してもよい。また、アルミニウム、アル
ミニウム合金の単一層によって過渡的アンテナ構造１
１、１２を形成してもよい。アルミニウム（アルミニウ
ム合金）は、ＲＩＥラグが大きいので、図３（Ａ）に示
すような過渡的アンテナ構造を形成する導電膜として優
れている。アルミニウム（合金）は、フッ素系ガスプラ
ズマと、酸素を多く含むプラズマに対してはエッチング
速度が極めて低い。また、ＷＳｉ2 、Ｗは、Ｃｌ2 系ガ
ス、フッ素系ガス等によってエッチングされるが、ＨＢ
ｒ／Ｏ2 、ＨＢｒ等によってはあまりエッチングされな
い。そこで、ＷＳｉ2 、Ｗの単一層によって過渡的アン
テナ構造を形成することもできる。
１１、１２を単一層で形成することができる。たとえ
ば、単一のＴｉ（Ｏ）Ｎ層によって過渡的アンテナ層１
１、１２を形成してもよい。また、アルミニウム、アル
ミニウム合金の単一層によって過渡的アンテナ構造１
１、１２を形成してもよい。アルミニウム（アルミニウ
ム合金）は、ＲＩＥラグが大きいので、図３（Ａ）に示
すような過渡的アンテナ構造を形成する導電膜として優
れている。アルミニウム（合金）は、フッ素系ガスプラ
ズマと、酸素を多く含むプラズマに対してはエッチング
速度が極めて低い。また、ＷＳｉ2 、Ｗは、Ｃｌ2 系ガ
ス、フッ素系ガス等によってエッチングされるが、ＨＢ
ｒ／Ｏ2 、ＨＢｒ等によってはあまりエッチングされな
い。そこで、ＷＳｉ2 、Ｗの単一層によって過渡的アン
テナ構造を形成することもできる。
【００７２】このような単一層で過渡的アンテナ構造を
形成できる材料およびエッチング方法をまとめると、以
下のようになる。
形成できる材料およびエッチング方法をまとめると、以
下のようになる。
【００７３】
【表１】
【００７４】測定精度を上げるためには、電子シェーデ
ィング効果によるチャージングダメージを大きくするこ
とが好ましい。本実施例では、図３（Ｂ）のプラズマ処
理を希望するだけ長時間行うことができるので、希望す
る大きさのチャージングダメージを得ることができる。
さらに、ＭＮＯＳキャパシタ構造の面積に対し、レジス
トマスクパターンの開口部に露出するアンテナ面積を広
くすることもできる。
ィング効果によるチャージングダメージを大きくするこ
とが好ましい。本実施例では、図３（Ｂ）のプラズマ処
理を希望するだけ長時間行うことができるので、希望す
る大きさのチャージングダメージを得ることができる。
さらに、ＭＮＯＳキャパシタ構造の面積に対し、レジス
トマスクパターンの開口部に露出するアンテナ面積を広
くすることもできる。
【００７５】なお、電子シェーディング効果によるチャ
ージングダメージのみを測定するためには、電子シェー
ディング効果以外の影響をなるべく排除することが好ま
しい。たとえば、プラズマ自体に不均一がある場合、ア
スペクト比の高いレジストマスクパターン開口部のみで
はなく、広く露出した面積においても、電荷の注入を受
ける。このような影響を除去するためには、測定用サン
プルと共に参照用サンプルを用いることが好ましい。
ージングダメージのみを測定するためには、電子シェー
ディング効果以外の影響をなるべく排除することが好ま
しい。たとえば、プラズマ自体に不均一がある場合、ア
スペクト比の高いレジストマスクパターン開口部のみで
はなく、広く露出した面積においても、電荷の注入を受
ける。このような影響を除去するためには、測定用サン
プルと共に参照用サンプルを用いることが好ましい。
【００７６】図５（Ａ）、（Ｂ）、（Ｃ）は、参照用サ
ンプルの構成を示す。図５（Ａ）、（Ｂ）は、プロセス
を行なう前のサンプルの断面図および平面図を示す。
ンプルの構成を示す。図５（Ａ）、（Ｂ）は、プロセス
を行なう前のサンプルの断面図および平面図を示す。
【００７７】図２（Ａ）、（Ｂ）のサンプル構成と較
べ、レジストマスクパターン１３の形状のみが異なる。
レジストマスクパターン１３は矩形状であり、その面積
は電極５の面積と等しくする。このような矩形パターン
のレジストマスクパターンでは、電子シェーディング効
果はほとんど生じない。したがって、電子シェーディン
グ効果以外の影響があれば、図５（Ａ）、（Ｂ）に示す
サンプルによってその程度を測定することができる。
べ、レジストマスクパターン１３の形状のみが異なる。
レジストマスクパターン１３は矩形状であり、その面積
は電極５の面積と等しくする。このような矩形パターン
のレジストマスクパターンでは、電子シェーディング効
果はほとんど生じない。したがって、電子シェーディン
グ効果以外の影響があれば、図５（Ａ）、（Ｂ）に示す
サンプルによってその程度を測定することができる。
【００７８】図５（Ａ）、（Ｂ）に示すサンプルにおい
ても、図２（Ａ）、（Ｂ）に示すサンプルと同様の処理
を行い、初期フラットバンド電圧を測定しておく。図５
（Ａ）、（Ｂ）に示すサンプルに対し、図２（Ａ）、
（Ｂ）に示すサンプルと同様のプロセスを行い、その後
レジストマスクパターン１３を除去し、図５（Ｃ）に示
すサンプルを得る。このサンプルに対し、Ｃ−Ｖ法によ
りフラットバンド電圧を測定する。
ても、図２（Ａ）、（Ｂ）に示すサンプルと同様の処理
を行い、初期フラットバンド電圧を測定しておく。図５
（Ａ）、（Ｂ）に示すサンプルに対し、図２（Ａ）、
（Ｂ）に示すサンプルと同様のプロセスを行い、その後
レジストマスクパターン１３を除去し、図５（Ｃ）に示
すサンプルを得る。このサンプルに対し、Ｃ−Ｖ法によ
りフラットバンド電圧を測定する。
【００７９】図２（Ａ）、（Ｂ）、（Ｃ）、図３
（Ａ）、（Ｂ）、（Ｃ）に示したサンプルで得たフラッ
トバンド電圧の変化量から、図３（Ａ）、（Ｂ）、
（Ｃ）に示すサンプルで得たフラットバンド電圧の変化
量を減算することにより、電子シェーディング効果によ
るチャージングダメージのみによるフラットバンド電圧
のシフト量を求めることができる。
（Ａ）、（Ｂ）、（Ｃ）に示したサンプルで得たフラッ
トバンド電圧の変化量から、図３（Ａ）、（Ｂ）、
（Ｃ）に示すサンプルで得たフラットバンド電圧の変化
量を減算することにより、電子シェーディング効果によ
るチャージングダメージのみによるフラットバンド電圧
のシフト量を求めることができる。
【００８０】ＭＮＯＳキャパシタの上に、電気的に分離
されたアンテナ層が形成される場合を説明したが、アン
テナパターンの形状は上述のものに限定されない。例え
ば、アンテナ層として広く用いられる櫛型パターン等を
利用することもできる。櫛型パターンの接続部分にＭＮ
ＯＳキャパシタが接続されるようにすればよい。但し、
このような櫛型パターンの場合には、上述の処理を終了
した後も櫛型のアンテナ層がＭＮＯＳキャパシタに接続
された状態で残存する。
されたアンテナ層が形成される場合を説明したが、アン
テナパターンの形状は上述のものに限定されない。例え
ば、アンテナ層として広く用いられる櫛型パターン等を
利用することもできる。櫛型パターンの接続部分にＭＮ
ＯＳキャパシタが接続されるようにすればよい。但し、
このような櫛型パターンの場合には、上述の処理を終了
した後も櫛型のアンテナ層がＭＮＯＳキャパシタに接続
された状態で残存する。
【００８１】この状態のまま、フラットバンド電圧を測
定することも可能であるが、アンテナ層が基板等と容量
を形成し、測定精度が低下してしまう。このような場合
には、図３（Ｃ）に示す処理の後、さらにアンテナ層１
２、１１を除去することが好ましい。このアンテナ層の
除去は、フラットバンド電圧に変化を与えないようウエ
ットエッチングで行うことが望ましい。
定することも可能であるが、アンテナ層が基板等と容量
を形成し、測定精度が低下してしまう。このような場合
には、図３（Ｃ）に示す処理の後、さらにアンテナ層１
２、１１を除去することが好ましい。このアンテナ層の
除去は、フラットバンド電圧に変化を与えないようウエ
ットエッチングで行うことが望ましい。
【００８２】ＭＮＯＳキャパシタの上部に電気的に分離
されたアンテナ層が残るサンプル形状は、図３（Ｃ）に
示す工程の後直ちにフラットバンド電圧の測定ができる
点で望ましい。
されたアンテナ層が残るサンプル形状は、図３（Ｃ）に
示す工程の後直ちにフラットバンド電圧の測定ができる
点で望ましい。
【００８３】エッチングが終了した時点で、ＭＮＯＳキ
ャパシタ構造がアンテナ構造から分離されていれば、残
ったアンテナ層を除去することなく、Ｃ−Ｖ測定を高精
度に行なうことができる。このためには、ＭＮＯＳキャ
パシタ構造の直上部分を取り囲むように、ループ状の開
口部が存在すればよい。
ャパシタ構造がアンテナ構造から分離されていれば、残
ったアンテナ層を除去することなく、Ｃ−Ｖ測定を高精
度に行なうことができる。このためには、ＭＮＯＳキャ
パシタ構造の直上部分を取り囲むように、ループ状の開
口部が存在すればよい。
【００８４】アンテナ層の分離されたパターン１２ａ、
１１ａが、ＭＮＯＳキャパシタ構造の電極５の面積内に
収まり、アンテナ層の次の外側パターン１２ｂ、１１ｂ
は電極５上より外側に配置されていれば、アンテナ層が
残存していてもＣ−Ｖ測定は十分高精度で行なえる。他
の部分におけるアンテナ形状は、種々に選択することが
できる。
１１ａが、ＭＮＯＳキャパシタ構造の電極５の面積内に
収まり、アンテナ層の次の外側パターン１２ｂ、１１ｂ
は電極５上より外側に配置されていれば、アンテナ層が
残存していてもＣ−Ｖ測定は十分高精度で行なえる。他
の部分におけるアンテナ形状は、種々に選択することが
できる。
【００８５】図６は、アンテナ形状の他の例を示す。
図６（Ａ）は、図２（Ｂ）に示す複数の矩形ループ状開
口が各コーナにおいて互いに接続されたパターン形状を
示す。分離パターン１３ａは、図中垂直方向に沿って設
けられた間隙１４ａと図中水平方向に沿って設けられた
間隙１５ａとで定義されるループ状の開口部で囲まれて
おり、隣接する直線状のパターン１３ｂ１〜１３ｂ４か
ら分離されている。図６（Ａ）の例においては、開口部
は間隙１４ａと間隙１５ａとで囲まれたループ状開口部
を含み、そのループ状開口部に他の矩形状開口が接続さ
れて構成されている。
図６（Ａ）は、図２（Ｂ）に示す複数の矩形ループ状開
口が各コーナにおいて互いに接続されたパターン形状を
示す。分離パターン１３ａは、図中垂直方向に沿って設
けられた間隙１４ａと図中水平方向に沿って設けられた
間隙１５ａとで定義されるループ状の開口部で囲まれて
おり、隣接する直線状のパターン１３ｂ１〜１３ｂ４か
ら分離されている。図６（Ａ）の例においては、開口部
は間隙１４ａと間隙１５ａとで囲まれたループ状開口部
を含み、そのループ状開口部に他の矩形状開口が接続さ
れて構成されている。
【００８６】図６（Ｂ）は、ＭＮＯＳキャパシタ構造上
の分離されたパターン１３ａの上下に水平方向に互いに
平行な複数のストライプ状パターン１３ｂ１を配置し、
左右に図中垂直方向に互いに平行な複数のストライプ状
パターンを配置した構成を示す。分離パターン１３ａ
は、図中垂直方向に沿って設けられた間隙１４ａと図中
水平方向に沿って設けられた間隙１５ａとで定義される
ループ状の開口部で囲まれており、隣接する図中水平方
向に平行な直線状のパターン１３ｂ１と図中垂直方向に
平行な直線状のパターン１３ｂ２から分離されている。
の分離されたパターン１３ａの上下に水平方向に互いに
平行な複数のストライプ状パターン１３ｂ１を配置し、
左右に図中垂直方向に互いに平行な複数のストライプ状
パターンを配置した構成を示す。分離パターン１３ａ
は、図中垂直方向に沿って設けられた間隙１４ａと図中
水平方向に沿って設けられた間隙１５ａとで定義される
ループ状の開口部で囲まれており、隣接する図中水平方
向に平行な直線状のパターン１３ｂ１と図中垂直方向に
平行な直線状のパターン１３ｂ２から分離されている。
【００８７】図６（Ｂ）の例においては、開口部は間隙
１４ａと間隙１５ａとで囲まれたループ状開口部を含
み、さらにそのループ状開口部に図中垂直方向に沿った
直線状の開口１４ｂ、１４ｂが接続されて構成されてい
る。これらの構成においても、鎖線ＩＩＡ−ＩＩＡに沿
う断面は、図２（Ａ）と同様となる。
１４ａと間隙１５ａとで囲まれたループ状開口部を含
み、さらにそのループ状開口部に図中垂直方向に沿った
直線状の開口１４ｂ、１４ｂが接続されて構成されてい
る。これらの構成においても、鎖線ＩＩＡ−ＩＩＡに沿
う断面は、図２（Ａ）と同様となる。
【００８８】図６（Ｃ）は、ＭＮＯＳキャパシタ構造の
上にほぼ同一の形状を有する分離されたパターン１３ａ
を配置し、他の部分に櫛歯状のアンテナパターン１３ｂ
を配置し、分離されたパターン１３ａを取り囲んだ構成
を示す。分離パターン１３ａは、図中垂直方向に沿って
設けられた間隙１４ａと図中水平方向に沿って設けられ
た間隙１５ａとで定義されるループ状の開口部で囲まれ
ており、隣接する櫛歯状のアンテナパターン１３ｂから
分離されている。
上にほぼ同一の形状を有する分離されたパターン１３ａ
を配置し、他の部分に櫛歯状のアンテナパターン１３ｂ
を配置し、分離されたパターン１３ａを取り囲んだ構成
を示す。分離パターン１３ａは、図中垂直方向に沿って
設けられた間隙１４ａと図中水平方向に沿って設けられ
た間隙１５ａとで定義されるループ状の開口部で囲まれ
ており、隣接する櫛歯状のアンテナパターン１３ｂから
分離されている。
【００８９】図６（Ｃ）の例においては、開口部は間隙
１４ａと間隙１５ａとで囲まれたループ状開口部を含
み、さらにそのループ状開口部に図中水平方向に沿った
直線状の開口１４ｂ、１４ｂが接続されて構成されてい
る。開口部のエッチングが終了すると、中央の分離され
たパターン１３ａは周囲のパターン１３ｂから分離され
る。
１４ａと間隙１５ａとで囲まれたループ状開口部を含
み、さらにそのループ状開口部に図中水平方向に沿った
直線状の開口１４ｂ、１４ｂが接続されて構成されてい
る。開口部のエッチングが終了すると、中央の分離され
たパターン１３ａは周囲のパターン１３ｂから分離され
る。
【００９０】図６（Ｄ）は、ＭＮＯＳキャパシタ構造の
上にほぼ同一の平面形状を有するパターン１３ａを配置
し、その周囲の領域に図中水平方向に互いに平行なスト
ライプ状のパターン１３ｂを配置した構成を示す。分離
パターン１３ａは、図中垂直方向に沿って設けられた間
隙１４ａと図中水平方向に沿って設けられた間隙１５ａ
とで定義されるループ状の開口部で囲まれており、隣接
する図中水平方向に平行な直線状のパターン１３ｂから
分離されている。
上にほぼ同一の平面形状を有するパターン１３ａを配置
し、その周囲の領域に図中水平方向に互いに平行なスト
ライプ状のパターン１３ｂを配置した構成を示す。分離
パターン１３ａは、図中垂直方向に沿って設けられた間
隙１４ａと図中水平方向に沿って設けられた間隙１５ａ
とで定義されるループ状の開口部で囲まれており、隣接
する図中水平方向に平行な直線状のパターン１３ｂから
分離されている。
【００９１】図６（Ｄ）の例においては、開口部は間隙
１４ａと間隙１５ａとで囲まれたループ状開口部を含
み、さらにそのループ状開口部に図中水平方向に沿った
直線状の開口１４ｂ、１４ｂが接続されて構成されてい
る。分離されたパターン１３ａの周囲にはループ状の開
口が形成されている。
１４ａと間隙１５ａとで囲まれたループ状開口部を含
み、さらにそのループ状開口部に図中水平方向に沿った
直線状の開口１４ｂ、１４ｂが接続されて構成されてい
る。分離されたパターン１３ａの周囲にはループ状の開
口が形成されている。
【００９２】このように、アンテナパターン形状はリン
グ状に限らず、キャパシタ直上の電極の周辺にマイクロ
ローディング効果によるＲＩＥラグが生じるのに十分な
ほど狭いスペースを挟んで密集パターン群が配置されて
いればよい。
グ状に限らず、キャパシタ直上の電極の周辺にマイクロ
ローディング効果によるＲＩＥラグが生じるのに十分な
ほど狭いスペースを挟んで密集パターン群が配置されて
いればよい。
【００９３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００９４】
【発明の効果】以上説明したように、本発明によれば、
所望の時間長プラズマ処理を行い、電子シェーディング
ダメージを高精度に測定することができる。プラズマの
性質を高精度に測定でき、簡単、迅速にプロセスの最適
化等を行うことができる。
所望の時間長プラズマ処理を行い、電子シェーディング
ダメージを高精度に測定することができる。プラズマの
性質を高精度に測定でき、簡単、迅速にプロセスの最適
化等を行うことができる。
【図１】 本発明の実施例による測定方法に用いるサン
プルおよび測定結果を示す断面図およびグラフである。
プルおよび測定結果を示す断面図およびグラフである。
【図２】 本発明の実施例による測定方法を説明するた
めのサンプルの断面図および平面図である。
めのサンプルの断面図および平面図である。
【図３】 本発明の実施例による測定方法を説明するた
めのサンプルの断面図である。
めのサンプルの断面図である。
【図４】 本発明の実施例に用いるプラズマエッチング
装置の構成を概略的に示す断面図である。
装置の構成を概略的に示す断面図である。
【図５】 本発明の実施例による測定方法に用いるサン
プルの断面図および平面図である。
プルの断面図および平面図である。
【図６】 アンテナパターンの他の形状例を示す平面図
である。
である。
１ ｎ型Ｓｉ基板、 ２ フィールド酸化膜、 ３
酸化膜、 ４ 窒化膜、 ５ 多結晶Ｓｉ電極、
６ 定電流源、 ７ 電流計、 １１絶縁膜、
１２ アンテナ層、 １３ レジストマスクパタ
ーン、 １６プラズマ
酸化膜、 ４ 窒化膜、 ５ 多結晶Ｓｉ電極、
６ 定電流源、 ７ 電流計、 １１絶縁膜、
１２ アンテナ層、 １３ レジストマスクパタ
ーン、 １６プラズマ
Claims (7)
- 【請求項１】 半導体基板上に導電層／窒化膜／酸化膜
を積層した第１キャパシタ構造に強制的に電流を流し、
注入電荷量に対するフラットバンド電圧の変化を測定し
た特性曲線を準備する工程と、 半導体基板上に導電層／窒化膜／酸化膜を積層した第２
キャパシタ構造を準備する工程と、 前記第２キャパシタ構造上に開口を有する絶縁層を前記
半導体基板上に形成し、その上にＴｉＮまたはＴｉＯＮ
の下層とマイクロローディング効果を生じる導電体の上
層を含み、前記開口で前記導電層に接続される導電性の
アンテナ層を形成し、その上に低密度パターン領域と高
密度パターン領域を含む絶縁性マスクパターンを形成し
たサンプルを形成する工程と、 第１のプラズマによるドライエッチング工程であって、
低密度パターン領域においてアンテナ層がなくなるまで
エッチングする第１エッチング工程と、 第１エッチング工程に続いて、ハロゲン含有ガスと酸素
との混合ガス、ＨＢｒ、フッ素系ガスのいずれかのプラ
ズマによるプラズマ処理を行う工程と、 ウエットエッチングにより高密度パターン領域に残る導
電性アンテナ層のうち、少なくともＴｉＮまたはＴｉＯ
Ｎの下層をエッチングする第２エッチング工程と、 前記プラズマ処理工程前後の前記第２キャパシタ構造の
フラットバンド電圧を測定し、その変化を算出する工程
と、 前記特性曲線を用いて、得られたフラットバンド電圧の
変化から前記プラズマ処理で前記第２キャパシタ構造に
注入された電荷量を推定する工程とを含む電子シェーデ
ィング効果の測定方法。 - 【請求項２】 半導体基板上に導電層／窒化膜／酸化膜
を積層した第１キャパシタ構造に強制的に電流を流し、
注入電荷量に対するフラットバンド電圧の変化を測定し
た特性曲線を準備する工程と、 半導体基板上に導電層／窒化膜／酸化膜を積層した第２
キャパシタ構造を準備する工程と、 前記第２キャパシタ構造上に開口を有する絶縁層を前記
半導体基板上に形成し、その上に単一の導電材料からな
り、前記開口で前記導電層に接続される導電性のアンテ
ナ層を形成し、その上に低密度パターン領域と高密度パ
ターン領域を含む絶縁性マスクパターンを形成したサン
プルを形成する工程と、 第１のプラズマによるドライエッチング工程であって、
低密度パターン領域においてアンテナ層がなくなるまで
エッチングする第１エッチング工程と、 第１エッチング工程に続いて、ハロゲン含有ガスと酸素
との混合ガス、ＨＢｒ、フッ素系ガスのいずれかのプラ
ズマによるプラズマ処理を行う工程と、 ウエットエッチングにより高密度パターン領域に残る導
電性アンテナ層をエッチングする第２エッチング工程
と、 前記プラズマ処理工程前後の前記第２キャパシタ構造の
フラットバンド電圧を測定し、その変化を算出する工程
と、 前記特性曲線を用いて、得られたフラットバンド電圧の
変化から前記プラズマ処理で前記第２キャパシタ構造に
注入された電荷量を推定する工程とを含む電子シェーデ
ィング効果の測定方法。 - 【請求項３】 前記導電体の上層は、ＷＳｉ2 、Ｗ、多
結晶シリコンのいずれかによって形成されている請求項
１記載の電子シェーディングダメージの測定方法。 - 【請求項４】 前記プラズマ処理後のフラットバンド電
圧の測定は、前記アンテナ層の分離されたパターンを電
極として用いる請求項１〜３のいずれかに記載の電子シ
ェーディングダメージの測定方法。 - 【請求項５】 前記プラズマ処理前のフラットバンド電
圧の測定は、前記アンテナ層形成前に行なう請求項１〜
４のいずれかに記載の電子シェーディングダメージの測
定方法。 - 【請求項６】 さらに、前記プラズマ処理前のフラット
バンド電圧測定の前に前記第２キャパシタ構造をアニー
ルする工程を含む請求項１〜５のいずれかに記載の電子
シェーディングダメージの測定方法。 - 【請求項７】 前記第２キャパシタ構造は複数個あり、
前記サンプルの絶縁性マスクパターンはスペースを介し
て複数のパターンが近接配置された密集パターンとスペ
ースのない連続パターンを含み、前記フラットバンド電
圧の変化は密集パターンのフラットバンド電圧の変化か
ら連続パターンのフラットバンド電圧の変化を差し引い
たものとする請求項１〜６のいずれかに記載の電子シェ
ーディングダメージの測定方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06860898A JP3846016B2 (ja) | 1998-03-18 | 1998-03-18 | 電子シェーディングダメージの測定方法 |
| US09/271,104 US6114182A (en) | 1998-03-18 | 1999-03-18 | Measurement of electron shading damage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06860898A JP3846016B2 (ja) | 1998-03-18 | 1998-03-18 | 電子シェーディングダメージの測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11265918A true JPH11265918A (ja) | 1999-09-28 |
| JP3846016B2 JP3846016B2 (ja) | 2006-11-15 |
Family
ID=13378668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06860898A Expired - Fee Related JP3846016B2 (ja) | 1998-03-18 | 1998-03-18 | 電子シェーディングダメージの測定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6114182A (ja) |
| JP (1) | JP3846016B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1049167A3 (en) | 1999-04-30 | 2007-10-24 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6423653B1 (en) * | 2000-01-11 | 2002-07-23 | Taiwan Semiconductor Manufacturing Company | Reduction of plasma damage for HDP-CVD PSG process |
| US6624031B2 (en) | 2001-11-20 | 2003-09-23 | International Business Machines Corporation | Test structure and methodology for semiconductor stress-induced defects and antifuse based on same test structure |
| US6613666B2 (en) | 2001-12-07 | 2003-09-02 | Applied Materials Inc. | Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures |
| US7511936B2 (en) * | 2005-07-20 | 2009-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for dynamic plasma treatment of bipolar ESC system |
| US20080186045A1 (en) * | 2007-02-01 | 2008-08-07 | Matsushita Electric Industrial Co., Ltd. | Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate |
| US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
| US9153453B2 (en) * | 2011-02-11 | 2015-10-06 | Brookhaven Science Associates, Llc | Technique for etching monolayer and multilayer materials |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893152A (en) * | 1973-07-25 | 1975-07-01 | Hung Chang Lin | Metal nitride oxide semiconductor integrated circuit structure |
| US4151537A (en) * | 1976-03-10 | 1979-04-24 | Gte Laboratories Incorporated | Gate electrode for MNOS semiconductor memory device |
| US4840917A (en) * | 1988-07-13 | 1989-06-20 | Eastman Kodak Company | Method of interface state reduction in MNOS capacitors |
| JP3307240B2 (ja) * | 1996-09-06 | 2002-07-24 | ヤマハ株式会社 | 電子シェーディングダメージの測定方法 |
| JP3250465B2 (ja) * | 1996-09-06 | 2002-01-28 | ヤマハ株式会社 | 電子シェーディングダメージの測定方法 |
-
1998
- 1998-03-18 JP JP06860898A patent/JP3846016B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-18 US US09/271,104 patent/US6114182A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6114182A (en) | 2000-09-05 |
| JP3846016B2 (ja) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100689916B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| US6884670B2 (en) | Dry etching with reduced damage to MOS device | |
| CN101577266B (zh) | 等离子体损伤的检测测试结构及评估方法 | |
| JP3250465B2 (ja) | 電子シェーディングダメージの測定方法 | |
| US6458648B1 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| JP3846016B2 (ja) | 電子シェーディングダメージの測定方法 | |
| JP3307240B2 (ja) | 電子シェーディングダメージの測定方法 | |
| US5843835A (en) | Damage free gate dielectric process during gate electrode plasma etching | |
| JP5276926B2 (ja) | コンタクトホール側壁の抵抗値測定方法 | |
| JP3269411B2 (ja) | 半導体装置の製造方法 | |
| US5843827A (en) | Method of reducing dielectric damage from plasma etch charging | |
| JP3780849B2 (ja) | イオン電流測定方法および測定装置 | |
| US20050064716A1 (en) | Plasma removal of high k metal oxide | |
| KR100946041B1 (ko) | 듀얼 게이트 산화막 제조방법 | |
| US20020009889A1 (en) | Semiconductor manufacturing process and semiconductor device | |
| US8419892B2 (en) | Plasma process detecting sensor | |
| JPWO2000055900A1 (ja) | イオン電流密度測定方法および測定装置並びに半導体デバイス製造方法 | |
| KR100504177B1 (ko) | 반도체 가스 센서 및 그 제조 방법 | |
| JP4506181B2 (ja) | 半導体ウェーハの評価方法 | |
| JP3716007B2 (ja) | 半導体装置の製造方法 | |
| JP2003100829A (ja) | 半導体ウエーハの評価方法 | |
| Tabara | New metal etching method for reducing electron shading damage | |
| US20070059883A1 (en) | Method of fabricating trap nonvolatile memory device | |
| JP2000150482A (ja) | ドライエッチング方法 | |
| KR100437832B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |