JPH11266156A - アナログ／ディジタル変換器 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＣＤイメージセンサから出力される、基準
レベルの電圧信号とデータレベルの電圧信号とを交互に
取り込んで、そのレベル差に対応するディジタル信号を
得るＡ／Ｄ変換器において、加算器をなくしてＣＭＯＳ
回路で統一できるようにし、製造工程の簡素化、１チッ
プ化を図る。 【解決手段】 複数の参照電圧を発生させる抵抗ラダー
回路２の各分圧点に入力側が接続される比較器として差
動チョッパコンパレータ３（３−１〜３−ｍ）を用い、
ＣＣＤイメージセンサ１２からの画素レベルと基準レベ
ルとの電圧信号により差動チョッパコンパレータ３の両
入力端側の第１及び第２の容量成分を充電し、続いてこ
れら容量成分に夫々前記分圧点及びグランドを接続す
る。この結果入力側の誤差電圧は参照電圧から両レベル
差の電圧（有効データ）を差し引いたものとなり、比較
処理が行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＣＣＤ（電
荷結合形撮像素子）を用いたディジタルスチ−ルカメラ
やビデオカメラなどから時分割で交互に出力される基準
レベルの電圧信号とデ−タレベルの電圧信号との差分を
有効デ−タとして取り出し、その有効デ−タである電圧
信号をディジタル信号に変換するＡ／Ｄ変換器（アナロ
グ／ディジタル変換器）に関するものである。

【０００２】

【従来の技術】ＣＣＤは素子間にばらつきがあるため、
画素レベルの電圧信号の他に基準レベルの電圧信号を出
力し、両者のレベル差を有効デ−タとしている。具体的
には図６に示すように基準レベルの電圧信号と画素レベ
ルの電圧信号とを交互に出力している。図７はディジタ
ルスチ−ルカメラやビデオカメラといったＣＣＤカメラ
の信号処理のためのブロック図を示し、レンズ１１から
ＣＣＤイメ−ジセンサ１２に取り込まれた画像は、ここ
でアナログ電圧信号に変換され、この電圧信号は前処理
回路１３にて前処理された後、Ａ／Ｄ変換器１４を通っ
てディジタル処理部１５で処理される。

【０００３】図８はこのブロック図を具体化した回路図
であり、前処理回路１３では、相関二重サンプリング
（ＣＤＳ；Correlated Double Sample）を行っている。
相関二重サンプリングとは、時間をずらして信号のサン
プリングを２回行って夫々をホ−ルドする処理である。
この回路ではサンプルホ−ルド部１６ａ、１６ｂにより
基準レベル及び画素レベルの電圧信号が順次サンプリン
グしてホ−ルドされ、加算器１７にてその差分を取り出
し、ラダ−回路１８の各抵抗成分から基準電圧を取り込
んでいるコンパレ−タ１９−１、１９−２……１９−ｍ
に前記差分の電圧を入力し、その出力に基づいてエンコ
−ダ１０にてディジタル信号が出力される。

【０００４】

【発明が解決しようとする課題】ところでＣＣＤカメラ
に使用されるＡ／Ｄ変換器の出力ビット数は一般に１０
ビット以上であるため、加算器として使用する差動アン
プはバイポ−ラトランジスタにより構成したものが用い
られる。その理由は、ＣＭＯＳアンプはオフセット誤差
が大きく入力に対する出力のリニアリティが高くないた
め、１０ビット以上もの分解能を持たせることができな
いからである。一方Ａ／Ｄ変換器にはＣＭＯＳアンプを
用いているため、前処理回路とＡ／Ｄ変換器とを同一の
チップに搭載することができず、別々に製造しなければ
ならなかった。この結果製造プロセスの簡素化及び製造
コストの低廉化が阻まれる一因となっていた。

【０００５】また基準レベル及び画素レベルの電圧信号
を各々共通のＡ／Ｄコンバ−タに入力し、その出力を後
から引き算して有効デ−タを取り出す手法も考えられる
が、この場合には精度がＡ／Ｄ変換器のステップレベル
の差で決まってしまうので高い精度が得られない。

【０００６】本発明は、このような背景の下になされた
ものであり、その目的とするところは、例えばＣＣＤカ
メラのように相関二重サンプリングを行った２個の信号
のレベル差に対応するディジタル信号を得るＡ／Ｄ変換
器において、製造プロセスが簡素化され、コストを低く
抑えることのできる技術を提供することにある。

【０００７】

【課題を解決するための手段】本発明のアナログ／ディ
ジタル変換器は、基準レベルの電圧信号とデ−タレベル
の電圧信号とを交互に取り込み、連続するこれら電圧信
号のレベル差を有効デ−タとし、この有効デ−タをディ
ジタルコ−ド信号に変換するアナログ／ディジタル変換
器において、前記ディジタルコ−ド信号の各値に夫々対
応する参照電圧を発生させる参照電圧発生部と、前記基
準レベルの電圧信号とデ−タレベルの電圧信号との少な
くとも一方をサンプリングして保持するサンプル保持部
と、前記各参照電圧に夫々対応して設けられ、演算増幅
器と、この演算増幅器の正転入力端と反転入力端との
間、及び反転入力端と正転出力端との間を開閉する入出
力間スイッチと、前記演算増幅器の正転入力端及び反転
入力端に夫々一端側が接続された第１の容量成分及び第
２の容量成分と、これら容量成分の他端側に接続された
充電制御用のスイッチ群と、を含む複数の差動チョッパ
比較器と、各差動チョッパ比較器の入力側に共通の設定
電圧を供給するための設定電圧源と、各差動チョッパ比
較器の比較結果が入力され、これら比較結果に対応する
ディジタルコ−ド信号を出力するエンコ−ダと、を備
え、前記入出力間スイッチを閉状態としておくと共に前
記充電制御用のスイッチ群の開閉を制御して、基準レベ
ルの電圧信号及びデ−タレベルの電圧信号のうちの一方
と前記サンプル保持部にて保持された他方とにより、夫
々第１の容量成分及び第２の容量成分の一方及び他方を
充電し、次いで前記入出力間スイッチを開状態としてお
くと共に前記充電制御用のスイッチ群の開閉を制御し
て、各参照電圧の印加点を、対応する差動チョッパ比較
器の第１の容量成分及び第２の容量成分の一方に、また
前記設定電圧源を第１の容量成分及び第２の容量成分の
他方に夫々接続し、こうして基準レベルの電圧信号とデ
−タレベルの電圧信号との差に応じた比較結果を各差動
チョッパ比較器から得ることを特徴とする。

【０００８】他の発明のアナログ／ディジタル変換器
は、差動差動チョッパ比較器を用いる構成は上記発明の
同じであるが、サンプル保持部を用いない構成とし、入
出力間スイッチを閉状態として、基準レベルの電圧信号
及びデ−タレベルの電圧信号の一方と参照電圧及び設定
電圧の一方とにより、第１の容量成分及び第２の容量成
分の一方及び他方を夫々充電するように前記充電制御用
のスイッチ群の開閉を制御し、次いで入出力間スイッチ
を開状態としておき、基準レベルの電圧信号及びデ−タ
レベルの電圧信号の他方と参照電圧及び設定電圧の他方
とを、第１の容量成分及び第２の容量成分の他方及び一
方に入力し、こうして基準レベルの電圧信号とデ−タレ
ベルの電圧信号との差に応じた比較結果を各差動チョッ
パ比較器から得ることを特徴とする。

【０００９】上記発明において、設定電圧源は例えばグ
ランドであり、また基準レベルの電圧信号とデ−タレベ
ルの電圧信号とは、例えば電荷結合形撮像素子イメ−ジ
センサから出力される基準レベル及び画素レベルの信号
である。

【００１０】

【発明の実施の形態】本発明のＡ／Ｄ変換器に係る実施
の形態を図１に示す。図中２は抵抗ラダー回路であり、
一端及び他端が夫々高位電源及び低位電源に接続されて
いる。この抵抗ラダー回路２は参照電圧を発生させるた
めの複数の分圧用の抵抗成分Ｒが直列に接続されて構成
され、Ａ／Ｄ変換器がｎビットのディジタルコード信号
を得るものであれば、ディジタルコード信号の各値に夫
々対応する参照電圧を取り出すための２ⁿ （＝ｍ）個の
分圧点が選択できるようになっている。この例では抵抗
ラダー回路２及び高位電源及び低位電源が参照電圧発生
部に相当する。

【００１１】前記参照電圧に夫々対応して２ⁿ 個の差動
チョッパ比較器である差動チョッパコンパレータ３（３
−１〜３−ｍ）が設けられている。この差動チョッパコ
ンパレータ３について図２を参照しながら説明する。３
１は演算増幅器であり、正転入力端と反転出力端との
間、及び反転入力端と正転出力端との間には、夫々スイ
ッチＳ２及びＳ５が設けられている。演算増幅器３１の
正転入力端及び反転入力端には夫々第１の容量成分Ｃ１
及び第２の容量成分Ｃ２の一端が接続されている。容量
成分Ｃ１の他端は、スイッチＳ１を介して、ＣＣＤイメ
ージセンサ１２の出力信号が送られる信号線１２ａに接
続されており、容量成分Ｃ２の他端はスイッチＳ４及び
サンプルホールド回路４１を介して前記信号線１２ａに
接続されている。また容量成分Ｃ１の他端はスイッチＳ
３を介して前記抵抗ラダー回路２の分圧点に、容量成分
Ｃ２の他端はスイッチＳ６を介してグランドＧに接続さ
れている。なお前記スイッチＳ２、Ｓ５は特許請求の範
囲でいう入出力間スイッチに、スイッチＳ１、Ｓ３、Ｓ
４、Ｓ６は特許請求の範囲でいう充電制御用のスイッチ
群に、サンプルホールド回路４１は特許請求の範囲でい
うサンプル保持部に夫々相当する。

【００１２】差動チョッパコンパレータ３の出力側には
エンコーダ（符号器）５が接続されており、例えば論理
「Ｈ」が出力された差動チョッパコンパレータ３の段数
に対応するディジタル信号がエンコーダ５から出力され
る。

【００１３】次にこの実施の形態の動作について説明す
る。図３はＣＣＤ１２の出力信号と、差動チョッパコン
パレータ３の各スイッチＳ１〜Ｓ６の状態とを対応付け
て示すタイミングチャートである。

【００１４】この例では、基準レベルの電圧信号と画素
レベルの電圧信号とが交互にＣＣＤイメージセンサ１２
から出力されているとすると、先ず早い方の信号つまり
基準レベルの電圧信号をサンプルホールド回路４１によ
りサンプリングして保持する。このタイミングを図３に
てＡ１を付した丸印で示す。そして前記基準レベルの電
圧信号に続いて画素レベルの電圧信号が信号路１２ａに
現われるタイミングでスイッチＳ１、Ｓ２、Ｓ４、Ｓ５
を閉状態にすると共にスイッチＳ３、Ｓ６を開状態とす
る。これによって信号路１２ａに現われた画素レベルの
電圧信号をスイッチＳ１を通じて容量成分Ｃ１に導いて
当該容量成分Ｃ１を充電すると共に、既にサンプルホー
ルド回路４１に保持されている基準レベルの電圧信号に
より容量成分Ｃ２を充電する。なお図３中Ａ２を付した
丸印は、画素レベルの電圧信号により容量成分Ｃ１を充
電するタイミングを模式的に示したものである。このと
き差動チョッパコンパレータ３のオートゼロ電圧（差動
チョッパコンパレータ３のしきい値ｖｔ）をＶｂとし、
画素レベルの電圧及び基準レベルの電圧を夫々Ｖin1 及
びＶin2 とすると、容量成分Ｃ１に充電される電荷Ｑ１
及び容量成分Ｃ２に充電される電荷Ｑ２は夫々（１）式
及び（２）式で表わされる。

【００１５】ただし容量成分の符号Ｃ１、Ｃ２は便宜上
容量値も兼用しているのものとする。 Ｑ１＝（Ｖin1 −Ｖｂ）Ｃ１…（１） Ｑ２＝（Ｖin2 −Ｖｂ）Ｃ２…（２） その後、例えば次の基準レベルの電圧信号が信号路１２
ａに現われるタイミングでスイッチＳ１、Ｓ２、Ｓ４、
Ｓ５を開状態にし、かつスイッチＳ３、Ｓ６を閉状態に
して、参照電圧の印加点つまり抵抗ラダー回路２の分圧
点を第１の容量成分Ｃ１の他端に接続すると共に、設定
電圧源であるグランドＧを第２の容量成分Ｃ２の他端に
接続する。またこのとき演算増幅器３１の正転入力端と
反転出力端との間、及び反転入力端と正転出力端との間
が開かれ、演算増幅器３１において比較処理が行われ
る。

【００１６】この状態における演算増幅器３１の正転入
力端に入力される入力電圧Ｖ１は（３）式で、また反転
入力端に入力される入力電圧Ｖ２は（４）で夫々表わさ
れる。なおＶＲｅｆ参照電圧である。

【００１７】 Ｖ１＝ＶＲｅｆ−Ｑ１／Ｃ１＝ＶＲｅｆ−Ｖin1 ＋Ｖｂ …（３） Ｖ２＝０−Ｑ２／Ｃ２＝−Ｖin2 ＋Ｖｂ …（４） 従ってＶ１とＶ２との誤差ΔＶ（＝Ｖ１−Ｖ２）は
（５）式で表わされる。

【００１８】 ΔＶ＝Ｖ１−Ｖ２＝ＶＲｅｆ−（Ｖin1 −Ｖin2 ） …（５） この結果例えば演算増幅器３１の正転出力端及び反転出
力端の一方例えば正転出力端を差動チョッパコンパレー
タ３の出力端とすると（この場合反転出力端は浮遊して
いる状態である）、画素レベルの電圧信号と基準レベル
の電圧信号とのレベル差（Ｖin1 −Ｖin2 ）がＶＲｅｆ
よりも大きければ比較結果は論理「１」となり、ＶＲｅ
ｆよりも小さければ論理「０」となる。こうして前記レ
ベル差（Ｖin1 −Ｖin2 ）に応じて、論理「１」を出力
する差動チョッパコンパレータ３の段数が決定されるの
で、それに対応するディジタルコード信号がエンコーダ
５から出力される。

【００１９】上述実施の形態によれば、Ａ／Ｄ変換器の
比較器として差動チョッパコンパレータ３を用いている
ので、相関二重サンプリングの機能つまり画素レベルの
電圧信号及び基準レベルの電圧信号のうちの一方と他方
とを順次サンプリングして同時に保持する機能をＡ／Ｄ
変換器の中に取り込むことができる。このため従来両レ
ベルの差を求めるためにバイポーラトランジスタで構成
せざるをえなかった加算器を使用せずに済み、そして差
動チョッパコンパレータ３の演算増幅器３１は各スイッ
チやエンコーダなどと同様にＣＭＯＳ回路により構成す
ることができる。従って製造工程が簡素化されると共に
Ａ／Ｄ変換器を１チップで構成することができ、コスト
の低減、小型化を図ることができ、ＣＣＤカメラのコス
トを低く抑えることができる。またＣＣＤイメージセン
サ１２からの出力がＡ／Ｄ変換器の入力となるのでＡ／
Ｄ変換器本来の性能が得られ、加算器のアンプによる入
力信号の劣化という問題もない。

【００２０】以上においてサンプルホールド回路４１
は、上述のようにスイッチＳ４側に設ける代りにスイッ
チＳ１側に設け、ＣＣＤイメージセンサ１２からははじ
めに画素レベルの電圧信号を、次いで基準レベルの電圧
信号を夫々出力するようにしてもよく、この場合には早
い方の信号である画素レベルの電圧信号がサンプルホー
ルド回路４１に保持されることになると共に、図３に示
すスイッチＳ１〜Ｓ６のシーケンスは反転したものとな
る。なお本発明は、スイッチＳ１、Ｓ４側の一方にサン
プルホールド回路４１を設ければよいが、両側に設けた
構成においても未発明の範囲に含まれる。

【００２１】ここで前記スイッチＳ６を通じて容量成分
Ｃ２の他端に印加される設定電圧源の設定電圧は上述の
例ではグランドを用いているので０ボルトであるが、こ
れに限らず所定の電圧であってもよい。また上述の実施
の形態とは逆に、第１の容量成分Ｃ１及び第２の容量成
分Ｃ２を夫々基準レベルの電圧信号及び画素レベルの電
圧信号で充電するようにしてもよく、この場合例えばＣ
ＣＤイメージセンサ１２の出力をインバータにより反転
させるようにすれば同様の結果となる。更にまた第１の
容量成分Ｃ１側にスイッチＳ３を介してグランドを接続
し、第２の容量成分Ｃ２側にスイッチＳ６を介して抵抗
ラダー回路２の分圧点を接続するようにしてもよい。

【００２２】次に本発明の他の実施の形態について図４
及び図５を参照しながら説明する。この実施の形態が先
の実施の形態と異なる点は、サンプルホールド回路４
１、４２を用いていない点、第１の容量成分Ｃ１の他端
をスイッチＳ３を介して信号線１２ａに接続している
点、第２の容量成分Ｃ２の他端をスイッチＳ４を介して
抵抗ラダー回路２の分圧点に接続している点である。

【００２３】この実施の形態では、先ず画素レベルの電
圧信号が出力されているときにスイッチＳ１、Ｓ２を閉
状態とし、次いで例えば基準レベルの電圧信号が出力さ
れているときにスイッチＳ４、Ｓ５を閉状態とする。容
量成分Ｃ１、Ｃ２に夫々充電される電荷Ｑ１、Ｑ２は
（６）、（７）式で表わされる。

【００２４】Ｑ１＝（Ｖin1 −Ｖｂ）Ｃ１ …（６） Ｑ２＝（ＶＲｅｆ−Ｖｂ）Ｃ１ …（７） そしてまだ前記基準レベルの電圧信号が出力されている
間にスイッチＳ３、Ｓ６を閉状態に、その他のスイッチ
Ｓ１、Ｓ２、Ｓ４、Ｓ５を開状態にすると、演算増幅器
３１の正転入力端及び反転入力端の入力電圧Ｖ１、Ｖ２
は夫々（８）、（９）式で表わされる。

【００２５】 Ｖ１＝Ｖin2 −Ｑ１／Ｃ１＝Ｖin2 −Ｖin1 ＋Ｖｂ …（８） Ｖ２＝０−Ｑ２／Ｃ２＝−ＶＲｅｆ＋Ｖｂ …（９） 従ってΔＶ（＝Ｖ１−Ｖ２）は（１０）式で表わされ
る。

【００２６】 ΔＶ＝ＶＲｅｆ−（Ｖin1 −Ｖin2 ） …（１０） この式からも分かるように、先の実施の形態と同様に差
動チョッパコンパレータ３から（Ｖin1 −Ｖin2 ）とＶ
Ｒｅｆとの大小に応じた論理出力（比較結果）が得ら
れ、やはり加算器を用いずに画素レベルと基準レベルと
のレベル差に応じたディジタルコード出力が得られる。
なおこの実施の形態においてＶin1 及びＶin2 を第２の
容量成分Ｃ２側へ入力し、ＶＲｅｆ及びグランドの０Ｖ
を第１の容量成分Ｃ１側へ入力するようにしてもよい。

【００２７】図２の構成と図４の構成とを比べた場合、
前者の場合差動チョッパコンパレータ３のゲインがほと
んどない領域でも正常な動作を行える点で優れている。

【００２８】以上において本発明は基準レベルの電圧信
号とデータレベルの電圧信号とを交互に取り込み、その
レベル差を有効データとするものであれば適用でき、Ｃ
ＣＤイメージセンサからの出力信号を処理することに限
定されるものではない。

【００２９】

【発明の効果】本発明によれば、基準レベルの電圧信号
及びデータレベルの電圧信号の一方と他方とを交互に取
り込んでそのレベル差に対応するディジタルコード信号
を得るにあたって、Ａ／Ｄ変換器の比較器として差動チ
ョッパコンパレータを用いているので加算器が不要にな
り、従ってＡ／Ｄ変換器の中にバイポーラトランジスタ
とＣＭＯＳ回路とを混在させずにＣＭＯＳ回路で統一で
きるので製造工程が簡素化され、また１チップで構成す
ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の全体構成を示すブロック
図である。

【図２】本発明の実施の形態の要部を示す回路図であ
る。

【図３】本発明の実施の形態の動作を示すタイムチャー
トである。

【図４】本発明の他の実施の形態の要部を示す回路図で
ある。

【図５】本発明の他の実施の形態の動作を示すタイムチ
ャートである。

【図６】ＣＣＤイメージセンサから出力されるビデオ信
号を示す波形図である。

【図７】ＣＣＤを用いたカメラの一般的な構成を示すブ
ロック図である。

【図８】ＣＣＤを用いたカメラの要部を示す回路図であ
る。

【符号の説明】

１２ ＣＣＤイメージセンサ １２ａ 信号線 ３（３−１〜３−ｍ）差動チョッパコンパレータ ３１ 演算増幅器 Ｓ１、Ｓ３、Ｓ４、Ｓ６ 充電制御用のスイッチ Ｓ２、Ｓ５ 入出力間スイッチ Ｃ１、Ｃ２ 容量成分 ４１ サンプルホールド回路 ５ エンコーダ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基準レベルの電圧信号とデ−タレベルの
   電圧信号とを交互に取り込み、連続するこれら電圧信号
   のレベル差を有効デ−タとし、この有効デ−タをディジ
   タルコ−ド信号に変換するアナログ／ディジタル変換器
   において、 前記ディジタルコ−ド信号の各値に夫々対応する参照電
   圧を発生させる参照電圧発生部と、 前記基準レベルの電圧信号とデ−タレベルの電圧信号と
   の少なくとも一方をサンプリングして保持するサンプル
   保持部と、 前記各参照電圧に夫々対応して設けられ、演算増幅器
   と、この演算増幅器の正転入力端と反転入力端との間、
   及び反転入力端と正転出力端との間を開閉する入出力間
   スイッチと、前記演算増幅器の正転入力端及び反転入力
   端に夫々一端側が接続された第１の容量成分及び第２の
   容量成分と、これら容量成分の他端側に接続された充電
   制御用のスイッチ群と、を含む複数の差動チョッパ比較
   器と、 各差動チョッパ比較器の入力側に共通の設定電圧を供給
   するための設定電圧源と、 各差動チョッパ比較器の比較結果が入力され、これら比
   較結果に対応するディジタルコ−ド信号を出力するエン
   コ−ダと、を備え、 前記入出力間スイッチを閉状態としておくと共に前記充
   電制御用のスイッチ群の開閉を制御して、基準レベルの
   電圧信号及びデ−タレベルの電圧信号のうちの一方と前
   記サンプル保持部にて保持された他方とにより、夫々第
   １の容量成分及び第２の容量成分の一方及び他方を充電
   し、 次いで前記入出力間スイッチを開状態としておくと共に
   前記充電制御用のスイッチ群の開閉を制御して、各参照
   電圧の印加点を、対応する差動チョッパ比較器の第１の
   容量成分及び第２の容量成分の一方に、また前記設定電
   圧源を第１の容量成分及び第２の容量成分の他方に夫々
   接続し、 こうして基準レベルの電圧信号とデ−タレベルの電圧信
   号との差に応じた比較結果を各差動チョッパ比較器から
   得ることを特徴とするアナログ／ディジタル変換器。
2. 【請求項２】 基準レベルの電圧信号とデ−タレベルの
   電圧信号とを交互に取り込み、連続するこれら電圧信号
   のレベル差を有効デ−タとし、この有効デ−タをディジ
   タルコ−ド信号に変換するアナログ／ディジタル変換器
   において、 前記ディジタルコ−ド信号の各値に夫々対応する参照電
   圧を発生させる参照電圧発生部と、 前記各参照電圧に夫々対応して設けられ、演算増幅器
   と、この演算増幅器の正転入力端と反転入力端との間、
   及び反転入力端と正転出力端との間を開閉する入出力間
   スイッチと、前記演算増幅器の正転入力端及び反転入力
   端に夫々一端側が接続された第１の容量成分及び第２の
   容量成分と、これら容量成分の他端側に接続された充電
   制御用のスイッチ群と、を含む複数の差動チョッパ比較
   器と、 各差動チョッパ比較器の入力側に共通の設定電圧を供給
   するための設定電圧源と、 各差動チョッパ比較器の比較結果が入力され、これら比
   較結果に対応するディジタルコ−ド信号を出力するエン
   コ−ダと、を備え、 前記入出力間スイッチを閉状態として、基準レベルの電
   圧信号及びデ−タレベルの電圧信号の一方と参照電圧及
   び設定電圧の一方とにより、第１の容量成分及び第２の
   容量成分の一方及び他方を夫々充電するように前記充電
   制御用のスイッチ群の開閉を制御し、 次いで前記入出力間スイッチを開状態としておき、基準
   レベルの電圧信号及びデ−タレベルの電圧信号の他方と
   参照電圧及び設定電圧の他方とを、第１の容量成分及び
   第２の容量成分の他方及び一方に入力し、 こうして基準レベルの電圧信号とデ−タレベルの電圧信
   号との差に応じた比較結果を各差動チョッパ比較器から
   得ることを特徴とするアナログ／ディジタル変換器。
3. 【請求項３】 設定電圧源はグランドであることを特徴
   とする請求項１または２記載のアナログ／ディジタル変
   換器。
4. 【請求項４】 基準レベルの電圧信号とデ−タレベルの
   電圧信号とは、電荷結合形撮像素子イメ−ジセンサから
   出力される基準レベル及び画素レベルの信号であること
   を特徴とする請求項１、２または３記載のアナログ／デ
   ィジタル変換器。