JPH11266171A - 周波数変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 周波数変換装置の局部発振回路に、各チャネ
ルに対応した局発信号を生成するため、ＰＬＬ（位相同
期ループ）による直接分周形周波数シンセサイザが採用
される。各チャネルに対応すべくＰＬＬの分周比（１／
Ｎ）が小さくなるとループ利得Ｋが低下し、電圧制御発
振器（ＶＣＯ）の出力は位相雑音特性が低下した。 【解決手段】 局部発振回路３，６からなる複数段の周
波数変換回路のうち、いずれか一方の局部発振回路６を
受信高周波信号の最小ステップ（例えば、１００ＫＨ
ｚ）に相当する周波数差を形成した２つの周波数信号を
交互に切替え出力するよう構成した。この結果、周波数
変換回路における同調機能は分散化され、他方の局部発
振回路３におけるＰＬＬ分周比（１／Ｎ）を大きくする
ことができ、ＶＣＯにおける位相雑音特性を改善するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線通信の送受信
機に採用されるダブルスーパヘテロダイン方式等の周波
数変換装置の改良に関する。

【０００２】

【従来の技術】周波数分割多元接続（ＦＤＭＡ）方式が
採用された衛星通信においては、各地球局が１個の衛星
の中継器に対して、互いに異なった周波数帯を使用して
接続できるように、音声やデータを周波数の異なる複数
の搬送波に対し変調する周波数分割多重方式（ＦＤＭ）
が使用される。

【０００３】また、１つのチャネルを多数の通話に用い
る移動通信では、周波数分割交換方式が採用されるが、
周波数を分割する場合には上記周波数分割多重方式（Ｆ
ＤＭ）が採用される。

【０００４】周波数分割多重方式を扱う送受信機では、
周波数変換装置が組み込まれるが、シングルスーパ方式
では、局部発振回路の出力信号やその高調波によるビー
ト妨害あるいはイメージ妨害等のスプリアス（ｓｐｕｒ
ｉｏｕｓ）の問題が発生するため、これらの問題に対す
る改善策として、しばしばダブルスーパヘテロダイン方
式等の複数段縦続接続による周波数変換回路が使用され
る。

【０００５】すなわち、受信機の中にダブルスーパヘテ
ロダイン方式を組込んだ従来の周波数変換装置を図６を
参照して説明するに、アンテナ１を介して受信された３
〜３０ＭＨｚの高周波信号は、第１の周波数変換回路
（ＭＩＸ）２に供給されるが、この第１の周波数変換回
路２には、１００ＫＨｚステップで７３．５〜９９．５
ＭＨｚの第１の局発信号３ａを生成する第１の局部発振
回路３が接続されている。

【０００６】従って、第１の周波数変換回路２は受信高
周波信号を１００ＫＨｚステップからなる６９．５〜７
０．５ＭＨｚの第１の中間周波数（ＩＦ）信号に変換
し、第１のＩＦ信号は帯域幅１ＭＨｚの第１の帯域通過
フィルタ（ＢＰＦ）４を介して、第２の周波数変換回路
（ＭＩＸ）５に供給される。

【０００７】第２の周波数変換回路５には、７２．５Ｍ
Ｈｚの第２の局発信号６ａを生成する第２の局部発振回
路６が接続されている。従って、この第２の周波数変換
回路５からは１００ＫＨｚステップの２〜３ＭＨｚの第
２の中間周波数（ＩＦ）信号が導出され、この第２のＩ
Ｆ信号は帯域幅１ＭＨｚの第２の帯域通過フィルタ（Ｂ
ＰＦ）７を介して、復調回路８及び音声出力回路９に供
給されるよう構成されている。

【０００８】なお、第１の局部発振回路３は、図７に示
すようなＰＬＬ（位相同期ループ：Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）による直接分周形周波数シンセサイ
ザで構成されている。

【０００９】すなわち、水晶発振素子等で構成された基
準信号発振器３１からの高精度の基準周波数ｆｒ信号
は、第１の分周器３２で分周比（１／Ｒ）（Ｒは正の整
数）により適宜分周され、位相比較器３３に供給され
る。位相比較器３には、分周比（１／Ｎ）（Ｎは正の整
数）からなる第２の分周器３４を介して供給される電圧
制御発振器（ＶＣＯ）３５からの出力信号３ａ（周波数
ｆｏ）と位相比較され、その検出された位相差はループ
フィルタ３６を介して前記ＶＣＯ３５に供給されるよう
に構成されている。

【００１０】このように従来の周波数変換装置における
第１の局部発振回路３は、ＰＬＬによる直接分周形周波
数シンセサイザにより構成されたので、例えばＶＣＯ３
５から１００ＫＨｚの間隔（ステップ）の同調出力周波
数ｆｏ（７３．５〜９９．５ＭＨｚ）を得るために、図
７に示すように分周器３４に接続された分周比切替器３
７は、ＶＣＯ３５における１００ＫＨｚステップの発振
出力に対応して、分周器３４における分周比１／Ｎを１
／７３５〜１／９９５に順次切替えるように設定され
た。

【００１１】ところで、このＰＬＬによる直接分周形周
波数シンセサイザにおいて、構成されたＶＣＯ３５はも
ともと水晶発振器等のように高精度の周波数安定は期待
できないので、その同調出力信号はよく知られているよ
うに発振周波数自体の周波数変動により、搬送波が雑音
により位相変調を受ける、いわゆる位相雑音特性を示す
性質がある。

【００１２】その位相雑音特性はＰＬＬのループ利得に
依存し、ループ帯域内においては概ねループ利得Ｋが小
さくなるほど大きな位相雑音が発生する。ＰＬＬのルー
プ利得Ｋは、位相比較器３３の利得をＫφ、ＶＣＯ３５
の利得をＫｖ、分周器３４の分周比を１／Ｎとした場
合、Ｋφ・Ｋｖ／Ｎで表されるから、図７に示す回路で
は、ループ利得ＫはＫφ・Ｋｖ／７３５〜９９５とな
る。

【００１３】上述のように、ＰＬＬによる直接分周形周
波数シンセサイザで構成された周波数変換装置におい
て、位相雑音特性はＰＬＬにおけるループ利得Ｋにより
定まり、また従来装置における出力信号の最小の同調ス
テップ（１００ＫＨｚ）は分周器３４の分周比１／Ｎそ
のものにより設定されるものであった。

【００１４】

【発明が解決しようとする課題】上記のように、従来の
複数の周波数変換回路を縦続接続した例えばダブルスー
パヘテロダイン方式の周波数変換装置では、いずれか一
方に周波数変換回路の局発にＰＬＬが採用されたが、Ｐ
ＬＬは上記のように、電圧制御発振器（ＶＣＯ）出力の
周波数ステップが小さくなると、それに比例してＰＬＬ
のループ利得Ｋも小さくなり、それに伴い発振出力の位
相雑音特性は劣化した。

【００１５】そこで、ＰＬＬにおける発振出力の周波数
ステップが仮に小さくなっても、ＰＬＬのループ利得を
十分高いものとするためには、ＰＬＬ自体の中に周波数
変換器を設けることが考えられるが、ＰＬＬの中に周波
数変換器を設けることは、回路構成の複雑化とともにそ
れに伴う新たなスプリアスが発生しやすいという欠点が
生じた。

【００１６】また、局部発信回路の回路構成に、ＰＬＬ
を採用しないＤＤＳ（直接デジタルシンセサイザ：Ｄｉ
ｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）
で構成することも考えられるが、ＤＤＳの構成上、必要
とされるＤ／Ａ変換器の変換特性上で、これも十分なス
プリアス特性が得られないという問題があり、例えば１
００ＫＨｚの同調ステップという一定の周波数同調ステ
ップを得たいとした場合に、いかに良好な位相雑音特性
を得るかが課題とされた。

【００１７】

【課題を解決するための手段】そこで本発明は、上記従
来の課題を解決するためになされたもので、第１の周波
数変換回路と、この第１の周波数変換回路に縦続接続さ
れた第２の周波数変換回路とにより構成された周波数変
換装置において、前記第１または第２の周波数変換回路
にそれぞれ接続される局部発振回路のうち、少なくとも
一方はＰＬＬによる直接分周形周波数シンセサイザで構
成され、他方の周波数変換回路に接続される局部発振回
路は、２つの異なった周波数信号を交互に切替え導出す
るように構成されたことを特徴とする。

【００１８】このように、本発明による周波数変換装置
は、第１及び第２の各周波数変換回路のうち、一方の局
部発振回路を２つの異なった周波数信号を交互に切替え
導出するように構成したので、同調機能の分散化が実現
し、装置として一定の周波数同調ステップを得るのに、
他方の周波数変換回路に接続される局部発振回路の周波
数同調ステップを大きくすることができ、ＰＬＬのルー
プ利得低下にともなう位相雑音特性の劣化を抑制するこ
とができる。

【００１９】

【発明の実施の形態】以下、この発明による周波数変換
装置の一実施の形態を図１ないし図５を参照して詳細に
説明する。なお、図６及び図７に示した従来の装置と同
一構成には、同一符号を付して、詳細な説明は省略す
る。

【００２０】すなわち、図１は、この発明による周波数
変換装置の第１の実施の形態を示す構成図である。

【００２１】アンテナ１を介して受信された３〜３０Ｍ
Ｈｚの高周波信号は、第１の周波数変換回路２に供給さ
れ、この第１の周波数変換回路（ＭＩＸ）２には、従来
と同様に、ＰＬＬによる直接分周形周波数シンセサイザ
で構成された第１の局部発振回路３が接続されている
が、この第１の実施の形態において、第１の局部発振回
路３は下記表１にも示したように、２００ＫＨｚステッ
プにより７３．４ＭＨｚ〜９９．４ＭＨｚの局発信号３
ａを生成し導出する。

【００２２】

【表１】 従って、第１の周波数変換回路２は受信高周波信号を２
００ＫＨｚステップの６９．４〜７０．５ＭＨｚの第１
の中間周波数（ＩＦ）信号に変換し、変換された第１の
ＩＦ信号は帯域幅１．１ＭＨｚの第１のＢＰＦ４を介し
て、第２の周波数変換回路（ＭＩＸ）５に供給される。

【００２３】第２の周波数変換回路５には、第２の局部
発振回路６が接続されているが、この第２の局部発振回
路６は、その出力周波数差が最小周波数ステップである
１００ＫＨｚの差をなす７２．４ＭＨｚの第１の水晶発
振回路６１、及び７２．５ＭＨｚの第２の水晶発振回路
６２が切替え導出され、第２の周波数変換回路（ＭＩ
Ｘ）５に供給されるよう構成されている。

【００２４】このように、第２の局部発振回路６は、１
００ＫＨｚ異なる２つの局発信号（７２．４ＭＨｚ，７
２．５ＭＨｚ）を交互に切替え導出するように構成した
ので、アンテナ１を介して受信された３．０〜３０．０
ＭＨｚの高周波信号は、第１の局部発振回路３でのＰＬ
Ｌによる直接分周形周波数シンセサイザにおいて２００
ＫＨｚステップで局発信号３ａが生成されたにもかかわ
らず、第２の周波数変換回路５からは、上記表１に示す
ように所望の１００ＫＨｚステップでの受信ＩＦ信号が
導出され、従来と同様に帯域幅１ＭＨｚの第２のＢＰＦ
７を介し、復調回路８及び音声出力回路９に供給され
る。

【００２５】なお、上記説明において、第２の局部発振
回路６は２つの水晶発振回路６１，６２とその切替器で
構成したが、この局部発振回路６を図３に示すように構
成することができる。

【００２６】すなわち、基準信号発振器６３からの１０
ＭＨｚの基準周波数信号は、分周器６４においてそれぞ
れ１／２５及び１／２０に交互に切替え分周され、差の
周波数が１００ＫＨｚである０．４ＭＨｚ及び０．５Ｍ
Ｈｚの信号が生成され位相比較器６５に供給される。

【００２７】この位相比較器６５には他の分周器６６が
接続され、分周器６６は電圧制御発振器（ＶＣＯ）６７
から交互に供給される７２．４ＭＨｚ及び７２．５ＭＨ
ｚの出力信号を、それぞれ１／１８１及び１／１４５に
分周し、同じく０．４ＭＨｚ及び０．５ＭＨｚの信号を
生成し位相比較器６５に供給する。

【００２８】従って、ＶＣＯ６７からは、１００ＫＨｚ
の間隔（ステップ）に対応した周波数差からなる２つの
周波数信号ｆｏ（７２．４ＭＨｚ及び７２．５ＭＨｚ）
が交互に切替え導出されるが、この切替え導出は電圧制
御によるＶＣＯ６７における出力信号の切替えに同期し
た信号が、分周比切替器６９から各分周器６４，６６に
供給されることによってタイミング良く実行される。

【００２９】上記のように、この第１の実施の形態にお
いては、第１の局部発振回路３及び第２の局部発振回路
６は、いずれもＰＬＬによる直接分周形周波数シンセサ
イザで構成されたが、少なくとも第１の局部発振回路３
を構成したＰＬＬにおいては、その出力周波数である７
３．４〜９９．４ＭＨｚ帯において、同調周波数ステッ
プは２００ＫＨｚとなるように構成され、ＰＬＬの分周
器３４における分周比１／Ｎは１／３６７〜１／４９７
の範囲で切替えられる。

【００３０】従って、図２に示すＰＬＬのループ利得Ｋ
はＫφ・Ｋｖ／３６７〜４９７となり、図６及び図７に
示した従来の第１の局部発振回路３における、分周器３
４の分周比、すなわち１／７３５〜９９５の場合と比較
し、ループ利得Ｋは略２倍となり、位相雑音特性を約６
ｄＢ改善することができる。

【００３１】上記第１の実施の形態では、周波数変換回
路を２段の縦続接続により構成したが、受信周波数帯や
その受信回路構成によっては、３段構成するようにして
も良い。

【００３２】図４は、３段の周波数変換回路を備えたこ
の発明による周波数変換装置の第２の実施の形態を示す
構成図である。

【００３３】すなわち、アンテナ１を介して受信された
１．５ＧＨｚ帯（１５００〜１５３２ＭＨｚ）の高周波
信号は、第１の周波数変換回路（ＭＩＸ）２に供給さ
れ、この第１の周波数変換回路２には、下記表２にも示
すように、４ＭＨｚステップで１４３２ＭＨｚ〜１４６
０ＭＨｚの局発信号３ａを生成するＰＬＬによる直接分
周形周波数シンセサイザで構成された第１の局部発振回
路３が接続されている。

【表２】 第１の周波数変換回路２において、６８．０〜７２．０
ＭＨｚの第１の中間周波数（ＩＦ）信号に変換された
後、帯域幅４ＭＨｚの第１のＢＰＦ４を経て、第２の周
波数変換回路（ＭＩＸ）５に供給され、この第２の周波
数変換回路５には、第１の実施の形態と同様に２００Ｋ
Ｈｚステップで、９８．０ＭＨｚ〜１０１．８ＭＨｚの
局発信号６ａを生成するＰＬＬによる直接分周形周波数
シンセサイザで構成された第２の局部発振器６が接続さ
れている。

【００３４】従って、第２の周波数変換回路５で変換出
力された２９．８ＭＨｚ〜３０．０ＭＨｚの第２のＩＦ
信号は、通過帯域幅が２００ＫＨｚの第２のＢＰＦ７を
介して、第３の周波数変換回路（ＭＩＸ）１０に供給さ
れる。

【００３５】第３の周波数変換回路１０には、第３の局
部発振回路１１が接続され、第３の局部発振回路１１
は、周波数差が１００ＫＨｚとなる３２．４ＭＨｚの第
１の水晶発振回路１１１、及び３２．５ＭＨｚの第２の
水晶発振回路１１２の各出力信号１１１ａ，１１２ａが
交互に切替え導出され、第３の周波数変換回路１０に供
給される。

【００３６】従って、第３の周波数変換回路１０で変換
出力される第３のＩＦ信号は、上記表２にも示したよう
に、１００ＫＨｚステップの受信信号として、第３のＢ
ＰＦ１２を介して、復調回路８及び音声出力回路９に供
給される。

【００３７】上記のように、図４に示す第２の実施の形
態での周波数変換装置においては、第１の局部発振回路
３に構成されるＰＬＬでは４ＭＨｚステップで出力同調
され、第２の局部発振回路６のＰＬＬでは２００ＫＨｚ
ステップで出力同調され、第３の局部発振回路１１では
３２．４ＭＨｚ及び３２．５ＭＨｚが切替え導出され
る。

【００３８】従って、第１の局部発振回路３における、
ＰＬＬの周波数ステップは４ＭＨｚであるから分周器３
４における分周比１／Ｎは１／３５８〜１／３６５と十
分大きく、また、第２の局部発振回路６におけるＰＬＬ
の分周比１／Ｎも、第１の実施の形態と同様に１／４９
０〜１／５０９となるので、この第２の実施の形態にお
ける装置においても、ＰＬＬのループ利得Ｋの値は、精
々Ｋφ・Ｋｖ／５００程度となり、従来装置と比較して
約６ｄＢの位相雑音特性の改善を図ることができる。

【００３９】なお、図４に示す第３の局部発振回路１１
を２つの水晶発振回路１１１，１１２及びその切替器で
構成するように説明したが、この局部発振回路１１にお
いても図５に示すようにＰＬＬによる直接分周形周波数
シンセサイザで構成することができる。

【００４０】すなわち、基準信号発振器１１３からの１
０ＭＨｚの基準信号を分周器１１４においてそれぞれ１
／２５及び１／２０に切替え分周し、０．４ＭＨｚ及び
０．５ＭＨｚの信号を位相比較器１１５に切替え供給す
る。

【００４１】この位相比較器１１５には、分周比が１／
８１及び１／６５である第２の分周器１６６を介して、
電圧制御発振器（ＶＣＯ）１１７からの出力信号（周波
数ｆｏ：３２．４ＭＨｚ及び３２．５ＭＨｚ）が供給さ
れ、その検出された位相差はループフィルタ１１８を介
してＶＣＯ１１７に供給される。

【００４２】従って、各分周器１１４及び１１６は共に
分周比切替器１１９からの切替え信号により、同期的に
切替え制御され、ＶＣＯ１１７からは、１００ＫＨｚの
間隔（ステップ）に対応した周波数差を有する２つの周
波数信号ｆｏが交互に切替え導出される。

【００４３】なお、上記各実施の形態では、いずれも受
信機にダブル以上のスーパヘテロダインを含む構成につ
いて説明したが、送信機においても同様な効果が得られ
る。

【００４４】また、ＰＬＬで構成された第１〜第３の各
局部発振回路３，６，１１において、各分周比切替器３
６，３７，６９，１１９における切替え操作は、いずれ
もＶＣＯの電圧制御のタイミングに対応したプリスケー
ラー等によるプログラム制御により実行することができ
る。

【００４５】以上説明のように、本発明による周波数変
換装置は、複数段による周波数変換回路に接続される局
部発振回路において、少なくとも一方の局部発振回路は
その差の周波数が最小ステップに対応する２つの周波数
信号を交互に切替え導出するように構成したので、全体
として同調機能は分散され、ＰＬＬに構成される分周器
の分周比１／Ｎを大きくすることができた。従って、そ
の結果、ループ利得低下に伴う位相雑音特性は大幅に改
善され、一般の無線通信はもとより衛星通信等に適用し
て顕著な効果が得られる。

【００４６】

【発明の効果】以上説明のように、本発明による周波数
変換装置によれば、簡単な構成により、ＰＬＬにより構
成された局部発振回路の周波数分周比（１／Ｎ）を大き
くすることができるので、良好な位相雑音特性が得ら
れ、送受信機におけるＳ／Ｎを大幅に改善することがで
きる。

【図面の簡単な説明】

【図１】本発明による周波数変換装置の第１の実施の形
態を示す構成図である。

【図２】図１に示す装置における、第１の局部発振回路
の回路図である。

【図３】図１における第２の局部発振回路の回路図であ
る。

【図４】本発明による周波数変換装置の第２の実施の形
態を示す構成図である。

【図５】図４における第３の局部発振回路の回路図であ
る。

【図６】従来の周波数変換装置を示す構成図である。

【図７】図６に示す第１の局部発振回路の回路図であ
る。

【符号の説明】

１ アンテナ ２ 第１の周波数変換回路（ＭＩＸ） ３ 第１の局部発振回路 ３１ 基準信号発振器 ３３ 位相比較器 ３４ 分周器（１／Ｎ） ３５ 電圧制御発振器（ＶＣＯ） ３７ 分周比切替器 ４ 第１の帯域通過フィルタ（ＢＰＦ） ５ 第２の周波数変換回路（ＭＩＸ） ６ 第２の局部発振回路 ６１ 第１の水晶発振回路 ６２ 第２の水晶発振回路 ６３ 基準信号発振器 ６４ 分周器（１／Ｒ） ６５ 位相比較器 ６６ 分周器（１／Ｎ） ６７ 電圧制御発振器（ＶＣＯ） ６９ 分周比切替器 ７ 第２の帯域通過フィルタ（ＢＰＦ） ８ 復調回路 ９ 音声出力回路 １０ 第３の周波数変換回路（ＭＩＸ） １１ 第３の局部発振回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の周波数変換回路と、この第１の周
   波数変換回路に縦続接続された第２の周波数変換回路と
   により構成された周波数変換装置において、 前記第１または第２の周波数変換回路にそれぞれ接続さ
   れる局部発振回路のうち、少なくとも一方はＰＬＬによ
   る直接分周形周波数シンセサイザで構成され、他方の周
   波数変換回路に接続される局部発振回路は、２つの異な
   った周波数信号を交互に切替え導出するように構成され
   たことを特徴とする周波数変換装置。
2. 【請求項２】 前記交互に切替え導出される２つの周波
   数信号の周波数差が最小周波数ステップとなるように構
   成されたことを特徴とする請求項１記載の周波数変換装
   置。
3. 【請求項３】 前記他方の周波数変換回路に接続される
   局部発振回路は、ＰＬＬによる直接分周形周波数シンセ
   サイザで構成されるとともに、前記２つの異なった周波
   数信号は、ＰＬＬによる直接分周形周波数シンセサイザ
   を形成する分周器の分周比切替えによって生成されるよ
   う構成されたことを特徴とする請求項１または請求項２
   に記載の周波数変換装置。
4. 【請求項４】 前記分周器は、前記ＰＬＬによる直接分
   周形周波数シンセサイザを形成する電圧制御発振器及び
   基準信号発振器の各出力信号を同時に切替え分周するよ
   うに制御されることを特徴とする請求項３記載の周波数
   変換装置。