JPH11271804A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH11271804A
JPH11271804A JP7107398A JP7107398A JPH11271804A JP H11271804 A JPH11271804 A JP H11271804A JP 7107398 A JP7107398 A JP 7107398A JP 7107398 A JP7107398 A JP 7107398A JP H11271804 A JPH11271804 A JP H11271804A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
capacitor
layer
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7107398A
Other languages
English (en)
Inventor
Yutaka Onozuka
豊 小野塚
Masahiko Akiyama
政彦 秋山
Yoko Fukunaga
容子 福永
Takeshi Hioki
毅 日置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7107398A priority Critical patent/JPH11271804A/ja
Publication of JPH11271804A publication Critical patent/JPH11271804A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 低周波駆動に耐え得る高い保持能力を備えて
おり、容量素子からのリーク電流を可及的に防止でき、
かつ、製造コストを上げずに低消費電力化できる液晶表
示装置を提供する。 【解決手段】 誘電体材料層102の一端に配設したド
レイン電極と、他端に配設した補助容量電極101bと
の間において、誘電体材料層102の上面に複数の電極
104c、104c…、同下面には複数の電極101
c、101c…をそれぞれ間欠的に配設し、上下の各電
極104c、104c…及び101c、101c…とが
両端で部分的に重なるようにした。重なる部分にキャパ
シタが形成されこれらの極性が互いに打ち消し合うので
補助容量全体として極性が相殺される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
に代表される液晶表示装置に関する。
【0002】
【従来の技術】液晶表示装置は装置自体が軽量で薄型で
あるという特長を備えているため、携帯用端末の表示素
子や、大画面の薄型テレビ用の画面として広く利用され
ている。
【0003】特に近年では携帯用端末としての需要が高
まり、長時間バッテリー駆動できるものに対する要請が
強く、液晶表示装置の低消費電力化が大きな課題になっ
ている。
【0004】この低消費電力化のためには周波数を低く
することが有効であると考えられるため、より高い保持
能力を有する液晶表示装置が望まれる。
【0005】ここで、従来の薄膜トランジスタアレイ
(以下、薄膜トランジスタを「TFT」という場合があ
る。)の構造について説明する。
【0006】図14は従来のTFTアレイの断面図を示
したものであり、図15はその等価回路を示したもので
ある。
【0007】このTFTアレイでは、ガラス基板の上に
ゲート電極101a、補助容量電極101bを形成した
後、ゲート絶縁膜102、アモルファスSi層103、
ソース電極104a、ドレイン電極104b、パッシベ
ーション層105、画素電極層106を順次形成した構
造となっている。
【0008】図14に示すように、従来のTFTアレイ
では、補助容量素子をドレイン電極104bと補助容量
電極101bで形成し、この補助容量素子により液晶に
保持する電荷を蓄積していた。そして補助容量素子を形
成するゲー卜絶緑膜102の材料としては、誘電率が4
程度のSiOx や誘電率が6程度のSiNx などが用い
られてきた。これらの材料を用いてさらに高い保持能力
の容量素子を形成するには、容量素子の面積を大きくす
る必要がある。しかし、容量素子の面積を大きくすると
光の利用効率が低下して、これを補うための電力を余計
に必要とするため消費電力の低減にはあまり有効でなか
った。
【0009】このため、最近では誘電率が30程度のT
aOx などの高誘電率材料が用いられるようになった。
従来と同じ設計の装置に、より高誘電率の材料を用いれ
ば、より高い保持能力の液晶表示装置が得られると考え
られるからである。
【0010】しかし、このような高誘電率材料を用いる
と、従来の数100nm程度の膜厚のものとして形成し
ただけではリーク電流が大きくなり、必ずしも高い保持
能力を得ることはできなかった。
【0011】一方、膜厚が数1000nm程度の厚膜の
ものとして形成すると、リークはかなり低減するが、こ
の程度の厚膜のものを形成するためにはスループットの
面からコストが上昇するという問題がある。
【0012】さらに、膜厚を厚くすると、上下電極の極
性により膜厚方向でリーク電流の大きさが異なるため、
実際に液晶を駆動する際に、交流で駆動しても残留直流
成分が生じ、これにより液晶の焼き付きが起こるという
問題がある。
【0013】すなわち、補助容量素子を1個で形成する
限り、図15に示すように膜厚方向に極性が生じ、これ
によりプラス書込みとマイナス書込み時で保持特性が異
なってしまうという問題がある。
【0014】
【発明が解決しようとする課題】本発明はこのような課
題を解決するためになされたものである。
【0015】即ち、本発明は低周波駆動に耐え得る高い
保持能力を備えた液晶表示装置を提供することを目的と
する。
【0016】また、本発明は交流駆動時に液晶の焼き付
きの原因となる、容量素子からのリーク電流を可及的に
低減できる液晶表示装置を提供することを目的とする。
【0017】更に本発明は製造コストを上昇させること
なく低消費電力化が図られる液晶表示装置を提供するこ
とを目的とする。
【0018】
【課題を解決するための手段】かかる課題を解決するた
め、請求項1記載の本発明の液晶表示装置は、第1の電
極と第2の電極との間に挟持された液晶層と、表示信号
を選択して前記第1の電極に前記表示信号に応じた電圧
を印加する印加手段と、前記第1の電極と前記印加手段
との間に配設された第1の容量素子と、前記第1の容量
素子と前記第1の電極との間に配設され、前記第1の容
量素子の極性と逆向きの極性を有する第2の容量素子
と、を具備する。
【0019】請求項2記載の本発明の液晶表示装置は、
第1の電極と第2の電極との間に挟持された液晶層と、
表示信号を選択して前記第1の電極に前記表示信号に応
じた電圧を印加する印加手段と、前記第1の電極と前記
印加手段との間に配設された第1の容量素子と、前記第
1の容量素子と前記第1の電極との間に並列に配設さ
れ、前記第1の容量素子の極性と逆向きの極性を有する
第2の容量素子と、を具備する。
【0020】請求項3記載の本発明の液晶表示装置は、
第1の電極と第2の電極との間に挟持された液晶層と、
表示信号を選択して前記第1の電極に前記表示信号に応
じた電圧を印加する印加手段と、前記第1の電極と前記
印加手段との間に前記液晶層と並列に配設された第1の
容量素子と、前記第1の容量素子と前記第1の電極との
間に配設され、前記第1の容量素子の極性と逆向きの極
性を有する第2の容量素子と、を具備する。
【0021】請求項4記載の本発明の液晶表示装置は、
第1の電極と第2の電極との間に挟持された液晶層と、
表示信号を選択して前記第1の電極に前記表示信号に応
じた電圧を印加する印加手段と、前記第1の電極と前記
印加手段との間に前記液晶層と並列に配設された第1の
容量素子と、前記第1の容量素子と前記第1の電極との
間に前記液晶層と並列に配設され、前記第1の容量素子
の極性と逆向きの極性を有する第2の容量素子と、を具
備する。
【0022】請求項5記載の本発明の液晶表示装置は、
請求項1又は3記載の液晶表示装置において、前記容量
素子として、前記第1の電極と前記印加手段との間に配
設された誘電体層と、前記誘電体層の一方の面上に配設
され、複数の第1中間電極がそれぞれ所定の間隔を隔て
て配設された第1の電極層と、前記誘電体層のもう一方
の面上に配設され、複数の第2中間電極のそれぞれが、
前記第1の電極層上の隣接する二つの電極に跨がる位置
に配設された第2の電極層と、を具備する。
【0023】請求項1記載の液晶表示装置では、前記第
1の容量素子と第2の容量素子の二つの容量素子を前記
液晶層に対して直列に配設し、第1の容量素子の極性と
第2の容量素子の極性とが互いに逆向きになるように配
設しているので、容量素子の極性が相殺され、容量素子
全体としての極性がほぼゼロになる。その結果、容量素
子からのリーク電流を大きくすることなく保持能力を高
くすることができる。またリーク電流による液晶の焼き
付けを防止することができる。
【0024】更に、二つの容量素子を組み合わせて用い
ることにより必要な保持能力を確保しているので、誘電
体の膜厚を厚くする必要がなく、製造コストが安価に抑
えられる。
【0025】請求項2記載の液晶表示装置では、前記第
1の容量素子と第2の容量素子の二つの容量素子を前記
液晶層に対して並列に配設し、第1の容量素子の極性と
第2の容量素子の極性とが互いに逆向きになるように配
設しているので、容量素子の極性が相殺され、容量素子
全体としての極性がほぼゼロになる。その結果、容量素
子からのリーク電流を大きくすることなく保持能力を高
くすることができる。またリーク電流による液晶の焼き
付けを防止することができる。
【0026】更に、二つの容量素子を組み合わせて用い
ることにより必要な保持能力を確保しているので、誘電
体の膜厚を厚くする必要がなく、製造コストが安価に抑
えられる。
【0027】請求項3記載の液晶表示装置では、前記第
1の容量素子と第2の容量素子の二つの容量素子を前記
液晶層に対して並列に配設し、第1の容量素子の極性と
第2の容量素子の極性とが互いに逆向きになるように配
設しているので、容量素子の極性が相殺され、容量素子
全体としての極性がほぼゼロになる。その結果、容量素
子からのリーク電流を大きくすることなく保持能力を高
くすることができる。またリーク電流による液晶の焼き
付けを防止することができる。
【0028】更に、二つの容量素子を組み合わせて用い
ることにより必要な保持能力を確保しているので、誘電
体の膜厚を厚くする必要がなく、製造コストが安価に抑
えられる。
【0029】請求項4記載の液晶表示装置では、前記第
1の容量素子と第2の容量素子の二つの容量素子を前記
液晶層に対して並列に配設し、第1の容量素子の極性と
第2の容量素子の極性とが互いに逆向きになるように配
設しているので、容量素子の極性が相殺され、容量素子
全体としての極性がほぼゼロになる。その結果、容量素
子からのリーク電流を大きくすることなく保持能力を高
くすることができる。またリーク電流による液晶の焼き
付けを防止することができる。
【0030】更に、二つの容量素子を組み合わせて用い
ることにより必要な保持能力を確保しているので、誘電
体の膜厚を厚くする必要がなく、製造コストが安価に抑
えられる。
【0031】請求項5記載の液晶表示装置では、前記容
量素子として、前記第1の電極と前記印加手段との間に
配設された誘電体層の一方の面上に、所定の間隔を隔て
て間欠的に複数の電極板を配設し、もう一方の面上に前
記電極版の隣接する二つの電極板に跨る位置に複数の電
極板を配設したものを採用する。
【0032】この容量素子では誘電体層の両面にそれぞ
れ互い違いの位置に電極板が配設されており、複数の容
量素子を直列に接続したのと同様の電気容量を確保でき
るので、保持能力を高くすることができる。
【0033】また、この容量素子内に形成される極性は
互いに逆方向のものが同数形成されるので互いに相殺さ
れ、リーク電流がほぼゼロになる。
【0034】更に、厚い誘電体層は使用していないので
製造コストの上昇を抑えることができる。
【0035】
【発明の実施の形態】以下、本発明に係る実施形態につ
いて説明する。
【0036】(第1の実施形態)本発明の第1の実施形
態に係る液晶表示装置の構成を図1及び図2に示す。
【0037】図1は本実施形態に係る液晶表示装置の垂
直断面図であり、図2はその等価回路である。
【0038】本実施形態の液晶表示装置では、誘電体材
料層102の図中左端にドレイン電極が接続され、図中
右下の位置に補助容量電極101bが配設されている。
【0039】更に誘電体材料層102の上面には複数の
電極104c、104c…、同下面には複数の電極10
1c、101c…がそれぞれ間欠的に配設されており、
電極104c、104c…と電極101c、101c…
とは、隣接する二つの電極104c、104cの間の位
置に一つの電極101cがくるように配設されており、
この一つの電極101cの図中左右両端部付近は誘電体
材料層102を介して対向する二つの電極104c、1
04cのそれぞれの端の部分と重なるような位置に配設
されている。
【0040】この液晶表示装置では、補助容量素子を上
記誘電体材料層102、ドレイン電極104b、補助容
量電極101b、誘電体材料層102の上下両面に互い
違いに配設された複数の電極101c、101c…と電
極104c、104c…の全体で形成しており、誘電体
材料層102の両端のドレイン電極104bと補助容量
電極101bとの間に電極101c、104cを介した
直列キャパシタとなっている。
【0041】このような構造にすることにより、誘電体
材料層102を介して対向する一組の電極101cと電
極104cとで一つのキャパシタが形成され、このキャ
パシタをいくつも直列に接続したと等価の回路を形成す
る。
【0042】そのため、誘電体材料層102の膜厚が薄
くても複数のキャパシタを直列に接続した構造の容量素
子を形成しているので、実質上は膜厚が厚い容量素子と
同等の保持能力が得られる。
【0043】また、各キャパシタはそれぞれ極性を持つ
としても、互いに極性の向きが逆になるように形成され
るので、極性どうしで打ち消し合い、全体としては個々
の極性は相殺される。その結果、容量素子全体としては
極性がないことと同じになるため、リーク電流を抑える
ことができる。
【0044】特に、上下電極を互い違いになる位置に配
設して形成される直列キャパシタの数が偶数になるよう
にすると、等価回路的には図2のようにプラス極性とマ
イナス極性のキャパシタの数が等しくなり、強さが同じ
で向きが反対の極性が互いに打ち消し合うので、膜厚方
向のリーク電流の極性差を完全にキャンセルすることが
できる。そしてその結果としてリーク電流を抑えること
ができる。
【0045】また、各キャパシタの誘電体材料層102
の膜厚自体は小さいので製造コストの上昇も抑えられ
る。
【0046】なお、本実施形態を含め、以下の第2〜第
6の実施形態は本発明の範囲を限定するものではない。
【0047】即ち、上記第1の実施形態では図2の等価
回路に示すように、液晶表示層202に対して補助容量
203を並列に接続し、この補助容量203を構成する
複数のキャパシタ203a及び203bを互いに極性が
逆向きになるように直列に接続した構成の液晶表示装置
を例にして説明したが、これ以外の構成でも、極性が逆
向きのキャパシタを複数個組み合わせることにより極性
が相殺されるように接続したものであればよい。
【0048】例えば、図3(a)のように、液晶表示層
202に対して補助容量203を並列に接続し、この補
助容量203を構成する複数のキャパシタ203a及び
203bを互いに極性が逆向きになるように並列に接続
した構成も可能である。
【0049】更に、図3(b)のように、液晶表示層2
02に対して補助容量203を直列に接続し、この補助
容量203を構成する複数のキャパシタ203a及び2
03bを互いに極性が逆向きになるように直列に接続し
た構成や、或いは、図3(c)のように、液晶表示層2
02に対して補助容量203を直列に接続し、この補助
容量203を構成する複数のキャパシタ203a及び2
03bを互いに極性が逆向きになるように並列に接続し
た構成にしても良い。
【0050】(第2の実施形態)次に、本発明の第2の
実施形態に係る液晶表示装置について説明する。
【0051】図4は第2の実施形態に係る液晶表示装置
の垂直断面図であり、図5はその等価回路である。
【0052】本実施形態の液晶表示装置では、2つのキ
ャパシタ203a、203bを並列に接続して補助容量
素子を形成している。第1の誘電体材料層102bで
は、その下側に配設された下部電極101dがソース電
極104bと接続され、補助容量上部電極とし、補助容
量下部電極を上部電極104dで形成する。
【0053】一方、第2の誘電体材料層102cでは、
上部電極104eとソース電極104bとを画素電極1
06を介して接続し、下部電極104bを補助容量下部
電極として用いる。なお、補助容量下部電極104dと
補助容量下部電極101bは電極107によって接続さ
れている。
【0054】この本実施形態の液晶表示装置では、図5
に示すように、上下膜厚方向の極性が異なる2つのキャ
パシタ203a、203bが互いに並列に形成されてい
るため、極性が互いに打ち消しあって相殺し、その結
果、リーク電流を抑えることができる。
【0055】(第3の実施形態)次に、本発明の第3の
実施形態に係る液晶表示装置について説明する。
【0056】図6は本発明の第3の実施形態構成に係る
液晶表示装置の垂直断面図であり、図7は同液晶表示装
置の平面図である。
【0057】以下、本実施形態に係る液晶表示装置の製
造方法について説明する。
【0058】まず、透明基板301上に金属層302を
形成し、パタ−ニングして、誘電体下部電極を形成し
た。透明基板301としては石英を用いたが、ガラス基
板やMgO基板、或いはプラスチックを用いても良い。
【0059】本実施形態ではまずTiを200A(オン
グストローム)、その上にPtを2000A(オングス
トローム)の厚さにスパッタリングして成膜した。特に
誘電体の下部電極としてはIrOx やRuOx などの酸
化物導電体を用いることもできる。MoやAlはMoT
a、MoWなどを用いることもできる。なお、電極30
2のパタ−ニングでは30度から60度程度のテーパー
形状にすると誘電体の耐圧性が向上し、リーク電流も低
減した。
【0060】次に、スパッタリング法によりSrTiO
3 を3000A(オングストローム)の厚さに成膜し
た。この後、誘電体を結晶化させるため、O2 雰囲気で
500℃、1時間アニールした。次いで誘電体をパタ−
ニングし、誘電体層303を形成した。なお誘電体とし
ては、TaOx などの酸化物、ペロブスカイト酸化物、
あるいはこれらのいかなる複数の誘電体の複合膜を用い
ても良く、無機誘電体膜でも有機誘電体膜でも良い。
【0061】次いで、この上に金属層304をスパッタ
リングにより成膜した。本実施形態では、Ptを200
0A(オングストローム)の厚さに形成したが、これも
下部電極同様、PtとTiの積層膜やIrOx 、RuO
x などを用いても良い。
【0062】次にMoTaを2000A(オングストロ
ーム)の厚さにスパッタリングして成膜し、ドライエッ
チングによりパタ−ニングして、TFTのドレイン電極
及び信号線305a、ソース電極305bを形成した。
【0063】次にコンタクト層306を形成した。本実
施形態ではn+ アモルファスシリコンをCVD法で50
0A(オングストローム)の厚さに成膜し、ドライエッ
チング法によりパタ−ニングを行なった。この後、アモ
ルファスシリコン307を3000A(オングストロー
ム)の厚さに、SiNx 308を300ΟA(オングス
トローム)の厚さに連続的にCVD法で成膜した。
【0064】次いで、ドライエッチング法によりSiN
x 層、アモルファスシリコン層、n+ アモルファスシリ
コン層を連続的にエッチングし、TFTの島を形成し
た。
【0065】なお、307としてはアモルファスシリコ
ンを形成した後にレーザアニール等により多結晶化して
も良い。SiNx 層308についてもSiOx 、TaO
x などの他の絶縁体を用いても良いし、これらの積層膜
を用いることも可能である。この後、ゲート電極層30
9を形成した。本実施形態ではMoとAlの積層膜を2
000A(オングストローム)の厚さに形成したが、こ
れについても前述のいかなる金属も用いることも可能で
ある。
【0066】次いで、CVD法によりSiNx 層を20
00A(オングストローム)の厚さに成膜し、ドライエ
ッチング法によりパタ−ニングしてスルーホールなどを
あけ、無機パッシベーション層310を形成した。さら
に、アクリル系の樹脂を2μmコーテイングして成膜
し、ドライエッチング法でパタ−ニングしてスルーホー
ルなどをあけ、有機パッシベーション層311を形成し
た。
【0067】本実施形態ではアクリル樹脂を用いたが、
ポリイミドやBCB(ベンゾシクロロブテン)を用いて
も良い。BCBは誘電率が3程度と小さい為、画素電極
と信号線やTFTとのカップリング容量を減らすのに有
効である。また、黒色樹脂を用いても良い。また、これ
ら有機材料の積層膜でも構わない。
【0068】さらに、画素電極層312をスパッタリン
グにより成膜し、パタ−ニングして形成した。本実施形
態ではITOを用いたが、Alなどの高い反射率を持つ
金属を用いると、反射モ一ドの液晶との組み合わせの際
には有効である。また、有機パッシベーション層により
アレイの平坦性が良く、液晶のディスクリネーションが
少なく、良好な表示特性を得ることができる。パッシベ
ーション層もNa等の不純物イオンに対する阻止能の大
きいSiNx を用いることで、長時間の駆動に際しても
表示性能の劣化が小さかった。また、画素電極のパタ−
ニングでは、本実施例ではITOを塩酸系のエッチング
液でエッチングしたが、有機パッシベーション層と無機
パッシベーション層の複合膜により、その下にある信号
緑やゲート線を腐食することがなかった。
【0069】一方の透明基板313には対向電極層31
4としてITOを1000A(オングストローム)の厚
さに形成した。透明基板としてはガラス基板、石英基
板、プラスチック基板、MgO基板などを用いることが
できる。このガラス基板と前述のTFTアレイ基板を組
み合わせ、スペーサなどを利用して適当なギャップを持
たせてTN(ツイストネマチック)液晶315を注入し
て、液晶表示装置を完成した。
【0070】なお、液晶層315としては、GH(ゲス
トホスト)モードやOCBモード、IPSモード(イン
プレーンスイッチングモード;横電界モード)でも良
い。高分子分散型液晶、強誘電性液晶、反強誘電性液晶
などを用いることが可能である。本実施形態では液晶層
として単層の例を示しているが、多層のものであっても
良い。
【0071】また、TFTについても本実施形態におい
ては逆スタガ型のトップゲート型を用いているが、正ス
タガでも良い。ボトムゲート型を用いても良く、半導体
部についても、アモルファスシリコン、微結晶シリコ
ン、多結晶シリコン、シリコンゲルマニウムなどを用い
ても良い。
【0072】本実施形態の液晶表示装置では、誘電体層
303の図中左端にドレイン電極305bが接続され、
図中右端の位置に補助容量電極304cが配設されてい
る。更に誘電体層303の上面には複数の電極304a
及び304b、同下面には複数の電極302a、302
b、302cがそれぞれ間欠的に配設されている。電極
304a、304bと電極302a〜302cとは、隣
接する二つの電極302a、302bの間の位置に電極
304aがくるように配設されており、電極302b、
302cの間の位置に電極304bがくるように配設さ
れている。電極302aの図中左右両端部付近は誘電体
材料層303を介して対向するドレイン電極305bと
電極304aのそれぞれの端の部分と重なるような位置
に配設されている。同様に、電極302bは対向する電
極304aと304bの間にくるように配設され、電極
302cは対向する電極304bと304cとの間にく
るように配設され、誘電体層303の上面と下面とにそ
れぞれ配設された電極どうしが端の部分で重なりあいな
がら互い違いの位置に配設されている。
【0073】この液晶表示装置では、補助容量素子を上
記誘電体層303、ドレイン電極305b、補助容量電
極304c、誘電体層303の上下両面に互い違いに配
設された複数の電極302a〜302cと304a及び
304bの全体で形成しており、誘電体層303の両端
のドレイン電極305bと補助容量電極304cとの間
に電極302a〜302cと304a及び304bを介
した直列キャパシタとなっている。
【0074】このような構造にすることにより、誘電体
層303を介して対向する一組の電極、例えば電極30
4aの左端部と電極302aの右端部とで一つのキャパ
シタが形成される。このキャパシタについて着目する
と、通電時には交流が印加されて電荷が蓄積される。そ
して電流を切ったときには、ここに蓄積された電荷が放
出されて電荷がゼロになるのが理想的であるが、実際に
は電荷がいくらか残存するためキャパシタには極性が存
在する。いま仮に電極304aの左端部と電極302a
の右端部とで形成されるキャパシタには図中下から上向
きの極性が存在するとする。
【0075】ここで電極304aの右端部と電極302
bの左端部に着目すると、この間にも別のキャパシタが
形成される。このキャパシタでは電極304a及び電極
302aでそれぞれ分極が起るため、先の電極304a
の左端部と電極302aの右端部とで形成されるキャパ
シタの極性と逆向きの極性が存在する。そのため、電極
304aの左右両端では逆向きの極性が存在することに
なり、これらが互いに打ち消しあうため、見かけ上は極
性が存在しないのと同じ状態になる。
【0076】同様にして、ドレイン電極305bと電極
302aとの重なり部分、電極304b左端部と電極3
02右端部との重なり部分、電極304b右端部と電極
302c左端部との重なり部分、及び電極302c右端
部と電極304c左端部との重なり部分にもキャパシタ
が形成されるため、誘電体層303には合計6個のキャ
パシタが形成される。そして各キャパシタには極性が存
在するが、これらの極性は互いに打ち消し合う関係にあ
る。そのため、補助容量素子全体としては極性が存在し
ないのと同じ状態にり、リーク電流を抑えることができ
る。
【0077】また、この液晶表示装置では上記6個のキ
ャパシタを直列に接続したと等価の回路を形成する構成
となっているので、誘電体層303の膜厚を大きくする
ことなく、実質上は膜厚が厚い容量素子と同等の大きな
保持能力が得られる。
【0078】更に、各キャパシタの誘電体材料層102
の膜厚自体は小さいので製造コストの上昇も抑えられ
る。
【0079】なお、本実施形態では等価回路換算で直列
に接続したキャパシタの数は6個だが、これ以外にも任
意の数で形成することができる。ただし、偶数にする方
が焼き付きの少ない特性の良い表示特性を得ることがで
きる。また上部電極304と下部電極302の重なり部
分は本実施形態ではほぼ同じ大きさになるように形成し
たが、異なっていても良い。
【0080】(第4の実施形態)次に、本発明の第4の
実施形態に係る液晶表示装置について説明する。
【0081】図8(a)〜(c)は本発明の第4の実施
形態に係る液晶表示装置の垂直断面図である。
【0082】本実施形態の液晶表示装置は上記第3の実
施形態に係る液晶表示装置の変形例である。上記第3の
実施形態に係る液晶表示装置の説明と重複する内容につ
いては省略する。
【0083】本発明の液晶表示装置では本実施形態に示
す構造とすることも可能である。
【0084】図8(a)に示した液晶表示装置では、誘
電体層601をエッチングし、凹部を形成した後、金属
層を成膜し、その後CMP(ケミカルメカニカルエッチ
ング)法などの平坦化処理で全く平坦な下部電極602
を形成する。次いで、複数の隣接するキャパシタを形成
する誘電体層603を成膜し、パタ−ニングした後、上
部電極604を形成し、パッシベーション605層、画
素電極層606を形成する。
【0085】この構造の液晶表示装置では誘電体603
が、平坦な面を構成する下部電極602及び誘電体層6
01上に形成される為、その上を彼覆する誘電体603
との間でリークが発生しにくいという特徴を持つ。
【0086】図8(b)に示した液晶表示装置では、誘
電体は凸部を形成する下部電極602を被覆した形にな
っているが、誘電体層603と上部電極層604の間に
誘電体層607を形成している。このため、誘電体層6
03において下部電極602の段差を彼覆する部分が誘
電体607により上部電極604との間にかかる電界が
緩和されるため、リークが発生し難くなっている。
【0087】図8(c)に示した液晶表示装置では、誘
電体層603を島状にパタ−ニングし、その間に誘電体
層607を形成している。このような構造にすることに
より隣接する複数のキャパシタを形成する誘電体603
の間の寄生容量が減少される。
【0088】誘電体層607としては誘電体603より
も低誘電率である方が良い。本実施形態ではBCBを用
いたが、本実施形態で述べたいかなる誘電体を用いるこ
とも可能である。また、隣接して形成される複数のキャ
パシタと画素電極606の間にパッシベーション層を2
層(605a,605b)設け、その間にシールド電極
層608を形成した。シールド電極608は駆動する
際、グランド電位、あるいは適当な電位に固定した。こ
れにより、上部電極604と画素電極606の間のカッ
プリング容量を小さくすることができる。またシールド
電極608はTFTと画素電極の間にも形成した。これ
により、TFTと画素電極の間のカップリング容量を小
さくすることができる。
【0089】なお、本実施形態では一画素について1つ
のTFTと誘電体素子が接続されているが、一画素に複
数のTFTと誘電体素子が接続していても良い。これに
よりTFT、誘電体アレイの冗長性が増し、表示素子に
おけるTFTまたは誘電体素子部の不良による点欠陥を
防ぐことができる。逆に一つのTFTからチェイン数の
異なる複数の誘電体を介して複数の画素に接続しても良
い。このような構成とすることにより分割画素を構成
し、それぞれ、キャパシタを直列接続する数に応じた電
位を液晶に保持できるので、面積階調が可能となる。例
えば反強誘電性液晶などの2値状態しかとらない液晶と
組み合わせると有効である。
【0090】(第5の実施形態)次に、本発明の第5の
実施形態に係る液晶表示装置について説明する。
【0091】図9は本発明の第5の実施形態に係る液晶
表示装置の垂直断面図であり、図10は同液晶表示装置
の平面図である。
【0092】以下、本実施形態に係る液晶表示装置の製
造方法について説明する。
【0093】まず、透明基板401の上にPtが厚さ1
μmになるようにスパッタリングして成膜し、パタ−ニ
ングして、電極層402、404を形成した。金属層4
02、404としては前述の実施形態で述べたいかなる
金属を用いても良い。
【0094】次にSrTiO3 を1μmの厚さに成膜
し、パタ−ニングして誘電体層403を形成した。誘電
体材料としては前述の実施形態におけるいかなる誘電体
も利用できる。この後、金属層405をスパッタリング
により成膜し、パターニングして、TFTのドレイン電
極及び信号線電極405a、ソース電極405b及び誘
電体と画素電極の接続電極405cを形成した。
【0095】本実施形態ではMoTaを用いたが、前述
の実施形態で用いたいかなる金属材料をも用いることが
できる。
【0096】次いで、コンタクト層406を厚さ500
A(オングストローム)、アモルファスシリコン層40
7を厚さ3000A(オングストローム)、絶縁体層4
08を厚さ3000A(オングストローム)、ゲート電
極層409を厚さ2000A(オングストローム)にな
るように形成し、TFTを形成した。これは、前述のT
FTの形成と同様である。従って、TFTとしては前述
の実施形態でのべた他のいかなる構造にしても良い。製
造工程的にはさらに、無機パッシベーション層410、
有機パッシベーション層411、画素電極層412を形
成したが、これについても前述の実施形態と全く同じ工
程である。すなわち、材料としても前述で述べたいかな
る材料を用いても良い。
【0097】これを前述の実施形態と同様の対向基板と
組み合わせ、適当なギャップを持たせて液晶を注入し
て、液晶表示装置を作成した。液晶材料、液晶層の構造
に関しても前述の実施形態と同様の複数のパターンとす
ることが可能である。
【0098】本実施形態に係る液晶表示装置の特徴は、
誘電体の容量をその堆積方向(図中上下方向)ではな
く、図中左右の電極402、404の間で横方向に形成
していることにある。
【0099】このため、電極402、404のパタ−ニ
ングを変えることだけで誘電体層の膜厚を変えることが
できる。特に5μm〜10μm程度の大きな膜厚を得る
ことも容易である。本実施形態では電極402と404
の間の距離を10μmとした。
【0100】本実施形態の液晶表示装置では、補助容量
素子の誘電体層403と、この誘電体層403の両面に
配置すべき電極402及び403とをこの液晶表示装置
の長手方向、即ち図中水平方向に配設したので、液晶表
示装置の厚さと無関係に誘電体層403の厚さを大きく
することができる。その結果、この補助容量素子の保持
能力を大きくすることができる。
【0101】また、電極402、404の高さを十分高
くしたので、水平方向に配置した補助容量素子のうち、
誘電体層403の幅を十分確保することができた。その
ため、この補助容量素子の幅を十分大きくとることがで
き、その結果、この補助容量素子の保持能力を大きくす
ることができる。
【0102】(第6の実施の形態)次に、本発明の第6
の実施形態に係る液晶表示装置について説明する。
【0103】図11は本発明の第6の実施形態に係る液
晶表示装置の垂直断面図であり、図12は同液晶表示装
置の平面図である。
【0104】以下、本実施形態に係る液晶表示装置の製
造方法について説明する。
【0105】透明な基板の上にITOを2000A(オ
ングストローム)の厚さにスパッタリングして成膜した
後、パタ−ニングして誘電体下部電極502及びTFT
のドレイン、信号線電極505a、ソース電極505b
を形成した。透明な基板としては石英を用いたが、前述
の実施形態で述べた他のいかなる基板を用いることもで
きる。
【0106】次に、SrTiO3 を3000A(オング
ストローム)の厚さにスパッタリングして成膜し、次い
でパタ−ニングして縞状の誘電体層503を形成した。
次に誘電体上部電極504を形成した。本実施形態では
ITOを用いた。誘電体層503、及び上下電極層につ
いても前述の実施形態で述べたいかなる材料も使用可能
である。
【0107】特に、反射型モードの液晶を用いる場合
は、下部電極をPtとTi(Tiの上にPt)の積層
膜、上部電極をAlとPt(Ptの上にAl)の積層膜
にするのが好ましい。
【0108】次にコンタクト層506を厚さ500A
(オングストローム)、アモルファスシリコン層507
を3000A(オングストローム)、絶縁体層508を
3000A(オングストローム)、ゲート金属層509
を2000A(オングストローム)の厚さにそれぞれ形
成してTFTを形成したが、これも前述の実施形態の工
程と同様である。TFTの構造についても前述の実施形
態と同様のいかなる構造も使用可能である。
【0109】次にパッシベーション層510を2000
A(オングストローム)の厚さに形成した。パッシベー
ション510にはSiNx を用いたが、前述の実施形態
と同様、有機材料を用いても良いし、これらを積層して
用いても良い。
【0110】これを前述の実施形態と同様な対向基板と
組み合わせ、適当なギャップを持たせてTN液晶を注入
し、液晶表示装置を完成した。液晶材料、液晶層の構造
に関しても前述の実施形態と同様に複数のパターンが使
用可能である。
【0111】本実施形態の特徴を示す回路図を図13に
示す。図13では直列に接続したキャパシティの数が5
個の場合が示されている。
【0112】本実施形態では、誘電体層の作るチェイン
状に直列接続されたキャパシティの一つ−つ524a〜
524eが液晶525a〜525cとそれぞれ直列にな
っている。
【0113】さらに、524a〜524eが直列になっ
ているため、TFTから誘電体と液晶にある一種類の電
界を書込んでも液晶には3種類の電界をかけることがで
きる。
【0114】もちろん、一般に(2n−1)個(n≧
1)の直列容量を形成すればn個の電界を加えることが
できる。そのため、本構成では面積階調が可能となる。
これにより、例えば反強誘電性液晶などの2値しかとら
ない液晶材料などでも多階調表示が可能となる。
【0115】
【発明の効果】以上詳述したように、本発明により、高
保持率を有し、階調制御が可能で、信頼性の高い良好な
画質を得られる液晶表示装置を安価な価格で提供でき
る。
【0116】即ち、請求項1記載の本発明によれば、前
記第1の容量素子と第2の容量素子の二つの容量素子を
前記液晶層に対して直列に配設し、第1の容量素子の極
性と第2の容量素子の極性とが互いに逆向きになるよう
に配設しているので、容量素子の極性が相殺され、容量
素子全体としての極性がほぼゼロになる。その結果、容
量素子からのリーク電流を大きくすることなく保持能力
を高くすることができる。またリーク電流による液晶の
焼き付けを防止することができる。
【0117】更に、二つの容量素子を組み合わせて用い
ることにより必要な保持能力を確保しているので、誘電
体の膜厚を厚くする必要がなく、製造コストが安価に抑
えられる。
【0118】請求項2記載の本発明によれば、前記第1
の容量素子と第2の容量素子の二つの容量素子を前記液
晶層に対して並列に配設し、第1の容量素子の極性と第
2の容量素子の極性とが互いに逆向きになるように配設
しているので、容量素子の極性が相殺され、容量素子全
体としての極性がほぼゼロになる。その結果、容量素子
からのリーク電流を大きくすることなく保持能力を高く
することができる。またリーク電流による液晶の焼き付
けを防止することができる。
【0119】更に、二つの容量素子を組み合わせて用い
ることにより必要な保持能力を確保しているので、誘電
体の膜厚を厚くする必要がなく、製造コストが安価に抑
えられる。
【0120】請求項3記載の本発明によれば、前記第1
の容量素子と第2の容量素子の二つの容量素子を前記液
晶層に対して並列に配設し、第1の容量素子の極性と第
2の容量素子の極性とが互いに逆向きになるように配設
しているので、容量素子の極性が相殺され、容量素子全
体としての極性がほぼゼロになる。その結果、容量素子
からのリーク電流を大きくすることなく保持能力を高く
することができる。またリーク電流による液晶の焼き付
けを防止することができる。
【0121】更に、二つの容量素子を組み合わせて用い
ることにより必要な保持能力を確保しているので、誘電
体の膜厚を厚くする必要がなく、製造コストが安価に抑
えられる。
【0122】請求項4記載の本発明によれば、前記第1
の容量素子と第2の容量素子の二つの容量素子を前記液
晶層に対して並列に配設し、第1の容量素子の極性と第
2の容量素子の極性とが互いに逆向きになるように配設
しているので、容量素子の極性が相殺され、容量素子全
体としての極性がほぼゼロになる。その結果、容量素子
からのリーク電流を大きくすることなく保持能力を高く
することができる。またリーク電流による液晶の焼き付
けを防止することができる。
【0123】更に、二つの容量素子を組み合わせて用い
ることにより必要な保持能力を確保しているので、誘電
体の膜厚を厚くする必要がなく、製造コストが安価に抑
えられる。
【0124】請求項5記載の本発明によれば、請求項1
又は3記載の液晶表示装置において、前記容量素子とし
て、前記第1の電極と前記印加手段との間に配設された
誘電体層の一方の面上に、所定の間隔を隔てて間欠的に
複数の電極板を配設し、もう一方の面上に前記電極版の
隣接する二つの電極板に跨る位置に複数の電極板を配設
したものを採用する。
【0125】この容量素子では誘電体層の両面にそれぞ
れ互い違いの位置に電極板が配設されており、複数の容
量素子を直列に接続したのと同様の電気容量を確保でき
るので、保持能力を高くすることができる。
【0126】また、この容量素子内に形成される極性は
互いに逆方向のものが同数形成されるので互いに相殺さ
れ、リーク電流がほぼゼロになる。
【0127】更に、厚い誘電体層は使用していないので
製造コストの上昇を抑えることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る液晶表示装置の
垂直断面図である。
【図2】本発明の第1の実施形態に係る液晶表示装置の
等価回路である。
【図3】本発明の第1の実施形態の変形例に係る液晶表
示装置の等価回路である。
【図4】本発明の第2の実施形態に係る液晶表示装置の
垂直断面図である。
【図5】本発明の第2の実施形態に係る液晶表示装置の
等価回路である。
【図6】本発明の第3の実施形態に係る液晶表示装置の
垂直断面図である。
【図7】本発明の第3の実施形態に係る液晶表示装置の
平面図である。
【図8】本発明の第4の実施形態に係る液晶表示装置の
垂直断面図である。
【図9】本発明の第5の実施形態に係る液晶表示装置の
垂直断面図である。
【図10】本発明の第6の実施形態に係る液晶表示装置
の平面図である。
【図11】本発明の第6の実施形態に係る液晶表示装置
の垂直断面図である。
【図12】本発明の第5の実施形態に係る液晶表示装置
の平面図である。
【図13】本発明の第5の実施形態に係る液晶表示装置
の等価回路である。
【図14】従来のTFTアレイの断面図である。
【図15】従来のTFTアレイの等価回路である。
【符号の説明】
101a・・・ゲート電極 101b・・・補助容量電極 101c・・・補助容量中間電極 102 ・・・ゲート絶緑膜 102a・・・ゲート電極 102b・・・補助容量素子 102c・・・補助容量素子 103 ・・・アモルファスシリコン層 104a・・・ドレイン電極 104b・・・ソース電極 105 ・・・パッシベーション層 105a・・・パッシベーション層 105b・・・パッシベーション層 106 ・・・画素電極 107 ・・・補助容量下部接続電極 201 ・・・TFT 202 ・・・液晶容量
───────────────────────────────────────────────────── フロントページの続き (72)発明者 日置 毅 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1の電極と第2の電極との間に挟持さ
    れた液晶層と、 表示信号を選択して前記第1の電極に前記表示信号に応
    じた電圧を印加する印加手段と、 前記第1の電極と前記印加手段との間に配設された第1
    の容量素子と、 前記第1の容量素子と前記第1の電極との間に配設さ
    れ、前記第1の容量素子の極性と逆向きの極性を有する
    第2の容量素子と、を具備することを特徴とする液晶表
    示装置。
  2. 【請求項2】 第1の電極と第2の電極との間に挟持さ
    れた液晶層と、 表示信号を選択して前記第1の電極に前記表示信号に応
    じた電圧を印加する印加手段と、 前記第1の電極と前記印加手段との間に配設された第1
    の容量素子と、 前記第1の容量素子と前記第1の電極との間に並列に配
    設され、前記第1の容量素子の極性と逆向きの極性を有
    する第2の容量素子と、を具備することを特徴とする液
    晶表示装置。
  3. 【請求項3】 第1の電極と第2の電極との間に挟持さ
    れた液晶層と、 表示信号を選択して前記第1の電極に前記表示信号に応
    じた電圧を印加する印加手段と、 前記第1の電極と前記印加手段との間に前記液晶層と並
    列に配設された第1の容量素子と、 前記第1の容量素子と前記第1の電極との間に配設さ
    れ、前記第1の容量素子の極性と逆向きの極性を有する
    第2の容量素子と、を具備することを特徴とする液晶表
    示装置。
  4. 【請求項4】 第1の電極と第2の電極との間に挟持さ
    れた液晶層と、 表示信号を選択して前記第1の電極に前記表示信号に応
    じた電圧を印加する印加手段と、 前記第1の電極と前記印加手段との間に前記液晶層と並
    列に配設された第1の容量素子と、 前記第1の容量素子と前記第1の電極との間に前記液晶
    層と並列に配設され、前記第1の容量素子の極性と逆向
    きの極性を有する第2の容量素子と、を具備することを
    特徴とする液晶表示装置。
  5. 【請求項5】 請求項1又は3記載の液晶表示装置であ
    って、前記容量素子が、 前記第1の電極と前記印加手段との間に配設された誘電
    体層と、 前記誘電体層の一方の面上に配設され、複数の第1中間
    電極がそれぞれ所定の間隔を隔てて配設された第1の電
    極層と、 前記誘電体層のもう一方の面上に配設され、複数の第2
    中間電極のそれぞれが、前記第1の電極層上の隣接する
    二つの電極に跨がる位置に配設された第2の電極層と、 を具備することを特徴とする液晶表示装置。
JP7107398A 1998-03-20 1998-03-20 液晶表示装置 Withdrawn JPH11271804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7107398A JPH11271804A (ja) 1998-03-20 1998-03-20 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7107398A JPH11271804A (ja) 1998-03-20 1998-03-20 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH11271804A true JPH11271804A (ja) 1999-10-08

Family

ID=13449993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7107398A Withdrawn JPH11271804A (ja) 1998-03-20 1998-03-20 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH11271804A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305580A (ja) * 2000-04-24 2001-10-31 Seiko Epson Corp 電気光学装置
KR100746656B1 (ko) * 2000-07-25 2007-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP2008020613A (ja) * 2006-07-12 2008-01-31 Hitachi Displays Ltd 表示装置
JP2010224426A (ja) * 2009-03-25 2010-10-07 Hitachi Displays Ltd 表示装置
US7969518B2 (en) 2005-03-07 2011-06-28 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305580A (ja) * 2000-04-24 2001-10-31 Seiko Epson Corp 電気光学装置
KR100746656B1 (ko) * 2000-07-25 2007-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US7969518B2 (en) 2005-03-07 2011-06-28 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2008020613A (ja) * 2006-07-12 2008-01-31 Hitachi Displays Ltd 表示装置
JP2010224426A (ja) * 2009-03-25 2010-10-07 Hitachi Displays Ltd 表示装置

Similar Documents

Publication Publication Date Title
US7696026B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
US5234541A (en) Methods of fabricating mim type device arrays and display devices incorporating such arrays
JP2952744B2 (ja) 薄膜トランジスター集積装置
US7675582B2 (en) Stacked storage capacitor structure for a thin film transistor liquid crystal display
KR960014498B1 (ko) 밝은 영상을 제공할 수 있는 능동 매트릭스 액정 표시 셀 및 능동 매트릭스 액정 표시 셀을 포함하는 패널
US7112820B2 (en) Stacked capacitor having parallel interdigitized structure for use in thin film transistor liquid crystal display
EP0166948B1 (en) Displays and subassemblies having improved pixel electrodes
EP0329887B1 (en) Liquid crystal display device
US5231039A (en) Method of fabricating a liquid crystal display device
JPH0644625B2 (ja) アクティブマトリックス液晶表示素子用薄膜トランジスタ
US6916675B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
JPH06281956A (ja) アクティブマトリクス配線基板
JPH0244317A (ja) 補助容量を有する液晶表示装置
JPH06102537A (ja) アクティブマトリクス型液晶表示素子
JPS61153692A (ja) 光影響性デイスプレイで使用されるプログラム可能な半導体スイツチ及びその製法
JPH11271804A (ja) 液晶表示装置
JPH08213626A (ja) 薄膜半導体装置及びその製造方法
JP2622033B2 (ja) 液晶表示装置
JPS61184517A (ja) 薄膜素子
JPH10253982A (ja) 横電界方式アクティブマトリクス型液晶表示装置
JPH06148616A (ja) 液晶表示パネル
JP2868758B1 (ja) 液晶表示装置
US6157422A (en) Two-terminal nonlinear element having insulating films of different thickness formed on the flat top surface of a lower electrode
JP3359250B2 (ja) 液晶表示装置
JPH02922A (ja) アクティブマトリックス形表示パネル装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607