JPH11272209A - 表示用集積回路ビデオ・タイル - Google Patents

表示用集積回路ビデオ・タイル

Info

Publication number
JPH11272209A
JPH11272209A JP1554199A JP1554199A JPH11272209A JP H11272209 A JPH11272209 A JP H11272209A JP 1554199 A JP1554199 A JP 1554199A JP 1554199 A JP1554199 A JP 1554199A JP H11272209 A JPH11272209 A JP H11272209A
Authority
JP
Japan
Prior art keywords
video
integrated circuit
display
tile
tiles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1554199A
Other languages
English (en)
Inventor
Atul Goel
アツル・ゲール
Robert P Martin
ロバート・ピー・マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH11272209A publication Critical patent/JPH11272209A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 近年、益々大型のフラットパネル・ディスプ
レイを開発するよう強く要請されてきている。大きなサ
イズのフラットパネル・ディスプレイの製造に関する問
題は、数百万のアクティブ素子を組み込んだディスプレ
イ全般に渡って高い歩留りを達成するのが困難なことで
ある。 【解決手段】 高い生産歩留りを達成するために、タイ
ル式ビデオ・ディスプレイ装置の各タイルを適度に小さ
なサイズ（たとえば、１インチ×１インチ）で製造し、
これらをビデオ・バスを介して蛇行状に接続する。また
各ビデオ・タイルがイメージのどの部分を表示するかを
判定することができるよう自己構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビデオ情報の表示
に関するものであり、より詳細には、タイル式ビデオ・
ディスプレイ装置を形成するため複製することができる
集積回路ビデオ・タイルを介する、アナログまたはディ
ジタルいずれかのビデオ情報の表示に関するものであ
る。
【０００２】
【従来の技術】近年、益々大型のフラットパネル・ディ
スプレイを開発するよう強く要請されてきている。技術
の進歩によって、製造業者が白黒ディスプレイからカラ
ー・ディスプレイに、そして発光ダイオード（ＬＥＤ）
ディスプレイから薄膜トランジスタ（ＴＦＴ）ディスプ
レイに移行し、これらのディスプレイのサイズも比較的
ゆっくり増大してきた。たとえば、大型ディスプレイは
作動不能ピクセル（すなわち、低い歩留り）に苦心する
ことが頻繁で、フラットパネル・ディスプレイの対角線
は、過去５年間に渡って約９インチから１４インチに増
大しただけである。より大きなサイズのフラットパネル
・ディスプレイの製造に関する問題は、数百万のアクテ
ィブ素子を組み込んだディスプレイ全般に渡って高い歩
留りを達成するのが困難なことである。
【０００３】
【発明が解決しようとする課題】従って、本発明の主要
な目的は、任意のサイズのディスプレイにおける高い歩
留りを達成するための方法および装置を提供することで
ある。
【０００４】本発明の他の目的は、重複モジュラ要素か
ら任意のサイズの画面を組み立てることができるディス
プレイ技術を提供することである。
【０００５】本発明の他の目的は、自己構成する集積回
路ビデオ・タイルを提供することである。
【０００６】本発明の他の目的は、必ずしも平面でなく
てよいディスプレイを生産するための手段を提供するこ
とである。
【０００７】本発明のさらに他の目的は、環境的な浪費
を削減するディスプレイ技術を提供することである。
【０００８】
【課題を解決するための手段】前述の目的達成におい
て、本発明者は、タイル式ビデオ・ディスプレイ装置を
形成するため複製することができる集積回路ビデオ・タ
イルを考案した。ビデオ・ディスプレイ装置の集積回路
ビデオ・タイル（すなわち、ビデオ・タイル）は、ビデ
オ・バスを介して蛇行状に接続されることが好ましく、
各ビデオ・タイルがイメージのどの部分を表示するかを
判定することができるよう自己構成する。各ビデオ・タ
イルは、イメージの１つまたは多数のピクセルを表示す
るため１つまたは複数の表示要素を有する。
【０００９】高い生産歩留りを達成するように、各タイ
ルを適度に小さなサイズ（たとえば、１インチ×１イン
チ）で製造することができる点において、このタイル式
ビデオ・ディスプレイ装置は、従来の「フラットパネル
・ディスプレイ」よりも有益である。従って、数百万の
作動要素（すなわち、作動不能ピクセルがない）を持つ
大型ディスプレイの製造の問題を解決する。代わりに、
わずか１つの、またはせいぜい少数の作動要素を持つ小
型集積回路を製造し、配列に組み立て、任意のサイズの
ディスプレイを生産するために使用する。たとえば、比
較的小さなビデオ・タイルを組み立てて、作動不能ピク
セルが一つもない、数兆の作動要素を有するビルボード
を形成することができることが構想される。
【００１０】集積回路（特に特定用途向け集積回路（Ａ
ＳＩＣ））を製作するために既存の確立された保証済の
インフラストラクチャによって、工作機械を設備するの
に多大な費用をかけずに、高い費用効率でビデオ・タイ
ルを製造することができる。さらに、１つのサイズのビ
デオ・タイルだけで任意のサイズの画面を組み立てるこ
とが可能である。
【００１１】タイル式ビデオ・ディスプレイ装置を利用
する他の利点は、現在の技術の「フラット・パネル」と
いう制限がこれ以上存在しなくなることである。タイル
のサイズがディスプレイ全体のサイズに対して十分小さ
くなるように製造した場合、湾曲した幻影を映し出す画
面を形成するようタイルを接続することができる。
【００１２】ビデオ・タイルはまた、環境的な浪費を削
減する。「完璧な」大型画面の歩留りは小さい（一般に
はおよそ２０％）ので、ビデオ・タイルは、製造過程の
途中で取り除かれる画面の材料の量を削減することによ
って、環境的な浪費を削減する。
【００１３】これらと他の本発明の重要な利点と目的に
ついて、付属の記述、図面および特許請求の範囲の中で
さらに説明し、それらから明らかになるであろう。
【００１４】
【発明の実施の形態】図１〜図３に１つの集積回路ビデ
オ・タイル１００が描かれており、一般に集積回路パッ
ケージ１０２、ディジタル信号処理装置３０８、グラフ
ィック・ドライバ３１０、および１つまたは複数の表示
要素１０４を備えることもできる。集積回路パッケージ
は、表示要素１０４を装着した上部１０８を有する。グ
ラフィック・ドライバ３１０をディジタル信号処理装置
３０８と１つまたは複数の表示要素１０４の両方に電気
的に結合し、ディジタル信号処理装置３０８、およびグ
ラフィック・ドライバ３１０を集積回路パッケージ１０
２の内部に装着する。
【００１５】本開示で使用するように、「結合して」ま
たは「電気的に結合して」という用語は、ワイヤおよび
／または他の要素を介する２つ以上の要素間の接続を意
味する。従って、要素Ａが要素Ｂに結合しているという
文は、要素ＡとＢの間の直接接続と他の要素を介する
（たとえば、レジスタ、バス・インタフェースなどを介
する）要素ＡとＢの間の接続の両方を含む。
【００１６】図４にタイル式ビデオ表示装置４００が描
かれており、一般に複数の集積回路ビデオ・タイル１０
０、４０６〜４４２を有するプリント回路板４０２を備
える。プリント回路板４０２に電気的に結合した配列中
に端と端を合わせて、複数の集積回路ビデオ・タイル１
００、４０６〜４４２を配置する。各集積回路ビデオ・
タイル１００、４０６〜４４２を、図１〜図３に示すよ
うに組み立てることもできる。
【００１７】図１に示す１つまたは複数のビデオ・タイ
ル１００上、または図４のタイル式ビデオ・ディスプレ
イ装置４００上にビデオ情報を表示する方法は、一般に
集積回路ビデオ・タイル１００、４０６〜４４２が直列
に接続した配列を形成するよう、複数の集積回路ビデオ
・タイル１００、４０６〜４４２を配置する段階で始ま
る。次に、複数のビデオ・データ・パケットを複数の集
積回路ビデオ・タイル１００、４０６〜４４２の間で渡
し、渡す各ビデオ・データ・パケットに対して、第１の
集積回路ビデオ・タイル４０６がビデオ・データ・パケ
ットから表示情報の第１の部分を検索し、第２の集積回
路ビデオ・タイル４０８がビデオ・データ・パケットか
ら表示情報の第２の部分を検索し、ビデオ・データ・パ
ケット中の表示情報の各部分を検索し終えるまでこれを
続行する。表示情報の各部分を検索した後、集積回路ビ
デオ・タイル１００、４０６〜４４２が表示情報の各部
分を表示する。
【００１８】集積回路ビデオ・タイル１００、タイル式
ビデオ・ディスプレイ装置４００、および一般にビデオ
情報を表示する方法について述べてきたが、次に前述の
装置、およびその使用方法についてさらに詳しく述べ
る。
【００１９】図１のビデオ・タイル１００を特定用途向
け集積回路（ＡＳＩＣ）として製造することもできる。
ＡＳＩＣの中核となる要素は、ディジタル信号処理装置
（ＤＳＰ）３０８およびグラフィック・ドライバ３１０
である。
【００２０】集積回路パッケージ１０２は、底の表面上
に表面実装技術（ＳＭＴ）で組み立てるためのボール・
グリッド配列（ＢＧＡ）１０６、およびその上部の表面
１０８上の１つまたは複数の表示要素１０４を備える。
【００２１】１つまたは複数の表示要素１０４は、発光
ダイオード（ＬＥＤ）ディスプレイ、薄膜トランジスタ
（ＴＦＴ）ディスプレイ、液晶ディスプレイ（ＬＣ
Ｄ）、マイクロミラー・ディスプレイ、プラズマ・ディ
スプレイ、または白黒もしくはカラーの光を発光もしく
は反射し、集積回路パッケージ１０２に接着している
（またはその一部として組み立てられている）こともあ
る、他の任意の形式のディスプレイを形成することもで
きる。１つまたは複数の表示要素１０４が、集積回路パ
ッケージ１０２の上部の表面１０８を端から端まで覆う
ことが好ましいが、光の「溢出（ｓｐｉｌｌ ｏｖｅ
ｒ）」が要素１０４間に残った空間の中を満たすよう
に、多数のビデオ・タイル１００を配置することが可能
なため、必ずしも必要ではない。
【００２２】各ビデオ・タイル１００の１つまたは複数
の表示要素１０４は、１つまたは複数のピクセルのイメ
ージを表示する。たとえば、ビデオ・タイル１００は、
１）イメージの１つのピクセルを表示する１つの表示要
素か、２）共にイメージの１つのピクセルを表示する複
数の表示要素（たとえば、赤、緑、および青のＬＥＤ）
か、または３）イメージの複数のピクセルを表示する複
数の表示要素を備えることもできる。後者の場合、各ビ
デオ・タイル１００は垂直解像度および／または水平解
像度を有する。
【００２３】各ビデオ・タイル１００は、さらに表示要
素１０４によって表示されるデータを記憶する、スタテ
ィック・メモリまたはリフレシュ・ダイナミック・メモ
リ３１２を備えることもできる。次にＤＳＰ３０８は、
ビデオ・タイル１００が接続しているバスからビデオ・
データを検索し、データをメモリ３１２中に記憶するよ
うにする。その後グラフィック・ドライバ３１０は、表
示要素１０４によって後で表示するためメモリ３１２か
らデータを検索する。メモリは、ＤＳＰ３０８の内部
（たとえば、キャッシュ）でも外部（たとえば、ＶＲＡ
Ｍ）でもよい。イメージの更新によって目に見える裂け
目（ｔｅａｒｉｎｇ）を見せないように、メモリ３１２
をダブル・バッファにすることもできる。
【００２４】タイル式ビデオ・ディスプレイ装置４００
（すなわち、ディスプレイ画面）を形成するため、多数
のビデオ・タイルをプリント回路板（ＰＣＢ）に取り付
けることもできる。図４を参照されたい。ディスプレイ
画面は、平面でも、湾曲していても、階段状などでもよ
い。各ビデオ・タイルが隣接するタイルと接触している
ことが好ましいが、再度光の溢出によってタイル間の小
さな境目を満たすこともできる。このようなディスプレ
イの解像度は、１つのビデオ・タイル１００の解像度
を、タイル式ビデオ・ディスプレイ装置４００を形成す
るビデオ・タイル１００、４０６〜４４２の総数で掛け
たものになる。
【００２５】モジュラ・ビデオ・タイルより任意のサイ
ズのディスプレイ画面を製作することを構想する。ウォ
ールトゥウォールの画面もしくはビルボードなどの超大
型画面に関して、プリント回路板タイル４０２およびビ
デオ・タイル１００の両方の組み合わせにより画面を組
み立てることもできる。
【００２６】プリント回路板４０２中のトレース４０４
によって、ビデオ・タイル配列４００に電源を入れたり
相互接続したりすることができる。ローカルまたは遠隔
のいずれかの信号手段によって、プリント回路板４０２
中のこれらのトレースに電源、タイミング、およびデー
タ信号を適用することができる。遠隔信号手段の１つの
例はテレビジョン受信機／送信機であってもよい。ま
た、ハード接続（たとえば、ワイヤ、もしくはバス）、
または他の手段（たとえば、赤外線、もしくはＵＨＦ通
信システム）を介して、信号をプリント回路板トレース
４０４に適用することもできる。
【００２７】多数のビデオ・タイル１００、４０６〜４
４２を相互接続する１つの手段は、ビデオ・バス５０２
（図５）を介する。このような配置において、各ビデオ
・タイル４０８は、着信ビデオ・バス部分５０４と発信
ビデオ・バス部分５０６に関連する。蛇行型バス構成が
好ましいが、他の構成も許容できる。ビデオ・バス５０
２を介してイメージ情報を含むビデオ・データ・パケッ
トを送信する時、各ビデオ・タイトルはイメージの部分
を表示するために必要な、ビデオ情報の部分を順に抽出
し、残りを無視する。
【００２８】６０Ｈｚで再表示された表面解像度２００
０×１０００（ピクセル）の場合、このディスプレイで
１つのピクセルを生成するのに３バイトが必要であると
仮定すると、４００メガバイト／秒よりいくらか少ない
帯域幅が必要である。５０ＭＨｚクロックでは、前述の
ようなビデオ・バス５０２は８バイト（６４ビット）幅
でなければならない。２５ＭＨｚクロックでは、ビデオ
・バス５０２が１６バイト（１２８ビット）幅である必
要がある。好ましくは着信ビデオ・バスおよび発信ビデ
オ・バスの両方に対して外部接点を持つ各ビデオ・タイ
ル１００、４０６〜４４２を提供する必要があるため、
これらの例の中で各ビデオ・タイルが持たなければなら
ないビデオ接点の数は、それぞれ１２８と２５６であ
る。現在の集積回路パッキング技術の場合、これは十分
ピン出力制限の許容範囲内である。
【００２９】タイル式ビデオ・ディスプレイ装置４００
の電源投入時、ビデオ・バス５０２上の１つのプロトコ
ルが、ビデオ・タイル１００、４０６〜４４２の自己構
成を提供する。このプロトコルは、タイルが相互にカウ
ントしてイメージをそれら自体間で分割する手段を提供
することのみが必要である。
【００３０】好適な実施形態において、このプロトコル
はビデオ・バス５０２を介する第１および第２の情報パ
ケットの伝送を備える。ビデオ・バス５０２を介して転
送される第１の情報パケットは、水平および垂直解像度
情報パケットである。この情報パケットは、修正されず
にすべてのビデオ・タイル１００、４０６〜４４２に渡
され、タイル式ビデオ・ディスプレイ装置４００の一部
を形成する各ビデオ・タイル１００、４０６〜４４２
に、タイル式ビデオ・ディスプレイ装置の水平および垂
直解像度をアップロードするための手段を提供する。
【００３１】ビデオ・バス５０２を介して伝送される第
２の情報パケットは、「ＸおよびＹビデオ・タイル座標
パケット」である。このパケットもまた、各ビデオ・タ
イル１００、４０６〜４４２に渡されるが、渡される際
に修正される。第１のビデオ・タイル４０６が受信した
時、このパケットには第１のビデオ・タイル４０６の物
理的なＸおよびＹの位置（すなわち、ビデオ・ディスプ
レイ装置４００内の第１のビデオ・タイルの位置）が含
まれる。一般に、第１のビデオ・タイル４０６の位置は
（０、０）である。このパケットが第２のビデオ・タイ
ル４０８に渡されたとき、この第２のビデオ・タイル４
０８（たとえば、（１、０））の位置を反映するよう
に、パケットのＸおよびＹ座標を更新する。このプロセ
スは、各ビデオ・タイル１００、４０６〜４４２がその
ＸおよびＹ座標を決定し終え、最終的にイメージのどの
部分を表示するかが分かるまで続行される。タイルの送
信もしくは受信のいずれかによって、パケットのＸおよ
びＹ座標の更新を行う。ＸおよびＹビデオ・タイル座標
パケットにはまた、ビデオ・タイル１００、４０６〜４
４２がビデオ・バスを介する接続の物理的パスを決定す
るために使用することができる情報が含まれる。ビデオ
・タイル１００、４０６〜４４２がパケットのＸおよび
Ｙ座標値を更新する方法を決定することができるよう、
この情報を必要とする。
【００３２】追加もしくは代替の情報パケットもまた、
ビデオ・バス５０２を介してビデオ・タイル１００、４
０６〜４４２間で渡すことができる。たとえば、ダブル
・バッファ・ビデオ・タイルがいつバッファを切り換え
るかを示すため、フレーム情報パケットの終了を渡すこ
ともできる。
【００３３】ビデオ・タイル１００、４０６〜４４２の
サイズが比較的小さいため、ビデオ・バス５０２はデジ
タル・データのみを伝送するのが好適である。しかしな
がら、オプションのビデオ・コンバータ・チップ５０８
を備えることによって、アナログ信号（たとえば、テレ
ビジョン信号）とディジタル信号（たとえば、コンピュ
ータ・ビデオ・グラフィック）の両方を受信するよう
に、ビデオ・ディスプレイ装置４００を適応させること
もできる。ビデオ・コンバータ・チップ５０８はアナロ
グ信号またはディジタル信号を受信し、次に容認された
プロトコルに適合してビデオ・バス５０２上を伝送する
ことができるディジタル形式にその信号を変換する。ま
た、初期化パケットをビデオ・タイル１００、４０６〜
４４２に送信するように、ビデオ・コンバータ・チップ
５０８を構成することもできる。
【００３４】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
【００３５】（実施態様１）以下（ａ）から（ｄ）を含
むことを特徴とする集積回路ビデオ・タイル（１０
０）、 ａ）集積回路パッケージ（１０２）、 ｂ）前記集積回路パッケージの内部に装着されたディジ
タル信号処理装置（３０８）、 ｃ）前記集積回路パッケージのほぼすべての上部（１０
８）を覆う１以上の表示要素（１０４）、 ｄ）前記ディジタル信号処理装置および前記１つ以上の
表示要素の両方に電気的に結合し、前記集積回路パッケ
ージの内部に装着されたグラフィック・ドライバ（３１
０）。
【００３６】（実施態様２）前記集積回路パッケージ
（１０２）は表面実装パッケージであることを特徴とす
る、実施態様１に記載の集積回路ビデオ・タイル（１０
０）。
【００３７】（実施態様３）前記１つ以上の表示要素
（１０４）は前記集積回路パッケージ（１０２）の前記
上部（１０８）を完全に覆うことを特徴とする、実施態
様１に記載の集積回路ビデオ・タイル（１００）。
【００３８】（実施態様４）以下（ａ）及び（ｂ）を含
むことを特徴とするタイル式ビデオ・ディスプレイ装置
（４００） ａ）ビデオ・バス（５０２）を備えるプリント回路板
（４０２）と、 ｂ）前記プリント回路板に電気的に結合し、前記ビデオ
・バスを介して相互に電気的に結合する複数の集積回路
ビデオ・タイル（１００、４０６〜４４２）。
【００３９】（実施態様５）各前記複数の集積回路ビデ
オ・タイル（１００、４０６〜４４２）はイメージを表
示するための１つ以上の表示要素（１０４）を備えるこ
とを特徴とする、実施態様４に記載のタイル式ビデオ・
ディスプレイ装置（４００）。
【００４０】（実施態様６）以下（ａ）及び（ｂ）を含
むことを特徴とする、実施態様４に記載のタイル式ビデ
オ・ディスプレイ装置（４００）、 ａ）各前記複数の集積回路ビデオ・タイル（１００、４
０６〜４４２）が１つ以上の表示要素（１０４）を備え
ており、 ｂ）前記複数の集積回路ビデオ・タイルは、前記表示要
素が３次元表示面を形成することができるようにする方
式で前記プリント回路板（４０２）に電気的に結合す
る。
【００４１】（実施態様７）前記ビデオ・バス（５０
２）上で使用されるプロトコルによって、前記ビデオ・
バスを介して伝送するイメージを、前記複数の集積回路
ビデオ・タイルに適切に分割するように、電源投入時
に、前記複数の集積回路ビデオ・タイル（１００、４０
６〜４４２）が自己構成することができることを特徴と
する、実施態様４に記載のタイル式ビデオ・ディスプレ
イ装置（４００）。
【００４２】（実施態様８）以下（ａ）から（ｃ）のス
テップを含むことを特徴とする、ビデオ情報を表示する
方法。 ａ）集積回路ビデオ・タイルが直列に接続した配列（５
００）を形成するよう、複数の集積回路ビデオ・タイル
（１００、４０６〜４４２）を配置するステップと、 ｂ）複数のビデオ・データ・パケットを前記複数の集積
回路ビデオ・タイル間で渡すステップであって、該ステ
ップは、渡した各前記ビデオ・データ・パケットに対し
て、第１の集積回路ビデオ・タイルが前記ビデオ・デー
タ・パケットからイメージの第１の部分を検索し、第２
の集積回路ビデオ・タイルが前記ビデオ・データ・パケ
ットからイメージの第２の部分を検索し、各イメージ部
分を前記ビデオ・データ・パケットから検索し終えるま
でこれを続行し、 ｃ）前記複数の集積回路ビデオ・タイルの１つ以上の表
示要素上にイメージを表示するステップ。
【００４３】（実施態様９）各前記複数の集積回路ビデ
オ・タイルが、前記集積回路ビデオ・タイルの前記配列
（５００）の水平および垂直解像度をダウンロードする
こともできるように、前記複数の集積回路ビデオ・タイ
ル（１００、４０６〜４４２）間で水平および垂直解像
度情報パケットを渡すステップをさらに備えることを特
徴とする、実施態様８に記載の方法。
【００４４】（実施態様１０）以下（ａ）及び（ｂ）を
含むことを特徴とする、実施態様８に記載の方法、 ａ）前記複数の集積回路ビデオ・タイル（１００、４０
６〜４４２）間でＸおよびＹビデオ・タイル座標パケッ
トを渡すステップ、 ｂ）各前記複数の集積回路ビデオ・タイルが、前記複数
の集積回路ビデオ・タイルを使用して、水平位置および
垂直位置を決定することができるように、前記配列（５
００）の水平および垂直解像度に応答して、前記Ｘおよ
びＹビデオ・タイル座標パケットのＸおよびＹ座標を、
渡すとき、増分するステップ。
【００４５】例示的および提示的な本発明の好適な実施
形態について本明細書で詳細に述べてきたが、本発明の
概念を別の方法で多様に実施したり利用することもでき
ること、ならびに付属の特許請求の範囲が、従来技術に
よって制限されるもの以外のこれらの変形形態を含むと
解釈されるものであることを理解されたい。
【図面の簡単な説明】
【図１】集積回路ビデオ・タイルの上面斜視図である。
【図２】図１の集積回路ビデオ・タイルの底面斜視図で
ある。
【図３】ビデオ・タイルの内部の構成要素を示すために
ビデオ・タイルの上部を取り除いた、図１の集積回路ビ
デオ・タイルの上面斜視図である。
【図４】配列して組み立てた複数の図１の集積回路ビデ
オ・タイルを備える、タイル式ビデオ表示装置の上面斜
視図である。
【図５】集積回路ビデオ・タイルを図４のビデオ・ディ
スプレイ装置に接続するための好適なビデオ・バスを示
す概略図である。
【符号の説明】
１００、４０６：集積回路ビデオ・タイル １０２：集積回路パッケージ １０４：表示要素 １０８：集積回路パッケージ上部 ３０８：ディジタル信号処理装置 ３１０：グラフィック・ドライバ ４００：タイル式ビデオ・ディスプレイ装置 ４０２：プリント回路板 ５００：配列 ５０２：ビデオ・バス

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】以下（ａ）から（ｄ）を含むことを特徴と
    する集積回路ビデオ・タイル、 ａ）集積回路パッケージ、 ｂ）前記集積回路パッケージの内部に装着されたディジ
    タル信号処理装置、 ｃ）前記集積回路パッケージのほぼすべての上部を覆う
    １以上の表示要素、 ｄ）前記ディジタル信号処理装置および前記１つ以上の
    表示要素の両方に電気的に結合し、前記集積回路パッケ
    ージの内部に装着されたグラフィック・ドライバ。
JP1554199A 1998-01-30 1999-01-25 表示用集積回路ビデオ・タイル Pending JPH11272209A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1656098A 1998-01-30 1998-01-30
US016,560 1998-01-30

Publications (1)

Publication Number Publication Date
JPH11272209A true JPH11272209A (ja) 1999-10-08

Family

ID=21777762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1554199A Pending JPH11272209A (ja) 1998-01-30 1999-01-25 表示用集積回路ビデオ・タイル

Country Status (2)

Country Link
EP (1) EP0933753A3 (ja)
JP (1) JPH11272209A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042156B2 (en) 2002-10-24 2006-05-09 Noritake Co., Limited Flat-panel display device, and process of sealing the device along its periphery
US7101729B2 (en) 2002-03-28 2006-09-05 Seiko Epson Corporation Method of manufacturing a semiconductor device having adjoining substrates
US10741107B2 (en) 2013-12-31 2020-08-11 Ultravision Technologies, Llc Modular display panel
US10891881B2 (en) 2012-07-30 2021-01-12 Ultravision Technologies, Llc Lighting assembly with LEDs and optical elements

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000077565A1 (en) * 1999-06-14 2000-12-21 Augusto Carlos J R P Active matrix for flat panel display
US6999045B2 (en) * 2002-07-10 2006-02-14 Eastman Kodak Company Electronic system for tiled displays
US7129910B2 (en) 2002-07-10 2006-10-31 Hewlett-Packard Development Company, L.P. Active display system and method with optical addressing
FR2845812B1 (fr) * 2002-10-10 2005-09-23 Inanov Systeme d'adressage d'ecran de visualisation
EP1513060A1 (en) * 2003-09-08 2005-03-09 Barco N.V. Large-area display system, modular unit used therein and method of operating the display
EP1548571A1 (en) * 2003-12-23 2005-06-29 Barco N.V. Configurable tiled emissive display
EP1550947A3 (en) * 2003-12-23 2009-06-17 Barco N.V. Configurable tiled emissive display
DE102006014800B4 (de) * 2006-03-29 2012-03-22 Insta Elektro Gmbh LED-Modul, LED-Darstellungssystem, LED-Darstellungsanordnung, Verwendung, Verfahren
US10210793B2 (en) 2008-03-11 2019-02-19 Robe Lighting S.R.O. Array of LED array luminaires
US20100225639A1 (en) * 2008-03-11 2010-09-09 Robe Lighting S.R.O. Array of led array luminaires
WO2014005600A2 (en) * 2012-07-06 2014-01-09 Hepion Aps A modular led display system, a module therefore and an application thereof
GB2531558B (en) * 2014-10-22 2021-01-13 Facebook Tech Llc Display
KR102403901B1 (ko) * 2015-11-12 2022-06-02 삼성전자 주식회사 디스플레이장치 및 그 제어방법
DE102016124983A1 (de) * 2016-12-20 2018-06-21 Osram Opto Semiconductors Gmbh Videowandmodul
CN108877663B (zh) * 2017-05-10 2020-07-10 矽照光电（厦门）有限公司 显示屏及其制造方法、以及显示结构
US10930709B2 (en) 2017-10-03 2021-02-23 Lockheed Martin Corporation Stacked transparent pixel structures for image sensors
US10510812B2 (en) 2017-11-09 2019-12-17 Lockheed Martin Corporation Display-integrated infrared emitter and sensor structures
US10690910B2 (en) 2018-02-07 2020-06-23 Lockheed Martin Corporation Plenoptic cellular vision correction
US10979699B2 (en) 2018-02-07 2021-04-13 Lockheed Martin Corporation Plenoptic cellular imaging system
US11616941B2 (en) 2018-02-07 2023-03-28 Lockheed Martin Corporation Direct camera-to-display system
US10652529B2 (en) 2018-02-07 2020-05-12 Lockheed Martin Corporation In-layer Signal processing
US10594951B2 (en) 2018-02-07 2020-03-17 Lockheed Martin Corporation Distributed multi-aperture camera array
US10838250B2 (en) 2018-02-07 2020-11-17 Lockheed Martin Corporation Display assemblies with electronically emulated transparency
US10951883B2 (en) * 2018-02-07 2021-03-16 Lockheed Martin Corporation Distributed multi-screen array for high density display
US10866413B2 (en) 2018-12-03 2020-12-15 Lockheed Martin Corporation Eccentric incident luminance pupil tracking
US10698201B1 (en) 2019-04-02 2020-06-30 Lockheed Martin Corporation Plenoptic cellular axis redirection
EP3761163A1 (en) * 2019-07-05 2021-01-06 Vestel Elektronik Sanayi ve Ticaret A.S. Method of operating a display system having a plurality of display units, and display system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368467A (en) * 1980-02-29 1983-01-11 Fujitsu Limited Display device
US5067021A (en) * 1988-07-21 1991-11-19 Brody Thomas P Modular flat-screen television displays and modules and circuit drives therefor
JPH07146671A (ja) * 1993-06-16 1995-06-06 Mitsubishi Electric Corp 大型映像表示装置
WO1996010244A1 (en) * 1994-09-27 1996-04-04 Shinsuke Nishida Display
JPH09159985A (ja) * 1995-12-08 1997-06-20 Mitsubishi Electric Corp 画像表示システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101729B2 (en) 2002-03-28 2006-09-05 Seiko Epson Corporation Method of manufacturing a semiconductor device having adjoining substrates
US7042156B2 (en) 2002-10-24 2006-05-09 Noritake Co., Limited Flat-panel display device, and process of sealing the device along its periphery
US10891881B2 (en) 2012-07-30 2021-01-12 Ultravision Technologies, Llc Lighting assembly with LEDs and optical elements
US10741107B2 (en) 2013-12-31 2020-08-11 Ultravision Technologies, Llc Modular display panel

Also Published As

Publication number Publication date
EP0933753A2 (en) 1999-08-04
EP0933753A3 (en) 1999-11-03

Similar Documents

Publication Publication Date Title
JPH11272209A (ja) 表示用集積回路ビデオ・タイル
TWI723495B (zh) 顯示裝置及其ｏｌｅｄ顯示面板
JP5704119B2 (ja) 発光装置、通信方法、ディスプレイユニット
CN110767139A (zh) 显示基板、显示面板及显示装置
EP1310934A4 (en) IMAGE DISPLAY UNIT AND MANUFACTURING PROCESS FOR THE IMAGE DISPLAY UNIT
WO2007131344A1 (en) Large scale flexible led video display and control system therefor
CN111489681B (zh) 显示面板及电子设备
EP4167218A1 (en) Display module, display device, and manufacturing method therefor
CN109754716A (zh) 用于显示器的双显示光源及双显示影像产生方法
US8604718B2 (en) Auto-addressing method for a tiled lighting system
CN111768713B (zh) 一种显示面板以及显示装置
CN209471670U (zh) 一种可透声的led显示屏
KR102892774B1 (ko) 디스플레이 디바이스 및 디스플레이 시스템을 구성하기 위한 시스템들 및 방법들
JP4961637B2 (ja) 画像表示ユニットおよび画像表示装置
CN117032490A (zh) 显示装置
CN116417428A (zh) 发光显示面板和发光显示设备
KR102267174B1 (ko) 디스플레이 장치
CN115705835A (zh) 显示装置和显示驱动方法
CN209417716U (zh) 显示装置
JPS6385589A (ja) 液晶表示モジユ−ル
JPH11237852A (ja) ドットマトリクス表示装置
JP3941626B2 (ja) 画像表示装置の分配処理装置
CN210156039U (zh) Led显示屏
CN223526855U (zh) 显示装置及电子设备
CN108650353A (zh) 移动终端