JPH11272477A

JPH11272477A - デ―タ・プロセッサ及びその動作方法

Info

Publication number: JPH11272477A
Application number: JP11025347A
Authority: JP
Inventors: Nat Sesham; セスハンナト
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1998-02-02
Filing date: 1999-02-02
Publication date: 1999-10-08
Also published as: EP0933705A2; EP0933705A3; US6061787A; DE69938017T2; EP0933705B1; DE69938017D1

Abstract

(57)【要約】【課題】データ・プロセッサの割り込みの時間を短縮
し割り込みの制御電子回路の複雑性を減少させる一方、
割り込みの柔軟性を維持する。【解決手段】割り込みサービス・テーブル・ポインタ
（ＩＳＴＰ）６００が割り込みサービス・ルーチンへの
高速分岐を容易にする。割り込みサービス・テーブル・
ベース（ＩＳＴＢ）フィールドは、１つ以上のルーチン
がメモリに在駐する際のベース・アドレスを確立する。
最高優先権使用可能割り込み（ＨＰＥＩＮＴ）フィール
ドがサービスする割り込みを識別する。ＩＳＴＢフィー
ルドとＨＰＥＩＮＴフィールドと、１つ以上の最下位零
との連結が、指定割り込みをサービスする一群の命令の
うちの第１命令を指摘する。ＩＳＴＢフィールドは、利
用者プログラマブルである。ＨＰＥＩＮＴフィールド
は、ＩＳＴＰを組み込んだデータ・プロセッサによって
各サイクルに自動的に計算される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ・プロセッ
サに関し、特に割り込みに応答する機構に関する。

【０００２】データ・プロセッサは、所望機能を遂行す
る一連の個々の命令を実行することによってプログラム
をランする。個々の命令の実行は、いくつかの個別ステ
ップ又はステージを伴う。各命令は、メモリから命令を
取り出すステップ、取り出された命令をデコードするス
テップ、及びデコードされた命令を実行するステップに
分離することができる。その他のステップもまた可能で
ある。一般に、高度データ・プロセッサは、いくつかの
命令を所与の時刻にデータ・プロセッサ内に「飛行中
（ｉｎｆｌｉｇｈｔ）」にしておくことができるよう
に各ステージ毎に専用論理を含む。命令を次のステージ
へ転送する前に、典型的には単一サイクル中に、データ
・プロセッサの異なる部分が異なる命令を処理する。こ
の設計戦略は、パイプラインとして知られている。デー
タ・プロセッサのマイクロアーキテクチャ、クロック・
サイクル長さ、論理の複雑性、及びメモリのデータ・プ
ロセッサ内への統合のようなファクタが各ステージの数
及び長さに影響し得る。

【０００３】データ・プロセッサによる命令の正常実行
をときどき割り込まなければならない。例えば、モデム
又はハード・ドライブのような入出力（「Ｉ／Ｏ］）装
置がデータ・プロセッサによって処理される必要がある
データを準備完了していることがある。同様に、利用者
がキーボード上のキーを押すことがある。このような状
況をハンドルするために、データ・プロセッサは割り込
み能力を備えている。

【０００４】非常に多くの割り込み方式が現在までに工
夫されている。典型的には、データ・プロセッサへの
（外部的に又は内部的に発生された）いくつかの入力が
信号動作（ｓｉｇｎａｌｉｎｇ）を割り込むために専用
される。各信号は、異なる可能な割り込みに相当する。
装置又はプロセスがサービスを必要とするとき、その装
置又はプロセスはその割り込み回線をアサートする。次
いで、データ・プロセッサは、その正規ルーチンの実行
を中止しかつその割り込みをサービスすることになる一
連の命令へ分岐する。割り込みサービス・ルーチンの開
始アドレスがこの目的のためにアクセス可能な記憶位置
に記憶される。例えば、もしキーボードが割り込みを発
生するならば、データ・プロセッサはキーボード割り込
み回線に相当する記憶された値を読み出しかつそのアド
レスで開始する命令へ分岐することになる。これらの割
り込みサービス・ルーチン命令は、押されたキーをその
データ・バス上へ読み出しかつその値をメモリ内へロー
ドすることもある。割り込みの後、データ・プロセッサ
は、もし割り込みが起こらなかったならばこのプロセッ
サが実行したであろう次の命令へ復帰する。

【０００５】割り込みの処理は、割り込みの数及び割り
込みの柔軟性のために複雑になる。単一データ・プロセ
ッサ内にしばしば割り込みのいくつかの種類がある。各
種類は、各他の種類に対して重要度を一致させている。
それで、もし或る１つの種類内に２つ以上の割り込みが
あるならば、その種類に属する割り込みが互いに対して
ランク付けされる。したがって、高い優先権割り込み
は、低い優先権割り込みを割り込むことが可能である。
また、或るいくつかの割り込みは、「マスク可能（ｍａ
ｓｋａｂｌｅ）」である。マスクされると、割り込みは
データ・プロセッサによって作動されない。しかしなが
ら、マスクされた割り込みは、後ほどのサンプリング又
は「ポーリング」のためにデータ・プロセッサによって
捕獲されなければならない。

【０００６】

【発明が解決しようとする課題】割り込み方式のこれら
の特徴及び他の特徴は、データ・プロセッサが、もし割
り込みがあれば、どれがアサートされていてかつマスク
されていない最重要割り込みであるか各サイクルに決定
することを要求する。いったんデータ・プロセッサが正
しい割り込みを決定すると、データ・プロセッサはプロ
セッサがそこへ分岐するべき正しいアドレスを決定しな
ければならない。最終的に、データ・プロセッサは、適
当なアドレスで取り出し命令を開始することができる。
結果として、割り込みをサービスするには、かなりの量
のプロセッサ時間を要する。同時に、データ・プロセッ
サは、第２割り込みの可能性に対応しなければならな
い。この可能性は、通常、複雑な制御電子回路（ｃｏｎ
ｔｒｏｌｃｉｒｃｕｉｔｒｙ）を必要とする。割り込
みの時間を短縮し及び割り込みの制御電子回路の複雑性
を減少させる一方、割り込みの柔軟性を維持することが
望ましい。

【０００７】

【課題を解決するための手段】割り込みサービス・テー
ブル・ポインタ（ｉｎｔｅｒｒｕｐｔｓｅｒｖｉｃｅ
ｔａｂｌｅｐｏｉｎｔｅｒ；ＩＳＴＰ）が割り込
みサービス・ルーチンへの高速分岐を容易にする。割り
込みサービス・テーブル・ベース（ｉｎｔｅｒｒｕｐｔ
ｓｅｒｖｉｃｅｔａｂｌｅｂａｓｅ；ＩＳＴ
Ｂ）フィールドが１つ以上のルーチンがメモリに在駐す
るに当たってのベース・アドレスを確立する。最高優先
権使用可能割り込み（ｈｉｇｈｅｓｔｐｒｉｏｒｉｔ
ｙｅｎａｂｌｅｄｉｎｔｅｒｒｕｐｔ；ＨＰＥＩ
ＮＴ）フィールドがサービスする割り込みを識別する。
割り込みサービス・テーブル・ベース（以下、ＩＳＴ
Ｂ）フィールドと最高優先権使用可能割り込み（以下、
ＨＰＥＩＮＴ）フィールドと、１つ以上の最下位零との
連結が、指定割り込みをサービスする一群の命令のうち
の第１命令を指摘する。ＩＳＴＢフィールドは、利用者
プログラマブルである。ＨＰＥＩＮＴフィールドは、割
り込みサービス・テーブル・ポインタ（以下、ＩＳＴ
Ｐ）を組み込んだデータ・プロセッサによって各サイク
ルに自動的に計算される。

【０００８】

【発明の実施の形態】図１は、本発明を実行するデータ
・プロセッサ１００のブロック図を示す。データ・プロ
セッサ１００は、パイプライン化（ｐｉｐｅｌｉｎｅ
ｄ）動作及び統合メモリ及び統合周辺装置を備える多数
の実行装置へのスーパスカラ命令ディスパッチを組み込
んでいる高度電子装置である。これらの特徴は、正規動
作中の命令処理能力（ｉｎｓｔｒｕｃｔｉｏｎｔｈｒ
ｏｕｇｈｐｕｔ）を増大させる。なお更に、データ・プ
ロセッサ１００は、非正規動作中に命令の処理を加速す
るために複雑な割り込み方式を組み込む。データ・プロ
セッサ１００は、ＲＥＳＥＴ割り込み、マスク不可能割
り込み（ｎｏｎ−ｍａｓｋａｂｌｅｉｎｔｅｒｒｕｐ
ｔ；ＮＭＩ）、及び多数のマスク可能割り込み（ｍａ
ｓｋａｂｌｅｉｎｔｅｒｒｕｐｔ；ＭＩ４〜ＭＩ１
５）を支援する。

【０００９】本発明の１態様に従えば、データ・プロセ
ッサ１００は、高速割り込み分岐を容易にするためにＩ
ＳＴＰを維持する。ＩＳＴＰの第１フィールドは、利用
者アクセス可能でありかつＲＥＳＥＴ割り込み用にベー
ス・アドレスを確立する。ＩＳＴＰの第２フィールド
は、データ・プロセッサ１００によって各サイクルに自
動的に計算される。第２フィールドは、各サイクルにＨ
ＰＥＩＮＴフィールドを識別する。これら２つのフィー
ルドの連結は、各割り込みがルーチンにサービスするに
当たってのバイト・アドレスを識別する。データ・プロ
セッサ１００は、これら２つのフィールドを所定数の零
と更に連結することによって特定のバイトをバイトのい
くつかのフィールドに分離することができる。説明して
いる実施例では、データ・プロセッサ１００は、各割り
込みサービス・ルーチンに３２バイトを割り当てる。し
たがって、ＩＳＴＰは、５つ最下位零を含むか、又はそ
うでなければ、これらの零と連結される。

【００１０】図１で以て説明を続けると、データ・プロ
セッサ１００は、中央処理装置、すなわち、コア１０
２、プログラム・メモリ１０４、データ・メモリ１０
６、メモリ周辺装置１０８、及び他の周辺装置１１０を
含む。コア１０２は、バス１１２によってプログラム・
メモリ１０４に、バス１１４及び１１６によってデータ
・メモリ１０６に、バス１１８によって他の周辺装置１
１０に、双方向に接続される。メモリ周辺装置１０８
は、バス１２０によってプログラム・メモリ１０４に、
バス１２２によってデータ・メモリ１０６に、及びバス
１２４によって他の周辺装置に、双方向に接続される。
メモリ周辺装置１０８は、バス１２６によって外部装置
に接続される。同様に、他の周辺装置１１０は、バス１
２８によって外部装置に接続される。

【００１１】コア１０２は、プログラム取り出し論理１
３０、命令ディスパッチ論理１３２、命令デコード論理
１３４、及びデータ経路論理１３６を含む。プログラム
取り出し論理１３０は、バス１１２によってプログラム
・メモリ１０４に、及び接続（図示されていない）によ
って命令ディスパッチ論理１３２に接続される。同様
に、命令ディスパッチ論理１３２は命令デコード論理１
４３に接続され、後者は、立ち代わって、データ経路論
理１３６に接続される。データ経路論理１３６は第１レ
ジスタ・ファイル１３８及び４つの実行装置、すなわ
ち、簡単な算述論理装置（ａｒｉｔｈｍｅｔｒｉｃｌ
ｏｇｉｃｕｎｉｔ；ＡＬＵ）１４０、複雑な算述論
理装置１４２、乗算装置１４４、及びロード／記憶装置
１４６を含む。レジスタ・ファイル１３８及び実行装置
１４０から１４６は、１組として動作しかつ呼称（ｍｏ
ｎｉｋｅｒ）「Ａ］で示される。レジスタ・ファイル１
３８は、実行装置１４０から１４６の各々に双方向に接
続される。データ経路論理１３６はまた、第２レジスタ
・ファイル１４８及び４つの実行装置、すなわち、簡単
な算述論理装置１５０、複雑な算述論理装置１５２、乗
算装置１５４、及びロード／記憶装置１５６を含む。レ
ジスタ・ファイル１４８及び実行装置１５０から１５６
は、１組として動作しかつ呼称「Ｂ］で示される。レジ
スタ・ファイル１４８は、実行装置１５０から１５６の
各々に双方向に接続される。ロード／記憶装置Ａ及びロ
ード／記憶装置Ｂは、それぞれ、レジスタ・ファイルＢ
及びレジスタ・ファイルＡにまた双方向に接続される。
コア１０２はまた、制御レジスタ１５８及び制御論理１
６０の組を含む。制御レジスタ１５８及び制御論理１６
０は、コア１０２内の残りの回路に接続される。

【００１２】プログラム・メモリ１０４及びデータ・メ
モリ１０６は、データ・プロセッサ１００を使用しよう
と意図する特定応用に必要とされるいくつかのメモリ技
術の１つ以上によって次のように具体化（ｉｎｓｔａｎ
ｔｉａｔｅ）されてよい。すなわち、スタチック・ラン
ダム・アクセス・メモリ（ＳＲＡＭ）、ダイナミック・
ランダム・アクセス・メモリ（ＤＲＡＭ）、読み出し専
用メモリ（ＲＯＭ）、消去可能プログラマブル読み出し
専用メモリ（ＥＰＲＯＭ）等。

【００１３】メモリ周辺装置１０８は、直接メモリ・ア
クセス（ｄｉｒｅｃｔｍｅｍｏｒｙａｃｃｅｓｓ；
ＤＭＡ）装置及び外部メモリ・インタフェースを含
む。コア１０２によってプログラムされるとき、直接メ
モリ・アクセス装置は、外部メモリ・システム（図示さ
れていない）とデータ・メモリ１０６との間にデータの
大きなブロックを自動的に転送することができる。外部
メモリ・インタフェースは、（１）プログラム・メモリ
１０４、データ・メモリ１０６、直接メモリ・アクセス
装置と（２）外部メモリ・システムとの間のメモリ転送
を適切に調整する。メモリ周辺装置１０８は、他のメモ
リ関連装置１２６を含むことがある。

【００１４】他の周辺装置１１０は、タイマ、直列ポー
ト、及び特定応用によって必要とされるその他の周辺装
置を含む。

【００１５】データ・プロセッサ１００の全般動作を図
２と関連して下に説明する。データ・プロセッサ１００
の入力動作を図３から１３と関連して下に説明する。割
り込みポーリングを図１４と関連して下に説明する。

【００１６】全般動作図２は、図１に示されたデータ・プロセッサ１００によ
って実行される命令のタイミング線図を示す。上に説明
したように、データ・プロセッサ１００は、パイプライ
ン化スーパスカラ装置である。パイプライン化装置で
は、命令は、組立ラインを通る自動車のように異なるス
テージを通って逐次流れる。理想的には、各ステージ
は、異なる実行ステージに異なる命令を含む。スーパス
カラ装置では、各ステージは、２つ以上の命令を含む。
命令相互依存性（ｉｎｓｔｒｕｃｔｉｏｎｉｎｔｅｒ
ｄｅｐｅｎｄｅｎｃｙ）がどれかのステージで同時に処
理される命令の数を最大量未満に限定することがある。
説明している実施例では、命令の実行が３つのステー
ジ、すなわち、取り出しステージ、デコード・ステー
ジ、及び実行ステージに分解される。取り出しステージ
では、データ・プロセッサ１００は、メモリ・システム
から実行用各命令又は命令の群を検索する。取り出しス
テージは、４つのフェーズ（ｐｈａｓｅ）、すなわち、
プログラム発生（ｐｒｏｇｒａｍｇｅｎｅｒａｔｅ；
ＰＧ）フェーズ、プログラム送出（ｐｒｏｇｒａｍ
ｓｅｎｄ；ＰＳ）フェーズ、プログラム待機（ｐｒｏ
ｇｒａｍｗａｉｔ；ＰＷ）フェーズ、及びプログラ
ム準備完了（ｐｒｏｇｒａｍｒｅａｄｙ；ＰＲ）フ
ェーズに分割される。デコード・ステージでは、データ
・プロセッサ１００は、各命令を正しい実行装置へ経路
選択して転送する。デコード・ステージは、２つのフェ
ーズ、すなわち、ディスパッチ（ＤＰ）フェーズとデコ
ード（ＤＣ）フェーズとに分割される。実行ステージで
は、データ・プロセッサ１００は、命令演算コード内の
指定された各命令を遂行する。データ・プロセッサ１０
０は、実行される命令のオペランドとしてレジスタ・フ
ィールド１３８及び１４８からの値を使用する。実行装
置１４０から１４６及び実行装置１５０から１５６は、
命令の名前によって表示された命令の特定種類を実行す
る。単純算述論理装置１４０及び１５０は、シフト動作
を含む論理機能を実行する。複雑算述論理装置（ＡＬＵ
ｓ）１４２及び１５２は、シフト動作を含む全ての論理
機能を実行する。乗算装置１４４及び１５４は、乗算命
令を実行する。ロード／記憶装置１４６及び１５６は、
メモリ転送動作及びアドレス指定モードに関係した或る
決まった論理命令を実行する。実行ステージは、５つの
フェーズ、すなわち、Ｅ１からＥ５フェーズに分割され
る。

【００１７】取り出しステージプログラム発生（ＰＧ）フェーズ。プログラム発生フェ
ーズ中、プログラム取り出し論理１３０は、実行する次
の命令のアドレスを計算する。制御レジスタ１５８の１
つがこのアドレス用に維持される。正規には、プログラ
ム取り出し論理１３０は、各サイクルに３２だけこのレ
ジスタの内容を増分する（説明している実施例は、各サ
イクルに８つの４バイト命令を取り出す）。他の時刻に
は、新命令の流へ分岐する又は割り込みサービス・ルー
チンを検索するために、他の値がそのレジスタ内へ強制
的に挿入される。

【００１８】プログラム送出（ＰＳ）フェーズ。プログ
ラム送出フェーズ中、プログラム取り出し論理１３０
は、プログラム発生フェーズに計算されたアドレスをプ
ログラム・メモリ１０４へ送出する。

【００１９】プログラム待機（ＰＷ）フェーズ。プログ
ラム待機フェーズ中、プログラム・メモリ１０４は、プ
ログラム送出フェーズに要求されたデータをアクセスす
る。説明している実施例では、プログラム・メモリ１０
４は、大形外部メモリ・システム（図示されていない）
に含まれたメモリ値の副集合（ｓｕｂｓｅｔ）を含む。
プログラム・メモリ１０４は、最近使用されたデータ・
メモリを後ほどの高速アクセスのために「キャシュ」す
る。もしプログラム・メモリ１０４が要求された命令を
含むならば、このメモリはそれらの命令を後続のフェー
ズにプログラム取り出し論理１３０へ送出する。もしプ
ログラム・メモリ１０４が要求されたデータを含まない
ならば、プログラム・メモリ１０４は、メモリ周辺装置
１０８を通して外部メモリ・システムからそのデータを
検索しなければならない。この後者の場合、外部メモリ
・システムがプログラム・メモリ１０４へそのデータを
返す間、データ・プロセッサ１００は全ての動作を休止
させる。

【００２０】プログラム準備完了（ＰＲ）フェーズ。プ
ログラム準備完了フェーズ中、プログラム・メモリ１０
４は、プログラム発生フェーズに計算されたアドレスで
開始してコア１０２へ８つの命令（「取り出しパケッ
ト」）を返す。

【００２１】デコード・ステージディスパッチ（ＤＰ）フェーズ。ディスパッチ・フェー
ズ中、命令ディスパッチ論理１３２は、８つの命令のい
くつを同じサイクルに実行することができるか決定す
る。説明している実施例では、各命令は、後続の命令を
並列に実行することがことができるかどうか表示するｐ
ビット・フィールドを含む。命令デコード論理１３４
は、取り出しパケットを１つ以上の実行パケットに分離
する。実行パケットは、並列に実行することができる命
令の群である。他の実施例では、各取り出しパケットを
１つ以上の実行パケットに分離するプロセスは、コア１
０２によるｐビットの使用を伴わないで、行うことがで
きる。

【００２２】デコード（ＤＣ）フェーズ。デコード・フ
ェーズ中、命令デコード論理１３４は、現在実行パケッ
ト内の命令を適当な実行装置へ経路選択して転送する。
説明している実施例では、各命令は、その宛先実行装置
を表示する宛先フィールドを含む。他の実施例では、各
命令を正しい実行装置へ向けせて転送するプロセスは、
コア１０２による宛先フィールドの使用を伴わないで、
行うことができる。

【００２３】実行ステージＥ１フェーズ。Ｅ１フェーズ中、全ての命令に対する条
件が評価されかつオペランドが読み出される。説明して
いる実施例では、各命令は、試験する条件レジスタ及び
条件レジスタに適用する特定試験を指定する条件フィー
ルドを含む。もし条件レジスタに適用される試験が真で
あるならば、その命令が実行される。そうでなければ、
試験は廃棄されかつ更に処理は必要とされない。他の命
令が種々の条件レジスタに値を書き込むことができ、そ
れによって、命令の実行を先行命令の結果とリンクする
ことができる。ロード／記憶装置１４６及び１５６は、
このフェーズにそれらの装置のメモリ宛先及び出所（ｓ
ｏｕｒｃｅ）のアドレスを計算する。非乗算命令、非ロ
ード／記憶命令の結果が、このフェーズに計算され、か
つレジスタ・ファイル１３８及び１４８内の宛先レジス
タに書き込まれる。

【００２４】Ｅ２フェーズ。Ｅ２フェーズ中、ロード／
記憶装置１４６及１５６は、それらのアドレスをデータ
・メモリ１０６へ送出する。乗算命令のような複雑な命
令が完了し、かつそれらの結果をレジスタ・ファイル１
３８及び１４８へ書き戻す。必ずしも全ての命令がＥ２
フェーズを必要とするわけではない。

【００２５】Ｅ３フェーズ。Ｅ３フェーズ中、データ・
メモリ１０６は、ロード／記憶装置１４６及び１５６に
よって指定されたメモリ・アクセスを遂行する。説明し
ている実施例では、データ・メモリ１０６は、大形外部
メモリ・システムに含まれたメモリ値の副集合を含む。
データ・メモリ１０６は、最近使用されたメモリを後ほ
どの高速アクセスのために「キャッシュ」する。もしデ
ータ・メモリ１０６が要求されたデータを含むならば、
データ・メモリ１０６は、敏速に応答することができ
る。データ・メモリ１０６内に存在するデータに対する
ロードの場合、データ・メモリ１０６はそのデータを後
続のサイクルにロード／記憶装置１４６又は１５６へ送
出する。データ・メモリ１０６内に存在するデータに対
する記憶の場合、データ・メモリ１０６はロード／記憶
装置１４６からのデータを適当なメモリ位置内へ記憶す
る。もしデータ・メモリ１０６が要求されたデータを含
まないならば、データ・メモリ１０６はメモリ周辺装置
１０８を通して外部メモリ・システムからそのデータを
検索しなければならない。この後者の場合、外部メモリ
・システムがデータ・メモリ１０６にそのデータを返す
間、データ・プロセッサ１００は全ての動作を休止させ
る。必ずしも全ての動作がＥ３フェーズを必要とするわ
けではない。

【００２６】Ｅ４フェーズ。Ｅ４フェーズ中、ロード動
作からのどのデータもロード／記憶装置１４６又は１５
６内へ運ばれる。必ずしも全ての動作がＥ４フェーズを
必要とするわけではない。

【００２７】Ｅ５フェーズ。Ｅ５フェーズ中、ロード動
作からのどのデータもレジスタ・ファイル１３８及び１
４８内の目標レジスタ内へ記憶される。必ずしも全ての
動作がＥ５フェーズを必要とするわけではない。

【００２８】説明している実施例では、メモリ周辺装置
１０８及び他の周辺装置１１０は、データ・プロセッサ
１００のメモリ空間内へマップされる。例えば、直接メ
モリ・アクセス動作又はタイマを活性化するために、ロ
ード／記憶装置１４６又は１５６は、特定値をこれらの
周辺装置と関連したメモリ・アドレスに書き込むために
使用される。次いで、これらの周辺装置は、これらの値
を、メモリ転送用開始アドレス又はそこからカウント・
ダウンする開始値として使用する。

【００２９】割り込み動作データ・プロセッサ１００の割り込み動作をデータ・プ
ロセッサ１００の３つのアーキテクチャ特徴、すなわ
ち、１４の割り込み信号、８つの制御レジスタ、及び割
り込みサービス・テーブル（ｉｎｔｅｒｒｕｐｔｓｅ
ｒｖｉｃｅｔａｂｌｅ；ＩＳＴ）との相互作用によ
って説明する。

【００３０】割り込み信号データ・プロセッサ１００は、３つの種類、すなわち、
ＲＥＳＥＴ割り込み、マスク不可能割り込み（ＮＭ
Ｉ）、及び１２のマスク可能割り込み（ＭＩ４〜ＭＩ１
５）に分割された１４までの分離割り込みを支援する。
これらの割り込みは、必要に応じて内部装置又は外部装
置に接続することができる。各々の相対的優先権を表１
に示す。

【００３１】

【表１】

【００３２】ＲＥＳＥＴ割り込みは、最高優先権割り込
みである。ＲＥＳＥＴ割り込みは、それがアサートされ
ると、どのプロセスをも割り込むことになる。データ・
プロセッサ１００内で、ＲＥＳＥＴ割り込みは、電力減
損（ｌｏｓｓｏｆｐｏｗｅｒ）の際にもその割り込
みをアサートすることができるように、活性低信号であ
る。

【００３３】マスク不可能割り込みは、第２最高優先権
割り込みである。正規には、マスク不可能割り込みはま
た、マスク不可能である。マスク不可能割り込みが或る
装置又はプロセスによってアサートされるとき、データ
・プロセッサ１００は、その動作を中止しかつマスク不
可能割り込みサービス・ルーチンを遂行する。データ・
プロセッサ１００は、それがＲＥＳＥＴ割り込みを処理
するときマスク不可能割り込みを自動的にマスクする。
しかしながら、利用者は、自身でマスク不可能割り込み
をマスクすることはできない。利用者は、ＲＥＳＥＴ割
り込みサービス・ルーチン中又はその後に、マスク不可
能割り込みをマスク外しすることができる。この戦略
は、マスク不可能割り込みがＲＥＳＥＴサービス・ルー
チンを割り込むのを防止する。マスク不可能割り込みの
マスキング／マスク外しは、図４及び図１０と関連して
下に説明する。

【００３４】種類として、１２のマスク可能割り込み
は、最低優先権割り込みである。マスク可能割り込みで
あるＭＩ４〜ＭＩ１５は、ＲＥＳＥＴ割り込み及びマス
ク不可能割り込みの両方に対して下位（ｊｕｎｉｏｒ）
である。他のマスク可能割り込みに対しては、ＭＩｊ
は、ＭＩｊ＋１からＭＩ１５までに対して上位（ｓｅｎ
ｉｏｒ）であり、ここでｊは４から１４までの整数添え
字である。マスク可能割り込みであるＭＩ４〜ＭＩ１５
のマスキング／マスク外しは、図４と関連して下に説明
する。

【００３５】図３から図８は、割り込み処理に使用され
る図１に示されたデータ・プロセッサ１００の種々の制
御レジスタの構成をブロック図で示す。更に、２つの他
のレジスタ（図示されていない）が割り込みハンドリン
グに参加する。

【００３６】制御状態レジスタ（ＣｏｎｔｒｏｌＳｔ
ａｔｕｓＲｅｇｉｓｔｅｒ；ＣＳＲ）。図３で、制
御状態レジスタ３００が割り込みハンドリングと関係し
た２つのフィールド、すなわち、大域割り込み許可（ｇ
ｌｏｂａｌｉｎｔｅｒｒｕｐｔｅｎａｂｌｅｂｉ
ｔ；ＧＩＥ）フィールド（ビット０）及び先行大域割
り込み許可（ｐｒｉｏｒｇｌｏｂａｌｉｎｔｅｒｒ
ｕｐｔｅｎａｂｌｅｂｉｔ；ＰＧＩＥ）フィールド
（ビット１）を含む。もし大域割り込み許可（以下、Ｇ
ＩＥ）フィールド＝１ならば、データ・プロセッサ１０
０は、マスク可能割り込みであるＭＩ４〜ＭＩ１５をラ
ッチしかつこれらをサービスすることになる。（下に説
明するマスク不可能割り込み許可フィールドをまたセッ
トしなければならない）。データ・プロセッサ１００
は、図５と関連して下に説明する割り込みフラグ・レジ
スタ内の割り込みをラッチする。もしＧＩＥフィールド
＝０ならば、データ・プロセッサ１００は、割り込みを
ラッチするがそれらをサービスはしない。データ・プロ
セッサ１００は、ラッチされた割り込みを後の時刻にポ
ールしてよい。割り込みポーリングは、図１４と関連し
て下に説明する。データ・プロセッサ１００は、それが
割り込みルーチンへ分岐するときＧＩＥフィールドを先
行大域割り込み許可（以下、ＰＧＩＥ）フィールド内へ
自動的に記憶する。データ・プロセッサ１００は、或る
１つの割り込みを完了した後、ＰＧＩＥフィールドをＧ
ＩＥフィールドへ自動的に戻す。

【００３７】割り込み許可レジスタ（Ｉｎｔｅｒｒｕｐ
ｔＥｎａｂｌｅＲｅｇｉｓｔｅｒ；ＩＥＲ）。図
４で、割り込み許可レジスタ４００は、割り込みハンド
リングと関係した１３の単一ビット・フィールド、すな
わち、マスク不可能割り込み許可（ｎｏｎ−ｍａｓｋａ
ｂｌｅｉｎｔｅｒｒｕｐｔｅｎａｂｌｅ；ＮＭＩ
Ｅ）フィールド（ビット１）及び１２の割り込み許可
（ｉｎｔｅｒｒｕｐｔｅｎａｂｌｅ₄〜ｉｎｔｅｒｒｕ
ｐｔｅｎａｂｌｅ₁₅；ＩＥ４〜ＩＥ１５）フィール
ド（ビット４〜５）を含む。もしマスク不可能割り込み
許可（以下、ＮＭＩＥ）フィールド＝１ならば、データ
・プロセッサ１００はマスク不可能割り込みをラッチし
かつこれをサービスすることになる。もしＮＭＩＥフィ
ールド＝０ならば、データ・プロセッサ１００はラッチ
するがサービスしないことになる。データ・プロセッサ
１００がＲＥＳＥＴ割り込みをサービスするとき、デー
タ・プロセッサ１００はＮＭＩＥフィールドを自動的に
零にセットする。利用者は、自身でＮＭＩＥフィールド
をクリアすることはできない。利用者は、マスク不可能
割り込みを割り込み可能とするようにＮＭＩＥフィール
ドをセットすることができる。もし割り込み許可フィー
ルドであるＩＥｊフィールド＝１ならば、データ・プロ
セッサ１００は、第ｊマスク可能割り込みをラッチしか
つこれをサービスすることになる（ＧＩＥフィールドを
またセットしなければならない）。もしＩＥｊフィール
ド＝０ならば、データ・プロセッサ１００は、第ｊマス
ク可能割り込みをラッチするが、しかしサービスはしな
いことになる。利用者は、割り込み許可レジスタに書き
込む及びから読み出すことによって割り込み許可フィー
ルドをクリア又はセットすることができる。

【００３８】割り込みフラグ・レジスタ（Ｉｎｔｅｒｒ
ｕｐｔＦｌａｇＲｅｇｉｓｔｅｒ；ＩＦＲ）。図
５で、割り込みフラグ・レジスタ５００は、ハンドリン
グを割り込むことに関係した１３の単一ビット・フィー
ルド、すなわち、マスク不可能割り込みフラグ（ｎｏｎ
−ｉｎｔｅｒｒｕｐｔｆｌａｇ；ＮＭＩＦ）フィー
ルド（ビット１）及び１２の割り込みフラグ（ｉｎｔｅ
ｒｒｕｐｔｆｌａｇ ₄〜ｉｎｔｅｒｒｕｐｔｆｌａ
ｇ₁₅；ＩＦ４〜ＩＦ１５）フィールド（ビット４〜１
５）を含む。全てのフィールドがＲＥＳＥＴ割り込みの
際に零にセットされる。割り込みを受け取ると、データ
・プロセッサ１００は、１をその割り込みに相当するフ
ィールド内へ自動的にロードする。利用者は、マスク不
可能割り込みフラグ・フィールド及び割り込みフラグ・
フィールドを直接クリア及びセットすることができる。
割り込みフラグ・フィールドをセットする動作及びクリ
アする動作は、図７及び８と関連して下に説明する。

【００３９】割り込みサービス・テーブル・ポインタ
（ＩＳＴＰ）。図６で、ＩＳＴＰ６００は、割り込みハ
ンドリングに関係した２つのフィールド、すなわち、Ｉ
ＳＴＢフィールド（ビット１０から３１）及びＨＰＥＩ
ＮＴフィールド（ビット５から９）を含む。両フィール
ド共、ＲＥＳＥＴ割り込みによってクリアされる。ＩＳ
ＴＢフィールドは、利用者アクセス可能であり、かつ全
ての割り込みサービス・ルーチンに対するベース・アド
レスを確立する。データ・プロセッサ１００は、各サイ
クルにＨＰＥＩＮＴフィールドを自動的に計算する。Ｈ
ＰＥＩＮＴフィールドは、割り込みポーリングを容易に
するために利用者によって読み出し可能である。ＨＰＥ
ＩＮＴフィールドは、各サイクルにＨＰＥＩＮＴを識別
する。ＩＳＴＢフィールドとＨＰＥＩＮＴフィールドと
の連結は、各割り込みサービス・ルーチンがそこで開始
するバイト・アドレスを識別する。説明している実施例
では、データ・プロセッサ１００は、各割り込みサービ
ス・ルーチンに３２バイトを割り当てる。したがって、
ＩＳＴＰはまた５つの最下位零を含む。

【００４０】割り込みセット・レジスタ（Ｉｎｔｅｒｒ
ｕｐｔＳｅｔＲｅｇｉｓｔｅｒ；ＩＳＲ）。図７
で、割り込みセット・レジスタ７００は、割り込みハン
ドリングに関係した１２の単一ビット・フィールド、す
なわち、１２の割り込みセット・フラグ（ｉｎｔｅｒｒ
ｕｐｔｓｅｔｆｌａｇ₄〜ｉｎｔｅｒｒｕｐｔｓｅ
ｔｆｌａｇ₁₅；ＩＳ４〜ＩＳ１５）フィールド（ビ
ット４〜１５）を含む。利用者は、１つ以上の１をこの
レジスタに書き込むことができる。次いで、データ・プ
ロセッサ１００は、相当する割り込みフラグ・フィール
ドに１を書き込むことができる。零をどのフィールドに
書き込んでもなんら効果はない。

【００４１】割り込みクリア・レジスタ（Ｉｎｔｅｒｒ
ｕｐｔＣｌｅａｒＲｅｇｉｓｔｅｒ；ＩＣＲ）。
図８で、割り込みクリア・レジスタ８００は、割り込み
ハンドリングに関係した１２の単一ビット・フィール
ド、すなわち、１２の割り込みクリア・フラグ（ｉｎｔ
ｅｒｒｕｐｔｃｌｅａｒｆｌａｇ₄〜ｉｎｔｅｒｒ
ｕｐｔｃｌｅａｒｆｌａｇ₁₅；ＩＣ４〜ＩＣ１
５）フィールド（ビット４〜１５）を含む。利用者は、
１つ以上の１をこのレジスタに書き込むことができる。
次いで、データ・プロセッサ１００は、相当する割り込
みフラグ・フィールドに１を書き込むことができる。零
をどのフィールドに書き込んでもなんら効果はない。

【００４２】割り込み復帰ポインタ（Ｉｎｔｅｒｒｕｐ
ｔＲｅｔｕｒｎＰｏｉｎｔｅｒ；ＩＲＰ）。デー
タ・プロセッサ１００は、マスク可能割り込みが理由で
実行されなかったプログラムの流れ内の第１実行パケッ
トの３２ビット・アドレスで割り込み復帰ポインタを自
動的にロードする。利用者は、このレジスタにまた書き
込むことができる。マスク可能割り込みをサービスする
のに先立ち、割り込み復帰ポインタを使用する分岐命令
が直前のプログラムの流れへ復帰する。

【００４３】マスク不可能復帰ポインタ（Ｎｏｎ−Ｍａ
ｓｋａｂｌｅＲｅｔｕｒｎＲｅｇｉｓｔｅｒ；Ｎ
ＲＰ）。データ・プロセッサ１００は、マスク不可能割
り込みが理由で実行されなかったプログラムの流れ内の
第１実行パケットの３２ビット・アドレスでマスク不可
能復帰ポインタを自動的にロードする。利用者は、この
レジスタにまた書き込むことができる。マスク不可能割
り込みをサービスするのに先立ち、マスク不可能復帰ポ
インタを使用する分岐命令が直前のプログラムの流れへ
復帰する。

【００４４】割り込みサービス・テーブル（ＩＳＴ）割り込みサービス・テーブル（以下、ＩＳＴ）は、割り
込みサービス・ルーチン又は取り出しパケットの正常記
憶用メモリ構成物（ｍｅｍｏｒｙｃｏｎｓｔｒｕｃ
ｔ）である。ＩＳＴは、メモリの１６の連続ブロックか
らなる。適当な割り込みサービス・ルーチンを記憶する
ために、各割り込みがこれらのブロック（２つは予約）
の１つを割り当てられるか又はブロックの１つにリンク
する。ＲＥＳＥＴ割り込みの後、ＩＳＴは、アドレス零
で開始する。その後、利用者は、ＩＳＴＰのＩＳＴＢフ
ィールドに書き込むことによってＩＳＴを再割り当てす
ることができる。この場合、ＩＳＴは、ＩＳＴＢフィー
ルドと１０の最下位零との連結によって指定されたメモ
リ位置で開始する。説明している実施例では、メモリ・
アドレスは３２ビット長さであり、ＩＳＴＢフィールド
は２２ビット長さであり、及び３２ビット割り込みが５
ビットＨＰＥＩＮＴフィールド内に容易される（１６は
予約）。したがって、各ブロックは、先行ブロックから
２^32-22-5すなわち２⁵すなわち３２バイトの後に開始す
る。表２は、割り込みブロックの順序及び間隔を示す。
全てのアドレスは、１６進法書式で表される。

【００４５】

【表２】

【００４６】ＩＳＴＰと関連して上に説明したように、
データ・プロセッサ１００は、ＩＳＴＰのＨＰＥＩＮＴ
フィールドを通しての割り込みの際に１６ブロックのど
れを分岐するか決定する。各サイクルに、データ・プロ
セッサ１００は、どれがＨＰＥＩＮＴであるか決定し、
かつその割り込みの番号をＨＰＥＩＮＴフィールド内へ
書き込む。特定割り込みに対して、ＩＳＴＢフィールド
と、その割り込みから生じるＨＰＥＩＮＴフィールド
と、５つの最下位零との連結がその特定割り込みに割り
当てられたブロックの開始アドレスを生じる。例えば、
もし第４マスク可能割り込みがＨＰＥＩＮＴであるなら
ば、データ・プロセッサ１００は、４、すなわち、０
００１０ｂをＨＰＥＩＮＴフィールドに書き込むことに
なる。５つの最下位零と連結した２進の４は、０００
１００００００ｂすなわち０８０ｈである。

【００４７】図９は、図１に示されたデータ・プロセッ
サ１００の動作の１態様の流れ図９００を示す。各サイ
クルに、データ・プロセッサ１００は、図９に示された
ステップを実行する。最初に、ステップ９０２で、デー
タ・プロセッサ１００は、ＲＥＳＥＴ割り込みがアサー
トされているかどうか決定する。もしＲＥＳＥＴ割り込
みがアサートされているならば、ステップ９０４で、デ
ータ・プロセッサは、ＥＳＥＴ割り込みを処理する。ス
テップ９０４は、図１０と関連して更に説明する。もし
ＲＥＳＥＴ割り込みがアサートされていないならば、ス
テップ９０６で、データ・プロセッサは、マスク不可能
割り込みがアサートされていてかつ使用可能であるかど
うか決定する。もしマスク不可能割り込みがアサートさ
れているならば、ステップ９０８で、データ・プロセッ
サはマスク不可能割り込みを処理する。ステップ９０８
は、図１１と関連して更に説明する。もしマスク不可能
割り込みがアサートされていないならば、ステップ９１
０で、データ・プロセッサは、マスく可能割り込みであ
るＭＩ４がアサートされていてかつ使用可能であるかど
うか決定する。もしＭＩ４がアサートされているなら
ば、ステップ９１２で、データ・プロセッサはこのマス
ク可能割り込みを処理する。ステップ９１２は、図１２
と関連して更に説明する。データ・プロセッサ１００
は、各マスク可能割り込みを検査し続け、かつもしアサ
ートされているならば、そのマスク可能割り込みを処理
する。最終的に、ステップ９１４で、データ・プロセッ
サ１００は、マスく可能割り込みであるＭＩ１５がアサ
ートされかつ使用可能かどうか判定する。もしＭＩ１５
がアサートされているならば、ステップ９１６で、デー
タ・プロセッサ１００はそのマスク可能割り込みを処理
する。ステップ９１６はステップ９１２と実質的に類似
しており、ＭＩ４を引用する代わりにＭＩ１５を引用す
る。データ・プロセッサ１００は、次のマシンサイクル
の開始でステップ９０２へ復帰する。云うまでもなく、
データ・プロセッサ１００は１つの割り込みにのみ応答
する。

【００４８】図１０は、図９に示されたステップ９０４
の動作の流れ図１０００を示す。ＲＥＳＥＴ割り込みを
検出すると、ステップ１００２で、データ・プロセッサ
１００は、ＩＳＴＰのＨＰＥＩＮＴフィールドに００
０００ｂを書き込む。次に、ステップ１００４で、デー
タ・プロセッサ１００は、マスク不可能割り込みを含む
全ての割り込みを使用禁止する。データ・プロセッサ１
００は、零を割り込み許可レジスタの各割り込み許可フ
ィールドに書き込むことによってマスク不可能割り込み
及び各マスク可能割り込みを使用禁止する。このステッ
プは、マスク不可能割り込み又はどれかのマスク可能割
り込みがＲＥＳＥＴ割り込みサービス・ルーチンを割り
込むのを防止する。最後に、ステップ１００６で、デー
タ・プロセッサ１００は、ＩＳＴＰによって指定された
アドレスへ分岐することによって疑似命令を実行する。
ステップ１００８で、データ・プロセッサ１００は、利
用者によって書き込まれるためＲＥＳＥＴ割り込みサー
ビス・ルーチン又は取り出しパケットを実行することに
なる。いったんＲＥＳＥＴ割り込みサービス・ルーチン
が完了するか、完了しそうであるか、又はその割り込み
がシステム性能に影響しないとき、利用者は、ＮＭＩＥ
フィールドをセットすることによってマスク不可能割り
込みを再び使用可能とすることができる。利用者は、割
り込み許可レジスタ内にＧＩＥビット及び適当なフィー
ルドをセットすることによってマスク可能割り込みをま
た使用可能とすることができる。

【００４９】図１１は、図９に示されたステップ９０８
の動作の流れ図１１００を示す。マスク不可能割り込み
を検出すると、ステップ１１０２で、データ・プロセッ
サ１００は、処理する次の命令のアドレスをマスク不可
能復帰ポインタ内に保存する。次に、ステップ１１０４
で、データ・プロセッサ１００は、マスク不可能割り込
みフラグ・フィールドをクリアする。このステップは、
同じ割り込みが２回サービスされないことを保証する。
ステップ１１０６で、やはり、データ・プロセッサ１０
０は、マスク不可能割り込みを含む全ての割り込みを使
用禁止する。ステップ１１０８で、データ・プロセッサ
１００は、ＩＳＴＰのＨＰＥＩＮＴフィールド内へ０
０００１ｂを書き込む。最後に、ステップ１１１０で、
データ・プロセッサ１００は、ＩＳＴＰによって指定さ
れたアドレスへ分岐することによって疑似命令を実行す
る。ステップ１１１２で、データ・プロセッサ１００
は、利用者によって書き込まれたのに応じてマスク不可
能割り込みサービスを実行することになる。利用者は、
上に説明したように、マスク不可能割り込み及びマスク
可能割り込みを再び使用可能とすることができる。典型
的に、マスク不可能割り込みサービス・ルーチンは、マ
スク不可能復帰ポインタの内容へ分岐することになる。
次いで、データ・プロセッサ１００は、マスク不可能割
り込みに先立ちこのプロセッサが処理しつつあった命令
の流れへ復帰することになる。

【００５０】図１２は、図９に示されたステップ９１２
の動作の流れ図１２００を示す。マスク可能割り込み
（ここではＭＩ４）を検出すると、ステップ１２０２
で、データ・プロセッサ１００は、処理する次の命令の
アドレスを割り込み復帰ポインタ内へ保存する。次に、
ステップ１２０４で、データ・プロセッサ１００は、Ｈ
ＰＥＩＮＴフィールドをクリアする。このステップは、
同じ割り込みが２回サービスされないことを保証する。
ステップ１２０６で、データ・プロセッサ１００は、全
てのマスク可能割り込みを使用禁止する。分離割り込み
復帰ポインタ及び分離マスク不可能復帰ポインタの使用
によって、マスク不可能割り込みはマスク可能割り込み
を割り込むことをかなえられる。次に、ステップ１２０
８で、データ・プロセッサ１００は、ＧＩＥフィールド
の内容を読み出しかつそれをＰＧＩＥフィールド内に保
存する。ステップ１２１０で、データ・プロセッサ１０
０は、０００１０ｂをＩＳＴＰのＨＰＥＩＮＴフィー
ルド内へ書き込む。上に説明したように、データ・プロ
セッサ１００は、どの割り込みがアサートされているか
に従ってＨＰＥＩＮＴフィールド内へ異なる値を保存す
ることになる。最後に、ステップ１２１２で、データ・
プロセッサ１００は、ＩＳＴＰによって指定されたアド
レスへ分岐することによって疑似命令を実行する。ステ
ップ１２１４で、データ・プロセッサ１００は、利用者
によって書き込まれたのに応じて割り込みルーチンを実
行することになる。利用者は、上に説明したようにマス
ク可能割り込みを再び利用可能とすることができる。典
型的には、マスク可能割り込みサービス・ルーチンの最
終命令は、割り込み復帰ポインタの内容への分岐であ
る。この命令は、ＰＧＩＥビットの内容をＧＩＥビット
内へ自動的にロードすることになる。次いで、データ・
プロセッサ１００は、マスク可能割り込みに先立ちこの
プロセッサが処理しつつあった命令の流れへ復帰するこ
とになる。

【００５１】図１３は、図１に示されたデータ・プロセ
ッサ１００の部分のブロック図１３００を示す。ブロッ
ク図１３００は、各サイクルにＨＰＥＩＮＴフィールド
を発生する。割り込みフラグ・レジスタ５００のビット
１５からビット１及び否定回路１３０２の出力が割り込
み許可レジスタ４００の１６の最下位ビットと、ビット
毎に、ＡＮＤゲート１３０４によってＡＮＤ演算され
る。否定回路１３０２の入力が信号ＲＥＳＥＴを受け取
る。ＡＮＤゲート１３０４が使用可能とされるかつアサ
ートされている割り込みを識別する１６ビット・ベクト
ルを発生する。先頭探索（ｆｉｎｄ−ｆｉｒｓｔ）論理
ブロック１３０６がＡＮＤゲート１３０４の１６ビット
出力内のどれが右端アサートビット（ｒｉｇｈｔ−ｍｏ
ｓｔａｓｓｅｒｔｅｄｂｉｔ）であるか決定する。
最後に、エンコーダ１３０８が先頭探索論理ブロック１
３０６の出力を「ワン・ホット（ｏｎｅ−ｈｏｔ）」形
から２進重み付け形に変換する。

【００５２】割り込みポーリング図１４は、図１に示されたデータ・プロセッサ１００の
動作方法の流れ図１４００を示す。流れ図１４００は、
マスク可能割り込みを使用禁止することが望ましいとき
有効なステップを示す。或る場合には、マスク可能割り
込みが非時間制約型プロセス（ｎｏｎ−ｔｉｍｅｃｒ
ｉｔｉｃａｌｐｒｏｃｅｓｓ）と関連するならばデー
タ・プロセッサの正規動作を割り込むことが望ましくな
いことがある。これらの場合には、データ・プロセッサ
１００は、なんらかの割り込みをサービスする必要があ
るかどうか決定すると便利であるときに限り、そのよう
に決定が行われる。このプロセスは、割り込み「ポーリ
ング」と呼ばれる。流れ図１４００は、利用者によって
プログラムされかつデータ・プロセッサ１００によって
実行される命令を表す。

【００５３】流れ図１４００は、ステップ１４０２で開
始する。最初に、ステップ１４０４で、データ・プロセ
ッサ１００は、最高優先権割り込みの識別情報を抽出す
る。データ・プロセッサ１００は、ＩＳＴＰを読み出
し、ＩＳＴＰの３２の最上位ビットをクリアし、かつ結
果を５けただけ右シフトすることによって最高優先権割
り込みの識別情報を抽出する。結果の値は、２進加重形
で表されたＨＰＥＩＮＴである。次に、ステップ１４０
６で、データ・プロセッサ１００は、このフィールドが
零に等しいかどうか決定する。もしそのフィールドが零
でないならば、割り込みが保留中である。もしそのフィ
ールドが零であるならば、保留中の割り込みははない。

【００５４】もし割り込みが保留中であるならば、デー
タ・プロセッサ１００はその割り込みをサービスする前
にいくつかの機能を遂行する。第１に、データ・プロセ
ッサ１００は、上位保留中割り込み（ｓｅｎｉｏｒｐ
ｅｎｄｉｎｇｉｎｔｅｒｒｕｐｔ）に相当する割り込
みフラグ・レジスタ・フィールドをクリアする。データ
・プロセッサ１００は、１をレジスタ内へロードし、そ
の１をその割り込み番号に相当する数の場所だけ左の方
へシフトさせ、かつこの値を割り込みクリア・レジスタ
内へ書き込むことによってその割り込みをクリアする。
このステップは、同じ割り込みが２回サービスされるの
を禁止する。次に、ステップ１４１０で、データ・プロ
セッサ１００は、保留中の割り込みをサービスした後に
このプロセッサが復帰するべきアドレスを計算する。典
型的に、このアドレスは、データ・プロセッサ１００に
よる実行に先立ってコンパイラによって決定される。ス
テップ１４１２で、データ・プロセッサ１００は、復帰
アドレスを割り込み復帰ポインタ内へロードする。最後
に、データ・プロセッサ１００は、ＩＳＴＰによって指
定されたアドレスへの分岐命令を実行する。データ・プ
ロセッサ１００は、図１２と関連して上に説明したよう
に利用者によって書き込まれたのに応じて割り込みサー
ビス・ルーチンを実行することになる。

【００５５】ステップ１４０６でもし抽出されたフィー
ルドが零に等しいならば、保留中の割り込みはない。ス
テップ１４１６で、流れ図１４００が停止する。（注
意：ＲＥＳＥＴ割り込みは、常に、直ちにサービスされ
る。ステップ１４０４からの零出力は、保留中の割り込
みがないことを表示する。零フィールドは、ＲＥＳＥＴ
割り込みが保留中であると云う表示を行わない）。

【００５６】本発明及びその利点を詳細に説明したが、
云うまでもなく、添付の特許請求の範囲によって画定さ
れた本発明の精神及び範囲に反することなく種々の変形
実施例、置換実施例、及び変更実施例を本発明において
行うことができる。

【００５７】以上の説明に関して更に以下の項を開示す
る。

【００５８】（１）レジスタを含み、割り込みの際に
前記レジスタによって指定されたアドレスで命令を取り
出すように動作するデータ・プロセッサであって、前記
レジスタがアドレスの最上位ビットを記憶するように利
用者プログラマブルな第１フィールドと、所定時間間隔
中にアサートされた複数の割り込みのうちの最高優先権
割り込みの表示を記憶する第２フィールドとを含むデー
タ・プロセッサ。

【００５９】（２）第１項記載のデータ・プロセッサ
において、前記所定時間間隔が前記データ・プロセッサ
の単一クロック・サイクルであるデータ・プロセッサ。

【００６０】（３）第２項記載のデータ・プロセッサ
において、前記第２フィールドが前記複数の割り込みの
うちのＨＰＥＩＮＴの表示を記憶するデータ・プロセッ
サ。

【００６１】（４）第１項記載のデータ・プロセッサ
において、前記第２フィールドが前記複数の割り込みの
うちのＨＰＥＩＮＴの表示を記憶するデータ・プロセッ
サ。

【００６２】（５）実行する命令を取り出す取り出し
論理と、前記取り出し論理に結合され、前記命令を実行
するデータ経路論理と、ＩＳＴＰであって、アドレスの
最上位ビットを記憶するために利用者プログラマブルな
ＩＳＴＢと最高優先権割り込みフィールドとを更に含む
前記ＩＳＴＰと、前記最高優先権割り込みフィールドに
結合され、所定時間間隔中複数の割り込みのうちの最高
優先権割り込みの表現を記憶する割り込みフィールド論
理と、前記取り出し論理と前記ＩＳＴＰとに接続され、
割り込みのアサートに応答して前記取り出し論理に割り
込みサービス・ルーチンのアドレスを供給する制御論理
であって、前記アドレスが前記ＩＳＴＰの内容に論理的
に等価である前記制御論理とを含むデータ・プロセッ
サ。

【００６３】（６）第５項記載のデータ・プロセッサ
において、前記所定時間間隔が前記データ・プロセッサ
の単一クロック・サイクルであるデータ・プロセッサ。

【００６４】（７）第６項記載のデータ・プロセッサ
において、前記割り込みフィールドが前記複数の割り込
みのうちのＨＰＥＩＮＴの表示を記憶するデータ・プロ
セッサ。

【００６５】（８）第７項記載のデータ・プロセッサ
において、前記制御論理が前記ＩＳＴＰの内容に１つ以
上の零を連結するデータ・プロセッサ。

【００６６】（９）第５項記載のデータ・プロセッサ
において、前記割り込みフィールドが前記複数の割り込
みのうちのＨＰＥＩＮＴの表示を記憶するデータ・プロ
セッサ。

【００６７】（１０）第９項記載のデータ・プロセッ
サにおいて、前記制御論理が前記ＩＳＴＰの内容に１つ
以上の零を連結するデータ・プロセッサ。

【００６８】（１１）第５項記載のデータ・プロセッ
サにおいて、前記制御論理が前記ＩＳＴＰの内容に１つ
以上の零を連結するデータ・プロセッサ。

【００６９】（１２）データ・プロセッサの動作方法
であって、第１時間間隔中レジスタの第１フィールド内
へアドレスの最上位ビットを記憶するステップと、第２
時間間隔中前記データ・プロセッサに複数の割り込みを
受け取るステップと、前記複数の割り込みのうちの最高
優先権割り込みを決定するステップと、前記レジスタの
第２フィールド内へ前記最高優先権割り込みの表示を記
憶するステップと、前記第１フィールドと前記第２フィ
ールドとの連結によってアドレス指定された命令を実行
するステップとを含む動作方法。

【００７０】（１３）第１２項記載の方法において、
前記第１時間間隔が前記データ・プロセッサの単一クロ
ック・サイクルである方法。

【００７１】（１４）第１３項記載の方法において、
前記決定するステップが前記複数の割り込みのうちのＨ
ＰＥＩＮＴを決定するステップを更に含む方法。

【００７２】（１５）第１４項記載の方法において、
前記実行するステップが前記第１フィールドと、前記第
２フィールドと、少なくとも１つの零との連結によって
アドレス指定された命令を実行するステップを更に含む
方法。

【００７３】（１６）第１２項記載の方法において、
前記決定するステップが前記複数の割り込みのうちのＨ
ＰＥＩＮＴを決定するステップを更に含む方法。

【００７４】（１７）第１６項記載の方法において、
前記実行するステップが前記第１フィールドと、前記第
２フィールドと、少なくとも１つの零との連結によって
アドレス指定された命令を実行するステップを更に含む
方法。

【００７５】（１８）第１２項記載の方法において、
前記実行するステップが前記第１フィールドと、前記第
２フィールドと、少なくとも１つの零との連結によって
アドレス指定された命令を実行するステップを更に含む
方法。

【００７６】（１９）ＩＳＴＰが割り込みサービス・
ルーチンへの高速分岐を容易にする。ＩＳＴＢフィール
ドが１つ以上のルーチンがメモリ内に在駐するに当たっ
てのベース・アドレスを確立する。ＨＰＥＩＮＴフィー
ルドがサービスする割り込みを識別する。ＩＳＴＢフィ
ールドと、ＨＰＥＩＮＴフィールドと、１つ以上の最下
位零が特別な割り込みをサービスする命令の群のうちの
第１命令を指摘する。ＩＳＴＢフィールドは、利用者プ
ログラマブルである。ＨＰＥＩＮＴフィールドは、ＩＳ
ＴＰを含むデータ・プロセッサによって各サイクルに自
動的に計算される。

【図面の簡単な説明】

【図１】本発明を実行するデータ・プロセッサのブロッ
ク図。

【図２】図１に示されたデータ・プロセッサによって実
行される命令のタイミング線図。

【図３】割り込み処理に使用される図１に示されたデー
タ・プロセッサ内の状態制御レジスタの構成を示すブロ
ック図。

【図４】割り込み処理に使用される図１に示されたデー
タ・プロセッサ内の割り込み許可レジスタの構成を示す
ブロック図。

【図５】割り込み処理に使用される図１に示されたデー
タ・プロセッサ内の割り込みフラグ・レジスタの構成を
示すブロック図。

【図６】割り込み処理に使用される図１に示されたデー
タ・プロセッサ内のＩＳＴＰの構成を示すブロック図。

【図７】割り込み処理に使用される図１に示されたデー
タ・プロセッサ内の割り込みセット・レジスタの構成を
示すブロック図。

【図８】割り込み処理に使用される図１に示されたデー
タ・プロセッサ内の割り込みクリア・レジスタの構成を
示すブロック図。

【図９】図１に示されたデータ・プロセッサ１００の動
作の１態様の流れ図。

【図１０】図９に示されたステップ９０４の動作の流れ
図。

【図１１】図９に示されたステップ９０８の動作の流れ
図。

【図１２】図９に示されたステップ９１２の動作の流れ
図。

【図１３】図１に示されたデータ・プロセッサの部分の
ブロック図。

【図１４】図１に示されたデータ・プロセッサの動作方
法の流れ図。

【符号の説明】

１００データ・プロセッサ１０２コア１０４プログラム・メモリ１０６データ・メモリ１０８メモリ周辺装置１１０他の周辺装置１３０プログラム取り出し論理１３２命令ディスパッチ論理１３４命令デコード論理１３６命令経路論理１３８第１レジスタ・ファイルＡ１４０単純算述論理装置１４２複雑算述論理装置１４４乗算装置１４６ロード／記憶装置１４８第２レジスタ・ファイルＢ１５０単純算述論理装置１５２複雑算述論理装置１５４乗算装置１５６ロード／記憶装置１５８制御レジスタ１６０制御論理３００制御状態レジスタ４００割り込み許可レジスタ５００割り込みフラグ・レジスタ６００ＩＳＴＰ７００割り込みセット・レジスタ８００割り込みクリア・レジスタ１３０２否定回路１３０４ＡＮＤゲート１３０６先頭探索論理ブロック

Claims

【特許請求の範囲】

【請求項１】レジスタを含み、割り込みの際に前記レ
ジスタによって指定されたアドレスで命令を取り出すよ
うに動作するデータ・プロセッサであって、前記レジス
タがアドレスの最上位ビットを記憶するように利用者プ
ログラマブルな第１フィールドと、所定時間間隔中にアサートされた複数の割り込みのうち
の最高優先権割り込みの表示を記憶する第２フィールド
とを含むデータ・プロセッサ。
【請求項２】データ・プロセッサの動作方法であっ
て、第１時間間隔中レジスタの第１フィールド内へアドレス
の最上位ビットを記憶するステップと、第２時間間隔中、前記データ・プロセッサに複数の割り込みを受け取るス
テップと、前記複数の割り込みのうちの最高優先権割り込みを決定
するステップと、前記レジスタの第２フィールド内へ前記最高優先権割り
込みの表示を記憶するステップと、前記第１フィールドと前記第２フィールドとの連結によ
ってアドレス指定された命令を実行するステップとを含
む動作方法。