JPH11272499A - 性能測定回路を備えた並列プロセッサシステムと、プログラムの性能測定方法 - Google Patents
性能測定回路を備えた並列プロセッサシステムと、プログラムの性能測定方法Info
- Publication number
- JPH11272499A JPH11272499A JP10074476A JP7447698A JPH11272499A JP H11272499 A JPH11272499 A JP H11272499A JP 10074476 A JP10074476 A JP 10074476A JP 7447698 A JP7447698 A JP 7447698A JP H11272499 A JPH11272499 A JP H11272499A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- processor
- value
- register
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 各処理や各プロセッサごとのアクセス時間
や、アクセス回数などを測定することができる性能測定
回路を備えた並列システムとプログラムの性能測定方法
を提供する。 【解決手段】 計測カウンタ５１、５２の値を初期化
し、各プロセッサ６１〜６３の計測用ＩＤレジスタ７１
〜７３に処理内容に対応した計測用ＩＤ値を設定し、プ
ロセッサが同期レジスタ２をアクセスする際、その計測
用ＩＤ値を、計測カウンタ制御回路３へ送出し、いずれ
かのプロセッサが共有リソースへのアクセスに成功する
と、カウントアップ回路４は、入力した計測用ＩＤ値に
対応した計測カウンタ５１または５２に対し、所定のカ
ウントアップ指示信号を出力し、計測カウンタは、所定
の手順でクロック信号を計測し、全ての所定の処理が終
了すると、計測カウンタ５１および５２の計側値を読み
出して所定のプロセッサへ送出する。
や、アクセス回数などを測定することができる性能測定
回路を備えた並列システムとプログラムの性能測定方法
を提供する。 【解決手段】 計測カウンタ５１、５２の値を初期化
し、各プロセッサ６１〜６３の計測用ＩＤレジスタ７１
〜７３に処理内容に対応した計測用ＩＤ値を設定し、プ
ロセッサが同期レジスタ２をアクセスする際、その計測
用ＩＤ値を、計測カウンタ制御回路３へ送出し、いずれ
かのプロセッサが共有リソースへのアクセスに成功する
と、カウントアップ回路４は、入力した計測用ＩＤ値に
対応した計測カウンタ５１または５２に対し、所定のカ
ウントアップ指示信号を出力し、計測カウンタは、所定
の手順でクロック信号を計測し、全ての所定の処理が終
了すると、計測カウンタ５１および５２の計側値を読み
出して所定のプロセッサへ送出する。
Description
【０００１】
【発明の属する技術分野】本発明は並列プロセッサシス
テムのプログラムの性能向上に関し、特にプログラムの
性能測定回路に関する。
テムのプログラムの性能向上に関し、特にプログラムの
性能測定回路に関する。
【０００２】
【従来の技術】システムの性能を引き出すために、プロ
グラムの性能を向上させるようにプログラムを改善する
プログラムのチューニングは、並列プログラムの高速化
においても非常に重要な作業である。このチューニング
作業を行うためには、事前にプログラムの性能測定を行
い、最もチューニングの必要な部分を特定しておくこと
が重要である。
グラムの性能を向上させるようにプログラムを改善する
プログラムのチューニングは、並列プログラムの高速化
においても非常に重要な作業である。このチューニング
作業を行うためには、事前にプログラムの性能測定を行
い、最もチューニングの必要な部分を特定しておくこと
が重要である。
【０００３】一般的にマルチプロセッサシステムは、プ
ロセス間の通信やタスク間制御を実現するために、全て
のプロセッサからアクセスできる共有レジスタや、共有
メモリのような共有リソースを有する。これらの共有リ
ソースへのアクセス回数や、アクセス時間は、並列処理
性能全体に大きな影響を与える。
ロセス間の通信やタスク間制御を実現するために、全て
のプロセッサからアクセスできる共有レジスタや、共有
メモリのような共有リソースを有する。これらの共有リ
ソースへのアクセス回数や、アクセス時間は、並列処理
性能全体に大きな影響を与える。
【０００４】共通リソースのアクセス時間が、全体の性
能に影響を与える例として、同期レジスタを用いてプロ
セッサ間の排他制御を実現する場合がある。あるプロセ
ッサが、排他処理部を実行するためにロックを取得して
いる間、他のプロセッサは排他処理部を実行できないた
め、同期レジスタがロックされている時間が長いと、シ
ステムの性能が低下する。そのため同期レジスタがロッ
クされている時間を測定し、ロックされている時間が短
くなるようプログラムをチューニングすることは、プロ
グラム全体の性能向上のために重要である。
能に影響を与える例として、同期レジスタを用いてプロ
セッサ間の排他制御を実現する場合がある。あるプロセ
ッサが、排他処理部を実行するためにロックを取得して
いる間、他のプロセッサは排他処理部を実行できないた
め、同期レジスタがロックされている時間が長いと、シ
ステムの性能が低下する。そのため同期レジスタがロッ
クされている時間を測定し、ロックされている時間が短
くなるようプログラムをチューニングすることは、プロ
グラム全体の性能向上のために重要である。
【０００５】このため、従来の大型の情報処理装置に
は、プログラムの性能を測定するために、演算処理時間
や演算回数等をカウントする性能測定用カウンタが準備
されているシステムが多い。
は、プログラムの性能を測定するために、演算処理時間
や演算回数等をカウントする性能測定用カウンタが準備
されているシステムが多い。
【０００６】
【発明が解決しようとする課題】しかし、従来のシステ
ムのように、複数のプロセッサからアクセスされる共有
リソースに対して、１個の性能測定用カウンタを設けた
場合、性能測定用カウンタには、共有リソースが各プロ
セッサからアクセスされた時間の総和が記録されるた
め、各プロセッサごとのアクセス時間や、アクセス回数
などを測定することができないので、システムの性能低
下の原因となっているプログラムを特定できないという
問題点があった。
ムのように、複数のプロセッサからアクセスされる共有
リソースに対して、１個の性能測定用カウンタを設けた
場合、性能測定用カウンタには、共有リソースが各プロ
セッサからアクセスされた時間の総和が記録されるた
め、各プロセッサごとのアクセス時間や、アクセス回数
などを測定することができないので、システムの性能低
下の原因となっているプログラムを特定できないという
問題点があった。
【０００７】本発明の目的は、各処理や各プロセッサご
とのアクセス時間や、アクセス回数などを測定すること
ができる性能測定回路を備えた並列システムとプログラ
ムの性能測定方法を提供することにある。
とのアクセス時間や、アクセス回数などを測定すること
ができる性能測定回路を備えた並列システムとプログラ
ムの性能測定方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の性能測定回路を
備えた並列プロセッサシステムは、計測用ＩＤ値をソフ
トウェアで設定可能な計測用ＩＤレジスタを有する複数
のプロセッサと、全てのプロセッサからアクセス可能な
共有リソースと、その共有リソースのアクセスを制御す
る共有リソース制御回路と、プロセッサ内部の計測用Ｉ
Ｄレジスタに設定された計測用ＩＤ値別に、プロセッサ
から共有リソースへのアクセス時間を計測するための性
能測定回路を有する。この性能測定回路は、複数の計測
カウンタと、プロセッサから共有リソースへのアクセス
要求を処理して計測用ＩＤレジスタ値を格納し、計測用
カウンタに書き込みを指示し、計測カウンタのカウンタ
値を読み出しプロセッサに送信する計測カウンタ制御回
路と、計測カウンタを制御して、計測用ＩＤ値に対応す
るプロセッサの共有リソースへのアクセス状態を対応す
る計測カウンタに記録させるカウントアップ制御回路と
を備える。
備えた並列プロセッサシステムは、計測用ＩＤ値をソフ
トウェアで設定可能な計測用ＩＤレジスタを有する複数
のプロセッサと、全てのプロセッサからアクセス可能な
共有リソースと、その共有リソースのアクセスを制御す
る共有リソース制御回路と、プロセッサ内部の計測用Ｉ
Ｄレジスタに設定された計測用ＩＤ値別に、プロセッサ
から共有リソースへのアクセス時間を計測するための性
能測定回路を有する。この性能測定回路は、複数の計測
カウンタと、プロセッサから共有リソースへのアクセス
要求を処理して計測用ＩＤレジスタ値を格納し、計測用
カウンタに書き込みを指示し、計測カウンタのカウンタ
値を読み出しプロセッサに送信する計測カウンタ制御回
路と、計測カウンタを制御して、計測用ＩＤ値に対応す
るプロセッサの共有リソースへのアクセス状態を対応す
る計測カウンタに記録させるカウントアップ制御回路と
を備える。
【０００９】計測カウンタに記録する共有リソースへの
アクセス状態がアクセス時間であってもよく、アクセス
回数であってもよい。
アクセス状態がアクセス時間であってもよく、アクセス
回数であってもよい。
【００１０】プロセッサの計測用ＩＤレジスタに設定さ
れる計測用ＩＤ値が、プログラムの処理の種類に対応し
た値であり、処理の種類に対応した計測値が計測カウン
タに記録されてもよく、プロセッサを識別する値であ
り、各プロセッサに対応した計測値が計測カウンタに記
録されてもよい。
れる計測用ＩＤ値が、プログラムの処理の種類に対応し
た値であり、処理の種類に対応した計測値が計測カウン
タに記録されてもよく、プロセッサを識別する値であ
り、各プロセッサに対応した計測値が計測カウンタに記
録されてもよい。
【００１１】共有リソースは同期レジスタであってもよ
く、共有メモリであってもよく、プロセッサ間ネットワ
ークであり、計側値がそのネットワークの使用時間であ
ってもよく、周辺装置であり、計側値がその周辺機器の
使用時間であってもよい。
く、共有メモリであってもよく、プロセッサ間ネットワ
ークであり、計側値がそのネットワークの使用時間であ
ってもよく、周辺装置であり、計側値がその周辺機器の
使用時間であってもよい。
【００１２】本発明のプログラムの性能測定方法は、性
能測定回路を備えた並列プロセッサシステムの性能測定
方法であって、性能測定回路の計測カウンタの値を初期
化し、各プロセッサのそれぞれの計測用ＩＤレジスタに
それぞれのプロセッサの処理内容に対応した計測用ＩＤ
値を設定し、プロセッサが共有リソースをアクセスする
際、そのプロセッサが内部の計測用ＩＤレジスタに設定
された計測用ＩＤ値を、性能測定回路の計測カウンタ制
御回路へ送出し、いずれかのプロセッサが共有リソース
へのアクセスに成功すると、そのプロセッサから送付さ
れた計測用ＩＤ値を計測カウンタ制御回路の計測用レジ
スタへ格納してカウントアップ制御回路に送出し、カウ
ントアップ制御回路は、入力した計測用ＩＤ値に対応し
た計測カウンタに対し、所定のカウントアップ指示信号
を出力し、カウントアップ指示信号を入力した計測カウ
ンタは、所定の手順でクロック信号を計測し、共有リソ
ースのアクセスが解除されるとカウントアップ制御回路
はカウントアップ信号の出力を停止し、所定の処理が終
了すると、計測カウンタの計側値を読み出して所定のプ
ロセッサへ送出する。
能測定回路を備えた並列プロセッサシステムの性能測定
方法であって、性能測定回路の計測カウンタの値を初期
化し、各プロセッサのそれぞれの計測用ＩＤレジスタに
それぞれのプロセッサの処理内容に対応した計測用ＩＤ
値を設定し、プロセッサが共有リソースをアクセスする
際、そのプロセッサが内部の計測用ＩＤレジスタに設定
された計測用ＩＤ値を、性能測定回路の計測カウンタ制
御回路へ送出し、いずれかのプロセッサが共有リソース
へのアクセスに成功すると、そのプロセッサから送付さ
れた計測用ＩＤ値を計測カウンタ制御回路の計測用レジ
スタへ格納してカウントアップ制御回路に送出し、カウ
ントアップ制御回路は、入力した計測用ＩＤ値に対応し
た計測カウンタに対し、所定のカウントアップ指示信号
を出力し、カウントアップ指示信号を入力した計測カウ
ンタは、所定の手順でクロック信号を計測し、共有リソ
ースのアクセスが解除されるとカウントアップ制御回路
はカウントアップ信号の出力を停止し、所定の処理が終
了すると、計測カウンタの計側値を読み出して所定のプ
ロセッサへ送出する。
【００１３】本発明の測定回路は、各プロセッサに個別
の計測用ＩＤ値を設定し、そのＩＤ値ごとに共有リソー
スのアクセス時間を計測することが可能で、共有リソー
スへのアクセス時間を、システム内のプロセッサの合計
時間でなく、処理内容やプロセッサごとに知ることがで
き、個々のプログラムの性能を測定することができる。
の計測用ＩＤ値を設定し、そのＩＤ値ごとに共有リソー
スのアクセス時間を計測することが可能で、共有リソー
スへのアクセス時間を、システム内のプロセッサの合計
時間でなく、処理内容やプロセッサごとに知ることがで
き、個々のプログラムの性能を測定することができる。
【００１４】プロセッサ間のアクセス時間の偏りなど、
従来の測定方法よりも詳細な性能情報を得ることができ
るため、並列プログラムのチューニングを行うべき部分
を特定しやすい。
従来の測定方法よりも詳細な性能情報を得ることができ
るため、並列プログラムのチューニングを行うべき部分
を特定しやすい。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の第１の実施
の形態の性能測定回路を備えた並列プロセッサシステム
のブロック構成図である。
て図面を参照して説明する。図１は本発明の第１の実施
の形態の性能測定回路を備えた並列プロセッサシステム
のブロック構成図である。
【００１６】（構成）本発明の性能測定回路を備えた並
列プロセッサシステムの第１の実施の形態を、３個のプ
ロセッサと、２個の計測用カウンタを備えた並列プロセ
ッサシステムにおいて、同期レジスタを用いて排他制御
を行う場合を例として説明する。
列プロセッサシステムの第１の実施の形態を、３個のプ
ロセッサと、２個の計測用カウンタを備えた並列プロセ
ッサシステムにおいて、同期レジスタを用いて排他制御
を行う場合を例として説明する。
【００１７】図１に示す本発明の性能測定回路を備えた
並列プロセッサシステムは、計測用ＩＤレジスタ７１を
有する第１のプロセッサ６１、計測用ＩＤレジスタ７２
を有する第２のプロセッサ６２、計測用ＩＤレジスタ７
３を有する第３のプロセッサ６３の３個のプロセッサ
と、同期レジスタ２と、同期レジスタ制御回路１と、性
能測定回路９とから構成されている。
並列プロセッサシステムは、計測用ＩＤレジスタ７１を
有する第１のプロセッサ６１、計測用ＩＤレジスタ７２
を有する第２のプロセッサ６２、計測用ＩＤレジスタ７
３を有する第３のプロセッサ６３の３個のプロセッサ
と、同期レジスタ２と、同期レジスタ制御回路１と、性
能測定回路９とから構成されている。
【００１８】性能測定回路９は、計測用ＩＤ保持レジス
タ３１を有する計測カウンタ制御回路３と、カウントア
ップ制御回路４と、第１の計測カウンタ５１、第２の計
測カウンタ５２の２個の計測カウンタとを有する。
タ３１を有する計測カウンタ制御回路３と、カウントア
ップ制御回路４と、第１の計測カウンタ５１、第２の計
測カウンタ５２の２個の計測カウンタとを有する。
【００１９】同期レジスタ制御回路１と、第１〜第３の
プロセッサ６１〜６３とは、同期レジスタアクセス要求
パスＡ１〜Ａ３、同期レジスタリプライパスＢ１〜Ｂ３
で接続される。また同期レジスタ制御回路１と、同期レ
ジスタ２とは、同期レジスタ書き込みパスＣ、同期レジ
スタ読み出しパスＤ、同期レジスタ制御信号Ｅで接続さ
れる。
プロセッサ６１〜６３とは、同期レジスタアクセス要求
パスＡ１〜Ａ３、同期レジスタリプライパスＢ１〜Ｂ３
で接続される。また同期レジスタ制御回路１と、同期レ
ジスタ２とは、同期レジスタ書き込みパスＣ、同期レジ
スタ読み出しパスＤ、同期レジスタ制御信号Ｅで接続さ
れる。
【００２０】同期レジスタ制御信号Ｅは、同期レジスタ
２の読み出し、書き込みのための制御を行う読み出し信
号と、書き込み信号である。同期レジスタ制御回路１
は、第１〜第３のプロセッサ６１〜６３からの同期レジ
スタ２へのアクセス要求に従い、同期レジスタ２へのア
クセスを行い、結果をプロセッサへ送出する。
２の読み出し、書き込みのための制御を行う読み出し信
号と、書き込み信号である。同期レジスタ制御回路１
は、第１〜第３のプロセッサ６１〜６３からの同期レジ
スタ２へのアクセス要求に従い、同期レジスタ２へのア
クセスを行い、結果をプロセッサへ送出する。
【００２１】計測カウンタ制御回路３は、内部に計測用
ＩＤ保持レジスタ３１を有する。計測カウンタ制御回路
３と、第１〜第３のプロセッサ６１〜６３とは、計測カ
ウンタアクセス要求パスＬ１〜Ｌ３、計測カウンタリプ
ライパスＭ１〜Ｍ３とで接続される。
ＩＤ保持レジスタ３１を有する。計測カウンタ制御回路
３と、第１〜第３のプロセッサ６１〜６３とは、計測カ
ウンタアクセス要求パスＬ１〜Ｌ３、計測カウンタリプ
ライパスＭ１〜Ｍ３とで接続される。
【００２２】また計測カウンタ制御回路３と、第１の計
測カウンタ５１、第２の計測カウンタ５２は、計測カウ
ンタ書き込みパスＪ、計測カウンタ読み出しパスＫで接
続される。計測カウンタ制御回路３は、第１〜第３のプ
ロセッサ６１〜６３からの計測カウンタのアクセス要求
に従い、第１の計測カウンタ５１、第２の計測カウンタ
５２の読み出し、書き込みを制御する。
測カウンタ５１、第２の計測カウンタ５２は、計測カウ
ンタ書き込みパスＪ、計測カウンタ読み出しパスＫで接
続される。計測カウンタ制御回路３は、第１〜第３のプ
ロセッサ６１〜６３からの計測カウンタのアクセス要求
に従い、第１の計測カウンタ５１、第２の計測カウンタ
５２の読み出し、書き込みを制御する。
【００２３】また計測カウンタ制御回路３は、第１〜第
３のプロセッサ６１〜６３のいずれかが、同期レジスタ
２をアクセスする時に、送出するそのプロセッサの計測
用ＩＤレジスタ７１〜７３の計測用ＩＤ値を、計測用Ｉ
Ｄ保持レジスタ３１へ書き込む。
３のプロセッサ６１〜６３のいずれかが、同期レジスタ
２をアクセスする時に、送出するそのプロセッサの計測
用ＩＤレジスタ７１〜７３の計測用ＩＤ値を、計測用Ｉ
Ｄ保持レジスタ３１へ書き込む。
【００２４】カウントアップ制御回路４は、計測用ＩＤ
保持レジスタ３１の出力Ｆと、同期レジスタ２の出力Ｇ
とに接続される。同期レジスタ２の出力Ｇは、同期レジ
スタ２がいずれかのプロセッサによりアクセスのために
ロックされて、第１の計測カウンタ５１、または第２の
計測カウンタ５２をカウントアップする時間を示す信号
である。カウントアップ制御回路４は、同期レジスタ２
の出力Ｇにより、同期レジスタ２がロックされている間
だけ、計測用ＩＤ保持レジスタ３１の保持する計測用Ｉ
Ｄ値に対応する第１の計測カウンタ５１、または第２の
計測カウンタ５２にカウントアップ指示信号Ｈ１、また
はＨ２を排他的に出力する。
保持レジスタ３１の出力Ｆと、同期レジスタ２の出力Ｇ
とに接続される。同期レジスタ２の出力Ｇは、同期レジ
スタ２がいずれかのプロセッサによりアクセスのために
ロックされて、第１の計測カウンタ５１、または第２の
計測カウンタ５２をカウントアップする時間を示す信号
である。カウントアップ制御回路４は、同期レジスタ２
の出力Ｇにより、同期レジスタ２がロックされている間
だけ、計測用ＩＤ保持レジスタ３１の保持する計測用Ｉ
Ｄ値に対応する第１の計測カウンタ５１、または第２の
計測カウンタ５２にカウントアップ指示信号Ｈ１、また
はＨ２を排他的に出力する。
【００２５】第１の計測カウンタ５１、第２の計測カウ
ンタ５２は、それぞれカウントアップ制御回路４の出力
Ｈ１、またはＨ２で選択されている間だけクロックをカ
ウントする。
ンタ５２は、それぞれカウントアップ制御回路４の出力
Ｈ１、またはＨ２で選択されている間だけクロックをカ
ウントする。
【００２６】（動作の説明）図１の本発明の構成例と、
図２の簡単な並列プログラムの例を用いて、本発明の並
列プロセッサシステムの動作を説明する。
図２の簡単な並列プログラムの例を用いて、本発明の並
列プロセッサシステムの動作を説明する。
【００２７】図２は図１の並列プロセッサシステムの並
列プログラムの一例のフローチャートである。図中符号
Ｐ、Ｑ１〜Ｑ３、Ｒ１〜Ｒ３、Ｓはプログラムのルーチ
ンを示す。
列プログラムの一例のフローチャートである。図中符号
Ｐ、Ｑ１〜Ｑ３、Ｒ１〜Ｒ３、Ｓはプログラムのルーチ
ンを示す。
【００２８】図２の並列プログラムは、処理Ｘと処理Ｙ
からなり、処理Ｘは第１のプロセッサ６１、第２のプロ
セッサ６２の２台のプロセッサで並列処理される。処理
Ｘと処理Ｙのそれぞれの処理は排他的に処理する必要が
あり、同期レジスタ２を用いたロック制御方式により、
排他制御を実現する。本実施の形態の性能測定回路の説
明では、排他制御のためにロックが取得されている時間
を、処理Ｘ、処理Ｙ別に測定するものとする。
からなり、処理Ｘは第１のプロセッサ６１、第２のプロ
セッサ６２の２台のプロセッサで並列処理される。処理
Ｘと処理Ｙのそれぞれの処理は排他的に処理する必要が
あり、同期レジスタ２を用いたロック制御方式により、
排他制御を実現する。本実施の形態の性能測定回路の説
明では、排他制御のためにロックが取得されている時間
を、処理Ｘ、処理Ｙ別に測定するものとする。
【００２９】まず性能測定に先立って第１のプロセッサ
６１は、計測カウンタの初期化ルーチンＰを実行する。
第１のプロセッサ６１は、第１の計測カウンタ５１、第
２の計測カウンタ５２の初期化要求を、計測カウンタア
クセス要求パスＬ１を通して、計測カウンタ制御回路３
へ送出する。
６１は、計測カウンタの初期化ルーチンＰを実行する。
第１のプロセッサ６１は、第１の計測カウンタ５１、第
２の計測カウンタ５２の初期化要求を、計測カウンタア
クセス要求パスＬ１を通して、計測カウンタ制御回路３
へ送出する。
【００３０】計測カウンタ制御回路３は、計測カウンタ
書き込みパスＪを通して、適当な初期値を第１の計測カ
ウンタ５１、第２の計測カウンタ５２へ書き込むことに
より、第１の計測カウンタ５１、第２の計測カウンタ５
２の初期化を行う。
書き込みパスＪを通して、適当な初期値を第１の計測カ
ウンタ５１、第２の計測カウンタ５２へ書き込むことに
より、第１の計測カウンタ５１、第２の計測カウンタ５
２の初期化を行う。
【００３１】次に並列ルーチンＲ１〜Ｒ３の実行に先立
って、第１〜第３のプロセッサ６１〜６３は、プロセッ
サ内部の計測用ＩＤレジスタ７１〜７３に、計測用ＩＤ
値を設定する。
って、第１〜第３のプロセッサ６１〜６３は、プロセッ
サ内部の計測用ＩＤレジスタ７１〜７３に、計測用ＩＤ
値を設定する。
【００３２】第１のプロセッサ６１は、ルーチンＱ１を
実行し、処理Ｘを示す計測用ＩＤ値“１”を、計測用Ｉ
Ｄレジスタ７１へ設定する。同様に、第２のプロセッサ
６２も、処理Ｘを示す計測用ＩＤ値“１”を、計測用Ｉ
Ｄレジスタ７２へ設定する。第３のプロセッサ６３は、
ルーチンＱ３を実行し、計測用ＩＤレジスタ７３へ、処
理Ｙを示す計測用ＩＤ値“２”を設定する。プロセッサ
内部のレジスタへ、計測用ＩＤ値を設定するための処理
時間は、プログラムの性能へ与える影響を無視できるほ
ど短い。
実行し、処理Ｘを示す計測用ＩＤ値“１”を、計測用Ｉ
Ｄレジスタ７１へ設定する。同様に、第２のプロセッサ
６２も、処理Ｘを示す計測用ＩＤ値“１”を、計測用Ｉ
Ｄレジスタ７２へ設定する。第３のプロセッサ６３は、
ルーチンＱ３を実行し、計測用ＩＤレジスタ７３へ、処
理Ｙを示す計測用ＩＤ値“２”を設定する。プロセッサ
内部のレジスタへ、計測用ＩＤ値を設定するための処理
時間は、プログラムの性能へ与える影響を無視できるほ
ど短い。
【００３３】計測用ＩＤ値の設定後、第１のプロセッサ
６１は、並列ルーチンＲ１を実行する。排他処理Ｘを実
行する前に、第１のプロセッサ６１は、同期レジスタ２
に対してロック要求を行う。第１のプロセッサ６１は、
同期レジスタアクセス要求パスＡ１を通して、同期レジ
スタ制御回路１へロック要求を送出する。同時に、第１
のプロセッサ６１は、内部の計測用ＩＤレジスタ７１が
保持する計測用ＩＤ値“１”を、計測カウンタアクセス
要求パスＬ１を通して、計測カウンタ制御回路３へ送出
する。
６１は、並列ルーチンＲ１を実行する。排他処理Ｘを実
行する前に、第１のプロセッサ６１は、同期レジスタ２
に対してロック要求を行う。第１のプロセッサ６１は、
同期レジスタアクセス要求パスＡ１を通して、同期レジ
スタ制御回路１へロック要求を送出する。同時に、第１
のプロセッサ６１は、内部の計測用ＩＤレジスタ７１が
保持する計測用ＩＤ値“１”を、計測カウンタアクセス
要求パスＬ１を通して、計測カウンタ制御回路３へ送出
する。
【００３４】同期レジスタ制御回路１は、第１〜第３の
プロセッサ６１〜６３から非同期に送られてくる同期レ
ジスタのアクセス要求の調停を行い、同期レジスタ２の
アクセス要求を処理する。
プロセッサ６１〜６３から非同期に送られてくる同期レ
ジスタのアクセス要求の調停を行い、同期レジスタ２の
アクセス要求を処理する。
【００３５】同期レジスタ制御回路１が、第１のプロセ
ッサ６１からのロック要求を処理する場合、同期レジス
タ制御回路１は、同期レジスタ読み出しパスＤを用い
て、同期レジスタ２の値を読み出す。同期レジスタ２か
ら読み出した値を、同期レジスタリプライパスＢ１を通
して、第１のプロセッサ６１へ送出する。さらに、同期
レジスタ制御回路１は、同期レジスタ書き込みパスＣを
通して、同期レジスタ２へロック中であることを示す
“１”を書き込む。
ッサ６１からのロック要求を処理する場合、同期レジス
タ制御回路１は、同期レジスタ読み出しパスＤを用い
て、同期レジスタ２の値を読み出す。同期レジスタ２か
ら読み出した値を、同期レジスタリプライパスＢ１を通
して、第１のプロセッサ６１へ送出する。さらに、同期
レジスタ制御回路１は、同期レジスタ書き込みパスＣを
通して、同期レジスタ２へロック中であることを示す
“１”を書き込む。
【００３６】第１のプロセッサ６１のロック要求に対し
て、同期レジスタ２から読み出した値が“１”であれ
ば、ロックの取得に失敗したため、第１のプロセッサ６
１は処理Ｘを実行できない。ロックの取得に成功するま
で、第１のプロセッサ６１は同期レジスタ制御回路１に
対して、ロック要求を繰り返す。
て、同期レジスタ２から読み出した値が“１”であれ
ば、ロックの取得に失敗したため、第１のプロセッサ６
１は処理Ｘを実行できない。ロックの取得に成功するま
で、第１のプロセッサ６１は同期レジスタ制御回路１に
対して、ロック要求を繰り返す。
【００３７】第１のプロセッサ６１のロック要求に対し
て、同期レジスタ２から読み出した値が“０”であれ
ば、ロックの取得に成功し、第１のプロセッサ６１は排
他処理Ｘを実行できる。
て、同期レジスタ２から読み出した値が“０”であれ
ば、ロックの取得に成功し、第１のプロセッサ６１は排
他処理Ｘを実行できる。
【００３８】第１のプロセッサ６１がロックの取得に成
功すると、計測カウンタ制御回路３は、第１のプロセッ
サ６１から送られてきた計測用ＩＤ値“１”を、計測用
ＩＤ保持レジスタ３１へ格納する。計測用ＩＤ保持レジ
スタ３１は、保持する値“１”をカウントアップ制御回
路４へ出力する。
功すると、計測カウンタ制御回路３は、第１のプロセッ
サ６１から送られてきた計測用ＩＤ値“１”を、計測用
ＩＤ保持レジスタ３１へ格納する。計測用ＩＤ保持レジ
スタ３１は、保持する値“１”をカウントアップ制御回
路４へ出力する。
【００３９】カウントアップ制御回路４は、計測用ＩＤ
保持レジスタ３１の出力Ｆと、同期レジスタ２の出力Ｇ
とを用いて、計測用ＩＤ保持レジスタ３１の保持する値
“１”に対応するカウントアップ指示信号Ｈ１を第１の
計測カウンタ５１に出力する。カウントアップ指示信号
Ｈ１を受けた第１の計測カウンタ５１は、カウントアッ
プ指示信号Ｈ１が与えられている間、クロック信号をカ
ウントする。
保持レジスタ３１の出力Ｆと、同期レジスタ２の出力Ｇ
とを用いて、計測用ＩＤ保持レジスタ３１の保持する値
“１”に対応するカウントアップ指示信号Ｈ１を第１の
計測カウンタ５１に出力する。カウントアップ指示信号
Ｈ１を受けた第１の計測カウンタ５１は、カウントアッ
プ指示信号Ｈ１が与えられている間、クロック信号をカ
ウントする。
【００４０】第１のプロセッサ６１が、排他処理Ｘの実
行を終了し、同期レジスタ制御回路１へアンロック要求
を出すと、同期レジスタ制御回路１は、同期レジスタ書
き込みパスＣを通して、同期レジスタ２へ“０”を書き
込む。同期レジスタ２へ“０”が書き込まれ、ロックが
解除されると、カウントアップ制御回路４は、カウント
アップ指示信号Ｈ１の出力を停止する。
行を終了し、同期レジスタ制御回路１へアンロック要求
を出すと、同期レジスタ制御回路１は、同期レジスタ書
き込みパスＣを通して、同期レジスタ２へ“０”を書き
込む。同期レジスタ２へ“０”が書き込まれ、ロックが
解除されると、カウントアップ制御回路４は、カウント
アップ指示信号Ｈ１の出力を停止する。
【００４１】以上の動作により、第１のプロセッサ６１
がロックを取得している時間を、第１の計測カウンタ５
１で計測できる。
がロックを取得している時間を、第１の計測カウンタ５
１で計測できる。
【００４２】第２のプロセッサ６２が、ルーチンＲ２の
排他処理Ｘを開始する場合、第２のプロセッサ６２は、
同期レジスタ制御回路１へ、同期レジスタアクセス要求
パスＡ２を通して、ロック要求を送出する。同時に計測
用ＩＤレジスタ７２が保持する計測用ＩＤ値“１”も、
計測カウンタアクセス要求パスＬ２を通して、計測カウ
ンタ制御回路３へ送出される。
排他処理Ｘを開始する場合、第２のプロセッサ６２は、
同期レジスタ制御回路１へ、同期レジスタアクセス要求
パスＡ２を通して、ロック要求を送出する。同時に計測
用ＩＤレジスタ７２が保持する計測用ＩＤ値“１”も、
計測カウンタアクセス要求パスＬ２を通して、計測カウ
ンタ制御回路３へ送出される。
【００４３】同期レジスタ制御回路１は、第２のプロセ
ッサ６２からのロック要求により、同期レジスタ２の値
を読み出し、その値を計測カウンタアクセス要求パスＬ
２を通して、第２のプロセッサ６２へ送出する。同時
に、同期レジスタ制御回路１は、同期レジスタ書き込み
パスＣを通して、同期レジスタ２へ、ロック中であるこ
とを示す“１”を書き込む。
ッサ６２からのロック要求により、同期レジスタ２の値
を読み出し、その値を計測カウンタアクセス要求パスＬ
２を通して、第２のプロセッサ６２へ送出する。同時
に、同期レジスタ制御回路１は、同期レジスタ書き込み
パスＣを通して、同期レジスタ２へ、ロック中であるこ
とを示す“１”を書き込む。
【００４４】同期レジスタ２から読み出した値が“０”
で、第２のプロセッサ６２がロックの取得に成功した場
合、計測カウンタ制御回路３は、第２のプロセッサ６２
から送られてきた計測用ＩＤ値“１”を、計測用ＩＤ保
持レジスタ３１へ格納する。計測用ＩＤ保持レジスタ３
１は、計測用ＩＤ値“１”をカウントアップ制御回路４
へ出力する。
で、第２のプロセッサ６２がロックの取得に成功した場
合、計測カウンタ制御回路３は、第２のプロセッサ６２
から送られてきた計測用ＩＤ値“１”を、計測用ＩＤ保
持レジスタ３１へ格納する。計測用ＩＤ保持レジスタ３
１は、計測用ＩＤ値“１”をカウントアップ制御回路４
へ出力する。
【００４５】カウントアップ制御回路４は、計測用ＩＤ
保持レジスタ３１の出力Ｆと、ロック中であることを示
す同期レジスタ２の出力Ｇを用いて、計測用ＩＤ保持レ
ジスタ３１の保持する“１”に対応するカウントアップ
指示信号Ｈ１を第１の計測カウンタ５１に出力する。カ
ウントアップ指示信号Ｈ１を受けた第１の計測カウンタ
５１は、カウントアップ指示信号Ｈ１が与えられている
間、クロック信号をカウントする。
保持レジスタ３１の出力Ｆと、ロック中であることを示
す同期レジスタ２の出力Ｇを用いて、計測用ＩＤ保持レ
ジスタ３１の保持する“１”に対応するカウントアップ
指示信号Ｈ１を第１の計測カウンタ５１に出力する。カ
ウントアップ指示信号Ｈ１を受けた第１の計測カウンタ
５１は、カウントアップ指示信号Ｈ１が与えられている
間、クロック信号をカウントする。
【００４６】第２のプロセッサ６２が、処理Ｘの実行を
終了し、同期レジスタ制御回路１へアンロック要求を出
すと、同期レジスタ制御回路１は、同期レジスタ書き込
みパスＣを通して、同期レジスタ２へ“０”を書き込
む。同期レジスタ２へ“０”が書き込まれると、カウン
トアップ制御回路４はカウントアップ指示信号Ｈ１の出
力を停止する。
終了し、同期レジスタ制御回路１へアンロック要求を出
すと、同期レジスタ制御回路１は、同期レジスタ書き込
みパスＣを通して、同期レジスタ２へ“０”を書き込
む。同期レジスタ２へ“０”が書き込まれると、カウン
トアップ制御回路４はカウントアップ指示信号Ｈ１の出
力を停止する。
【００４７】以上の動作により、第２のプロセッサ６２
がロックを取得している時間を、第１の計測カウンタ５
１で計測できる。
がロックを取得している時間を、第１の計測カウンタ５
１で計測できる。
【００４８】同様に第３のプロセッサ６３が、ルーチン
Ｒ３の排他処理Ｙを開始するとき、ロックを取得するた
めに、第３のプロセッサ６３は、同期レジスタアクセス
要求パスＡ３を通して、同期レジスタ制御回路１へ、ロ
ック要求を送出する。同時に第３のプロセッサ６３は、
計測カウンタアクセス要求パスＬ３を通して、計測カウ
ンタ制御回路３へ、計測用ＩＤ値“２”を送出する。
Ｒ３の排他処理Ｙを開始するとき、ロックを取得するた
めに、第３のプロセッサ６３は、同期レジスタアクセス
要求パスＡ３を通して、同期レジスタ制御回路１へ、ロ
ック要求を送出する。同時に第３のプロセッサ６３は、
計測カウンタアクセス要求パスＬ３を通して、計測カウ
ンタ制御回路３へ、計測用ＩＤ値“２”を送出する。
【００４９】同期レジスタ制御回路１は、第３のプロセ
ッサ６３からのロック要求により、同期レジスタ２の値
を読み出し、その値を同期レジスタリプライパスＢ３を
通して、第３のプロセッサ６３へ送出する。同時に、同
期レジスタ制御回路１は、同期レジスタ書き込みパスＣ
を通して、同期レジスタ２へ、ロック中であることを示
す“１”を書き込む。
ッサ６３からのロック要求により、同期レジスタ２の値
を読み出し、その値を同期レジスタリプライパスＢ３を
通して、第３のプロセッサ６３へ送出する。同時に、同
期レジスタ制御回路１は、同期レジスタ書き込みパスＣ
を通して、同期レジスタ２へ、ロック中であることを示
す“１”を書き込む。
【００５０】同期レジスタ２から読み出した値が“０”
で、第３のプロセッサ６３がロックの取得に成功した場
合、計測カウンタ制御回路３は、第３のプロセッサ６３
から送られてきた計測用ＩＤ値“２”を、計測用ＩＤ保
持レジスタ３１へ格納する。計測用ＩＤ保持レジスタ３
１は、計測用ＩＤ値“２”をカウントアップ制御回路４
へ出力する。
で、第３のプロセッサ６３がロックの取得に成功した場
合、計測カウンタ制御回路３は、第３のプロセッサ６３
から送られてきた計測用ＩＤ値“２”を、計測用ＩＤ保
持レジスタ３１へ格納する。計測用ＩＤ保持レジスタ３
１は、計測用ＩＤ値“２”をカウントアップ制御回路４
へ出力する。
【００５１】カウントアップ制御回路４は、計測用ＩＤ
保持レジスタ３１の出力Ｆと、同期レジスタ２の出力Ｇ
を用いて、計測用ＩＤ保持レジスタ３１の保持する第３
のプロセッサ６３の計測用ＩＤ値“２”に対応するカウ
ントアップ指示信号Ｈ２を第２の計測カウンタ５２に出
力する。カウントアップ指示信号Ｈ２を受けた第２の計
測カウンタ５２は、カウントアップ指示信号Ｈ２が与え
られている間、クロック信号をカウントする。
保持レジスタ３１の出力Ｆと、同期レジスタ２の出力Ｇ
を用いて、計測用ＩＤ保持レジスタ３１の保持する第３
のプロセッサ６３の計測用ＩＤ値“２”に対応するカウ
ントアップ指示信号Ｈ２を第２の計測カウンタ５２に出
力する。カウントアップ指示信号Ｈ２を受けた第２の計
測カウンタ５２は、カウントアップ指示信号Ｈ２が与え
られている間、クロック信号をカウントする。
【００５２】以上の動作により、第３のプロセッサ６３
がロックを取得している時間だけを、第２の計測カウン
タ５２で計測できる。
がロックを取得している時間だけを、第２の計測カウン
タ５２で計測できる。
【００５３】第１〜第３のプロセッサ６１〜６３が、並
列ルーチンＲ１〜Ｒ３の実行を終了した後、計測カウン
タ読み出しルーチンＳにより、第１のプロセッサ６１は
第１の計測カウンタ５１、第２の計測カウンタ５２の値
の読み出しを行う。第１のプロセッサ６１は、計測カウ
ンタアクセス要求パスＬ１を通して、計測カウンタ制御
回路３へ、第１の計測カウンタ５１の値の読み出し要求
を送出する。計測カウンタ制御回路３は、計測カウンタ
読み出しパスＫを通して、第１の計測カウンタ５１の値
を読み出す。計測カウンタ制御回路３は、計測カウンタ
リプライパスＭ１を通して、第１の計測カウンタ５１か
ら読み出した値を、第１のプロセッサ６１へ送出する。
次に同様にして第２の計測カウンタ５２の値を読み出し
て送出する。
列ルーチンＲ１〜Ｒ３の実行を終了した後、計測カウン
タ読み出しルーチンＳにより、第１のプロセッサ６１は
第１の計測カウンタ５１、第２の計測カウンタ５２の値
の読み出しを行う。第１のプロセッサ６１は、計測カウ
ンタアクセス要求パスＬ１を通して、計測カウンタ制御
回路３へ、第１の計測カウンタ５１の値の読み出し要求
を送出する。計測カウンタ制御回路３は、計測カウンタ
読み出しパスＫを通して、第１の計測カウンタ５１の値
を読み出す。計測カウンタ制御回路３は、計測カウンタ
リプライパスＭ１を通して、第１の計測カウンタ５１か
ら読み出した値を、第１のプロセッサ６１へ送出する。
次に同様にして第２の計測カウンタ５２の値を読み出し
て送出する。
【００５４】第１のプロセッサ６１が、全ての第１の計
測カウンタ５１および第２の計測カウンタ５２の値を読
み出すことにより、同期レジスタ２へのアクセス時間
を、計測用ＩＤ値ごと、即ち処理Ｘ、処理Ｙごとに得る
ことができる。
測カウンタ５１および第２の計測カウンタ５２の値を読
み出すことにより、同期レジスタ２へのアクセス時間
を、計測用ＩＤ値ごと、即ち処理Ｘ、処理Ｙごとに得る
ことができる。
【００５５】第１の実施の形態の説明では、プロセッサ
数を３、計測カウンタ数を２として説明したが、プロセ
ッサの数と計測カウンタの数は任意に設計できる。
数を３、計測カウンタ数を２として説明したが、プロセ
ッサの数と計測カウンタの数は任意に設計できる。
【００５６】以上説明したように、本発明の測定回路
は、各プロセッサに個別の計測用ＩＤ値を設定し、その
ＩＤ値ごとに共有リソースのアクセス時間を計測するこ
とが可能であり、共有リソースへのアクセス時間を、シ
ステム内のプロセッサの合計時間でなく、プロセッサご
とに知ることができ、プログラムの性能を測定すること
ができる。
は、各プロセッサに個別の計測用ＩＤ値を設定し、その
ＩＤ値ごとに共有リソースのアクセス時間を計測するこ
とが可能であり、共有リソースへのアクセス時間を、シ
ステム内のプロセッサの合計時間でなく、プロセッサご
とに知ることができ、プログラムの性能を測定すること
ができる。
【００５７】プロセッサ間のアクセス時間の偏りなど、
従来の測定方法よりも詳細な性能情報を得ることができ
るため、並列プログラムのチューニングを行うべき部分
を特定しやすい。例えば、第１の実施の形態において、
第２の計測カウンタ５２の値が第１の計測カウンタ５１
の値より大きくなる場合、第３のプロセッサ６３のロッ
ク時間が長くなっているので、処理Ｙのチューニングを
行えば全体の処理時間を削減できることが分かる。
従来の測定方法よりも詳細な性能情報を得ることができ
るため、並列プログラムのチューニングを行うべき部分
を特定しやすい。例えば、第１の実施の形態において、
第２の計測カウンタ５２の値が第１の計測カウンタ５１
の値より大きくなる場合、第３のプロセッサ６３のロッ
ク時間が長くなっているので、処理Ｙのチューニングを
行えば全体の処理時間を削減できることが分かる。
【００５８】制御プログラムは記録媒体６２から制御部
６１のデータ処理装置（不図示）に読み込まれデータ処
理装置の動作を制御する。制御部６１は制御プログラム
の制御により以下の処理を実行する。
６１のデータ処理装置（不図示）に読み込まれデータ処
理装置の動作を制御する。制御部６１は制御プログラム
の制御により以下の処理を実行する。
【００５９】即ち、計測カウンタ制御回路３を経由した
プロセッサの指示により第１の計測カウンタ５１、第２
の計測カウンタ５２の値を初期化する処理と、各プロセ
ッサ６１〜６３に対しそれぞれの計測用ＩＤレジスタ７
１〜７３にそれぞれのプロセッサの処理内容に対応した
計測用ＩＤ値を設定させる処理と、各プロセッサが共有
リソース２をアクセスする際、その各プロセッサから計
測用ＩＤレジスタ７１〜７３に設定した計測用ＩＤ値を
計測カウンタ制御回路４に送出させる処理と、いずれか
のプロセッサが同期レジスタ２の排他処理用のアクセス
に成功してロックするとそのプロセッサから送られてき
た計測用ＩＤ値を計測カウンタ制御回路３の計測用レジ
スタ３１へ格納してカウントアップ制御回路４に送出さ
せ、カウントアップ制御回路４に、入力した計測用ＩＤ
値に対応した計測カウンタ５１〜５２のいずれかに対
し、同期レジスタ２がロックされている間カウントアッ
プ指示信号を出力させ、カウントアップ指示信号を入力
したいずれかの計測カウンタ５１〜５２にクロック信号
をカウントさせる処理と、同期レジスタ２のロックが解
除されるとカウントアップ制御回路４にカウントアップ
信号の出力を停止させる処理と、計測カウンタ制御回路
３を経由したプロセッサの指示により、計測カウンタ５
１〜５２の計側値を読み出し、計測カウンタ制御回路３
を経由してプロセッサへ送出する処理とを実行する。
プロセッサの指示により第１の計測カウンタ５１、第２
の計測カウンタ５２の値を初期化する処理と、各プロセ
ッサ６１〜６３に対しそれぞれの計測用ＩＤレジスタ７
１〜７３にそれぞれのプロセッサの処理内容に対応した
計測用ＩＤ値を設定させる処理と、各プロセッサが共有
リソース２をアクセスする際、その各プロセッサから計
測用ＩＤレジスタ７１〜７３に設定した計測用ＩＤ値を
計測カウンタ制御回路４に送出させる処理と、いずれか
のプロセッサが同期レジスタ２の排他処理用のアクセス
に成功してロックするとそのプロセッサから送られてき
た計測用ＩＤ値を計測カウンタ制御回路３の計測用レジ
スタ３１へ格納してカウントアップ制御回路４に送出さ
せ、カウントアップ制御回路４に、入力した計測用ＩＤ
値に対応した計測カウンタ５１〜５２のいずれかに対
し、同期レジスタ２がロックされている間カウントアッ
プ指示信号を出力させ、カウントアップ指示信号を入力
したいずれかの計測カウンタ５１〜５２にクロック信号
をカウントさせる処理と、同期レジスタ２のロックが解
除されるとカウントアップ制御回路４にカウントアップ
信号の出力を停止させる処理と、計測カウンタ制御回路
３を経由したプロセッサの指示により、計測カウンタ５
１〜５２の計側値を読み出し、計測カウンタ制御回路３
を経由してプロセッサへ送出する処理とを実行する。
【００６０】次に第２の実施の形態について説明する。
第１の実施の形態では、プロセッサ数を３、計測カウン
タ数を２としたが、第２の実施の形態ではプロセッサの
数と同数の計測カウンタを準備し、図２のＱ１〜Ｑ３の
ルーチンでプロセッサの物理番号や、論理番号のよう
な、プロセッサ個別の値を計測用ＩＤ値として与えるこ
とにより、計測カウンタにそれぞれのプロセッサのアク
セス時間をカウントさせ、プロセッサごとのアクセス時
間を測定する。第１の実施の形態では処理の種類ごとの
アクセス時間を測定したが、第２の実施の形態では個々
のプロセッサごとのアクセス時間を計測する。
第１の実施の形態では、プロセッサ数を３、計測カウン
タ数を２としたが、第２の実施の形態ではプロセッサの
数と同数の計測カウンタを準備し、図２のＱ１〜Ｑ３の
ルーチンでプロセッサの物理番号や、論理番号のよう
な、プロセッサ個別の値を計測用ＩＤ値として与えるこ
とにより、計測カウンタにそれぞれのプロセッサのアク
セス時間をカウントさせ、プロセッサごとのアクセス時
間を測定する。第１の実施の形態では処理の種類ごとの
アクセス時間を測定したが、第２の実施の形態では個々
のプロセッサごとのアクセス時間を計測する。
【００６１】次に第３の実施の形態について説明する。
第１の実施の形態では、同期レジスタ２がロックされて
いる時間を測定する場合を例に説明を行ったが、第３の
実施の形態では同期レジスタのアクセス回数を測定す
る。第１の実施の形態ではカウントアップ制御回路４
は、計測用ＩＤ保持レジスタ３１の出力Ｆと、同期レジ
スタ２の出力Ｇを用いて、計測用ＩＤ保持レジスタ３１
の保持するプロセッサの計測用ＩＤ値に対応するカウン
トアップ指示信号Ｈ１またはＨ２を第１の計測カウンタ
５１または第２の計測カウンタ５２に出力し、カウント
アップ指示信号を受けた計測カウンタは、カウントアッ
プ指示信号が与えられている間、クロック信号をカウン
トしていたが、第３の実施の形態ではカウントアップ制
御回路４が、カウントアップ指示信号Ｈ１またはＨ２を
生成する条件を変更して、同期レジスタの立ち上がりク
ロックのみを計測カウンタへのカウントアップ指示信号
とすることで、同期レジスタ２のアクセス回数も計測用
ＩＤ値別に容易に測定できる。次に第４の実施の形態に
ついて説明する。第１の実施の形態の性能測定回路は同
期レジスタを対象としてのアクセス時間の測定であった
が、第４の実施の形態では同期レジスタ以外の共有リソ
ースのアクセス時間やアクセス回数の測定を行う。図１
の同期レジスタ２と同期レジスタ制御回路１を、共有メ
モリ、プロセス間のネットワーク、周辺機器等およびそ
の制御回路に置きかえると、共有メモリのアクセス時間
や、プロセッサ間ネットワークの使用時間、周辺装置の
使用時間などの測定を行うことができる。
第１の実施の形態では、同期レジスタ２がロックされて
いる時間を測定する場合を例に説明を行ったが、第３の
実施の形態では同期レジスタのアクセス回数を測定す
る。第１の実施の形態ではカウントアップ制御回路４
は、計測用ＩＤ保持レジスタ３１の出力Ｆと、同期レジ
スタ２の出力Ｇを用いて、計測用ＩＤ保持レジスタ３１
の保持するプロセッサの計測用ＩＤ値に対応するカウン
トアップ指示信号Ｈ１またはＨ２を第１の計測カウンタ
５１または第２の計測カウンタ５２に出力し、カウント
アップ指示信号を受けた計測カウンタは、カウントアッ
プ指示信号が与えられている間、クロック信号をカウン
トしていたが、第３の実施の形態ではカウントアップ制
御回路４が、カウントアップ指示信号Ｈ１またはＨ２を
生成する条件を変更して、同期レジスタの立ち上がりク
ロックのみを計測カウンタへのカウントアップ指示信号
とすることで、同期レジスタ２のアクセス回数も計測用
ＩＤ値別に容易に測定できる。次に第４の実施の形態に
ついて説明する。第１の実施の形態の性能測定回路は同
期レジスタを対象としてのアクセス時間の測定であった
が、第４の実施の形態では同期レジスタ以外の共有リソ
ースのアクセス時間やアクセス回数の測定を行う。図１
の同期レジスタ２と同期レジスタ制御回路１を、共有メ
モリ、プロセス間のネットワーク、周辺機器等およびそ
の制御回路に置きかえると、共有メモリのアクセス時間
や、プロセッサ間ネットワークの使用時間、周辺装置の
使用時間などの測定を行うことができる。
【００６２】次に第５の実施の形態について説明する。
図３は第５の実施の形態の並列プロセッサシステムの並
列プログラムの一例のフローチャートであり、図中符号
Ｐ、Ｑ１、Ｑ２、Ｒ１、Ｒ２、Ｓはプログラムのルーチ
ンである。本実施の形態ではルーチンごとのアクセス時
間を測定する。
図３は第５の実施の形態の並列プロセッサシステムの並
列プログラムの一例のフローチャートであり、図中符号
Ｐ、Ｑ１、Ｑ２、Ｒ１、Ｒ２、Ｓはプログラムのルーチ
ンである。本実施の形態ではルーチンごとのアクセス時
間を測定する。
【００６３】プロセッサ内部の計測用ＩＤ値は、ソフト
ウェアによって容易に設定できるので、ルーチンごとに
計測用ＩＤ値の設定を切り替える。先ず性能測定に先立
って、計測カウンタの初期化ルーチンＰを実行する。次
にルーチンＱ１で計測の対象となるプロセッサの計測用
ＩＤレジスタに実行するルーチンのＩＤ値Ｘ１を設定す
る。その後ルーチンＲ１を実行する。次にルーチンＱ２
で計測の対象となるプロセッサの計測用ＩＤレジスタに
実行するルーチンのＩＤ値Ｘ２を設定し、その後ルーチ
ンＲ２を実行し、所望のルーチンが終了した後計測カウ
ンタのカウンタ値を読み出すことでそれぞれのルーチン
ごとのアクセス時間を測定することができる。
ウェアによって容易に設定できるので、ルーチンごとに
計測用ＩＤ値の設定を切り替える。先ず性能測定に先立
って、計測カウンタの初期化ルーチンＰを実行する。次
にルーチンＱ１で計測の対象となるプロセッサの計測用
ＩＤレジスタに実行するルーチンのＩＤ値Ｘ１を設定す
る。その後ルーチンＲ１を実行する。次にルーチンＱ２
で計測の対象となるプロセッサの計測用ＩＤレジスタに
実行するルーチンのＩＤ値Ｘ２を設定し、その後ルーチ
ンＲ２を実行し、所望のルーチンが終了した後計測カウ
ンタのカウンタ値を読み出すことでそれぞれのルーチン
ごとのアクセス時間を測定することができる。
【００６４】
【発明の効果】以上説明したように、本発明の並列シス
テム用性能測定回路は並列プロセッサシステムにおいて
各プロセッサや各処理ごとのアクセス時間や、アクセス
回数などを測定することができるので、プログラムのチ
ューニングを行う場合容易に最もチューニングの必要な
部分を特定でき、効率よくプログラムの改善を行いプロ
グラムの性能を向上させることができるという効果があ
る。
テム用性能測定回路は並列プロセッサシステムにおいて
各プロセッサや各処理ごとのアクセス時間や、アクセス
回数などを測定することができるので、プログラムのチ
ューニングを行う場合容易に最もチューニングの必要な
部分を特定でき、効率よくプログラムの改善を行いプロ
グラムの性能を向上させることができるという効果があ
る。
【００６５】従来は性能測定用カウンタを設けても、各
プロセッサが共有リソースをアクセスした時間の合計し
か得ることができなかった。これに対し本発明の測定回
路は、各プロセッサに個別の計測用ＩＤ値を設定し、そ
のＩＤ値ごとに共有リソースのアクセス時間を計測する
ことが可能で、共有リソースへのアクセス時間を、シス
テム内のプロセッサの合計時間でなく、プロセッサごと
に知ることができる。プロセッサ間のアクセス時間の偏
りなど、従来の測定方法よりも詳細な性能情報を得るこ
とができるため、並列プログラムのチューニングを行う
べき部分を特定しやすい。
プロセッサが共有リソースをアクセスした時間の合計し
か得ることができなかった。これに対し本発明の測定回
路は、各プロセッサに個別の計測用ＩＤ値を設定し、そ
のＩＤ値ごとに共有リソースのアクセス時間を計測する
ことが可能で、共有リソースへのアクセス時間を、シス
テム内のプロセッサの合計時間でなく、プロセッサごと
に知ることができる。プロセッサ間のアクセス時間の偏
りなど、従来の測定方法よりも詳細な性能情報を得るこ
とができるため、並列プログラムのチューニングを行う
べき部分を特定しやすい。
【図１】本発明の第１の実施の形態の性能測定回路を備
えた並列プロセッサシステムのブロック構成図である。
えた並列プロセッサシステムのブロック構成図である。
【図２】図１の並列プロセッサシステムの並列プログラ
ムの一例のフローチャートである。
ムの一例のフローチャートである。
【図３】は第５の実施の形態の並列プロセッサシステム
の並列プログラムの一例のフローチャートである。
の並列プログラムの一例のフローチャートである。
１ 同期レジスタ制御回路 ２ 同期レジスタ ３ 計測カウンタ制御回路 ３１ 計測用ＩＤ保持レジスタ ４ カウントアップ制御回路 ５１ 第１の計測カウンタ ５２ 第２の計測カウンタ ６１ 第１のプロセッサ ６２ 第２のプロセッサ ６３ 第３のプロセッサ ７１〜７３ 計測用ＩＤレジスタ ９ 性能測定回路 Ａ１〜Ａ３ 同期レジスタアクセス要求パス Ｂ１〜Ｂ３ 同期レジスタリプライパス Ｃ 同期レジスタ書き込みパス Ｄ 同期レジスタ読み出しパス Ｅ 同期レジスタ制御信号 Ｆ 計測用ＩＤ保持レジスタ出力 Ｇ 同期レジスタ出力 Ｈ１〜Ｈ２ カウントアップ指示信号 Ｊ 計測カウンタ書き込みパス Ｋ 計測カウンタ読み出しパス Ｌ１〜Ｌ３ 計測カウンタアクセス要求パス Ｍ１〜Ｍｎ 計測カウンタリプライパス Ｐ、Ｑ１〜Ｑ３、Ｒ１〜Ｒ３、Ｓ プログラムのルー
チン
チン
Claims (11)
- 【請求項１】 プログラムの性能測定回路を備えた並列
プロセッサシステムであって、 計測用ＩＤ値をソフトウェアで設定可能な計測用ＩＤレ
ジスタを有する複数のプロセッサと、 全ての前記プロセッサからアクセス可能な共有リソース
と、該共有リソースのアクセスを制御する共有リソース
制御回路と、 前記プロセッサ内部の前記計測用ＩＤレジスタに設定さ
れた計測用ＩＤ値別に、前記プロセッサから前記共有リ
ソースへのアクセス時間を計測するための性能測定回路
を有し、 前記性能測定回路は、 複数の計測カウンタと、 前記プロセッサから前記共有リソースへのアクセス要求
を処理して計測用ＩＤレジスタ値を格納し、前記計測用
カウンタに書き込みを指示し、前記計測カウンタのカウ
ンタ値を読み出し前記プロセッサに送信する計測カウン
タ制御回路と、 前記計測カウンタを制御して、計測用ＩＤ値に対応する
前記プロセッサの前記共有リソースへのアクセス状態を
対応する前記計測カウンタに記録させるカウントアップ
制御回路と、を備えることを特徴とする性能測定回路を
備えた並列プロセッサシステム。 - 【請求項２】 前記計測カウンタに記録する前記共有リ
ソースへのアクセス状態がアクセス時間である請求項１
に記載の性能測定回路を備えた並列プロセッサシステ
ム。 - 【請求項３】 前記計測カウンタに記録する前記共有リ
ソースへのアクセス状態がアクセス回数である請求項１
に記載の性能測定回路を備えた並列プロセッサシステ
ム。 - 【請求項４】 前記プロセッサの前記計測用ＩＤレジス
タに設定される計測用ＩＤ値が、プログラムの処理の種
類に対応した値であり、処理の種類に対応した計測値が
前記計測カウンタに記録される請求項１に記載の性能測
定回路を備えた並列プロセッサシステム。 - 【請求項５】 前記プロセッサの前記計測用ＩＤレジス
タに設定される計測用ＩＤ値が、前記プロセッサを識別
する値であり、各プロセッサに対応した計測値が前記計
測カウンタに記録される請求項１に記載の性能測定回路
を備えた並列プロセッサシステム。 - 【請求項６】 前記共有リソースが同期レジスタである
請求項１に記載の性能測定回路を備えた並列プロセッサ
システム。 - 【請求項７】 前記共有リソースが共有メモリである請
求項１に記載の性能測定回路を備えた並列プロセッサシ
ステム。 - 【請求項８】 前記共有リソースがプロセッサ間ネット
ワークであり、計側値が該ネットワークの使用時間であ
る請求項１に記載の性能測定回路を備えた並列プロセッ
サシステム。 - 【請求項９】 前記共有リソースが周辺装置であり、計
側値が該周辺機器の使用時間である請求項１に記載の性
能測定回路を備えた並列プロセッサシステム。 - 【請求項１０】 性能測定回路を備えた並列プロセッサ
システムのプログラムの性能測定方法であって、 前記性能測定回路の計測カウンタの値を初期化し、 各プロセッサのそれぞれの計測用ＩＤレジスタにそれぞ
れのプロセッサの処理内容に対応した計測用ＩＤ値を設
定し、 前記プロセッサが共有リソースをアクセスする際、該プ
ロセッサが内部の前記計測用ＩＤレジスタに設定された
計測用ＩＤ値を、前記性能測定回路の計測カウンタ制御
回路へ送出し、 いずれかの前記プロセッサが前記共有リソースへのアク
セスに成功すると、該プロセッサから送付された計測用
ＩＤ値を前記計測カウンタ制御回路の計測用レジスタへ
格納してカウントアップ制御回路に送出し、 前記カウントアップ制御回路は、入力した計測用ＩＤ値
に対応した前記計測カウンタに対し、所定のカウントア
ップ指示信号を出力し、 カウントアップ指示信号を入力した前記計測カウンタ
は、所定の手順でクロック信号を計測し、 前記共有リソースのアクセスが解除されるとカウントア
ップ制御回路はカウントアップ信号の出力を停止し、 所定の処理が終了すると、前記計測カウンタの計側値を
読み出して所定のプロセッサへ送出する、ことを特徴と
する並列プロセッサシステムのプログラムの性能測定方
法。 - 【請求項１１】 並列プロセッサシステムのプログラム
の性能を測定するための制御プログラムを記録した記録
媒体であって、 計測カウンタ制御回路を経由したプロセッサの指示によ
り各計測カウンタの値を初期化する手順と、 各プロセッサに対しそれぞれの計測用ＩＤレジスタにそ
れぞれのプロセッサの処理内容に対応した計測用ＩＤ値
を設定させる手順と、 前記プロセッサが共有リソースをアクセスする際、該プ
ロセッサから前記計測用ＩＤレジスタに設定した計測用
ＩＤ値を計測カウンタ制御回路に送出させる手順と、 いずれかのプロセッサが前記共有リソースのアクセスに
成功すると該プロセッサから送られてきた計測用ＩＤ値
を前記計測カウンタ制御回路の計測用レジスタへ格納し
てカウントアップ制御回路に送出させ、該カウントアッ
プ制御回路に、入力した計測用ＩＤ値に対応した前記計
測カウンタのいずれかに対し、前記共有リソースがアク
セスされている間カウントアップ指示信号を出力させ、
カウントアップ指示信号を入力した前記計測カウンタに
所定の手順でクロック信号を計測させる手順と、 前記共有リソースのロックが解除されるとカウントアッ
プ制御回路にカウントアップ信号の出力を停止させる手
順と、 前記計測カウンタ制御回路を経由した前記プロセッサの
指示により、各前記計測カウンタの計側値を読み出し、
前記計測カウンタ制御回路を経由して該プロセッサへ送
出する手順と、を実行させるためのプログラムを記録し
た記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10074476A JPH11272499A (ja) | 1998-03-23 | 1998-03-23 | 性能測定回路を備えた並列プロセッサシステムと、プログラムの性能測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10074476A JPH11272499A (ja) | 1998-03-23 | 1998-03-23 | 性能測定回路を備えた並列プロセッサシステムと、プログラムの性能測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11272499A true JPH11272499A (ja) | 1999-10-08 |
Family
ID=13548370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10074476A Pending JPH11272499A (ja) | 1998-03-23 | 1998-03-23 | 性能測定回路を備えた並列プロセッサシステムと、プログラムの性能測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11272499A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386902B1 (ko) * | 1999-12-22 | 2003-06-12 | 닛폰 덴키(주) | 외부 버스 제어 장치 |
| JP2008071237A (ja) * | 2006-09-15 | 2008-03-27 | Hitachi Ltd | ハードウェアモニタを用いた性能評価システム及び再構築可能な計算機システム |
| JP2008529114A (ja) * | 2005-01-24 | 2008-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 単一プロセッサまたはマルチプロセッサ・コンピュータ・システムにおけるマルチタスク・アプリケーションのロギングおよび再生を最適化する方法 |
-
1998
- 1998-03-23 JP JP10074476A patent/JPH11272499A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386902B1 (ko) * | 1999-12-22 | 2003-06-12 | 닛폰 덴키(주) | 외부 버스 제어 장치 |
| JP2008529114A (ja) * | 2005-01-24 | 2008-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 単一プロセッサまたはマルチプロセッサ・コンピュータ・システムにおけるマルチタスク・アプリケーションのロギングおよび再生を最適化する方法 |
| JP2013118005A (ja) * | 2005-01-24 | 2013-06-13 | Internatl Business Mach Corp <Ibm> | 単一プロセッサまたはマルチプロセッサ・コンピュータ・システムにおけるマルチタスク・アプリケーションのロギングおよび再生を最適化する方法 |
| JP2008071237A (ja) * | 2006-09-15 | 2008-03-27 | Hitachi Ltd | ハードウェアモニタを用いた性能評価システム及び再構築可能な計算機システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5265240A (en) | Channel measurement method and means | |
| US6604060B1 (en) | Method and apparatus for determining CC-NUMA intra-processor delays | |
| US5357626A (en) | Processing system for providing an in circuit emulator with processor internal state | |
| US8140925B2 (en) | Method and apparatus to debug an integrated circuit chip via synchronous clock stop and scan | |
| US6223228B1 (en) | Apparatus for synchronizing multiple processors in a data processing system | |
| US5802378A (en) | Performance monitoring in multiprocessor system with interrupt masking | |
| US4354227A (en) | Fixed resource allocation method and apparatus for multiprocessor systems having complementarily phased cycles | |
| US6502209B1 (en) | Chip with debug capability | |
| US7003691B2 (en) | Method and apparatus for seeding differences in lock-stepped processors | |
| US20090259875A1 (en) | Store Clock and Store Clock Fast Instruction Execution | |
| JP7724770B2 (ja) | プログラマブルデバイスのステータスの追跡 | |
| US5875320A (en) | System and method for synchronizing plural processor clocks in a multiprocessor system | |
| TW201145016A (en) | Non-intrusive debugging framework for parallel software based on super multi-core framework | |
| US20180005663A1 (en) | Method and apparatus for dynamic mode memory testing | |
| US6331957B1 (en) | Integrated breakpoint detector and associated multi-level breakpoint techniques | |
| JPS58501346A (ja) | 内部アクセス機能を持つたマイクロプロセツサ方式 | |
| CN110727664A (zh) | 用于对公有云数据执行目标操作的方法与设备 | |
| US20040153770A1 (en) | Method for and system producing shared usage of intercommunication fabric error logging registers in a multiprocessor environment | |
| US20080059808A1 (en) | Managing data access via a loop only if changed locking facility | |
| US5615374A (en) | Lock control method for resource | |
| JPH11272499A (ja) | 性能測定回路を備えた並列プロセッサシステムと、プログラムの性能測定方法 | |
| US20170277613A1 (en) | Multiple mode testing in a vector memory restricted test environment | |
| US6775789B2 (en) | Method, system and program products for generating sequence values that are unique across operating system images | |
| WO2018042935A1 (ja) | 電子制御装置、解析システム | |
| CN114138503A (zh) | 一种基于tms320c6678分布式系统的事件跟踪同步方法 |