JPH11273379A - チャージ・ポンプ回路 - Google Patents
チャージ・ポンプ回路Info
- Publication number
- JPH11273379A JPH11273379A JP7027298A JP7027298A JPH11273379A JP H11273379 A JPH11273379 A JP H11273379A JP 7027298 A JP7027298 A JP 7027298A JP 7027298 A JP7027298 A JP 7027298A JP H11273379 A JPH11273379 A JP H11273379A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- boosting
- voltage
- circuit
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 広電源電圧範囲に対応し、クロック信号の過
昇圧によるトランジスタ、コンデンサ等の素子の破壊を
防止することができ、かつ、低電源電圧時においても、
バックゲート効果の影響を緩和させて、より高電圧への
昇圧を可能とした高電圧チャージ・ポンプ回路を、でき
る限りにおいてレイアウト面積を小さくして提供する。 【解決手段】 複数段の昇圧段ｓｔｇ１、…と、各昇圧
段に、それぞれ、クロック信号ＣＬＫ１、…を供給する
クロック信号供給回路とを有するチャージ・ポンプ回路
に於いて、クロック信号ＣＬＫ１（ＣＬＫ３）を昇圧す
るクロック信号昇圧回路ＢＳＴＣＲＣＴを設け、後段側
の各昇圧段に対しては、クロック信号昇圧回路よりの昇
圧クロック信号ＢＳＴＣＬＫ１（ＢＳＴＣＬＫ３）と、
クロック信号供給回路よりのクロック信号ＣＬＫ２（Ｃ
ＬＫ４）とを供給し、前段側の各昇圧段に対しては、ク
ロック信号供給回路よりのクロック信号ＣＬＫ１、…を
供給する構成とする。
昇圧によるトランジスタ、コンデンサ等の素子の破壊を
防止することができ、かつ、低電源電圧時においても、
バックゲート効果の影響を緩和させて、より高電圧への
昇圧を可能とした高電圧チャージ・ポンプ回路を、でき
る限りにおいてレイアウト面積を小さくして提供する。 【解決手段】 複数段の昇圧段ｓｔｇ１、…と、各昇圧
段に、それぞれ、クロック信号ＣＬＫ１、…を供給する
クロック信号供給回路とを有するチャージ・ポンプ回路
に於いて、クロック信号ＣＬＫ１（ＣＬＫ３）を昇圧す
るクロック信号昇圧回路ＢＳＴＣＲＣＴを設け、後段側
の各昇圧段に対しては、クロック信号昇圧回路よりの昇
圧クロック信号ＢＳＴＣＬＫ１（ＢＳＴＣＬＫ３）と、
クロック信号供給回路よりのクロック信号ＣＬＫ２（Ｃ
ＬＫ４）とを供給し、前段側の各昇圧段に対しては、ク
ロック信号供給回路よりのクロック信号ＣＬＫ１、…を
供給する構成とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、昇圧電圧を出力す
るチャージ・ポンプ回路に係るものであり、特に、低電
源電圧でも動作可能としたチャージ・ポンプ回路に関す
るものである。
るチャージ・ポンプ回路に係るものであり、特に、低電
源電圧でも動作可能としたチャージ・ポンプ回路に関す
るものである。
【０００２】
【従来の技術】電源電圧を昇圧して高電圧を出力するチ
ャージ・ポンプ回路は、例えば、フラッシュメモリ等の
不揮発性半導体記憶装置において用いられている。ま
ず、不揮発性半導体記憶装置、具体的には、フラッシュ
メモリの構造について説明する。
ャージ・ポンプ回路は、例えば、フラッシュメモリ等の
不揮発性半導体記憶装置において用いられている。ま
ず、不揮発性半導体記憶装置、具体的には、フラッシュ
メモリの構造について説明する。
【０００３】フラッシュメモリのセル構造を示す摸式図
を図２に示す。このフラッシュメモリセル１は、コント
ロールゲート２、フローティングゲート３、並びに、ソ
ース４及びドレイン５から構成されており、フローティ
ングゲート３に注入される電子により”１”、”０”の
データ記憶を行なうものである。フラッシュメモリにお
いては、このようなフラッシュメモリセルがｍ×ｎ個マ
トリクス状に配列されたメモリセルブロックが複数個設
けられた構成となっている。各メモリセルブロックの構
成は、ｍ本のワード線にコントロールゲート２がそれぞ
れｎ個、ｎ本のビット線にドレイン５がそれぞれｍ個接
続され、ソース４は全て共通接続された構成となってい
る。消去動作については後に説明するが、ブロックごと
にソース４が共通という構造上の特徴があるため、セル
の消去についてはブロック単位で一括消去が行なわれ、
１ビットごとに消去することはできない。
を図２に示す。このフラッシュメモリセル１は、コント
ロールゲート２、フローティングゲート３、並びに、ソ
ース４及びドレイン５から構成されており、フローティ
ングゲート３に注入される電子により”１”、”０”の
データ記憶を行なうものである。フラッシュメモリにお
いては、このようなフラッシュメモリセルがｍ×ｎ個マ
トリクス状に配列されたメモリセルブロックが複数個設
けられた構成となっている。各メモリセルブロックの構
成は、ｍ本のワード線にコントロールゲート２がそれぞ
れｎ個、ｎ本のビット線にドレイン５がそれぞれｍ個接
続され、ソース４は全て共通接続された構成となってい
る。消去動作については後に説明するが、ブロックごと
にソース４が共通という構造上の特徴があるため、セル
の消去についてはブロック単位で一括消去が行なわれ、
１ビットごとに消去することはできない。
【０００４】次に、フラッシュメモリの読み出し、書き
込み、消去、それぞれの機能動作について簡単に説明す
る。
込み、消去、それぞれの機能動作について簡単に説明す
る。
【０００５】読み出しは、制御信号及びアドレス信号等
から成る読み出し信号が外部から与えられると、コント
ロールゲート２に高電圧（例えば５Ｖ）、ドレイン５に
低電圧（例えば１Ｖ）、ソース４に低電圧（例えば０
Ｖ）が印加される。この時に、読み出したいメモリセル
のソース４−ドレイン５間に流れる電流と、基準となる
メモリセルに流れる電流とをセンスアンプによって比較
し、データの”１”及び”０”の判定を行なう。そし
て、メモリセルからの読み出しデータを外部へ出力し、
読み出し動作が完了する。
から成る読み出し信号が外部から与えられると、コント
ロールゲート２に高電圧（例えば５Ｖ）、ドレイン５に
低電圧（例えば１Ｖ）、ソース４に低電圧（例えば０
Ｖ）が印加される。この時に、読み出したいメモリセル
のソース４−ドレイン５間に流れる電流と、基準となる
メモリセルに流れる電流とをセンスアンプによって比較
し、データの”１”及び”０”の判定を行なう。そし
て、メモリセルからの読み出しデータを外部へ出力し、
読み出し動作が完了する。
【０００６】書き込み動作は次のように行なう。
【０００７】フラッシュメモリの外部から、制御信号、
データ及びアドレス信号を与え、コントロールゲート２
に高電圧（例えば１２Ｖ）、ドレイン５に高電圧（例え
ば７Ｖ）、ソース４に低電圧（例えば０Ｖ）を印加す
る。このとき、ドレイン（５）接合近傍で発生されたホ
ットエレクトロンは、コントロールゲート２に印加され
た高電圧によりフローティングゲート３に注入される。
この後、書き込み状態をオフにしてベリファイ動作を行
なう。書き込まれたメモリセルがベリファイ成功なら書
き込み完了となる。失敗なら、再び書き込みを行なっ
て、ベリファイを行なう。この動作を規定回数実施し、
ベリファイ失敗の場合は、外部へ書き込みエラーのステ
ータスを返す。
データ及びアドレス信号を与え、コントロールゲート２
に高電圧（例えば１２Ｖ）、ドレイン５に高電圧（例え
ば７Ｖ）、ソース４に低電圧（例えば０Ｖ）を印加す
る。このとき、ドレイン（５）接合近傍で発生されたホ
ットエレクトロンは、コントロールゲート２に印加され
た高電圧によりフローティングゲート３に注入される。
この後、書き込み状態をオフにしてベリファイ動作を行
なう。書き込まれたメモリセルがベリファイ成功なら書
き込み完了となる。失敗なら、再び書き込みを行なっ
て、ベリファイを行なう。この動作を規定回数実施し、
ベリファイ失敗の場合は、外部へ書き込みエラーのステ
ータスを返す。
【０００８】最後に、消去動作について説明する。
【０００９】消去はブロック単位で行なわれる。制御信
号及びアドレス信号から成る制御信号及び消去データを
外部から与え、コントロールゲート２に低電圧（例えば
−１０Ｖ）、ドレイン５をフローティング状態、ソース
４に高電圧（例えば６Ｖ）を印加する。このような電圧
を印加すると、フローティングゲート３−ソース４間に
高電界が発生し、トンネル現象を利用してフローティン
グゲート３内の電子をソース４に引き抜くことができ
る。この後、消去状態をオフにして、書き込み時と同様
にベリファイ動作を行なう。消去ブロックのすべてのメ
モリセルがベリファイ成功なら消去完了となる。失敗な
ら、再び消去に関する動作を行なって、ベリファイを行
なう。この動作を規定回数実施し、ベリファイ失敗の場
合は、外部へ消去エラーのステータスを返す。
号及びアドレス信号から成る制御信号及び消去データを
外部から与え、コントロールゲート２に低電圧（例えば
−１０Ｖ）、ドレイン５をフローティング状態、ソース
４に高電圧（例えば６Ｖ）を印加する。このような電圧
を印加すると、フローティングゲート３−ソース４間に
高電界が発生し、トンネル現象を利用してフローティン
グゲート３内の電子をソース４に引き抜くことができ
る。この後、消去状態をオフにして、書き込み時と同様
にベリファイ動作を行なう。消去ブロックのすべてのメ
モリセルがベリファイ成功なら消去完了となる。失敗な
ら、再び消去に関する動作を行なって、ベリファイを行
なう。この動作を規定回数実施し、ベリファイ失敗の場
合は、外部へ消去エラーのステータスを返す。
【００１０】ところで、上記で説明した読み出し、書き
込み、及び消去動作時等にメモリセル１のコントロール
ゲート２、ドレイン５、及びソース４に与えられる高電
圧（１２Ｖ、７Ｖ等）や負電圧（−１０Ｖ等）は、一般
に、チャージ・ポンプ回路により発生し、印加される。
込み、及び消去動作時等にメモリセル１のコントロール
ゲート２、ドレイン５、及びソース４に与えられる高電
圧（１２Ｖ、７Ｖ等）や負電圧（−１０Ｖ等）は、一般
に、チャージ・ポンプ回路により発生し、印加される。
【００１１】従来の高電圧チャージ・ポンプ回路の構成
例を、図３に示す。
例を、図３に示す。
【００１２】各段が、それぞれ、ＮチャネルＭＯＳトラ
ンジスタＮ１、Ｎ２、及びコンデンサＣ１、Ｃ２から成
る、複数段（図では、８段）の昇圧段ｓｔｇ１、…、ｓ
ｔｇ８が縦続接続された構成となっており、各段の各コ
ンデンサには、それぞれ、図４に示すクロック信号ＣＬ
Ｋ１、ＣＬＫ２、ＣＬＫ３、及びＣＬＫ４が印加される
構成となっている。
ンジスタＮ１、Ｎ２、及びコンデンサＣ１、Ｃ２から成
る、複数段（図では、８段）の昇圧段ｓｔｇ１、…、ｓ
ｔｇ８が縦続接続された構成となっており、各段の各コ
ンデンサには、それぞれ、図４に示すクロック信号ＣＬ
Ｋ１、ＣＬＫ２、ＣＬＫ３、及びＣＬＫ４が印加される
構成となっている。
【００１３】この高電圧チャージ・ポンプ回路の動作を
簡単に説明する。
簡単に説明する。
【００１４】上述のように、図３中のＣＬＫ１、ＣＬＫ
２、ＣＬＫ３、及びＣＬＫ４は、それぞれ、各昇圧段へ
の入力クロック信号であり、図４で表されているよう
に、適当な”Ｈ”、”Ｌ”の期間と周期をもつ方形波で
ある。このチャージ・ポンプ回路は、ｓｔｇ１のコンデ
ンサＣ２から、ｓｔｇ２、ｓｔｇ３、…と、順に、コン
デンサＣ２に電荷を蓄えて、任意の高電圧を得るもので
あるが、前段のコンデンサＣ２から、昇圧された電圧を
コンデンサＣ２で受ける際、タイミング良く、コンデン
サＣ１に入力されるクロック信号ＣＬＫ１若しくはＣＬ
Ｋ３を、グランドレベルから電源電圧レベルに変化させ
ることにより、前段から受け渡される昇圧電圧の電圧降
下を抑える構造になっている。その後、コンデンサＣ２
に受け渡された昇圧電圧は、入力されるクロック信号Ｃ
ＬＫ２若しくはＣＬＫ４をグランドレベルから電源電圧
レベルにすることにより、更に昇圧される。これによ
り、前段で昇圧された電位より、電源電圧幅にほぼ等し
い電圧だけ昇圧することができる。この一連の動作を繰
り返すことにより、ポンプの段数を重ねていくにつれ
て、各ポンプ段の出力電圧は高くなっていく。
２、ＣＬＫ３、及びＣＬＫ４は、それぞれ、各昇圧段へ
の入力クロック信号であり、図４で表されているよう
に、適当な”Ｈ”、”Ｌ”の期間と周期をもつ方形波で
ある。このチャージ・ポンプ回路は、ｓｔｇ１のコンデ
ンサＣ２から、ｓｔｇ２、ｓｔｇ３、…と、順に、コン
デンサＣ２に電荷を蓄えて、任意の高電圧を得るもので
あるが、前段のコンデンサＣ２から、昇圧された電圧を
コンデンサＣ２で受ける際、タイミング良く、コンデン
サＣ１に入力されるクロック信号ＣＬＫ１若しくはＣＬ
Ｋ３を、グランドレベルから電源電圧レベルに変化させ
ることにより、前段から受け渡される昇圧電圧の電圧降
下を抑える構造になっている。その後、コンデンサＣ２
に受け渡された昇圧電圧は、入力されるクロック信号Ｃ
ＬＫ２若しくはＣＬＫ４をグランドレベルから電源電圧
レベルにすることにより、更に昇圧される。これによ
り、前段で昇圧された電位より、電源電圧幅にほぼ等し
い電圧だけ昇圧することができる。この一連の動作を繰
り返すことにより、ポンプの段数を重ねていくにつれ
て、各ポンプ段の出力電圧は高くなっていく。
【００１５】しかしながら、高電圧チャージ・ポンプ回
路で発生する電圧が高くなるに伴い、バックゲート効果
によりトランジスタＮ１、Ｎ２のしきい値が高くなって
くる。すなわち、高電圧チャージ・ポンプ回路の各段で
発生する電圧が高電圧になるほど、その段のトランジス
タＮ１、Ｎ２のしきい値が高くなってくる。したがっ
て、バックゲート効果によるトランジスタのしきい値が
最も大きくのは、最も高い電圧が発生するポンプ最終段
であり、トランジスタのしきい値がポンプに入力される
クロック信号電圧に等しくなった場合には、高電圧チャ
ージ・ポンプ回路は、それ以上昇圧することができなく
なる。
路で発生する電圧が高くなるに伴い、バックゲート効果
によりトランジスタＮ１、Ｎ２のしきい値が高くなって
くる。すなわち、高電圧チャージ・ポンプ回路の各段で
発生する電圧が高電圧になるほど、その段のトランジス
タＮ１、Ｎ２のしきい値が高くなってくる。したがっ
て、バックゲート効果によるトランジスタのしきい値が
最も大きくのは、最も高い電圧が発生するポンプ最終段
であり、トランジスタのしきい値がポンプに入力される
クロック信号電圧に等しくなった場合には、高電圧チャ
ージ・ポンプ回路は、それ以上昇圧することができなく
なる。
【００１６】例えば、電源電圧が５Ｖ程度であれば、ト
ランジスタのしきい値に比べて、クロック信号電圧が十
分に大きいため、電荷受渡し時における昇圧された電荷
の電圧降下はない。これに対して、電源電圧が３Ｖ程度
に低くなってくると、ポンプ最終段においては、前段か
ら受け渡される際に昇圧した電位が下がることになり、
昇圧効率が悪くなる。更に、電源電圧が２Ｖ程度にまで
低くなってくると、ポンプ最終段のトランジスタのしき
い値が、ポンプに入力されるクロック信号電圧にほぼ等
しくなるので、前段から受け渡された電圧以上に昇圧す
ることができなくなる。これはポンプ段をさらに追加し
ても、昇圧可能な電圧は同じであることを意味してい
る。すなわち、電源電圧５Ｖ時には、チャージ・ポンプ
回路で昇圧し、発生することができた電圧は、２Ｖ程度
の低電圧電源では、トランジスタのしきい値上昇の影響
が大きくなるために、発生することができなくなる。し
たがって、従来の回路において、低電源電圧、低消費電
力のデバイスを設計するためには、トランジスタのしき
い値を小さくする必要がある。
ランジスタのしきい値に比べて、クロック信号電圧が十
分に大きいため、電荷受渡し時における昇圧された電荷
の電圧降下はない。これに対して、電源電圧が３Ｖ程度
に低くなってくると、ポンプ最終段においては、前段か
ら受け渡される際に昇圧した電位が下がることになり、
昇圧効率が悪くなる。更に、電源電圧が２Ｖ程度にまで
低くなってくると、ポンプ最終段のトランジスタのしき
い値が、ポンプに入力されるクロック信号電圧にほぼ等
しくなるので、前段から受け渡された電圧以上に昇圧す
ることができなくなる。これはポンプ段をさらに追加し
ても、昇圧可能な電圧は同じであることを意味してい
る。すなわち、電源電圧５Ｖ時には、チャージ・ポンプ
回路で昇圧し、発生することができた電圧は、２Ｖ程度
の低電圧電源では、トランジスタのしきい値上昇の影響
が大きくなるために、発生することができなくなる。し
たがって、従来の回路において、低電源電圧、低消費電
力のデバイスを設計するためには、トランジスタのしき
い値を小さくする必要がある。
【００１７】バックゲート効果によるトランジスタしき
い値の上昇を考慮した低電圧電源対応の高電圧チャージ
・ポンプ回路の一例として、特開平６−２６１５３８号
公報に示される回路がある。
い値の上昇を考慮した低電圧電源対応の高電圧チャージ
・ポンプ回路の一例として、特開平６−２６１５３８号
公報に示される回路がある。
【００１８】この特開平６−２６１５３８の高電圧チャ
ージ・ポンプ回路は、クロック信号電圧を昇圧する回路
が付加されており、低電圧電源に対しても、前段から受
け渡される際に、昇圧した電位の降下を抑え、昇圧効率
を上げるような構成になっている。
ージ・ポンプ回路は、クロック信号電圧を昇圧する回路
が付加されており、低電圧電源に対しても、前段から受
け渡される際に、昇圧した電位の降下を抑え、昇圧効率
を上げるような構成になっている。
【００１９】
【発明が解決しようとする課題】しかしながら、上記従
来の高電圧チャージ・ポンプ回路では、クロック信号電
圧を昇圧する回路で単一の昇圧電圧しか生成することが
できない。すなわち、電源電圧の定数倍の昇圧電圧しか
生成できず、かかる高電圧チャージ・ポンプ回路では、
ある特定の低電圧の電源電圧に対しては、クロック信号
電圧の昇圧が有効になるが、電源電圧の範囲が広くなっ
た場合には、電源電圧の高電圧側でクロック信号電圧の
昇圧電圧が高くなり過ぎるおそれがあり、回路を構成す
るトランジスタ、コンデンサ等に高電圧がかかり、最悪
の場合、素子が破壊し、デバイスの信頼性に悪影響を及
ぼす可能性がある。更に、通常、昇圧された電圧に対す
る必要な電流量が多くなるにつれ、昇圧に用いるコンデ
ンサの容量は大きくなる。クロック信号電圧を昇圧する
回路により、この昇圧に用いるコンデンサを充電しなけ
ればならないが、この容量よりもクロック信号電圧を昇
圧する容量を大きくする必要があり、レイアウト面積の
増大を招く。
来の高電圧チャージ・ポンプ回路では、クロック信号電
圧を昇圧する回路で単一の昇圧電圧しか生成することが
できない。すなわち、電源電圧の定数倍の昇圧電圧しか
生成できず、かかる高電圧チャージ・ポンプ回路では、
ある特定の低電圧の電源電圧に対しては、クロック信号
電圧の昇圧が有効になるが、電源電圧の範囲が広くなっ
た場合には、電源電圧の高電圧側でクロック信号電圧の
昇圧電圧が高くなり過ぎるおそれがあり、回路を構成す
るトランジスタ、コンデンサ等に高電圧がかかり、最悪
の場合、素子が破壊し、デバイスの信頼性に悪影響を及
ぼす可能性がある。更に、通常、昇圧された電圧に対す
る必要な電流量が多くなるにつれ、昇圧に用いるコンデ
ンサの容量は大きくなる。クロック信号電圧を昇圧する
回路により、この昇圧に用いるコンデンサを充電しなけ
ればならないが、この容量よりもクロック信号電圧を昇
圧する容量を大きくする必要があり、レイアウト面積の
増大を招く。
【００２０】
【課題を解決するための手段】図３に示す、従来の高電
圧チャージ・ポンプ回路に於いては、バックゲート効果
によりトランジスタのしきい値が最も大きくなるのはポ
ンプ最終段であり、この最終段を含む後段側の１または
複数の昇圧段において、トランジスタのしきい値の上昇
が問題となる。前段側の各昇圧段については、その前段
よりの入力昇圧電圧が比較的低いため、トランジスタの
しきい値が殆ど上昇しないので、電源電圧振幅のクロッ
ク信号にて、充分に正常駆動することができる。
圧チャージ・ポンプ回路に於いては、バックゲート効果
によりトランジスタのしきい値が最も大きくなるのはポ
ンプ最終段であり、この最終段を含む後段側の１または
複数の昇圧段において、トランジスタのしきい値の上昇
が問題となる。前段側の各昇圧段については、その前段
よりの入力昇圧電圧が比較的低いため、トランジスタの
しきい値が殆ど上昇しないので、電源電圧振幅のクロッ
ク信号にて、充分に正常駆動することができる。
【００２１】本発明は、この点に着目し、チャージ・ポ
ンプ回路を構成する複数段の昇圧段のうちの、最終段を
含む、後段側の１または２以上の昇圧段に対してのみ、
適度に昇圧されたクロック信号を供給し、前段側の昇圧
段に対しては、通常の、電源電圧振幅のクロック信号を
供給する構成としたことを特徴とするものである。
ンプ回路を構成する複数段の昇圧段のうちの、最終段を
含む、後段側の１または２以上の昇圧段に対してのみ、
適度に昇圧されたクロック信号を供給し、前段側の昇圧
段に対しては、通常の、電源電圧振幅のクロック信号を
供給する構成としたことを特徴とするものである。
【００２２】これにより、バックゲート効果によるしき
い値の上昇が回路動作に影響を及ぼす後段側の昇圧段に
対してのみ、適度に昇圧されたクロック信号が効果的に
印加されることになり、前段側の昇圧段に対しては、過
度に昇圧されたクロック信号が印加されることがないの
で、トランジスタ、コンデンサ等の素子への過度な高電
圧の印加が防止され、信頼性の低下、素子の破壊等を未
然に防止することができるものである。
い値の上昇が回路動作に影響を及ぼす後段側の昇圧段に
対してのみ、適度に昇圧されたクロック信号が効果的に
印加されることになり、前段側の昇圧段に対しては、過
度に昇圧されたクロック信号が印加されることがないの
で、トランジスタ、コンデンサ等の素子への過度な高電
圧の印加が防止され、信頼性の低下、素子の破壊等を未
然に防止することができるものである。
【００２３】また、各昇圧段は、それぞれ、位相の異な
る２つのクロック信号（ＣＬＫ１及びＣＬＫ２、又はＣ
ＬＫ３及びＣＬＫ４）により駆動されるが、何れか一方
のクロック信号（ＣＬＫ１及びＣＬＫ３、又はＣＬＫ２
及びＣＬＫ４）のみを昇圧させ、他方のクロック信号は
昇圧させない構成であっても、バックゲート効果による
トランジスタしきい値の上昇による、ポンプ昇圧段内部
に於ける昇圧電圧降下ロスを排して、所望の昇圧動作を
実行させることができる。
る２つのクロック信号（ＣＬＫ１及びＣＬＫ２、又はＣ
ＬＫ３及びＣＬＫ４）により駆動されるが、何れか一方
のクロック信号（ＣＬＫ１及びＣＬＫ３、又はＣＬＫ２
及びＣＬＫ４）のみを昇圧させ、他方のクロック信号は
昇圧させない構成であっても、バックゲート効果による
トランジスタしきい値の上昇による、ポンプ昇圧段内部
に於ける昇圧電圧降下ロスを排して、所望の昇圧動作を
実行させることができる。
【００２４】本発明は、この点に着目し、何れか一方の
クロック信号のみを昇圧させる構成としたことを特徴と
するものである。
クロック信号のみを昇圧させる構成としたことを特徴と
するものである。
【００２５】これにより、クロック信号昇圧回路の規模
縮小を図ることができ、レイアウト面積の縮小を図るこ
とができるものである。
縮小を図ることができ、レイアウト面積の縮小を図るこ
とができるものである。
【００２６】更に、電源電圧の範囲が広い場合は、低い
電源電圧に対しては、クロック信号の昇圧が必要となる
が、より高い電源電圧の場合には、クロック信号の昇圧
が不要、或いは、より小さい幅の昇圧で、充分に正常動
作を行わせることができる。
電源電圧に対しては、クロック信号の昇圧が必要となる
が、より高い電源電圧の場合には、クロック信号の昇圧
が不要、或いは、より小さい幅の昇圧で、充分に正常動
作を行わせることができる。
【００２７】本発明は、この点に着目し、昇圧・非昇
圧、又は／及び昇圧幅の切り換え機能を有するクロック
信号昇圧回路を設けたことを特徴とするものである。
圧、又は／及び昇圧幅の切り換え機能を有するクロック
信号昇圧回路を設けたことを特徴とするものである。
【００２８】これにより、使用する電源電圧に応じた最
適振幅のクロック信号をポンプ各段に印加することが可
能となり、過度に昇圧されたクロック信号が印加される
ことを防止することができるものである。
適振幅のクロック信号をポンプ各段に印加することが可
能となり、過度に昇圧されたクロック信号が印加される
ことを防止することができるものである。
【００２９】すなわち、請求項１に係る本発明のチャー
ジ・ポンプ回路は、各段が、それぞれ、前段よりの出力
電圧を後段に出力するためのスイッチング・トランジス
タと、該スイッチング・トランジスタの出力に一方の電
極が接続される、後段への出力電圧昇圧用コンデンサと
を有する、ｎ段（ｎ：２以上の整数）の昇圧段と、上記
スイッチング・トランジスタのゲートに一方の電極が接
続されるゲート電圧昇圧用コンデンサの他方の電極、及
び上記出力電圧昇圧用コンデンサの他方の電極に、それ
ぞれ、所定の位相を有する第１クロック信号、及び第２
クロック信号を供給するクロック信号供給回路とを有す
るチャージ・ポンプ回路に於いて、上記クロック信号供
給回路よりのクロック信号を昇圧するクロック信号昇圧
回路を設け、上記ｎ段の昇圧段のうちの、最終段を含
む、後段側ｍ段（ｍ：正整数）に対しては、上記クロッ
ク信号昇圧回路よりの昇圧クロック信号を供給し、前段
側（ｎ−ｍ）段に対しては、上記クロック信号供給回路
よりのクロック信号を供給する構成としたことを特徴と
するものである。
ジ・ポンプ回路は、各段が、それぞれ、前段よりの出力
電圧を後段に出力するためのスイッチング・トランジス
タと、該スイッチング・トランジスタの出力に一方の電
極が接続される、後段への出力電圧昇圧用コンデンサと
を有する、ｎ段（ｎ：２以上の整数）の昇圧段と、上記
スイッチング・トランジスタのゲートに一方の電極が接
続されるゲート電圧昇圧用コンデンサの他方の電極、及
び上記出力電圧昇圧用コンデンサの他方の電極に、それ
ぞれ、所定の位相を有する第１クロック信号、及び第２
クロック信号を供給するクロック信号供給回路とを有す
るチャージ・ポンプ回路に於いて、上記クロック信号供
給回路よりのクロック信号を昇圧するクロック信号昇圧
回路を設け、上記ｎ段の昇圧段のうちの、最終段を含
む、後段側ｍ段（ｍ：正整数）に対しては、上記クロッ
ク信号昇圧回路よりの昇圧クロック信号を供給し、前段
側（ｎ−ｍ）段に対しては、上記クロック信号供給回路
よりのクロック信号を供給する構成としたことを特徴と
するものである。
【００３０】また、請求項２に係る本発明のチャージ・
ポンプ回路は、各段が、それぞれ、前段よりの出力電圧
を後段に出力するためのスイッチング・トランジスタ
と、該スイッチング・トランジスタの出力に一方の電極
が接続される、後段への出力電圧昇圧用コンデンサとを
有する、ｎ段（ｎ：２以上の整数）の昇圧段と、上記ス
イッチング・トランジスタのゲートに一方の電極が接続
されるゲート電圧昇圧用コンデンサの他方の電極、及び
上記出力電圧昇圧用コンデンサの他方の電極に、それぞ
れ、所定の位相を有する第１クロック信号、及び第２ク
ロック信号を供給するクロック信号供給回路とを有する
チャージ・ポンプ回路に於いて、上記クロック信号供給
回路よりの第１クロック信号又は第２クロック信号の何
れか一方のクロック信号のみを昇圧するクロック信号昇
圧回路を設け、上記ｎ段の昇圧段のうちの、最終段を含
む、後段側ｍ段（ｍ：正整数）に対しては、上記クロッ
ク信号昇圧回路よりの昇圧第１クロック信号又は昇圧第
２クロック信号と、上記クロック信号供給回路よりの第
２クロック信号又は第１クロック信号とを供給し、前段
側（ｎ−ｍ）段に対しては、上記クロック信号供給回路
よりの第１クロック信号及び第２クロック信号を供給す
る構成としたことを特徴とするものである。
ポンプ回路は、各段が、それぞれ、前段よりの出力電圧
を後段に出力するためのスイッチング・トランジスタ
と、該スイッチング・トランジスタの出力に一方の電極
が接続される、後段への出力電圧昇圧用コンデンサとを
有する、ｎ段（ｎ：２以上の整数）の昇圧段と、上記ス
イッチング・トランジスタのゲートに一方の電極が接続
されるゲート電圧昇圧用コンデンサの他方の電極、及び
上記出力電圧昇圧用コンデンサの他方の電極に、それぞ
れ、所定の位相を有する第１クロック信号、及び第２ク
ロック信号を供給するクロック信号供給回路とを有する
チャージ・ポンプ回路に於いて、上記クロック信号供給
回路よりの第１クロック信号又は第２クロック信号の何
れか一方のクロック信号のみを昇圧するクロック信号昇
圧回路を設け、上記ｎ段の昇圧段のうちの、最終段を含
む、後段側ｍ段（ｍ：正整数）に対しては、上記クロッ
ク信号昇圧回路よりの昇圧第１クロック信号又は昇圧第
２クロック信号と、上記クロック信号供給回路よりの第
２クロック信号又は第１クロック信号とを供給し、前段
側（ｎ−ｍ）段に対しては、上記クロック信号供給回路
よりの第１クロック信号及び第２クロック信号を供給す
る構成としたことを特徴とするものである。
【００３１】更に、請求項３に係る本発明のチャージ・
ポンプ回路は、上記請求項１又は２に係るチャージ・ポ
ンプ回路に於いて、制御信号に応じて、昇圧・非昇圧、
又は／及び昇圧幅を切り換える切換回路を有する上記ク
ロック信号昇圧回路を設けたことを特徴とするものであ
る。
ポンプ回路は、上記請求項１又は２に係るチャージ・ポ
ンプ回路に於いて、制御信号に応じて、昇圧・非昇圧、
又は／及び昇圧幅を切り換える切換回路を有する上記ク
ロック信号昇圧回路を設けたことを特徴とするものであ
る。
【００３２】更に、請求項４に係る本発明のチャージ・
ポンプ回路は、上記請求項１、２又は３に係るチャージ
・ポンプ回路に於いて、負電圧方向の昇圧を行うことを
特徴とするものである。
ポンプ回路は、上記請求項１、２又は３に係るチャージ
・ポンプ回路に於いて、負電圧方向の昇圧を行うことを
特徴とするものである。
【００３３】かかる本発明のチャージ・ポンプ回路によ
れば、広電源電圧範囲に対応し、クロック信号の過昇圧
によるトランジスタ、コンデンサ等の素子の破壊を防止
することができ、かつ、低電源電圧時においても、バッ
クゲート効果の影響を緩和させて、より高電圧への昇圧
を可能とした高電圧チャージ・ポンプ回路を、できる限
りにおいてレイアウト面積を小さくして提供することが
できるものである。
れば、広電源電圧範囲に対応し、クロック信号の過昇圧
によるトランジスタ、コンデンサ等の素子の破壊を防止
することができ、かつ、低電源電圧時においても、バッ
クゲート効果の影響を緩和させて、より高電圧への昇圧
を可能とした高電圧チャージ・ポンプ回路を、できる限
りにおいてレイアウト面積を小さくして提供することが
できるものである。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００３５】（実施の形態１）図１は、本発明の第１の
実施形態であるチャージ・ポンプ回路の構成を示す回路
構成図である。
実施形態であるチャージ・ポンプ回路の構成を示す回路
構成図である。
【００３６】図３に示す従来のチャージ・ポンプ回路と
同様に、各段が、それぞれ、ＮチャネルＭＯＳトランジ
スタＮ１、Ｎ２、及びコンデンサＣ１、Ｃ２から成る、
複数段（図では、８段）の昇圧段ｓｔｇ１、…、ｓｔｇ
８が縦続接続された構成となっている。すなわち、複数
段の昇圧段の構成については、従来と同様の構成となっ
ており、前段のコンデンサＣ２から昇圧された電位をコ
ンデンサＣ２で受ける際、タイミング良くコンデンサＣ
１に入力されるクロック信号をグランドレベルから電源
電圧レベルに変化させることにより、前段から受け渡さ
れる電荷電位の電圧降下を抑える構造になっている。
同様に、各段が、それぞれ、ＮチャネルＭＯＳトランジ
スタＮ１、Ｎ２、及びコンデンサＣ１、Ｃ２から成る、
複数段（図では、８段）の昇圧段ｓｔｇ１、…、ｓｔｇ
８が縦続接続された構成となっている。すなわち、複数
段の昇圧段の構成については、従来と同様の構成となっ
ており、前段のコンデンサＣ２から昇圧された電位をコ
ンデンサＣ２で受ける際、タイミング良くコンデンサＣ
１に入力されるクロック信号をグランドレベルから電源
電圧レベルに変化させることにより、前段から受け渡さ
れる電荷電位の電圧降下を抑える構造になっている。
【００３７】従来のチャージ・ポンプ回路との相違点
は、後段側の５段目以降の各昇圧段のコンデンサＣ１
（ＮチャネルＭＯＳトランジスタＮ２のゲート電圧昇圧
用コンデンサ）に印加するクロック信号として、従来の
クロック信号ＣＬＫ１及びＣＬＫ３に代えて、該クロッ
ク信号ＣＬＫ１及びＣＬＫ３をクロック信号昇圧回路Ｂ
ＳＴＣＲＣＴにより昇圧させた昇圧クロック信号ＢＳＴ
ＣＬＫ１及びＢＳＴＣＬＫ３を用いる構成としている点
である。なお、５段目以降の各昇圧段のコンデンサＣ２
（後段への出力電圧昇圧用コンデンサ）へのクロック信
号は、従来と同様にＣＬＫ２またはＣＬＫ４であり、ま
た、前段側の４段目までの各昇圧段の各コンデンサＣ１
及びＣ２へのクロック信号印加は、従来と全く同様であ
る。
は、後段側の５段目以降の各昇圧段のコンデンサＣ１
（ＮチャネルＭＯＳトランジスタＮ２のゲート電圧昇圧
用コンデンサ）に印加するクロック信号として、従来の
クロック信号ＣＬＫ１及びＣＬＫ３に代えて、該クロッ
ク信号ＣＬＫ１及びＣＬＫ３をクロック信号昇圧回路Ｂ
ＳＴＣＲＣＴにより昇圧させた昇圧クロック信号ＢＳＴ
ＣＬＫ１及びＢＳＴＣＬＫ３を用いる構成としている点
である。なお、５段目以降の各昇圧段のコンデンサＣ２
（後段への出力電圧昇圧用コンデンサ）へのクロック信
号は、従来と同様にＣＬＫ２またはＣＬＫ４であり、ま
た、前段側の４段目までの各昇圧段の各コンデンサＣ１
及びＣ２へのクロック信号印加は、従来と全く同様であ
る。
【００３８】本実施形態に於いては、チャージ・ポンプ
５段目以降については、前段からの昇圧された電圧を受
けとる際、クロック信号昇圧回路ＢＳＴＣＲＣＴより出
力される昇圧クロック信号ＢＳＴＣＬＫ（図５に示すよ
うに、入力クロック信号ＣＬＫと同位相で、振幅が電源
電圧（Ｖｃｃ）以上とされたクロック信号）を、コンデ
ンサＣ１の一方の電極に印加する。なお、クロック信号
昇圧回路としては、通常のブースト回路を用いることが
できる。これにより、バックゲート効果が顕著に現れる
高電圧チャージ・ポンプ回路の後半段において、前段か
らの電荷受渡し時の電圧降下を抑えつつ、一方でレイア
ウト面積の増大を極力抑えることができる。
５段目以降については、前段からの昇圧された電圧を受
けとる際、クロック信号昇圧回路ＢＳＴＣＲＣＴより出
力される昇圧クロック信号ＢＳＴＣＬＫ（図５に示すよ
うに、入力クロック信号ＣＬＫと同位相で、振幅が電源
電圧（Ｖｃｃ）以上とされたクロック信号）を、コンデ
ンサＣ１の一方の電極に印加する。なお、クロック信号
昇圧回路としては、通常のブースト回路を用いることが
できる。これにより、バックゲート効果が顕著に現れる
高電圧チャージ・ポンプ回路の後半段において、前段か
らの電荷受渡し時の電圧降下を抑えつつ、一方でレイア
ウト面積の増大を極力抑えることができる。
【００３９】本チャージ・ポンプ回路の前半段では、前
段のコンデンサＣ２から昇圧された電位をコンデンサＣ
２で受ける際、タイミング良く、コンデンサＣ１に入力
されるクロック信号ＣＬＫ１若しくはＣＬＫ３を、グラ
ンドレベルから電源電圧レベルに変化させることによ
り、前段から受け渡される電位のロスを抑える。その
後、コンデンサＣ２に入力されるクロック信号ＣＬＫ２
若しくはＣＬＫ４をグランドレベルから電源電圧レベル
にすることにより昇圧を行なう。これにより、前段で昇
圧された電位より、電源電圧幅にほぼ等しい電圧だけ昇
圧することができる。この前半段ではバックゲート効果
の影響が小さく、トランジスタのしきい値にも殆ど変化
が見られない。よって、このチャージ・ポンプ回路前半
段については、レイアウト面積を小さくするという目的
からクロック信号昇圧回路ＢＳＴＣＲＣＴによる入力ク
ロック信号の昇圧は行なわない。
段のコンデンサＣ２から昇圧された電位をコンデンサＣ
２で受ける際、タイミング良く、コンデンサＣ１に入力
されるクロック信号ＣＬＫ１若しくはＣＬＫ３を、グラ
ンドレベルから電源電圧レベルに変化させることによ
り、前段から受け渡される電位のロスを抑える。その
後、コンデンサＣ２に入力されるクロック信号ＣＬＫ２
若しくはＣＬＫ４をグランドレベルから電源電圧レベル
にすることにより昇圧を行なう。これにより、前段で昇
圧された電位より、電源電圧幅にほぼ等しい電圧だけ昇
圧することができる。この前半段ではバックゲート効果
の影響が小さく、トランジスタのしきい値にも殆ど変化
が見られない。よって、このチャージ・ポンプ回路前半
段については、レイアウト面積を小さくするという目的
からクロック信号昇圧回路ＢＳＴＣＲＣＴによる入力ク
ロック信号の昇圧は行なわない。
【００４０】しかしながら、高電圧チャージ・ポンプ回
路後半段では、昇圧電圧が高くなるに伴い、バックゲー
ト効果によりトランジスタＮ１、Ｎ２のしきい値が高く
なってくる。次第に高くなるトランジスタのしきい値
が、入力クロック信号ＣＬＫ１〜ＣＬＫ４のクロック電
圧（通常、電源電圧Ｖｃｃ）に等しくなった場合、前段
から受け渡される昇圧電圧と、次段に受け渡す昇圧電圧
が同じ電位になってしまう。すなわち、（トランジスタ
のしきい値）＝（クロック信号電圧）の状況になってし
まうと、高電圧チャージ・ポンプ回路の段数を増加させ
ても昇圧することができない。したがって、トランジス
タのしきい値を下げるか、或いは、クロック信号電圧を
上げるという手法を用いなければ、それ以上の高電圧チ
ャージ・ポンプ回路による昇圧は不可能である。
路後半段では、昇圧電圧が高くなるに伴い、バックゲー
ト効果によりトランジスタＮ１、Ｎ２のしきい値が高く
なってくる。次第に高くなるトランジスタのしきい値
が、入力クロック信号ＣＬＫ１〜ＣＬＫ４のクロック電
圧（通常、電源電圧Ｖｃｃ）に等しくなった場合、前段
から受け渡される昇圧電圧と、次段に受け渡す昇圧電圧
が同じ電位になってしまう。すなわち、（トランジスタ
のしきい値）＝（クロック信号電圧）の状況になってし
まうと、高電圧チャージ・ポンプ回路の段数を増加させ
ても昇圧することができない。したがって、トランジス
タのしきい値を下げるか、或いは、クロック信号電圧を
上げるという手法を用いなければ、それ以上の高電圧チ
ャージ・ポンプ回路による昇圧は不可能である。
【００４１】本発明に於いては、後者のクロック信号電
圧を上げるという手法を用いている。この場合、後段側
の各昇圧段のコンデンサＣ１とコンデンサＣ２に印加さ
れるクロック信号ＣＬＫ１〜ＣＬＫ４のすべてを昇圧す
る構成としてもよいが、必ずしも、クロック信号ＣＬＫ
１、ＣＬＫ３の信号電圧と、クロック信号ＣＬＫ２、Ｃ
ＬＫ４の信号電圧の双方を昇圧する必要はない。何れか
一方の入力クロック信号の電圧を昇圧することでも、高
電圧チャージ・ポンプ回路の出力電圧の更なる昇圧が可
能である。これは、レイアウト面積、チャージ・ポンプ
出力電圧の設計目標を比較検討することで決定するのが
望ましい。
圧を上げるという手法を用いている。この場合、後段側
の各昇圧段のコンデンサＣ１とコンデンサＣ２に印加さ
れるクロック信号ＣＬＫ１〜ＣＬＫ４のすべてを昇圧す
る構成としてもよいが、必ずしも、クロック信号ＣＬＫ
１、ＣＬＫ３の信号電圧と、クロック信号ＣＬＫ２、Ｃ
ＬＫ４の信号電圧の双方を昇圧する必要はない。何れか
一方の入力クロック信号の電圧を昇圧することでも、高
電圧チャージ・ポンプ回路の出力電圧の更なる昇圧が可
能である。これは、レイアウト面積、チャージ・ポンプ
出力電圧の設計目標を比較検討することで決定するのが
望ましい。
【００４２】本実施形態に於いては、電荷受渡し時のロ
スを抑えるための、トランジスタＮ２を駆動する入力ク
ロック信号ＣＬＫ１、ＣＬＫ３の電圧のみを昇圧する構
成としている。前段より受け取った電荷電圧を昇圧する
入力クロック信号ＣＬＫ２、ＣＬＫ４の電圧は昇圧を行
なわないで、レイアウト面積の低減を図っている。通
常、ＣＬＫ１、ＣＬＫ３に比べ、ＣＬＫ２、ＣＬＫ４に
より駆動されるコンデンサの方が、その容量が大きい。
したがって、入力クロック信号の昇圧回路ＢＳＴＣＲＣ
Ｔを、クロック信号ＣＬＫ２、ＣＬＫ４に対しても設け
た場合、そのコンデンサ容量を比較的大きくしなければ
ならず、レイアウト面積の増大を招いてしまう。これら
の状況に鑑み、本実施形態に於いては、電荷受渡し時の
ロスを抑えるための、トランジスタＮ２を駆動する入力
クロック信号ＣＬＫ１、ＣＬＫ３の電圧のみを昇圧する
構成としている。このように、高電圧チャージ・ポンプ
回路後半段では、電荷受け渡し時のロスを抑えるための
トランジスタＮ２を駆動するクロック信号を、昇圧クロ
ック信号ＢＳＴＣＬＫ１、ＢＳＴＣＬＫ３とすること
で、入力クロック信号ＣＬＫ１、ＣＬＫ３の場合では発
生させることができなかった高電圧を、低電圧電源に対
しても発生・出力することができるものである。
スを抑えるための、トランジスタＮ２を駆動する入力ク
ロック信号ＣＬＫ１、ＣＬＫ３の電圧のみを昇圧する構
成としている。前段より受け取った電荷電圧を昇圧する
入力クロック信号ＣＬＫ２、ＣＬＫ４の電圧は昇圧を行
なわないで、レイアウト面積の低減を図っている。通
常、ＣＬＫ１、ＣＬＫ３に比べ、ＣＬＫ２、ＣＬＫ４に
より駆動されるコンデンサの方が、その容量が大きい。
したがって、入力クロック信号の昇圧回路ＢＳＴＣＲＣ
Ｔを、クロック信号ＣＬＫ２、ＣＬＫ４に対しても設け
た場合、そのコンデンサ容量を比較的大きくしなければ
ならず、レイアウト面積の増大を招いてしまう。これら
の状況に鑑み、本実施形態に於いては、電荷受渡し時の
ロスを抑えるための、トランジスタＮ２を駆動する入力
クロック信号ＣＬＫ１、ＣＬＫ３の電圧のみを昇圧する
構成としている。このように、高電圧チャージ・ポンプ
回路後半段では、電荷受け渡し時のロスを抑えるための
トランジスタＮ２を駆動するクロック信号を、昇圧クロ
ック信号ＢＳＴＣＬＫ１、ＢＳＴＣＬＫ３とすること
で、入力クロック信号ＣＬＫ１、ＣＬＫ３の場合では発
生させることができなかった高電圧を、低電圧電源に対
しても発生・出力することができるものである。
【００４３】なお、クロック信号昇圧回路は、図１に示
すように、各段毎に設ける構成としてもよいが、クロッ
ク信号ＣＬＫ１用の昇圧回路と、クロック信号ＣＬＫ３
用の昇圧回路とを、それぞれ一つずつ設け、前者の出力
（昇圧クロック信号ＢＳＴＣＬＫ１）を５段目と７段目
に共通に供給し、後者の出力（昇圧クロック信号ＢＳＴ
ＣＬＫ３）を６段目と８段目に共通に供給する構成とす
る方が、レイアウト面積縮小の効果が大きい。
すように、各段毎に設ける構成としてもよいが、クロッ
ク信号ＣＬＫ１用の昇圧回路と、クロック信号ＣＬＫ３
用の昇圧回路とを、それぞれ一つずつ設け、前者の出力
（昇圧クロック信号ＢＳＴＣＬＫ１）を５段目と７段目
に共通に供給し、後者の出力（昇圧クロック信号ＢＳＴ
ＣＬＫ３）を６段目と８段目に共通に供給する構成とす
る方が、レイアウト面積縮小の効果が大きい。
【００４４】次に、クロック信号昇圧回路ＢＳＴＣＲＣ
Ｔの構成について、更に詳細な説明を進める。
Ｔの構成について、更に詳細な説明を進める。
【００４５】上述のように、クロック信号昇圧回路ＢＳ
ＴＣＲＣＴとしては、通常のブースト回路を用いること
ができるが、チャージ・ポンプ回路が含まれる集積回路
の電源電圧範囲が広い場合、電源電圧が低い場合は、ク
ロック信号の昇圧が必要であるが、電源電圧が比較的高
い場合は、昇圧が不要、若しくは、昇圧幅が小さくても
充分であるという場合が考えられる。したがって、電源
電圧に応じて、昇圧・非昇圧または昇圧幅、或いは、そ
の双方を切り換えられる構成とすることにより、電源電
圧に応じて、最適振幅のクロック信号を昇圧段に印加す
ることが可能となり、過度に昇圧されたクロック信号が
印加されることによる、コンデンサ等の破壊を未然に防
止することができる。
ＴＣＲＣＴとしては、通常のブースト回路を用いること
ができるが、チャージ・ポンプ回路が含まれる集積回路
の電源電圧範囲が広い場合、電源電圧が低い場合は、ク
ロック信号の昇圧が必要であるが、電源電圧が比較的高
い場合は、昇圧が不要、若しくは、昇圧幅が小さくても
充分であるという場合が考えられる。したがって、電源
電圧に応じて、昇圧・非昇圧または昇圧幅、或いは、そ
の双方を切り換えられる構成とすることにより、電源電
圧に応じて、最適振幅のクロック信号を昇圧段に印加す
ることが可能となり、過度に昇圧されたクロック信号が
印加されることによる、コンデンサ等の破壊を未然に防
止することができる。
【００４６】具体的に説明すると、電源電圧範囲が広範
囲に及ぶ場合、例えば、１．８Ｖと、３．３Ｖの２つの
電源電圧が設定されている場合では、電源電圧１．８Ｖ
時には、クロック信号の昇圧が有効であるが、同様の回
路条件で、電源電圧３．３Ｖにすると、昇圧クロック信
号ＢＳＴＣＬＫの電圧レベルが高くなりすぎ、コンデン
サ等の破壊を起こす可能性がある。したがって、電源電
圧３．３Ｖモードでは、昇圧クロック信号ＢＳＴＣＬＫ
の電圧レベルを下げる必要がある。更に、電源電圧５Ｖ
モードでは、電源電圧振幅のクロック信号で、設計目標
の昇圧電圧を達成できるので、クロック信号の昇圧動作
をする必要がない。以上のことより、コンデンサ等の破
壊を防ぐために、電源電圧により、クロック信号の昇圧
電位を変更する必要がある。
囲に及ぶ場合、例えば、１．８Ｖと、３．３Ｖの２つの
電源電圧が設定されている場合では、電源電圧１．８Ｖ
時には、クロック信号の昇圧が有効であるが、同様の回
路条件で、電源電圧３．３Ｖにすると、昇圧クロック信
号ＢＳＴＣＬＫの電圧レベルが高くなりすぎ、コンデン
サ等の破壊を起こす可能性がある。したがって、電源電
圧３．３Ｖモードでは、昇圧クロック信号ＢＳＴＣＬＫ
の電圧レベルを下げる必要がある。更に、電源電圧５Ｖ
モードでは、電源電圧振幅のクロック信号で、設計目標
の昇圧電圧を達成できるので、クロック信号の昇圧動作
をする必要がない。以上のことより、コンデンサ等の破
壊を防ぐために、電源電圧により、クロック信号の昇圧
電位を変更する必要がある。
【００４７】図６は、昇圧幅を切り換えられる構成とし
たクロック信号昇圧回路の一構成例を示す回路図であ
る。この回路は、例えば、電源電圧として、１．８Ｖと
３．３Ｖとが設定されている場合に用いて有効なもので
あり、電源電圧が１．８Ｖのときは、セレクト信号ＢＳ
ＴＳＥＬが、”Ｈ”に設定されることにより、昇圧幅が
大きくなり、電源電圧が３．３Ｖのときは、セレクト信
号ＢＳＴＳＥＬが、”Ｌ”に設定されることにより、昇
圧幅が小さくなる。なお、セレクト信号については、電
源電圧に応じて、所定レベルを外部より入力する構成と
してもよいし、或いは、電源電圧に応じて、内部回路
（電圧検出回路）により発生させる構成としてもよい。
たクロック信号昇圧回路の一構成例を示す回路図であ
る。この回路は、例えば、電源電圧として、１．８Ｖと
３．３Ｖとが設定されている場合に用いて有効なもので
あり、電源電圧が１．８Ｖのときは、セレクト信号ＢＳ
ＴＳＥＬが、”Ｈ”に設定されることにより、昇圧幅が
大きくなり、電源電圧が３．３Ｖのときは、セレクト信
号ＢＳＴＳＥＬが、”Ｌ”に設定されることにより、昇
圧幅が小さくなる。なお、セレクト信号については、電
源電圧に応じて、所定レベルを外部より入力する構成と
してもよいし、或いは、電源電圧に応じて、内部回路
（電圧検出回路）により発生させる構成としてもよい。
【００４８】図７は、昇圧・非昇圧を切り換えられる構
成としたクロック信号昇圧回路の一構成例を示す回路図
である。この回路は、例えば、電源電圧として、１．８
Ｖと５Ｖとが設定されている場合に用いて有効なもので
あり、電源電圧が１．８Ｖのときは、セレクト信号ＢＳ
ＴＳＥＬが、”Ｈ”に設定されることにより、クロック
信号の昇圧動作が実行され、電源電圧が５Ｖのときは、
セレクト信号ＢＳＴＳＥＬが、”Ｌ”に設定されること
により、昇圧動作の実行は停止される。なお、セレクト
信号については、上記と同様に、電源電圧に応じて、所
定レベルを外部より入力する構成としてもよいし、或い
は、電源電圧に応じて、内部回路（電圧検出回路）によ
り発生させる構成としてもよい。
成としたクロック信号昇圧回路の一構成例を示す回路図
である。この回路は、例えば、電源電圧として、１．８
Ｖと５Ｖとが設定されている場合に用いて有効なもので
あり、電源電圧が１．８Ｖのときは、セレクト信号ＢＳ
ＴＳＥＬが、”Ｈ”に設定されることにより、クロック
信号の昇圧動作が実行され、電源電圧が５Ｖのときは、
セレクト信号ＢＳＴＳＥＬが、”Ｌ”に設定されること
により、昇圧動作の実行は停止される。なお、セレクト
信号については、上記と同様に、電源電圧に応じて、所
定レベルを外部より入力する構成としてもよいし、或い
は、電源電圧に応じて、内部回路（電圧検出回路）によ
り発生させる構成としてもよい。
【００４９】図６或いは図７に示すクロック信号昇圧回
路を用いることにより、電源電圧が比較的高電圧の場合
に於いても、クロック信号の過昇圧によるコンデンサ、
トランジスタ等の破壊を未然に防止することができるも
のである。
路を用いることにより、電源電圧が比較的高電圧の場合
に於いても、クロック信号の過昇圧によるコンデンサ、
トランジスタ等の破壊を未然に防止することができるも
のである。
【００５０】なお、クロック信号昇圧回路として、昇圧
・非昇圧の切り換えと、昇圧幅の切り換えの双方が可能
な回路を設けることも可能であり、かかる構成とするこ
とにより、例えば、電源電圧として、１．８Ｖ、３．３
Ｖ、及び５Ｖが設定されているような場合にも対応が可
能となるものである。
・非昇圧の切り換えと、昇圧幅の切り換えの双方が可能
な回路を設けることも可能であり、かかる構成とするこ
とにより、例えば、電源電圧として、１．８Ｖ、３．３
Ｖ、及び５Ｖが設定されているような場合にも対応が可
能となるものである。
【００５１】（実施の形態２）上述の実施形態は、正方
向の高電圧を発生させるチャージ・ポンプ回路において
本発明を実施したものであるが、本発明は、負方向の高
電圧を発生させる負電圧チャージ・ポンプ回路において
も同様に実施することができる。
向の高電圧を発生させるチャージ・ポンプ回路において
本発明を実施したものであるが、本発明は、負方向の高
電圧を発生させる負電圧チャージ・ポンプ回路において
も同様に実施することができる。
【００５２】図８は、本発明の実施形態である負電圧チ
ャージ・ポンプ回路の構成図である。複数段（図では８
段）の昇圧段ｓｔｇ１、…、ｓｔｇ８の構成は、基本的
に図１と同様の構成であるが、負電圧を出力するもので
あるため、トランジスタが、ＮチャネルＭＯＳトランジ
スタ（Ｎ１、Ｎ２）からＰチャネルＭＯＳトランジスタ
（Ｐ１、Ｐ２）に変更されている点が相違する。図１に
示す高電圧チャージ・ポンプ回路と同様に、後段側の５
段目以降の昇圧段に対してのみ、昇圧クロック信号ＢＳ
ＴＣＬＫ１またはＢＳＴＣＬＫ３を印加する構成として
いる。すなわち、クロック信号ＣＬＫ１用の昇圧回路Ｂ
ＳＴＣＲＣＴ１と、クロック信号ＣＬＫ３用の昇圧回路
ＢＳＴＣＲＣＴ２とを、各一つずつ設け、前者の出力
（昇圧クロック信号ＢＳＴＣＬＫ１）を５段目と７段目
の昇圧段に共通に供給し、後者の出力（昇圧クロック信
号ＢＳＴＣＬＫ３）を６段目と８段目の昇圧段に共通に
供給する構成としている。クロック信号昇圧回路ＢＳＴ
ＣＲＣＴとしては、上述した、図６若しくは図７に示す
昇圧回路、或いは、他の構成のブースト回路を用いるこ
とができる。なお、負電圧チャージ・ポンプ回路駆動用
のクロック信号ＣＬＫ１〜ＣＬＫ４の波形図を図９に示
す。
ャージ・ポンプ回路の構成図である。複数段（図では８
段）の昇圧段ｓｔｇ１、…、ｓｔｇ８の構成は、基本的
に図１と同様の構成であるが、負電圧を出力するもので
あるため、トランジスタが、ＮチャネルＭＯＳトランジ
スタ（Ｎ１、Ｎ２）からＰチャネルＭＯＳトランジスタ
（Ｐ１、Ｐ２）に変更されている点が相違する。図１に
示す高電圧チャージ・ポンプ回路と同様に、後段側の５
段目以降の昇圧段に対してのみ、昇圧クロック信号ＢＳ
ＴＣＬＫ１またはＢＳＴＣＬＫ３を印加する構成として
いる。すなわち、クロック信号ＣＬＫ１用の昇圧回路Ｂ
ＳＴＣＲＣＴ１と、クロック信号ＣＬＫ３用の昇圧回路
ＢＳＴＣＲＣＴ２とを、各一つずつ設け、前者の出力
（昇圧クロック信号ＢＳＴＣＬＫ１）を５段目と７段目
の昇圧段に共通に供給し、後者の出力（昇圧クロック信
号ＢＳＴＣＬＫ３）を６段目と８段目の昇圧段に共通に
供給する構成としている。クロック信号昇圧回路ＢＳＴ
ＣＲＣＴとしては、上述した、図６若しくは図７に示す
昇圧回路、或いは、他の構成のブースト回路を用いるこ
とができる。なお、負電圧チャージ・ポンプ回路駆動用
のクロック信号ＣＬＫ１〜ＣＬＫ４の波形図を図９に示
す。
【００５３】図８に示す負電圧チャージ・ポンプ回路の
うち、クロック信号ＣＬＫ１及びＣＬＫ２が入力される
ポンプ段は、クロック信号ＣＬＫ１がＶｃｃ（電源電圧
レベル）からＶｓｓ（グランドレベル）に変化すること
により、ＰチャネルＭＯＳトランジスタＰ２がオンし、
前段から受け渡される負の電荷電位の電圧降下を抑え
る。更に、クロック信号ＣＬＫ１がＶｓｓからＶｃｃに
変化するとともに、クロック信号ＣＬＫ２がＶｃｃから
Ｖｓｓに変化することにより、電源電圧幅にほぼ等しい
電圧だけ降圧を行う。同様に、クロック信号ＣＬＫ３及
びＣＬＫ４が入力されるポンプ段は、クロック信号ＣＬ
Ｋ３がＶｃｃ（電源電圧レベル）からＶｓｓ（グランド
レベル）に変化することにより、ＰチャネルＭＯＳトラ
ンジスタＰ２がオンし、前段から受け渡される負の電荷
電位の電圧降下を抑える。更に、クロック信号ＣＬＫ３
がＶｓｓからＶｃｃに変化するとともに、クロック信号
ＣＬＫ４がＶｃｃからＶｓｓに変化することにより、電
源電圧幅にほぼ等しい電圧だけ降圧を行う。
うち、クロック信号ＣＬＫ１及びＣＬＫ２が入力される
ポンプ段は、クロック信号ＣＬＫ１がＶｃｃ（電源電圧
レベル）からＶｓｓ（グランドレベル）に変化すること
により、ＰチャネルＭＯＳトランジスタＰ２がオンし、
前段から受け渡される負の電荷電位の電圧降下を抑え
る。更に、クロック信号ＣＬＫ１がＶｓｓからＶｃｃに
変化するとともに、クロック信号ＣＬＫ２がＶｃｃから
Ｖｓｓに変化することにより、電源電圧幅にほぼ等しい
電圧だけ降圧を行う。同様に、クロック信号ＣＬＫ３及
びＣＬＫ４が入力されるポンプ段は、クロック信号ＣＬ
Ｋ３がＶｃｃ（電源電圧レベル）からＶｓｓ（グランド
レベル）に変化することにより、ＰチャネルＭＯＳトラ
ンジスタＰ２がオンし、前段から受け渡される負の電荷
電位の電圧降下を抑える。更に、クロック信号ＣＬＫ３
がＶｓｓからＶｃｃに変化するとともに、クロック信号
ＣＬＫ４がＶｃｃからＶｓｓに変化することにより、電
源電圧幅にほぼ等しい電圧だけ降圧を行う。
【００５４】しかしながら、負電圧チャージ・ポンプ回
路においても、ＰチャネルＭＯＳトランジスタのしきい
値（絶対値）が高くなる問題は生じ、最悪の場合、更な
る降圧を行えなくなる可能性がある。
路においても、ＰチャネルＭＯＳトランジスタのしきい
値（絶対値）が高くなる問題は生じ、最悪の場合、更な
る降圧を行えなくなる可能性がある。
【００５５】そこで、本発明は、後段側の５段目以降の
ポンプ段を構成する、電荷受け渡しのために付加されて
いるＰチャネルＭＯＳトランジスタＰ２側に、グランド
レベルと昇圧された電圧の間を変化するＢＳＴＣＬＫ
（ＢＳＴＣＬＫ１、ＢＳＴＣＬＫ３）を入力する。チャ
ージ・ポンプ回路を構成するＰチャネルＭＯＳトランジ
スタのしきい値が上昇する問題は、クロック信号ＣＬＫ
１やＣＬＫ３より変化の幅が大きい、昇圧された電圧と
グランドレベル間で変化する昇圧クロック信号ＢＳＴＣ
ＬＫ１、ＢＳＴＣＬＫ２をチャージ・ポンプ回路に入力
することにより解決される。すなわち、ＰチャネルＭＯ
ＳトランジスタのゲートとＢＳＴＣＬＫ間に接続される
コンデンサＣ１により、クロック信号ＣＬＫ１やＣＬＫ
３を用いる場合よりも更に降圧された電圧が該Ｐチャネ
ルＭＯＳトランジスタのゲートに印加され、該Ｐチャネ
ルＭＯＳトランジスタＰ２を確実にオンさせることが可
能となる。これにより、ＰチャネルＭＯＳトランジスタ
のしきい値上昇による、電荷受け渡し時のロスが抑制さ
れ、効率よく負電圧の発生が行われることとなる。
ポンプ段を構成する、電荷受け渡しのために付加されて
いるＰチャネルＭＯＳトランジスタＰ２側に、グランド
レベルと昇圧された電圧の間を変化するＢＳＴＣＬＫ
（ＢＳＴＣＬＫ１、ＢＳＴＣＬＫ３）を入力する。チャ
ージ・ポンプ回路を構成するＰチャネルＭＯＳトランジ
スタのしきい値が上昇する問題は、クロック信号ＣＬＫ
１やＣＬＫ３より変化の幅が大きい、昇圧された電圧と
グランドレベル間で変化する昇圧クロック信号ＢＳＴＣ
ＬＫ１、ＢＳＴＣＬＫ２をチャージ・ポンプ回路に入力
することにより解決される。すなわち、ＰチャネルＭＯ
ＳトランジスタのゲートとＢＳＴＣＬＫ間に接続される
コンデンサＣ１により、クロック信号ＣＬＫ１やＣＬＫ
３を用いる場合よりも更に降圧された電圧が該Ｐチャネ
ルＭＯＳトランジスタのゲートに印加され、該Ｐチャネ
ルＭＯＳトランジスタＰ２を確実にオンさせることが可
能となる。これにより、ＰチャネルＭＯＳトランジスタ
のしきい値上昇による、電荷受け渡し時のロスが抑制さ
れ、効率よく負電圧の発生が行われることとなる。
【００５６】なお、前半段のポンプ段では、Ｐチャネル
ＭＯＳトランジスタのしきい値の変化は殆ど見られない
ため、レイアウト面積の縮小化の観点からブースト回路
を用いたクロック信号の昇圧は行わない。
ＭＯＳトランジスタのしきい値の変化は殆ど見られない
ため、レイアウト面積の縮小化の観点からブースト回路
を用いたクロック信号の昇圧は行わない。
【００５７】
【発明の効果】以上詳細に説明したように、本発明のチ
ャージ・ポンプ回路によれば、広電源電圧範囲に対応
し、高電源電圧側でのクロック信号の過昇圧によるコン
デンサ、トランジスタ等の破壊を防止することができ、
かつ、低電源電圧時に於いても、バックゲート効果の影
響を緩和させて、より高電圧への昇圧を可能とした高電
圧チャージ・ポンプ回路を、できる限りに於いてレイア
ウト面積を小さくして提供することができるものある。
ャージ・ポンプ回路によれば、広電源電圧範囲に対応
し、高電源電圧側でのクロック信号の過昇圧によるコン
デンサ、トランジスタ等の破壊を防止することができ、
かつ、低電源電圧時に於いても、バックゲート効果の影
響を緩和させて、より高電圧への昇圧を可能とした高電
圧チャージ・ポンプ回路を、できる限りに於いてレイア
ウト面積を小さくして提供することができるものある。
【００５８】なお、特開平９−７３８４号公報には、低
電源電圧と高電源電圧のそれぞれに対応したクロック信
号（位相信号）を生成する構成とした，チャージ・ポン
プ形負電圧供給回路用位相信号発生回路が開示されてい
るが、回路規模が大きく、レイアウト面積の増大につな
がるという問題点を有する。また、負電圧チャージ・ポ
ンプ回路を構成するすべてのポンプ段が個々に位相信号
発生回路と接続する構成であるため、レイアウト面積が
更に増大する。更に、ブースト位相信号は、負電位から
電源電位（Ｖｃｃ）まで変化するため、位相信号発生回
路で電流の逆流が生じ、回路上問題を生じやすい。とい
った問題点も有する。本発明によれば、かかる問題点も
生じない極めて有用なチャージ・ポンプ回路を提供する
ことができるものである。
電源電圧と高電源電圧のそれぞれに対応したクロック信
号（位相信号）を生成する構成とした，チャージ・ポン
プ形負電圧供給回路用位相信号発生回路が開示されてい
るが、回路規模が大きく、レイアウト面積の増大につな
がるという問題点を有する。また、負電圧チャージ・ポ
ンプ回路を構成するすべてのポンプ段が個々に位相信号
発生回路と接続する構成であるため、レイアウト面積が
更に増大する。更に、ブースト位相信号は、負電位から
電源電位（Ｖｃｃ）まで変化するため、位相信号発生回
路で電流の逆流が生じ、回路上問題を生じやすい。とい
った問題点も有する。本発明によれば、かかる問題点も
生じない極めて有用なチャージ・ポンプ回路を提供する
ことができるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態である高電圧チャージ・ポ
ンプ回路の回路構成図である。
ンプ回路の回路構成図である。
【図２】フラッシュメモリのセル構造を示した模式図で
ある。
ある。
【図３】従来のチャージ・ポンプ回路の回路構成図であ
る。
る。
【図４】高電圧（正電圧）チャージ・ポンプ回路駆動用
のクロック信号の波形図である。
のクロック信号の波形図である。
【図５】クロック信号ＣＬＫと、昇圧クロック信号ＢＳ
ＴＣＬＫとの関係を示す信号波形図である。
ＴＣＬＫとの関係を示す信号波形図である。
【図６】クロック信号昇圧回路の一構成例を示す回路図
である。
である。
【図７】クロック信号昇圧回路の他の構成例を示す回路
図である。
図である。
【図８】本発明の他の実施形態である負電圧チャージ・
ポンプ回路の回路構成図である。
ポンプ回路の回路構成図である。
【図９】負電圧チャージ・ポンプ回路駆動用のクロック
信号の波形図である。
信号の波形図である。
ｓｔｇ１、… 昇圧段 Ｎ１、Ｎ２ ＮチャネルＭＯ
Ｓトランジスタ Ｃ１、Ｃ２ コンデンサ ＢＳＴＣＲＣＴ クロック信号昇
圧回路 ＣＬＫ１、… クロック信号 ＢＳＴＣＬＫ１、ＢＳＴＣＬＫ２ 昇圧クロック信
号 Ｐ１、Ｐ２ ＰチャネルＭＯ
Ｓトランジスタ ＢＳＴＣＲＣＴ１、ＢＳＴＣＲＣＴ２ クロック信号昇
圧回路
Ｓトランジスタ Ｃ１、Ｃ２ コンデンサ ＢＳＴＣＲＣＴ クロック信号昇
圧回路 ＣＬＫ１、… クロック信号 ＢＳＴＣＬＫ１、ＢＳＴＣＬＫ２ 昇圧クロック信
号 Ｐ１、Ｐ２ ＰチャネルＭＯ
Ｓトランジスタ ＢＳＴＣＲＣＴ１、ＢＳＴＣＲＣＴ２ クロック信号昇
圧回路
Claims (4)
- 【請求項１】 各段が、それぞれ、前段よりの出力電圧
を後段に出力するためのスイッチング・トランジスタ
と、該スイッチング・トランジスタの出力に一方の電極
が接続される、後段への出力電圧昇圧用コンデンサとを
有する、ｎ段（ｎ：２以上の整数）の昇圧段と、上記ス
イッチング・トランジスタのゲートに一方の電極が接続
されるゲート電圧昇圧用コンデンサの他方の電極、及び
上記出力電圧昇圧用コンデンサの他方の電極に、それぞ
れ、所定の位相を有する第１クロック信号、及び第２ク
ロック信号を供給するクロック信号供給回路とを有する
チャージ・ポンプ回路に於いて、 上記クロック信号供給回路よりのクロック信号を昇圧す
るクロック信号昇圧回路を設け、上記ｎ段の昇圧段のう
ちの、最終段を含む、後段側ｍ段（ｍ：正整数）に対し
ては、上記クロック信号昇圧回路よりの昇圧クロック信
号を供給し、前段側（ｎ−ｍ）段に対しては、上記クロ
ック信号供給回路よりのクロック信号を供給する構成と
したことを特徴とするチャージ・ポンプ回路。 - 【請求項２】 各段が、それぞれ、前段よりの出力電圧
を後段に出力するためのスイッチング・トランジスタ
と、該スイッチング・トランジスタの出力に一方の電極
が接続される、後段への出力電圧昇圧用コンデンサとを
有する、ｎ段（ｎ：２以上の整数）の昇圧段と、上記ス
イッチング・トランジスタのゲートに一方の電極が接続
されるゲート電圧昇圧用コンデンサの他方の電極、及び
上記出力電圧昇圧用コンデンサの他方の電極に、それぞ
れ、所定の位相を有する第１クロック信号、及び第２ク
ロック信号を供給するクロック信号供給回路とを有する
チャージ・ポンプ回路に於いて、 上記クロック信号供給回路よりの第１クロック信号又は
第２クロック信号の何れか一方のクロック信号のみを昇
圧するクロック信号昇圧回路を設け、上記ｎ段の昇圧段
のうちの、最終段を含む、後段側ｍ段（ｍ：正整数）に
対しては、上記クロック信号昇圧回路よりの昇圧第１ク
ロック信号又は昇圧第２クロック信号と、上記クロック
信号供給回路よりの第２クロック信号又は第１クロック
信号とを供給し、前段側（ｎ−ｍ）段に対しては、上記
クロック信号供給回路よりの第１クロック信号及び第２
クロック信号を供給する構成としたことを特徴とするチ
ャージ・ポンプ回路。 - 【請求項３】 請求項１又は２に記載のチャージ・ポン
プ回路に於いて、 制御信号に応じて、昇圧・非昇圧、又は／及び昇圧幅を
切り換える切換回路を有する上記クロック信号昇圧回路
を設けたことを特徴とするチャージ・ポンプ回路。 - 【請求項４】 負電圧方向の昇圧を行うことを特徴とす
る、請求項１、２又は３に記載のチャージ・ポンプ回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7027298A JP3580693B2 (ja) | 1998-03-19 | 1998-03-19 | チャージ・ポンプ回路 |
| US09/272,248 US6157242A (en) | 1998-03-19 | 1999-03-19 | Charge pump for operation at a wide range of power supply voltages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7027298A JP3580693B2 (ja) | 1998-03-19 | 1998-03-19 | チャージ・ポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11273379A true JPH11273379A (ja) | 1999-10-08 |
| JP3580693B2 JP3580693B2 (ja) | 2004-10-27 |
Family
ID=13426731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7027298A Expired - Fee Related JP3580693B2 (ja) | 1998-03-19 | 1998-03-19 | チャージ・ポンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6157242A (ja) |
| JP (1) | JP3580693B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430456B1 (ko) * | 2000-03-07 | 2004-05-10 | 엔이씨 일렉트로닉스 코포레이션 | 승압용 부스터 |
| JP2005210878A (ja) * | 2003-12-25 | 2005-08-04 | Toshiba Corp | 半導体装置 |
| KR100518245B1 (ko) * | 1999-12-17 | 2005-10-04 | 주식회사 하이닉스반도체 | 저전압 챠지 펌프 회로 |
| JP2008301647A (ja) * | 2007-06-01 | 2008-12-11 | Mitsubishi Electric Corp | 電圧発生回路およびそれを備える画像表示装置 |
| JP2009171692A (ja) * | 2008-01-15 | 2009-07-30 | Fujitsu Microelectronics Ltd | チャージポンプ回路 |
| US7586361B2 (en) | 2003-12-25 | 2009-09-08 | Kabushiki Kaisha Toshiba | Semiconductor device comprising a charge pump operated by clock signals |
| JP2010518544A (ja) * | 2007-02-16 | 2010-05-27 | モサイド・テクノロジーズ・インコーポレーテッド | 多数の外部電力供給部を有する不揮発性半導体メモリ |
| JP2014187764A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 電圧変換回路および切替制御回路 |
| US10673326B2 (en) | 2017-11-27 | 2020-06-02 | Lapis Semiconductor Co., Ltd. | Semiconductor device including boosting circuit with plural pump circuits |
Families Citing this family (91)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| NL1015386C2 (nl) * | 2000-06-06 | 2001-12-28 | Ericsson Telefon Ab L M | Fasevergrendelcircuit. |
| US6621326B1 (en) * | 2000-10-26 | 2003-09-16 | Altera Corporation | P-channel negative pumps |
| KR100364427B1 (ko) * | 2000-12-30 | 2002-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리장치의 고 효율 펌프회로 |
| JP2002261239A (ja) * | 2001-02-28 | 2002-09-13 | Sharp Corp | 不揮発性半導体メモリ装置の昇圧回路 |
| US6486728B2 (en) * | 2001-03-16 | 2002-11-26 | Matrix Semiconductor, Inc. | Multi-stage charge pump |
| US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
| US6476666B1 (en) * | 2001-05-30 | 2002-11-05 | Alliance Semiconductor Corporation | Bootstrapped charge pump |
| KR100439026B1 (ko) * | 2001-10-23 | 2004-07-03 | 삼성전자주식회사 | 고전압 발생회로 및 방법 |
| GB2384123A (en) * | 2002-01-11 | 2003-07-16 | Zarlink Semiconductor Inc | Resampling filter for analog PLL |
| US6774707B1 (en) * | 2002-01-14 | 2004-08-10 | Altera Corporation | Charge pump circuits and methods |
| US6700818B2 (en) | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| TW550589B (en) * | 2002-02-18 | 2003-09-01 | Winbond Electronics Corp | Charge pump circuit having clock voltage doubling and the method |
| US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| JP3969252B2 (ja) * | 2002-08-27 | 2007-09-05 | 日本電気株式会社 | 立体画像平面画像切換表示装置及び携帯端末装置 |
| US6788130B2 (en) | 2002-09-25 | 2004-09-07 | Texas Instruments Incorporated | Efficient charge pump capable of high voltage operation |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| US7141013B2 (en) * | 2002-11-08 | 2006-11-28 | Illinois Tool Works Inc. | Method for making slider end stops on zippers for reclosable packaging |
| US20040151032A1 (en) * | 2003-01-30 | 2004-08-05 | Yan Polansky | High speed and low noise output buffer |
| US6842383B2 (en) | 2003-01-30 | 2005-01-11 | Saifun Semiconductors Ltd. | Method and circuit for operating a memory cell using a single charge pump |
| US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| US6885244B2 (en) | 2003-03-24 | 2005-04-26 | Saifun Semiconductors Ltd. | Operational amplifier with fast rise time |
| US6693480B1 (en) | 2003-03-27 | 2004-02-17 | Pericom Semiconductor Corp. | Voltage booster with increased voltage boost using two pumping capacitors |
| US7142464B2 (en) | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
| US6906966B2 (en) | 2003-06-16 | 2005-06-14 | Saifun Semiconductors Ltd. | Fast discharge for program and verification |
| JP3675457B2 (ja) * | 2003-06-19 | 2005-07-27 | セイコーエプソン株式会社 | 昇圧クロック生成回路及び半導体装置 |
| US7123532B2 (en) | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
| US6930536B2 (en) * | 2003-11-04 | 2005-08-16 | Micron Technology, Inc. | Voltage booster |
| US7050319B2 (en) * | 2003-12-03 | 2006-05-23 | Micron Technology, Inc. | Memory architecture and method of manufacture and operation thereof |
| US8339102B2 (en) * | 2004-02-10 | 2012-12-25 | Spansion Israel Ltd | System and method for regulating loading on an integrated circuit power supply |
| US7176728B2 (en) * | 2004-02-10 | 2007-02-13 | Saifun Semiconductors Ltd | High voltage low power driver |
| US7256642B2 (en) * | 2004-03-19 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Booster circuit, semiconductor device, and electronic apparatus |
| US7652930B2 (en) | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
| US7187595B2 (en) * | 2004-06-08 | 2007-03-06 | Saifun Semiconductors Ltd. | Replenishment for internal voltage |
| US7256438B2 (en) * | 2004-06-08 | 2007-08-14 | Saifun Semiconductors Ltd | MOS capacitor with reduced parasitic capacitance |
| US7190212B2 (en) * | 2004-06-08 | 2007-03-13 | Saifun Semiconductors Ltd | Power-up and BGREF circuitry |
| US7317633B2 (en) | 2004-07-06 | 2008-01-08 | Saifun Semiconductors Ltd | Protection of NROM devices from charge damage |
| US7095655B2 (en) | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| KR100607349B1 (ko) * | 2004-08-26 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 장치의 고전압 스위치 회로 |
| JP2006115682A (ja) * | 2004-09-14 | 2006-04-27 | Mitsubishi Electric Corp | 電圧発生回路 |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| ITTO20040791A1 (it) * | 2004-11-11 | 2005-02-11 | St Microelectronics Srl | Dispositivo a pompa di carica con aumentata erogazione di corrente |
| CN1838323A (zh) | 2005-01-19 | 2006-09-27 | 赛芬半导体有限公司 | 可预防固定模式编程的方法 |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
| US7184313B2 (en) | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
| US7259612B2 (en) * | 2005-06-28 | 2007-08-21 | Atmel Corporation | Efficient charge pump for a wide range of supply voltages |
| EP1746645A3 (en) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Memory array with sub-minimum feature size word line spacing and method of fabrication |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| WO2007026289A1 (en) * | 2005-09-02 | 2007-03-08 | Nxp B.V. | Charge pump circuit for rfid integrated circuits |
| US7221138B2 (en) | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
| US7352627B2 (en) | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7638835B2 (en) | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
| JP2007259519A (ja) * | 2006-03-20 | 2007-10-04 | Rohm Co Ltd | チャージポンプ回路、ｌｃｄドライバｉｃ、液晶表示装置 |
| JP4901252B2 (ja) * | 2006-03-20 | 2012-03-21 | ローム株式会社 | 負昇圧チャージポンプ回路、ｌｃｄドライバｉｃ、液晶表示装置 |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US7605579B2 (en) | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
| KR100842744B1 (ko) * | 2006-11-20 | 2008-07-01 | 주식회사 하이닉스반도체 | 클럭조절회로 및 이를 이용한 전압펌핑장치 |
| US7495500B2 (en) * | 2006-12-31 | 2009-02-24 | Sandisk 3D Llc | Method for using a multiple polarity reversible charge pump circuit |
| WO2008082994A1 (en) * | 2006-12-31 | 2008-07-10 | Sandisk 3D Llc | Multiple polarity reversible charge pump circuit and related methods |
| US7477093B2 (en) * | 2006-12-31 | 2009-01-13 | Sandisk 3D Llc | Multiple polarity reversible charge pump circuit |
| JP5566568B2 (ja) * | 2007-03-27 | 2014-08-06 | ピーエスフォー ルクスコ エスエイアールエル | 電源電圧発生回路 |
| US8072256B2 (en) * | 2007-09-14 | 2011-12-06 | Mosaid Technologies Incorporated | Dynamic random access memory and boosted voltage producer therefor |
| US7592857B2 (en) * | 2007-12-21 | 2009-09-22 | G-Time Electronic Co., Ltd. | Charge pump circuit |
| JP2010239609A (ja) * | 2009-03-12 | 2010-10-21 | Rohm Co Ltd | ブースト回路およびそれを用いたδς変調器、電子機器 |
| US9423814B2 (en) * | 2010-03-16 | 2016-08-23 | Macronix International Co., Ltd. | Apparatus of supplying power while maintaining its output power signal and method therefor |
| US8654144B2 (en) | 2010-08-06 | 2014-02-18 | Vp Assets Limited (British Virgin Islands) | 3D/2D multiprimary color image device and method for controlling the same |
| US9165490B2 (en) | 2010-08-06 | 2015-10-20 | Vp Assets Limited | 3D/2D multi-primary color image device and method for controlling the same |
| US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
| US8476963B2 (en) | 2011-01-04 | 2013-07-02 | Freescale Semiconductor, Inc. | Exponential charge pump |
| US9281744B2 (en) | 2012-04-30 | 2016-03-08 | Infineon Technologies Ag | System and method for a programmable voltage source |
| CN103795384B (zh) * | 2012-10-31 | 2017-04-19 | 台达电子企业管理（上海）有限公司 | 开关电路封装模块 |
| US9754871B2 (en) | 2012-10-31 | 2017-09-05 | Delta Electronics (Shanghai) Co., Ltd. | Switch circuit package module |
| US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
| US9024680B2 (en) * | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
| US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
| US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
| US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
| US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
| KR102333485B1 (ko) | 2015-03-02 | 2021-12-01 | 삼성전자주식회사 | 디스플레이 구동 회로 및 그것을 포함하는 표시 장치 |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| US10833518B2 (en) * | 2015-09-22 | 2020-11-10 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charge control method and device, and electronic device |
| US10673321B2 (en) * | 2017-11-27 | 2020-06-02 | Marvell Asia Pte., Ltd. | Charge pump circuit with built-in-retry |
| CN108923643B (zh) * | 2018-07-18 | 2020-04-14 | 合肥工业大学 | 一种无阈值电压损失的可重构型升压电荷泵 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01259751A (ja) * | 1988-04-07 | 1989-10-17 | Toshiba Corp | 昇圧回路 |
| US5381051A (en) * | 1993-03-08 | 1995-01-10 | Motorola Inc. | High voltage charge pump |
| JP3043201B2 (ja) * | 1993-04-22 | 2000-05-22 | 株式会社東芝 | 昇圧回路 |
| FR2735921B1 (fr) * | 1995-06-21 | 1997-08-22 | Sgs Thomson Microelectronics | Circuit generateur de phases pour circuit d'alimentation negative du type pompe de charge |
-
1998
- 1998-03-19 JP JP7027298A patent/JP3580693B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-19 US US09/272,248 patent/US6157242A/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518245B1 (ko) * | 1999-12-17 | 2005-10-04 | 주식회사 하이닉스반도체 | 저전압 챠지 펌프 회로 |
| KR100430456B1 (ko) * | 2000-03-07 | 2004-05-10 | 엔이씨 일렉트로닉스 코포레이션 | 승압용 부스터 |
| US7586361B2 (en) | 2003-12-25 | 2009-09-08 | Kabushiki Kaisha Toshiba | Semiconductor device comprising a charge pump operated by clock signals |
| JP2005210878A (ja) * | 2003-12-25 | 2005-08-04 | Toshiba Corp | 半導体装置 |
| US8619473B2 (en) | 2007-02-16 | 2013-12-31 | Mosaid Technologies Incorporated | Non-volatile semiconductor memory having multiple external power supplies |
| JP2010518544A (ja) * | 2007-02-16 | 2010-05-27 | モサイド・テクノロジーズ・インコーポレーテッド | 多数の外部電力供給部を有する不揮発性半導体メモリ |
| US8300471B2 (en) | 2007-02-16 | 2012-10-30 | Mosaid Technologies Incorporated | Non-volatile semiconductor memory having multiple external power supplies |
| JP2013077375A (ja) * | 2007-02-16 | 2013-04-25 | Mosaid Technologies Inc | 多数の外部電力供給部を有する不揮発性半導体メモリ |
| JP2008301647A (ja) * | 2007-06-01 | 2008-12-11 | Mitsubishi Electric Corp | 電圧発生回路およびそれを備える画像表示装置 |
| JP2009171692A (ja) * | 2008-01-15 | 2009-07-30 | Fujitsu Microelectronics Ltd | チャージポンプ回路 |
| JP2014187764A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 電圧変換回路および切替制御回路 |
| US9350233B2 (en) | 2013-03-22 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage conversion circuit and switching control circuit |
| US10673326B2 (en) | 2017-11-27 | 2020-06-02 | Lapis Semiconductor Co., Ltd. | Semiconductor device including boosting circuit with plural pump circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| US6157242A (en) | 2000-12-05 |
| JP3580693B2 (ja) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3580693B2 (ja) | チャージ・ポンプ回路 | |
| US6160723A (en) | Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same | |
| JP3422838B2 (ja) | 高電圧チャ−ジ・ポンプ | |
| US8836411B2 (en) | Charge pump systems and methods | |
| US6791878B2 (en) | Word line decoder in nand type flash memory device | |
| US6480057B2 (en) | Charge pump circuit allowing efficient electric charge transfer | |
| JP2008269727A (ja) | 昇圧回路、半導体記憶装置およびその駆動方法 | |
| US6331949B1 (en) | Circuit for storing and latching defective address data for a nonvolatile semiconductor memory device having redundant function | |
| JP6588116B2 (ja) | レベルシフタ | |
| KR19990022544A (ko) | 음의 전압 스위칭회로 | |
| US20100232233A1 (en) | Nonvolatile semiconductor memory device | |
| US8264274B2 (en) | Non-volatile memory device and charge pump circuit for the same | |
| JP2002133883A (ja) | 不揮発性メモリ装置 | |
| JP3314951B2 (ja) | 電荷ポンプ回路 | |
| JP2001085633A (ja) | 容量構造を有する半導体装置、およびこの容量構造を用いたチャージポンプ回路、ならびにチャージポンプ回路を用いた半導体装置 | |
| US8446764B2 (en) | Control voltage generation circuit and non-volatile memory device including the same | |
| US20040008078A1 (en) | Boosting circuit | |
| JP3775927B2 (ja) | 電圧発生回路を備えた不揮発性半導体記憶装置及びその電圧発生制御方法 | |
| EP0928003B1 (en) | Row decoder circuit for an electronic memory device, particularly for low voltage applications | |
| JP2002074950A (ja) | 半導体集積回路 | |
| JP3836898B2 (ja) | リセット回路 | |
| JP4698592B2 (ja) | 電圧制御回路および半導体装置 | |
| JPH04192196A (ja) | 不揮発性半導体記憶装置 | |
| JP2002176765A (ja) | 昇圧回路 | |
| JP3648975B2 (ja) | 半導体記憶装置及びそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040305 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |