JPH11274236A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH11274236A JPH11274236A JP10072715A JP7271598A JPH11274236A JP H11274236 A JPH11274236 A JP H11274236A JP 10072715 A JP10072715 A JP 10072715A JP 7271598 A JP7271598 A JP 7271598A JP H11274236 A JPH11274236 A JP H11274236A
- Authority
- JP
- Japan
- Prior art keywords
- anisotropic conductive
- conductive film
- semiconductor device
- substrate
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】異方性導電膜を用いた実装構造において、半導
体装置のバンプ面と基板との間を異方性導電膜で充填さ
せるため、異方性導電膜の厚みはバンプ高さと同程度の
ものを使用する必要があった。一枚の基板に複数の半導
体装置を実装するマルチチップモジュールでは、それぞ
れの半導体装置のバンプ形状に合った異方性導電膜を貼
り付けなくてはならず生産性が著しく悪く、また生産設
備も大掛かりなものが必要であった。半導体装置のバン
プ形状によらず、どのような厚みの異方性導電膜も使用
できる実装構造が必要であった。 【解決手段】以上の様な問題を解決するために、本発明
の半導体装置の実装方法では、半導体装置の直下に凹形
状を設けることにより、余分な異方性導電膜をこの部分
に充填させたことを特徴とする。
体装置のバンプ面と基板との間を異方性導電膜で充填さ
せるため、異方性導電膜の厚みはバンプ高さと同程度の
ものを使用する必要があった。一枚の基板に複数の半導
体装置を実装するマルチチップモジュールでは、それぞ
れの半導体装置のバンプ形状に合った異方性導電膜を貼
り付けなくてはならず生産性が著しく悪く、また生産設
備も大掛かりなものが必要であった。半導体装置のバン
プ形状によらず、どのような厚みの異方性導電膜も使用
できる実装構造が必要であった。 【解決手段】以上の様な問題を解決するために、本発明
の半導体装置の実装方法では、半導体装置の直下に凹形
状を設けることにより、余分な異方性導電膜をこの部分
に充填させたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置を異方
性導電膜を用い基板に実装する半導体装置の実装方法に
関する。
性導電膜を用い基板に実装する半導体装置の実装方法に
関する。
【０００２】
【従来の技術】従来からの公知の技術として、半導体装
置の電極上に設けられた突起状の電極であるバンプと、
基板上に配置されたパターンとを電気機械的に接続する
方法として、異方性導電膜を利用する方法が知られてい
る。この実装方法の従来技術を実装工程順に図６を用い
て説明する。
置の電極上に設けられた突起状の電極であるバンプと、
基板上に配置されたパターンとを電気機械的に接続する
方法として、異方性導電膜を利用する方法が知られてい
る。この実装方法の従来技術を実装工程順に図６を用い
て説明する。
【０００３】図６は、従来技術を示す断面図である。図
６（ａ）において半導体装置であるところのベアチップ
ＩＣ１が実装される基板２の部品実装面３には複数の配
線パターン４が導電材料にて形成されており、各配線パ
ターン４の先端の表面には金メッキがなさた電極５が形
成されている。また、各配線パターン４には、電極５の
部分を除いてソルダーレジスト６で覆われている。
６（ａ）において半導体装置であるところのベアチップ
ＩＣ１が実装される基板２の部品実装面３には複数の配
線パターン４が導電材料にて形成されており、各配線パ
ターン４の先端の表面には金メッキがなさた電極５が形
成されている。また、各配線パターン４には、電極５の
部分を除いてソルダーレジスト６で覆われている。
【０００４】ベアチップＩＣ1は、所定の面７にアルミ
等の導電材料で形成された複数の電極が基板の電極に対
応させて配置され、各電極の表面にはバンプ８が形成さ
れている。バンプ８はＡｕ又はＳｎ−Ｐｂ合金等の金属
材料で形成されている。
等の導電材料で形成された複数の電極が基板の電極に対
応させて配置され、各電極の表面にはバンプ８が形成さ
れている。バンプ８はＡｕ又はＳｎ−Ｐｂ合金等の金属
材料で形成されている。
【０００５】図６（ｂ）は、異方性導電膜を仮圧着する
工程の断面図を示す。ベアチップＩＣ1の実装のために
用いられる異方性導電膜２０は絶縁性樹脂２１に導電粒
子２２を分散させて形成されている。この異方性導電膜
２０はベアチップＩＣ1の所定の面７の幅よりも大きな
幅を有するテープ状に形成され、保護用テープ２３で覆
われた状態でリールに巻かれている。
工程の断面図を示す。ベアチップＩＣ1の実装のために
用いられる異方性導電膜２０は絶縁性樹脂２１に導電粒
子２２を分散させて形成されている。この異方性導電膜
２０はベアチップＩＣ1の所定の面７の幅よりも大きな
幅を有するテープ状に形成され、保護用テープ２３で覆
われた状態でリールに巻かれている。
【０００６】次に、リールに巻かれた異方性導電膜２０
を保護用テープ２３と共に必要な長さに切断し、基板２
の部品実装面３に載せる。次に異方性導電膜２０を保護
用テープ２３側から加熱、加圧ツール２４で加熱（８０
度Ｃ、２秒程度）、加圧して異方性導電膜２０の仮圧着
を行う。この場合に、異方性導電膜２０は基板２の電極
５を覆うようにしてベアチップＩＣ1実装箇所に接着さ
れるが、基板２に対する異方性導電膜２０の位置ズレ等
を考慮し、異方性導電膜２０の面積はベアチップＩＣ1
の所定の面７の面積より大きめにするのが望ましい。ま
た、異方性導電膜２０の厚みは、バンプ８の高さより１
０μｍ程度厚いものを用いるのが望ましい。
を保護用テープ２３と共に必要な長さに切断し、基板２
の部品実装面３に載せる。次に異方性導電膜２０を保護
用テープ２３側から加熱、加圧ツール２４で加熱（８０
度Ｃ、２秒程度）、加圧して異方性導電膜２０の仮圧着
を行う。この場合に、異方性導電膜２０は基板２の電極
５を覆うようにしてベアチップＩＣ1実装箇所に接着さ
れるが、基板２に対する異方性導電膜２０の位置ズレ等
を考慮し、異方性導電膜２０の面積はベアチップＩＣ1
の所定の面７の面積より大きめにするのが望ましい。ま
た、異方性導電膜２０の厚みは、バンプ８の高さより１
０μｍ程度厚いものを用いるのが望ましい。
【０００７】次に、図６（ｃ）は半導体装置を実装して
いる断面図を示す。基板２に接着された異方性導電膜２
０の保護用テープ２３を剥がし、ベアチップＩＣ1の所
定の面７が異方性導電膜２０に向くように設定して異方
性導電膜２０上にベアＩＣチップ１を載せ、ベアチップ
ＩＣ1を介し異方性導電膜２０を加熱（１８０度Ｃ、２
０秒程度）、加圧してベアチップＩＣ1の実装を行う。
加熱することにより、異方性導電膜２０の絶縁性樹脂２
１が軟化し、加圧することにより押し広げられ、ベアチ
ップＩＣ1の所定の面７と基板２の部品実装面３の間を
充填する。また、余った絶縁性樹脂２１は、矢印ａ方向
に押し出され、ベアチップＩＣ1の側面を充填し保護す
る。この状態を図６（ｄ）に示す。
いる断面図を示す。基板２に接着された異方性導電膜２
０の保護用テープ２３を剥がし、ベアチップＩＣ1の所
定の面７が異方性導電膜２０に向くように設定して異方
性導電膜２０上にベアＩＣチップ１を載せ、ベアチップ
ＩＣ1を介し異方性導電膜２０を加熱（１８０度Ｃ、２
０秒程度）、加圧してベアチップＩＣ1の実装を行う。
加熱することにより、異方性導電膜２０の絶縁性樹脂２
１が軟化し、加圧することにより押し広げられ、ベアチ
ップＩＣ1の所定の面７と基板２の部品実装面３の間を
充填する。また、余った絶縁性樹脂２１は、矢印ａ方向
に押し出され、ベアチップＩＣ1の側面を充填し保護す
る。この状態を図６（ｄ）に示す。
【０００８】これで、基板２の部品実装面３とベアチッ
プＩＣ1の所定の面７側とは異方性導電膜２０の絶縁性
樹脂２１を介して接合される。また、異方性導電膜２０
に混在する導電粒子２２はバンプ８により基板２の電極
５に押圧されるので基板２とベアチップＩＣ1とは電気
的にも接続される。
プＩＣ1の所定の面７側とは異方性導電膜２０の絶縁性
樹脂２１を介して接合される。また、異方性導電膜２０
に混在する導電粒子２２はバンプ８により基板２の電極
５に押圧されるので基板２とベアチップＩＣ1とは電気
的にも接続される。
【０００９】ここで、異方性導電膜２０の厚みが、バン
プ８の高さに対して薄い場合は、図６（ｅ）断面図に示
す様、ベアチップＩＣ１の所定の面７と基板２の部品実
装面３との間に異方性導電膜２０が充分充填しない。こ
の場合は、ベアチップＩＣ１と部品実装面３が充分に保
持されず、バンプ８と電極５の電気的導通が確保できな
くなり電子機器としては、致命的な欠陥となるという問
題がある。
プ８の高さに対して薄い場合は、図６（ｅ）断面図に示
す様、ベアチップＩＣ１の所定の面７と基板２の部品実
装面３との間に異方性導電膜２０が充分充填しない。こ
の場合は、ベアチップＩＣ１と部品実装面３が充分に保
持されず、バンプ８と電極５の電気的導通が確保できな
くなり電子機器としては、致命的な欠陥となるという問
題がある。
【００１０】一方、異方性導電膜２０が、バンプ８に対
して厚い場合は、図６（ｆ）の断面図に示す様、ベアチ
ップＩＣ１の所定の面７と基板２の部品実装面３との間
に異方性導電膜２０が充填し余った異方性導電膜２０
が、ベアチップＩＣ１の外へはみ出していく。この時、
余った異方性導電膜２０が加熱、加圧ツール２４と接触
し固着してしまう。固着した絶縁性樹脂２１は、加熱、
加圧ツール２４の温度分布を不均一としたり、また次の
ベアチップＩＣを実装する際に、加熱、加圧ツール２４
とベアチップＩＣ間に異物として存在し、実装工程の不
安定要因となるという問題を有している。
して厚い場合は、図６（ｆ）の断面図に示す様、ベアチ
ップＩＣ１の所定の面７と基板２の部品実装面３との間
に異方性導電膜２０が充填し余った異方性導電膜２０
が、ベアチップＩＣ１の外へはみ出していく。この時、
余った異方性導電膜２０が加熱、加圧ツール２４と接触
し固着してしまう。固着した絶縁性樹脂２１は、加熱、
加圧ツール２４の温度分布を不均一としたり、また次の
ベアチップＩＣを実装する際に、加熱、加圧ツール２４
とベアチップＩＣ間に異物として存在し、実装工程の不
安定要因となるという問題を有している。
【００１１】つまり、異方性導電膜を用いた半導体装置
の実装構造において、異方性導電膜の厚みは半導体装置
のバンプ高さより求められる厚みのものを使用せざるを
得ないものであった。
の実装構造において、異方性導電膜の厚みは半導体装置
のバンプ高さより求められる厚みのものを使用せざるを
得ないものであった。
【００１２】
【発明が解決しようとする課題】電子機器の多機能化に
伴い、複数の半導体装置を１枚の基板に高密度に実装す
る、マルチチップモジュールが多く用いられているが、
下記欠点を有していた。
伴い、複数の半導体装置を１枚の基板に高密度に実装す
る、マルチチップモジュールが多く用いられているが、
下記欠点を有していた。
【００１３】複数の半導体装置を１枚の基板に実装する
場合、それぞれバンプ形状が異なる場合が多く、その場
合それぞれのバンプ形状に合った厚みの異方性導電膜を
それぞれの半導体装置に対応して、基板に貼り付けなけ
ればならず、生産性が著しく悪くなっていた。また、生
産設備も複雑で大掛かりなものが必要となっていた。
場合、それぞれバンプ形状が異なる場合が多く、その場
合それぞれのバンプ形状に合った厚みの異方性導電膜を
それぞれの半導体装置に対応して、基板に貼り付けなけ
ればならず、生産性が著しく悪くなっていた。また、生
産設備も複雑で大掛かりなものが必要となっていた。
【００１４】一方、生産設備の簡略化の為に、異方性導
電膜を各半導体装置のバンプ形状に合わせ、それぞれ貼
るのではなく、一括して一種の厚みの異方性導電膜を貼
る方法もある。この場合は、全ての半導体装置のバンプ
形状と異方性導電膜の厚みの組合せが適切な物になると
は限らず、前述の通り異方性導電膜が、バンプに対して
薄い場合は、半導体装置と基板との間に異方性導電膜が
充填せず、それぞれの保持が不十分となり、バンプと基
板の電極との電気的導通が確保できなくなり、電子機器
としては致命的な欠陥となる。
電膜を各半導体装置のバンプ形状に合わせ、それぞれ貼
るのではなく、一括して一種の厚みの異方性導電膜を貼
る方法もある。この場合は、全ての半導体装置のバンプ
形状と異方性導電膜の厚みの組合せが適切な物になると
は限らず、前述の通り異方性導電膜が、バンプに対して
薄い場合は、半導体装置と基板との間に異方性導電膜が
充填せず、それぞれの保持が不十分となり、バンプと基
板の電極との電気的導通が確保できなくなり、電子機器
としては致命的な欠陥となる。
【００１５】そこで異方性導電膜か゛バンプ高さに対し
て厚くなる組合せとしている。この場合前述の通り、半
導体装置と基板との間に異方性導電膜が充填し余った絶
縁性樹脂が、半導体装置の外へはみ出していく。この
時、余った絶縁性樹脂が加熱、加圧ツールと接触し固着
してしまう。固着した絶縁性樹脂は、加熱、加圧ツール
の温度分布を不均一としたり、また次の半導体装置を実
装する際に、加熱、加圧ツールと半導体装置間に異物と
して存在し、実装工程の不安定要因となる。つまり、こ
の場合は生産設備は簡易なものになるものの、生産性が
著しく低下するという問題は残したままとなる。
て厚くなる組合せとしている。この場合前述の通り、半
導体装置と基板との間に異方性導電膜が充填し余った絶
縁性樹脂が、半導体装置の外へはみ出していく。この
時、余った絶縁性樹脂が加熱、加圧ツールと接触し固着
してしまう。固着した絶縁性樹脂は、加熱、加圧ツール
の温度分布を不均一としたり、また次の半導体装置を実
装する際に、加熱、加圧ツールと半導体装置間に異物と
して存在し、実装工程の不安定要因となる。つまり、こ
の場合は生産設備は簡易なものになるものの、生産性が
著しく低下するという問題は残したままとなる。
【００１６】もちろん、半導体装置のバンプ形状を合わ
せる方法もあるが、この場合は半導体装置のコストが非
常に高くなることが容易に考えられる。
せる方法もあるが、この場合は半導体装置のコストが非
常に高くなることが容易に考えられる。
【００１７】つまり、半導体装置のバンプ形状によら
ず、どのような厚みの異方性導電膜でも使用可能な実装
構造が必要であった。
ず、どのような厚みの異方性導電膜でも使用可能な実装
構造が必要であった。
【００１８】また、複数の半導体装置を１枚の基板に実
装する場合、生産性を向上させ、簡易な設備で生産が可
能で、また半導体装置のバンプと基板の電極との電気的
接続品質を確保できる実装方法が必要であった。
装する場合、生産性を向上させ、簡易な設備で生産が可
能で、また半導体装置のバンプと基板の電極との電気的
接続品質を確保できる実装方法が必要であった。
【００１９】
【課題を解決するための手段】以上のような問題を解決
するために、本発明の半導体装置の実装方法では、前記
半導体装置の直下に、凹形状を設けたことを特徴とす
る。
するために、本発明の半導体装置の実装方法では、前記
半導体装置の直下に、凹形状を設けたことを特徴とす
る。
【００２０】
【発明の実施の形態】（１）第一実施形態 以下図面により本発明の実施形態を詳述する。図１は本
発明の複数の半導体装置を１枚の基板に実装する、マル
チチップモジュールの断面図を示す。
発明の複数の半導体装置を１枚の基板に実装する、マル
チチップモジュールの断面図を示す。
【００２１】図１（ａ）（ｂ）は、基板に異方性導電膜
が仮圧着され、半導体装置を実装する直前の状態を示す
断面図である。
が仮圧着され、半導体装置を実装する直前の状態を示す
断面図である。
【００２２】図１（ｃ）は、一方の半導体装置を実装し
た状態を示す断面図である。
た状態を示す断面図である。
【００２３】図１（ｄ）は、他方の半導体装置も実装し
た状態を示す断面図である。
た状態を示す断面図である。
【００２４】図１（ａ）において、基板２の部品実装面
３上に、異方性導電膜２０が仮圧着され、保護用テープ
は既にはがされている状態を示す。２５及び２７は半導
体装置を示す。ここで、図中のｈ１，ｈ２は各々の半導
体装置のパンプ高さを示しており、ここではｈ１の方が
ｈ２に比べ高くなっている。異方性導電膜２０の厚み
は、バンプ高さがベアチップＩＣ２７より高い、ベアチ
ップＩＣ２５に合わせ厚みを選定する。異方性導電膜２
０の厚みは、ベアチップＩＣ２５の所定の面２６と基板
２の部品実装面３との間の充填性を考慮し、バンプ高さ
ｈ１より１０μｍ程度厚いものを用いる。２９は、ベア
チップＩＣ２７の直下の基板２に設けられた凹部を示
す。
３上に、異方性導電膜２０が仮圧着され、保護用テープ
は既にはがされている状態を示す。２５及び２７は半導
体装置を示す。ここで、図中のｈ１，ｈ２は各々の半導
体装置のパンプ高さを示しており、ここではｈ１の方が
ｈ２に比べ高くなっている。異方性導電膜２０の厚み
は、バンプ高さがベアチップＩＣ２７より高い、ベアチ
ップＩＣ２５に合わせ厚みを選定する。異方性導電膜２
０の厚みは、ベアチップＩＣ２５の所定の面２６と基板
２の部品実装面３との間の充填性を考慮し、バンプ高さ
ｈ１より１０μｍ程度厚いものを用いる。２９は、ベア
チップＩＣ２７の直下の基板２に設けられた凹部を示
す。
【００２５】まず図１（ｂ）において、ベアチップＩＣ
２５を実装する際、ベアチップＩＣ２５の所定の面２６
と基板２の部品実装面３の間を異方性導電膜２０で充填
させるために必要な体積は、図中に示すＶ１である。こ
こで、説明を簡略化するため、ＩＣの厚み方向（紙面に
対して垂直方向）の寸法は、単位寸法とする。異方性導
電膜２０のＶ１と同体積であるＶ２の部分が、実装時に
充填される。ここで、異方性導電膜２０の厚みはｈ１＋
１０μｍである為、残りのＶ３の部分がベアチップＩＣ
２５のバンブ外にはみ出し、ベアチップＩＣ２５の側面
に回り込み保護する。この状態を図１（ｃ）に示す。
２５を実装する際、ベアチップＩＣ２５の所定の面２６
と基板２の部品実装面３の間を異方性導電膜２０で充填
させるために必要な体積は、図中に示すＶ１である。こ
こで、説明を簡略化するため、ＩＣの厚み方向（紙面に
対して垂直方向）の寸法は、単位寸法とする。異方性導
電膜２０のＶ１と同体積であるＶ２の部分が、実装時に
充填される。ここで、異方性導電膜２０の厚みはｈ１＋
１０μｍである為、残りのＶ３の部分がベアチップＩＣ
２５のバンブ外にはみ出し、ベアチップＩＣ２５の側面
に回り込み保護する。この状態を図１（ｃ）に示す。
【００２６】次にベアチップＩＣ２７を実装する。図１
（ｂ）において、ベアチップＩＣ２７のバンプ高さｈ２
は、前述の通りベアチップＩＣ２５のバンプ高さｈ１よ
り低くなっている。前記ベアチップＩＣ２５の実装と同
様に、ベアチップＩＣ２７の所定の面２８と基板２の部
品実装面３の間を異方性導電膜２０で充填させるために
必要な体積は、図１（ｂ）に示すＶ４である。異方性導
電膜２０のＶ４と同体積であるＶ５の部分が、実装時に
充填される。残った異方性導電膜２０のＶ６の部分がす
べてベアチップＩＣ２７のバンプ外にはみ出すことにな
る。ここで、基板２に設けられた凹部が無いと仮定する
と、前述の図６（ｆ）に示すように、過剰にはみ出した
異方性導電膜２０が加熱、加圧ツールに付着したり、は
み出す量が必要以上に多いため、実装にかかる時間が多
くなり生産性を著しく低下させることになる。ここで、
ベアチップＩＣ２７の直下の基板２にＶ６−Ｖ３に相当
する体積を有する凹部２９を設けることにより、ベアチ
ップＩＣ２７のバンブ外にはみ出すはずの異方性導電膜
２０が、凹部２９に充填し、必要最小限の異方性導電膜
２０、つまり体積的にはＶ３の量がはみ出すことにな
る。この状態を図１（ｄ）に示す。
（ｂ）において、ベアチップＩＣ２７のバンプ高さｈ２
は、前述の通りベアチップＩＣ２５のバンプ高さｈ１よ
り低くなっている。前記ベアチップＩＣ２５の実装と同
様に、ベアチップＩＣ２７の所定の面２８と基板２の部
品実装面３の間を異方性導電膜２０で充填させるために
必要な体積は、図１（ｂ）に示すＶ４である。異方性導
電膜２０のＶ４と同体積であるＶ５の部分が、実装時に
充填される。残った異方性導電膜２０のＶ６の部分がす
べてベアチップＩＣ２７のバンプ外にはみ出すことにな
る。ここで、基板２に設けられた凹部が無いと仮定する
と、前述の図６（ｆ）に示すように、過剰にはみ出した
異方性導電膜２０が加熱、加圧ツールに付着したり、は
み出す量が必要以上に多いため、実装にかかる時間が多
くなり生産性を著しく低下させることになる。ここで、
ベアチップＩＣ２７の直下の基板２にＶ６−Ｖ３に相当
する体積を有する凹部２９を設けることにより、ベアチ
ップＩＣ２７のバンブ外にはみ出すはずの異方性導電膜
２０が、凹部２９に充填し、必要最小限の異方性導電膜
２０、つまり体積的にはＶ３の量がはみ出すことにな
る。この状態を図１（ｄ）に示す。
【００２７】つまり、バンプ高さの低い半導体装置の直
下の基板に凹形状２９を設けることにより、異方性導電
膜２０の厚みを変えることなく安定した実装構造が実現
できる。
下の基板に凹形状２９を設けることにより、異方性導電
膜２０の厚みを変えることなく安定した実装構造が実現
できる。
【００２８】本実施形態では、一枚の基板に二個の半導
体装置が実装される例を述べたが、更に多くの半導体装
置が実装される場合では、より多くの効果が得られるの
は言うまでもない。もちろん、一つの半導体装置を実装
する場合でも、どのような厚みの異方性導電膜を使用で
きる。
体装置が実装される例を述べたが、更に多くの半導体装
置が実装される場合では、より多くの効果が得られるの
は言うまでもない。もちろん、一つの半導体装置を実装
する場合でも、どのような厚みの異方性導電膜を使用で
きる。
【００２９】（２）第二実施形態 本実施形態は、第一実施形態の変形例である。本変形例
は、半導体装置の直下に設ける凹形状を異方性導電膜の
形状で形成している。
は、半導体装置の直下に設ける凹形状を異方性導電膜の
形状で形成している。
【００３０】図２（ａ）は、基板２の部品実装面３に異
方性導電膜２０が仮圧着されている状態の平面図を示
す。３０は、異方性導電膜２０があらかじめ前工程のプ
レス等で抜き落とされている部分を示している。この部
分が半導体装置の直下に設ける凹形状となる。
方性導電膜２０が仮圧着されている状態の平面図を示
す。３０は、異方性導電膜２０があらかじめ前工程のプ
レス等で抜き落とされている部分を示している。この部
分が半導体装置の直下に設ける凹形状となる。
【００３１】図２（ｂ）は、本実施形態の２個の半導体
装置を実装した状態を示す平面図である。ベアチップＩ
Ｃ２７は、前述の異方性導電膜の抜き部３０の直上に実
装されている。
装置を実装した状態を示す平面図である。ベアチップＩ
Ｃ２７は、前述の異方性導電膜の抜き部３０の直上に実
装されている。
【００３２】図３は、本実施形態の断面図を示してお
り、本図面及び第一実施形態の説明で用いた図１（ｂ）
を用い詳述する。
り、本図面及び第一実施形態の説明で用いた図１（ｂ）
を用い詳述する。
【００３３】図３において第一実施形態同様に、２５及
び２７は半導体装置を示し、図中のｈ１，ｈ２は各々の
パンプ高さを示しており、ここではｈ１の方がｈ２に比
べ高くなっている。異方性導電膜２０の厚みは、バンプ
高さがベアチップＩＣ２７より高い、ベアチップＩＣ２
５に合わせ厚みを選定する。ここで、異方性導電膜２０
の厚みは、ベアチップＩＣ２５の所定の面２６と基板２
の部品実装面３との間の充填性を考慮し、バンプ高さｈ
１より１０μｍ程度厚いものを用いる。３０は、ベアチ
ップＩＣ２７の直下の異方性導電膜２０に設けられた凹
部を示しており、あらかじめ前工程のプレス等で抜き落
とされている部分を示している。
び２７は半導体装置を示し、図中のｈ１，ｈ２は各々の
パンプ高さを示しており、ここではｈ１の方がｈ２に比
べ高くなっている。異方性導電膜２０の厚みは、バンプ
高さがベアチップＩＣ２７より高い、ベアチップＩＣ２
５に合わせ厚みを選定する。ここで、異方性導電膜２０
の厚みは、ベアチップＩＣ２５の所定の面２６と基板２
の部品実装面３との間の充填性を考慮し、バンプ高さｈ
１より１０μｍ程度厚いものを用いる。３０は、ベアチ
ップＩＣ２７の直下の異方性導電膜２０に設けられた凹
部を示しており、あらかじめ前工程のプレス等で抜き落
とされている部分を示している。
【００３４】まず、ベアチップＩＣ２５を実装する際、
ベアチップＩＣ２５の所定の面２６と基板２の部品実装
面３の間を異方性導電膜２０で充填させるために必要な
体積は、図中に示すＶ１である。ここで、説明を簡略化
するため、ＩＣの厚み方向（紙面に対して垂直方向）の
寸法は、単位寸法とする。異方性導電膜２０のＶ１と同
体積のＶ２の部分が、実装時に充填される。ここで、異
方性導電膜２０の厚みはｈ１＋１０μｍである為、Ｖ３
の部分がベアチップＩＣ２５のバンブ外にはみ出し、ベ
アチップＩＣ２５の側面に回り込み保護する。
ベアチップＩＣ２５の所定の面２６と基板２の部品実装
面３の間を異方性導電膜２０で充填させるために必要な
体積は、図中に示すＶ１である。ここで、説明を簡略化
するため、ＩＣの厚み方向（紙面に対して垂直方向）の
寸法は、単位寸法とする。異方性導電膜２０のＶ１と同
体積のＶ２の部分が、実装時に充填される。ここで、異
方性導電膜２０の厚みはｈ１＋１０μｍである為、Ｖ３
の部分がベアチップＩＣ２５のバンブ外にはみ出し、ベ
アチップＩＣ２５の側面に回り込み保護する。
【００３５】次にベアチップＩＣ２７を実装する。図１
（ｂ）において、ベアチップＩＣ２７の所定の面２８と
基板２の部品実装面３の間を異方性導電膜２０で充填さ
せるために必要な体積は、図１（ｂ）に示すＶ４であ
る。次に、異方性導電膜２０のＶ５の部分が、実装時に
充填される。残った異方性導電膜２０のＶ６の部分がす
べてベアチップＩＣ２７のバンブ外にはみ出すことにな
る。
（ｂ）において、ベアチップＩＣ２７の所定の面２８と
基板２の部品実装面３の間を異方性導電膜２０で充填さ
せるために必要な体積は、図１（ｂ）に示すＶ４であ
る。次に、異方性導電膜２０のＶ５の部分が、実装時に
充填される。残った異方性導電膜２０のＶ６の部分がす
べてベアチップＩＣ２７のバンブ外にはみ出すことにな
る。
【００３６】ここで、異方性導電膜２０に設けられた抜
き部３０が無いと仮定すると、第一実施形態で述べた通
り、過剰にはみ出した異方性導電膜２０が加熱、加圧ツ
ールに付着したり、はみ出す量が必要以上に多いため、
実装にかかる時間が多くなり生産性を著しく低下させる
ことになる。
き部３０が無いと仮定すると、第一実施形態で述べた通
り、過剰にはみ出した異方性導電膜２０が加熱、加圧ツ
ールに付着したり、はみ出す量が必要以上に多いため、
実装にかかる時間が多くなり生産性を著しく低下させる
ことになる。
【００３７】そこで、図３においてベアチップＩＣ２７
の直下の異方性導電膜２０に図１（ｂ）におけるＶ６−
Ｖ３に相当する体積を有する凹部を設ける。つまり、抜
き部３０を設けることにより、ベアチップＩＣ２７のバ
ンブ外にはみ出すはずの異方性導電膜２０が、抜き部３
０に充填し、必要最小限の異方性導電膜２０、つまり体
積的にはＶ３の量がはみ出すことになる。
の直下の異方性導電膜２０に図１（ｂ）におけるＶ６−
Ｖ３に相当する体積を有する凹部を設ける。つまり、抜
き部３０を設けることにより、ベアチップＩＣ２７のバ
ンブ外にはみ出すはずの異方性導電膜２０が、抜き部３
０に充填し、必要最小限の異方性導電膜２０、つまり体
積的にはＶ３の量がはみ出すことになる。
【００３８】つまり、異方性導電膜２０の抜き部３０の
形状を操作することにより、単一の厚みの異方性導電膜
で各種半導体装置のバンブ高さに対応した、実装が可能
となる。
形状を操作することにより、単一の厚みの異方性導電膜
で各種半導体装置のバンブ高さに対応した、実装が可能
となる。
【００３９】（３）第三実施形態 本実施形態は、第一実施形態の変形例である。本実施形
態では、半導体装置の直下に設けた凹形状は半導体装置
外部まで溝として伸びた形状である。第一実施形態で
は、半導体装置の直下のみに凹形状を設けていたが、本
実施形態では半導体装置の直下に複数の配線パターンが
配置されており、半導体装置直下に設けた凹形状はこの
配線パターンを避ける形で配置されており、この体積だ
けでは、余分な異方性導電膜を充填しきれない場合の例
を示している。
態では、半導体装置の直下に設けた凹形状は半導体装置
外部まで溝として伸びた形状である。第一実施形態で
は、半導体装置の直下のみに凹形状を設けていたが、本
実施形態では半導体装置の直下に複数の配線パターンが
配置されており、半導体装置直下に設けた凹形状はこの
配線パターンを避ける形で配置されており、この体積だ
けでは、余分な異方性導電膜を充填しきれない場合の例
を示している。
【００４０】図４は、基板２の部品実装面３に異方性導
電膜２０が仮圧着され、ベアチップＩＣ２５及び２７が
実装されている平面図を示す。ここで、ベアチップＩＣ
２７はメモリ用のものである為、バンプが少なく図面に
示すｃ及びｄの辺にのみ配置されているものとする。ベ
アチップＩＣ２７の直下に凹形状２９が設けられている
が、これはベアチップＩＣ２７の外部に伸びる溝３１を
有している。この溝３１は、ベアチップＩＣ２７のバン
プ８が配置されていない辺を交差する形でベアチップＩ
Ｃ２７の外部へ伸びている。
電膜２０が仮圧着され、ベアチップＩＣ２５及び２７が
実装されている平面図を示す。ここで、ベアチップＩＣ
２７はメモリ用のものである為、バンプが少なく図面に
示すｃ及びｄの辺にのみ配置されているものとする。ベ
アチップＩＣ２７の直下に凹形状２９が設けられている
が、これはベアチップＩＣ２７の外部に伸びる溝３１を
有している。この溝３１は、ベアチップＩＣ２７のバン
プ８が配置されていない辺を交差する形でベアチップＩ
Ｃ２７の外部へ伸びている。
【００４１】次に、断面図を用い詳述する。図５（ａ）
は、図４のａ−ａ断面を示す。２５及び２７は半導体装
置を示す。ここで、図中のｈ１，ｈ２は各々のパンプ高
さを示しており、ここではｈ１の方がｈ２に比べ高くな
っている。異方性導電膜２０の厚みは、バンプ高さがベ
アチップＩＣ２７より高い、ベアチップＩＣ２５に合わ
せ厚みを選定する。異方性導電膜２０の厚みは、ベアチ
ップＩＣ２５の所定の面２６と基板２の部品実装面３と
の間の充填性を考慮し、バンプ高さｈ１より１０μｍ程
度厚いものを用いる。２９は、ベアチップＩＣ２７の直
下の基板２に設けられた凹部を示す。
は、図４のａ−ａ断面を示す。２５及び２７は半導体装
置を示す。ここで、図中のｈ１，ｈ２は各々のパンプ高
さを示しており、ここではｈ１の方がｈ２に比べ高くな
っている。異方性導電膜２０の厚みは、バンプ高さがベ
アチップＩＣ２７より高い、ベアチップＩＣ２５に合わ
せ厚みを選定する。異方性導電膜２０の厚みは、ベアチ
ップＩＣ２５の所定の面２６と基板２の部品実装面３と
の間の充填性を考慮し、バンプ高さｈ１より１０μｍ程
度厚いものを用いる。２９は、ベアチップＩＣ２７の直
下の基板２に設けられた凹部を示す。
【００４２】まず、ベアチップＩＣ２５を実装する際、
ベアチップＩＣ２５の所定の面２６と基板２の部品実装
面３の間を異方性導電膜２０で充填させるために必要な
体積は、図中に示すＶ１である。異方性導電膜２０のＶ
１と同体積のＶ２の部分が、実装時に充填される。ここ
で、異方性導電膜２０の厚みｔはｈ１＋１０μｍである
為、Ｖ３の部分がベアチップＩＣ２５のバンブ外にはみ
出し、ベアチップＩＣ２５の側面に回り込み保護する。
ベアチップＩＣ２５の所定の面２６と基板２の部品実装
面３の間を異方性導電膜２０で充填させるために必要な
体積は、図中に示すＶ１である。異方性導電膜２０のＶ
１と同体積のＶ２の部分が、実装時に充填される。ここ
で、異方性導電膜２０の厚みｔはｈ１＋１０μｍである
為、Ｖ３の部分がベアチップＩＣ２５のバンブ外にはみ
出し、ベアチップＩＣ２５の側面に回り込み保護する。
【００４３】次にベアチップＩＣ２７を実装する。ベア
チップＩＣ２７のバンプ高さｈ２は、前述の通りベアチ
ップＩＣ２５のバンプ高さｈ１より低くなっている。前
記ベアチップＩＣ２５の実装と同様に、ベアチップＩＣ
２７の所定の面２８と基板２の部品実装面３の間を異方
性導電膜２０で充填させるために必要な体積は、Ｖ４で
ある。異方性導電膜２０のＶ４と同体積のＶ５の部分
が、実装時に充填される。残った異方性導電膜２０のＶ
６の部分がすべてベアチップＩＣ２７のバンブ外にはみ
出すことになる。４は配線パターンを示しており、ベア
チップＩＣ２７の直下に設けた凹部２９は、この配線パ
ターン４を避ける形で設けられている。
チップＩＣ２７のバンプ高さｈ２は、前述の通りベアチ
ップＩＣ２５のバンプ高さｈ１より低くなっている。前
記ベアチップＩＣ２５の実装と同様に、ベアチップＩＣ
２７の所定の面２８と基板２の部品実装面３の間を異方
性導電膜２０で充填させるために必要な体積は、Ｖ４で
ある。異方性導電膜２０のＶ４と同体積のＶ５の部分
が、実装時に充填される。残った異方性導電膜２０のＶ
６の部分がすべてベアチップＩＣ２７のバンブ外にはみ
出すことになる。４は配線パターンを示しており、ベア
チップＩＣ２７の直下に設けた凹部２９は、この配線パ
ターン４を避ける形で設けられている。
【００４４】図５（ｂ）は、図５のｂ−ｂ断面を示す。
加熱、加圧ツール２４で加熱、加圧することにより異方
性導電膜２０は、矢印ｅ方向に押し出され、そして最終
的には図６（ｃ）に示す形状まで流れ、硬化する。つま
り、Ｖ６−Ｖ３の体積に相当する凹形状を半導体装置の
直下だけではなく、半導体装置の外に溝として伸ばすこ
とにより、あらゆる厚みの異方性導電膜に対応可能とな
る。
加熱、加圧ツール２４で加熱、加圧することにより異方
性導電膜２０は、矢印ｅ方向に押し出され、そして最終
的には図６（ｃ）に示す形状まで流れ、硬化する。つま
り、Ｖ６−Ｖ３の体積に相当する凹形状を半導体装置の
直下だけではなく、半導体装置の外に溝として伸ばすこ
とにより、あらゆる厚みの異方性導電膜に対応可能とな
る。
【００４５】
【発明の効果】請求項１記載の発明によれば、半導体装
置のバンプ高さにより異方性導電膜の厚みが規定されて
くるが、半導体装置の直下に凹形状を設け、またその形
状を操作することによりあらゆる厚みの異方性導電膜で
の実装を実現した。つまり、機種切り替えによる異方性
導電膜のリールの切り替えロスを不要にするなど、安定
した生産性、低コストを実現できる。
置のバンプ高さにより異方性導電膜の厚みが規定されて
くるが、半導体装置の直下に凹形状を設け、またその形
状を操作することによりあらゆる厚みの異方性導電膜で
の実装を実現した。つまり、機種切り替えによる異方性
導電膜のリールの切り替えロスを不要にするなど、安定
した生産性、低コストを実現できる。
【００４６】請求項２記載の発明によれば、複数の半導
体装置を一枚の基板に実装する場合、各々の半導体装置
のバンプ高さにより求められる最適な異方性導電膜厚み
の組合せを基板に凹形状を設け、またその形状を操作す
ることにより容易に実現可能となる。
体装置を一枚の基板に実装する場合、各々の半導体装置
のバンプ高さにより求められる最適な異方性導電膜厚み
の組合せを基板に凹形状を設け、またその形状を操作す
ることにより容易に実現可能となる。
【００４７】請求項３記載の発明によれば、複数の半導
体装置を一枚の基板に実装する場合、各々の半導体装置
のバンプ高さにより求められる最適な異方性導電膜厚み
の組合せを、異方性導電膜の半導体装置の直下となる部
分をあらかじめプレス機械等で打ち抜き形成することに
より容易に実現可能となる。
体装置を一枚の基板に実装する場合、各々の半導体装置
のバンプ高さにより求められる最適な異方性導電膜厚み
の組合せを、異方性導電膜の半導体装置の直下となる部
分をあらかじめプレス機械等で打ち抜き形成することに
より容易に実現可能となる。
【００４８】請求項４記載の発明によれば、半導体装置
の直下に設けた凹形状は半導体装置外部まで伸びた溝を
有することにより、より厚い異方性導電膜でも使用可能
となる。
の直下に設けた凹形状は半導体装置外部まで伸びた溝を
有することにより、より厚い異方性導電膜でも使用可能
となる。
【図１】本発明の第一実施形態を示す実装構造の断面図
を示す。
を示す。
【図２】本発明の第二実施形態を示す実装構造の平面図
を示す。
を示す。
【図３】本発明の第二実施形態を示す実装構造の断面図
を示す。
を示す。
【図４】本発明の第三実施形態を示す実装構造の平面図
を示す。
を示す。
【図５】本発明の第三実施形態を示す実装構造の断面図
を示す。
を示す。
【図６】従来技術の実装構造の断面図を示す。
１、２５，２７…ベアチップＩＣ ２…基板 ３…部品実装面 ４…配線パターン ５…電極 ６…ソルダーレジスト ７、２６、２８…所定の面 ８…バンプ ２０…異方性導電膜 ２１…絶縁性樹脂 ２２…導電粒子 ２３…保護用テープ ２４…加熱、加圧ツール ２９…基板の凹部 ３０…異方性導電膜の抜き部 ３１…基板の溝
Claims (4)
- 【請求項１】絶縁性樹脂に導電粒子が分散してなる異方
性導電膜を介在させた状態で、半導体装置の所定の面を
基板の部品実装面に加熱下で圧着することにより、前記
半導体装置の所定の面と前記基板の部品実装面とを前記
絶縁性樹脂で接合すると共に、前記半導体装置の所定の
面に形成されたバンプと、このバンプに対向する前記基
板の部品実装面に形成の電極とを、前記導電粒子を介し
て電気的に接続する半導体装置の実装方法において、前
記半導体装置の直下に凹形状を設けたことを特徴とす
る、半導体装置の実装方法。 - 【請求項２】請求項１において、半導体装置の直下の凹
形状が、基板に設けられていることを特徴とする半導体
装置の実装方法。 - 【請求項３】請求項１において、半導体装置の直下の凹
形状が、異方性導電膜を部分的に削除し形成したことを
特徴とする半導体装置の実装方法。 - 【請求項４】請求項２において、半導体装置の直下の凹
形状は、半導体装置外にも設けたことを特徴とする半導
体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10072715A JPH11274236A (ja) | 1998-03-20 | 1998-03-20 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10072715A JPH11274236A (ja) | 1998-03-20 | 1998-03-20 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274236A true JPH11274236A (ja) | 1999-10-08 |
Family
ID=13497338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10072715A Withdrawn JPH11274236A (ja) | 1998-03-20 | 1998-03-20 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274236A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1928027A2 (en) | 2006-11-29 | 2008-06-04 | Sanyo Electric Co., Ltd. | Solar cell module |
| JP2010239156A (ja) * | 2010-07-06 | 2010-10-21 | Sony Chemical & Information Device Corp | 接続構造体及びその製造方法 |
-
1998
- 1998-03-20 JP JP10072715A patent/JPH11274236A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1928027A2 (en) | 2006-11-29 | 2008-06-04 | Sanyo Electric Co., Ltd. | Solar cell module |
| US8314323B2 (en) | 2006-11-29 | 2012-11-20 | Sanyo Electric Co., Ltd. | Solar cell module |
| US9825188B2 (en) | 2006-11-29 | 2017-11-21 | Panasonic Intellectual Property Management Co., Ltd. | Solar cell module |
| JP2010239156A (ja) * | 2010-07-06 | 2010-10-21 | Sony Chemical & Information Device Corp | 接続構造体及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7091064B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US5161009A (en) | Ic module having a folding junction structure | |
| US6790711B2 (en) | Method of making semiconductor device | |
| DE102010000407B4 (de) | Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package | |
| JPS6333320B2 (ja) | ||
| US20060091523A1 (en) | Semiconductor device and a method for manufacturing of the same | |
| US6794736B1 (en) | Semiconductor device | |
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| KR19990031914A (ko) | 칩 스케일 패키지 | |
| US6323551B1 (en) | Resin sealed-type semiconductor device and method of manufacturing the same | |
| JP3018050B2 (ja) | 半導体装置およびその製造方法 | |
| JP3165959B2 (ja) | 半導体チップの実装構造および半導体装置 | |
| JPH11274236A (ja) | 半導体装置の実装方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP3578011B2 (ja) | 半導体装置の実装構造 | |
| JP3855941B2 (ja) | 凸型ヒートシンク付き半導体装置の製造方法 | |
| EP0526147B1 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JP3908395B2 (ja) | 半導体装置製造用の基板、およびそれを用いた半導体装置の製造方法 | |
| JP2848346B2 (ja) | 電子部品の実装方法 | |
| JP2863424B2 (ja) | リード接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |