JPH11274253A - 半導体素子の誤整列測定パターン - Google Patents
半導体素子の誤整列測定パターンInfo
- Publication number
- JPH11274253A JPH11274253A JP10232840A JP23284098A JPH11274253A JP H11274253 A JPH11274253 A JP H11274253A JP 10232840 A JP10232840 A JP 10232840A JP 23284098 A JP23284098 A JP 23284098A JP H11274253 A JPH11274253 A JP H11274253A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment
- target
- measurement
- misalignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】測定パターンを用いた半導体素子の誤整列の測
定効率及びウェハ上での測定パターンの空間使用の効率
を高める。 【解決手段】誤整列測定パターンは、Ｘ方向とＹ方向と
が交差する第１及び第２屈曲部をそれぞれ有する第１及
び第２ターゲットパターン２１ａ、２１ｂと、第１ター
ゲットパターン２１ａの第１屈曲部の近傍においてＸ方
向及びＹ方向に沿って配置された第１整列パターン２０
ａと、第２ターゲットパターンの第２屈曲部の近傍にお
いてＸ方向及びＹ方向に沿って配置された第２整列パタ
ーン２０ｂとを備える。
定効率及びウェハ上での測定パターンの空間使用の効率
を高める。 【解決手段】誤整列測定パターンは、Ｘ方向とＹ方向と
が交差する第１及び第２屈曲部をそれぞれ有する第１及
び第２ターゲットパターン２１ａ、２１ｂと、第１ター
ゲットパターン２１ａの第１屈曲部の近傍においてＸ方
向及びＹ方向に沿って配置された第１整列パターン２０
ａと、第２ターゲットパターンの第２屈曲部の近傍にお
いてＸ方向及びＹ方向に沿って配置された第２整列パタ
ーン２０ｂとを備える。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子に関し、
特に半導体素子の誤整列を測定するために使用される測
定パターンに関する。
特に半導体素子の誤整列を測定するために使用される測
定パターンに関する。
【０００２】
【従来の技術】以下、添付図面を参照して従来の技術の
半導体素子の誤整列測定パターンを説明する。
半導体素子の誤整列測定パターンを説明する。
【０００３】図１は従来の技術の誤整列測定パターンの
構成図であり、図２ａ、図２ｂは誤整列測定時の誤差の
大きさを示す測定状態図である。半導体素子の製造工程
において、１つのパターン形成が終了した後、パターン
の整列状態が正確であるか、又は誤差範囲以内であるか
が測定される。パターン測定には測定対象となるターゲ
ットパターン１と測定基準となるアラインパターン( 整
列パターン) ２とが用いられる。
構成図であり、図２ａ、図２ｂは誤整列測定時の誤差の
大きさを示す測定状態図である。半導体素子の製造工程
において、１つのパターン形成が終了した後、パターン
の整列状態が正確であるか、又は誤差範囲以内であるか
が測定される。パターン測定には測定対象となるターゲ
ットパターン１と測定基準となるアラインパターン( 整
列パターン) ２とが用いられる。
【０００４】すなわち、図１に示すように、Ｘ方向、Ｙ
方向にそれぞれ独立して各々がアラインパターン２とタ
ーゲットパターン１とを有する２つの測定パターンを形
成し、アラインパターン２とターゲットパターン１との
一致の有無を観察することにより整列又は誤整列が判断
される。フラットゾーン(flat zone) 方向と水平な方向
に測定パターンが形成され、ターゲットパターン１とア
ラインパターン２との左右、或いは上下の一致有無によ
ってＸ方向の整列状態が判断される。そして、フラット
ゾーンから９０゜回転した方向においてＹ方向の整列状
態が判断される。
方向にそれぞれ独立して各々がアラインパターン２とタ
ーゲットパターン１とを有する２つの測定パターンを形
成し、アラインパターン２とターゲットパターン１との
一致の有無を観察することにより整列又は誤整列が判断
される。フラットゾーン(flat zone) 方向と水平な方向
に測定パターンが形成され、ターゲットパターン１とア
ラインパターン２との左右、或いは上下の一致有無によ
ってＸ方向の整列状態が判断される。そして、フラット
ゾーンから９０゜回転した方向においてＹ方向の整列状
態が判断される。
【０００５】図２ａはターゲットパターン１がＸ方向に
＋０．２５μｍ程度誤整列されている状態を示す図であ
る。ターゲットパターン１とアラインパターン２とが一
致する部分（Ａ）が、基準点から右側へ５枡外れた部分
にある。ここで、ターゲットパターン１における１枡の
間隙が０．０５μｍの場合には整列誤差は＋０．２５μ
ｍであり、もし一致する部分が基準点から逆方向に５枡
外れた場合には−０．２５μｍの整列誤差がある。
＋０．２５μｍ程度誤整列されている状態を示す図であ
る。ターゲットパターン１とアラインパターン２とが一
致する部分（Ａ）が、基準点から右側へ５枡外れた部分
にある。ここで、ターゲットパターン１における１枡の
間隙が０．０５μｍの場合には整列誤差は＋０．２５μ
ｍであり、もし一致する部分が基準点から逆方向に５枡
外れた場合には−０．２５μｍの整列誤差がある。
【０００６】図２ｂはＸ方向から９０゜回転したＹ方向
の整列状態を示し、良好な整列状態を示している。すな
わち、整列誤差が０μｍであり、ターゲットパターン１
とアラインパターン２との一致点（Ｂ）が基準点にあ
る。
の整列状態を示し、良好な整列状態を示している。すな
わち、整列誤差が０μｍであり、ターゲットパターン１
とアラインパターン２との一致点（Ｂ）が基準点にあ
る。
【０００７】このような誤整列測定パターンの一致点の
位置を肉眼で観測することによりターゲットパターンの
誤整列の程度が測定される。
位置を肉眼で観測することによりターゲットパターンの
誤整列の程度が測定される。
【０００８】
【発明が解決しようとする課題】かかる従来技術の半導
体素子の誤整列測定パターンにおいては以下のような問
題点があった。
体素子の誤整列測定パターンにおいては以下のような問
題点があった。
【０００９】（１）誤整列測定パターンがＸ方向、Ｙ方
向に２つ構成されているため、誤整列測定パターンの形
成されるべきスクライブ・レーン(scribe lane) の面積
を一定以上に確保しなければならないという問題があっ
た。
向に２つ構成されているため、誤整列測定パターンの形
成されるべきスクライブ・レーン(scribe lane) の面積
を一定以上に確保しなければならないという問題があっ
た。
【００１０】（２）誤整列測定パターンが２つから構成
されているため、誤整列を測定するのにＸ方向とＹ方向
を別々に観察する必要があり測定が面倒である。本発明
は上記した従来の技術の誤整列測定パターンの問題点を
解決するためになされたものであり、その目的とすると
ころは、測定パターンを用いた測定効率及びウェハ上で
の測定パターンの空間使用の効率を高めた半導体素子の
誤整列測定パターンを提供することにある。
されているため、誤整列を測定するのにＸ方向とＹ方向
を別々に観察する必要があり測定が面倒である。本発明
は上記した従来の技術の誤整列測定パターンの問題点を
解決するためになされたものであり、その目的とすると
ころは、測定パターンを用いた測定効率及びウェハ上で
の測定パターンの空間使用の効率を高めた半導体素子の
誤整列測定パターンを提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
請求項１に記載の本発明の半導体素子の誤整列測定パタ
ーンは、複数個のターゲットパターンと、前記複数個の
ターゲットパターン上に跨るようにして配置される複数
個の整列パターンとを備え、半導体素子の誤整列を測定
するパターンにおいて、各測定パターンは、Ｘ方向とＹ
方向とが交差する第１及び第２屈曲部をそれぞれ有する
第１及び第２ターゲットパターンと、前記第１ターゲッ
トパターンの前記第１屈曲部の近傍においてＸ方向及び
Ｙ方向に沿って配置された第１整列パターンと、前記第
２ターゲットパターンの前記第２屈曲部の近傍において
Ｘ方向及びＹ方向に沿って配置された第２整列パターン
とを備えることを要旨とする。
請求項１に記載の本発明の半導体素子の誤整列測定パタ
ーンは、複数個のターゲットパターンと、前記複数個の
ターゲットパターン上に跨るようにして配置される複数
個の整列パターンとを備え、半導体素子の誤整列を測定
するパターンにおいて、各測定パターンは、Ｘ方向とＹ
方向とが交差する第１及び第２屈曲部をそれぞれ有する
第１及び第２ターゲットパターンと、前記第１ターゲッ
トパターンの前記第１屈曲部の近傍においてＸ方向及び
Ｙ方向に沿って配置された第１整列パターンと、前記第
２ターゲットパターンの前記第２屈曲部の近傍において
Ｘ方向及びＹ方向に沿って配置された第２整列パターン
とを備えることを要旨とする。
【００１２】請求項２に記載の発明は、前記複数の測定
パターンがマトリックス状に配置されていることを要旨
とする。請求項３に記載の発明は、前記第１及び第２タ
ーゲットパターンと第１及び第２整列パターンは測定パ
ターンの基準点を中心として一方向に一定の大きさで互
いにずれるように配置されていることを要旨とする。
パターンがマトリックス状に配置されていることを要旨
とする。請求項３に記載の発明は、前記第１及び第２タ
ーゲットパターンと第１及び第２整列パターンは測定パ
ターンの基準点を中心として一方向に一定の大きさで互
いにずれるように配置されていることを要旨とする。
【００１３】請求項４に記載の発明はは、前記第１及び
第２整列パターンは対角線方向に対向配置されているこ
とを要旨とする。請求項５に記載の発明は、前記第１整
列パターンは前記第１ターゲットパターンの第１屈曲部
と対応して屈曲され、前記第２整列パターンは前記第２
ターゲットパターンの第２屈曲部と対応して屈曲されて
いることを要旨とする。
第２整列パターンは対角線方向に対向配置されているこ
とを要旨とする。請求項５に記載の発明は、前記第１整
列パターンは前記第１ターゲットパターンの第１屈曲部
と対応して屈曲され、前記第２整列パターンは前記第２
ターゲットパターンの第２屈曲部と対応して屈曲されて
いることを要旨とする。
【００１４】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施の形態の半導体素子の誤整列測定パターンを詳
しく説明する。
の一実施の形態の半導体素子の誤整列測定パターンを詳
しく説明する。
【００１５】図３は本発明による一実施の形態の半導体
素子の誤整列測定パターンの構成図であり、図４は本発
明による一実施の形態の誤整列測定パターンを用いた測
定動作を示す構成図である。図５は本発明の一実施の形
態の測定パターンを用いた誤整列測定状態図である。
素子の誤整列測定パターンの構成図であり、図４は本発
明による一実施の形態の誤整列測定パターンを用いた測
定動作を示す構成図である。図５は本発明の一実施の形
態の測定パターンを用いた誤整列測定状態図である。
【００１６】本発明の一実施の形態の半導体素子の誤整
列測定パターンは、図３に示すように、基板上に形成さ
れ、１つの誤整列測定パターンにてＸ方向及びＹ方向の
整列状態を把握するためのターゲットパターン２１とア
ラインパターン２０とを備える。
列測定パターンは、図３に示すように、基板上に形成さ
れ、１つの誤整列測定パターンにてＸ方向及びＹ方向の
整列状態を把握するためのターゲットパターン２１とア
ラインパターン２０とを備える。
【００１７】ターゲットパターン２１は、四角状の島パ
ターン２１ｃ、第１ターゲットパターン２１ａ及び第２
ターゲットパターン２１ｂから形成される。第１ターゲ
ットパターン２１ａは、島パターン２１ｃを囲う一つ以
上の屈曲部（０゜＜ｘ＞１８０゜）を有する。第２ター
ゲットパターン２１ｂは、第１ターゲットパターン２１
ａに分離対応し、第１ターゲットパターン２１ａと同じ
ように島パターン２１ｃを囲う屈曲部を有する。
ターン２１ｃ、第１ターゲットパターン２１ａ及び第２
ターゲットパターン２１ｂから形成される。第１ターゲ
ットパターン２１ａは、島パターン２１ｃを囲う一つ以
上の屈曲部（０゜＜ｘ＞１８０゜）を有する。第２ター
ゲットパターン２１ｂは、第１ターゲットパターン２１
ａに分離対応し、第１ターゲットパターン２１ａと同じ
ように島パターン２１ｃを囲う屈曲部を有する。
【００１８】アラインパターン２０は、第１アラインパ
ターン２０ａと第２アラインパターン２０ｂとから形成
されている。第１アラインパターン２０ａは、島パター
ン２１ｃと第１ターゲットパターン２１ａとの間におい
て、第１ターゲットパターン２１ａの一屈曲部のエッジ
を中心として第１ターゲットパターン２１ａの一辺以上
（本実施の形態では２辺）の方向に延びるようにして形
成されている。第２アラインパターン２０ｂは、島パタ
ーン２１ｃと第２ターゲットパターン２１ｂとの間にお
いて、第２ターゲットパターン２１ｂの屈曲部のエッジ
を中心として第２ターゲットパターン２１ｂの一辺以上
（本実施の形態では２辺）の方向に延びるようにして形
成されている。
ターン２０ａと第２アラインパターン２０ｂとから形成
されている。第１アラインパターン２０ａは、島パター
ン２１ｃと第１ターゲットパターン２１ａとの間におい
て、第１ターゲットパターン２１ａの一屈曲部のエッジ
を中心として第１ターゲットパターン２１ａの一辺以上
（本実施の形態では２辺）の方向に延びるようにして形
成されている。第２アラインパターン２０ｂは、島パタ
ーン２１ｃと第２ターゲットパターン２１ｂとの間にお
いて、第２ターゲットパターン２１ｂの屈曲部のエッジ
を中心として第２ターゲットパターン２１ｂの一辺以上
（本実施の形態では２辺）の方向に延びるようにして形
成されている。
【００１９】本発明の実施形態においては、測定パター
ンが基準点から右方に向かって１枡ずつ離れる毎に＋
０．０５μｍずつターゲットパターン２１とアラインパ
ターン２０とが互いにずれるように構成される。このよ
うな誤整列測定パターンはウェハのスクライブ・レーン
上にマトリックス状に反復的に複数個形成される。この
場合、測定パターンが最初基準点から一側方向に移動す
るにつれて、ターゲットパターン２１とアラインパター
ン２０とが一定の間隙例えば０．０５μｍ程度ずつずれ
る。
ンが基準点から右方に向かって１枡ずつ離れる毎に＋
０．０５μｍずつターゲットパターン２１とアラインパ
ターン２０とが互いにずれるように構成される。このよ
うな誤整列測定パターンはウェハのスクライブ・レーン
上にマトリックス状に反復的に複数個形成される。この
場合、測定パターンが最初基準点から一側方向に移動す
るにつれて、ターゲットパターン２１とアラインパター
ン２０とが一定の間隙例えば０．０５μｍ程度ずつずれ
る。
【００２０】図４は測定時にアラインパターン２０とタ
ーゲットパターン２１とが一致する部分を示しており、
ターゲットパターン２１のずれを‘Ｚ’とする場合に以
下の各場合において一致部分が変化する。
ーゲットパターン２１とが一致する部分を示しており、
ターゲットパターン２１のずれを‘Ｚ’とする場合に以
下の各場合において一致部分が変化する。
【００２１】まず、Ｘ方向に＋Ｚほど誤整列が発生する
場合には（ａ）部分で第１アラインパターン２０ａと第
１ターゲットパターン２１ａとが一致し、Ｘ方向に−Ｚ
ほど誤整列が発生する場合には（ｂ）部分で第１アライ
ンパターン２０ｂと第２ターゲットパターン２１ｂとが
一致する。そして、Ｙ方向に＋Ｚほど誤整列が発生する
場合には（ｃ）部分で第１アラインパターン２０ａと第
１ターゲットパターン２１ａとが一致し、Ｙ方向に−Ｚ
ほど誤整列が発生する場合には（ｄ）部分で第２アライ
ンパターン２０ｂと第２ターゲットパターン２１ｂとが
一致する。このように１つの測定パターンを用いてＸ方
向及びＹ方向の一致状態を一度に観察することができ
る。従って、Ｘ方向及びＹ方向別々に整列状態を測定す
る必要がなくなり、測定を効率良く行うことができる。
場合には（ａ）部分で第１アラインパターン２０ａと第
１ターゲットパターン２１ａとが一致し、Ｘ方向に−Ｚ
ほど誤整列が発生する場合には（ｂ）部分で第１アライ
ンパターン２０ｂと第２ターゲットパターン２１ｂとが
一致する。そして、Ｙ方向に＋Ｚほど誤整列が発生する
場合には（ｃ）部分で第１アラインパターン２０ａと第
１ターゲットパターン２１ａとが一致し、Ｙ方向に−Ｚ
ほど誤整列が発生する場合には（ｄ）部分で第２アライ
ンパターン２０ｂと第２ターゲットパターン２１ｂとが
一致する。このように１つの測定パターンを用いてＸ方
向及びＹ方向の一致状態を一度に観察することができ
る。従って、Ｘ方向及びＹ方向別々に整列状態を測定す
る必要がなくなり、測定を効率良く行うことができる。
【００２２】例えば、半導体素子の製造工程中でフォト
リソグラフィー工程の終了後、誤整列測定を行ってＸ、
Ｙ方向共に＋０．２５μｍずつ誤整列が発生した場合、
図５（ｂ）に示すようなパターンの整列状態となる。こ
の場合、Ｘ方向に＋０．２５μｍの大きさに誤整列され
るため、アラインパターン２０が右方に移動して、アラ
インパターン２０とターゲットパターンが‘Ｃ’部分で
左右一致する。これは、基準点から右方に５枡離れた部
分に一致部分があることを意味する。１枡のずれの大き
さが０．０５μｍであるので、全体的には＋０．２５μ
ｍの大きさのずれ、すなわち誤整列が発生している。図
５ａは誤整列の無い状態を示すパターン整列図である。
リソグラフィー工程の終了後、誤整列測定を行ってＸ、
Ｙ方向共に＋０．２５μｍずつ誤整列が発生した場合、
図５（ｂ）に示すようなパターンの整列状態となる。こ
の場合、Ｘ方向に＋０．２５μｍの大きさに誤整列され
るため、アラインパターン２０が右方に移動して、アラ
インパターン２０とターゲットパターンが‘Ｃ’部分で
左右一致する。これは、基準点から右方に５枡離れた部
分に一致部分があることを意味する。１枡のずれの大き
さが０．０５μｍであるので、全体的には＋０．２５μ
ｍの大きさのずれ、すなわち誤整列が発生している。図
５ａは誤整列の無い状態を示すパターン整列図である。
【００２３】Ｘ方向に−０．２５μｍのずれの大きさで
誤整列される場合には、アラインパターン２０が左方に
向かって移動して、‘Ｄ’部分でターゲットパターン２
１とアラインパターン２０とが左右一致する。
誤整列される場合には、アラインパターン２０が左方に
向かって移動して、‘Ｄ’部分でターゲットパターン２
１とアラインパターン２０とが左右一致する。
【００２４】同様に、Ｙ方向への＋０．２５μｍの誤整
列時には、アラインパターン２０が上方に向かって移動
すして、‘Ｃ’部分に示すようにアラインパターン２０
とターゲットパターン２１とが上下一致する。そして、
Ｙ方向への−０．２５μｍの誤整列時には‘Ｄ’部分に
示すように上下一致する。
列時には、アラインパターン２０が上方に向かって移動
すして、‘Ｃ’部分に示すようにアラインパターン２０
とターゲットパターン２１とが上下一致する。そして、
Ｙ方向への−０．２５μｍの誤整列時には‘Ｄ’部分に
示すように上下一致する。
【００２５】図６は本発明の一実施の形態の測定パター
ンの面積が縮小されていることを従来例と比較して示す
比較図である。同図に示すように、本発明の一実施の形
態の半導体素子の誤整列測定パターンはフォトリソグラ
フィー工程後に従来例のようなアラインパターン２及び
ターゲットパターン１によって形成される空所が存在し
なくなる。このため、測定パターンの面積が５０％〜６
０％程度に縮小される。従って、ウェハ上にスクライブ
・レーンの面積を確保するための制限が緩和される。
ンの面積が縮小されていることを従来例と比較して示す
比較図である。同図に示すように、本発明の一実施の形
態の半導体素子の誤整列測定パターンはフォトリソグラ
フィー工程後に従来例のようなアラインパターン２及び
ターゲットパターン１によって形成される空所が存在し
なくなる。このため、測定パターンの面積が５０％〜６
０％程度に縮小される。従って、ウェハ上にスクライブ
・レーンの面積を確保するための制限が緩和される。
【００２６】
【発明の効果】以上説明したように、請求項１、２、４
及び５に記載の発明によれば、１つの測定パターンを用
いてＸ、Ｙ方向の整列状態を一度で観察可能なので、整
列状態の測定を効率よく行うことができる。又、測定パ
ターンの形成面積が小さいため、ウェハ上においてスク
ライブレーンの面積確保の制限が緩和されるという効果
がある。
及び５に記載の発明によれば、１つの測定パターンを用
いてＸ、Ｙ方向の整列状態を一度で観察可能なので、整
列状態の測定を効率よく行うことができる。又、測定パ
ターンの形成面積が小さいため、ウェハ上においてスク
ライブレーンの面積確保の制限が緩和されるという効果
がある。
【００２７】請求項３に記載の発明によれば、基準点を
中心としてアラインパターンとターゲットパターンとが
一定の大きさで互いにずれるように配置される。従っ
て、誤整列の大きさは、第１又は第２アラインパターン
が移動して第１又は第２のターゲットパターンと一致す
る部分によって効率的に判定することができるという効
果がある。
中心としてアラインパターンとターゲットパターンとが
一定の大きさで互いにずれるように配置される。従っ
て、誤整列の大きさは、第１又は第２アラインパターン
が移動して第１又は第２のターゲットパターンと一致す
る部分によって効率的に判定することができるという効
果がある。
【図１】従来の技術の誤整列測定パターンの構成図。
【図２】ａ、ｂは誤整列測定時の誤差の大きさを示す測
定状態図。
定状態図。
【図３】本発明の一実施の形態の半導体素子の誤整列測
定パターンの構成図。
定パターンの構成図。
【図４】一実施の形態の誤整列測定パターンを用いた測
定動作を示す構成図。
定動作を示す構成図。
【図５】ａ、ｂは一実施の形態の測定パターンを用いた
誤整列測定状態図。
誤整列測定状態図。
【図６】一実施の形態の測定パターンの面積が縮小され
たことを示す比較図。
たことを示す比較図。
２０ａ…第１整列パターン ２０ｂ…第２整列パターン ２１ａ…第１ターゲットパターン ２１ｂ…第２ターゲットパターン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年７月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【課題を解決するための手段】上記目的を達成するため
請求項１に記載の本発明の半導体素子の誤整列測定パタ
ーンは、複数個のターゲットパターンと、前記複数個の
ターゲットパターン上に跨るようにして配置される複数
個の整列パターンとを備え、半導体素子の誤整列を測定
するパターンにおいて、各測定パターンは、Ｘ方向とＹ
方向とが交差する第１及び第２屈曲部をそれぞれ有し、
互いに対称的に配置された第１及び第２ターゲットパタ
ーンと、前記第１及び第２ターゲットパターンによって
囲まれた領域内に配置され、前記第１ターゲットパター
ンの前記第１屈曲部と近接し、かつＸ方向とＹ方向とが
交差する第３屈曲部を有する第１整列パターンと、前記
第１及び第２ターゲットパターンによって囲まれた領域
内に配置され、前記第２ターゲットパターンの前記第２
屈曲部と近接し、かつＸ方向とＹ方向とが交差する第４
屈曲部を有する第２整列パターンとを備え、第１屈曲部
と第３屈曲部との間の距離及び第２屈曲部と第４屈曲部
との間の距離を観察することにより、測定パターンのＸ
方向及びＹ方向の整列状態が把握されることを要旨とす
る。
請求項１に記載の本発明の半導体素子の誤整列測定パタ
ーンは、複数個のターゲットパターンと、前記複数個の
ターゲットパターン上に跨るようにして配置される複数
個の整列パターンとを備え、半導体素子の誤整列を測定
するパターンにおいて、各測定パターンは、Ｘ方向とＹ
方向とが交差する第１及び第２屈曲部をそれぞれ有し、
互いに対称的に配置された第１及び第２ターゲットパタ
ーンと、前記第１及び第２ターゲットパターンによって
囲まれた領域内に配置され、前記第１ターゲットパター
ンの前記第１屈曲部と近接し、かつＸ方向とＹ方向とが
交差する第３屈曲部を有する第１整列パターンと、前記
第１及び第２ターゲットパターンによって囲まれた領域
内に配置され、前記第２ターゲットパターンの前記第２
屈曲部と近接し、かつＸ方向とＹ方向とが交差する第４
屈曲部を有する第２整列パターンとを備え、第１屈曲部
と第３屈曲部との間の距離及び第２屈曲部と第４屈曲部
との間の距離を観察することにより、測定パターンのＸ
方向及びＹ方向の整列状態が把握されることを要旨とす
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】請求項４に記載の発明は、前記第１及び第
２整列パターンは対角線方向に対向配置されていること
を要旨とする。
２整列パターンは対角線方向に対向配置されていること
を要旨とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】同様に、Ｙ方向への＋０．２５μｍの誤整
列時には、アラインパターン２０が上方に向かって移動
して、‘Ｃ’部分に示すようにアラインパターン２０と
ターゲットパターン２１とが上下一致する。そして、Ｙ
方向への−０．２５μｍの誤整列時には‘Ｄ’部分に示
すように上下一致する。
列時には、アラインパターン２０が上方に向かって移動
して、‘Ｃ’部分に示すようにアラインパターン２０と
ターゲットパターン２１とが上下一致する。そして、Ｙ
方向への−０．２５μｍの誤整列時には‘Ｄ’部分に示
すように上下一致する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】
【発明の効果】以上説明したように、請求項１、２及び
４に記載の発明によれば、１つの測定パターンを用いて
Ｘ、Ｙ方向の整列状態を一度で観察可能なので、整列状
態の測定を効率よく行うことができる。又、測定パター
ンの形成面積が小さいため、ウェハ上においてスクライ
ブレーンの面積確保の制限が緩和されるという効果があ
る。
４に記載の発明によれば、１つの測定パターンを用いて
Ｘ、Ｙ方向の整列状態を一度で観察可能なので、整列状
態の測定を効率よく行うことができる。又、測定パター
ンの形成面積が小さいため、ウェハ上においてスクライ
ブレーンの面積確保の制限が緩和されるという効果があ
る。
Claims (5)
- 【請求項１】 複数個のターゲットパターンと、前記複
数個のターゲットパターン上に跨るようにして配置され
る複数個の整列パターンとを備え、半導体素子の誤整列
を測定するパターンにおいて、各測定パターンはＸ方向
とＹ方向とが交差する第１及び第２屈曲部をそれぞれ有
する第１及び第２ターゲットパターンと、 前記第１ターゲットパターンの前記第１屈曲部の近傍に
おいてＸ方向及びＹ方向に沿って配置された第１整列パ
ターンと、 前記第２ターゲットパターンの前記第２屈曲部の近傍に
おいてＸ方向及びＹ方向に沿って配置された第２整列パ
ターンとを備えることを特徴とする半導体素子の誤整列
測定パターン。 - 【請求項２】 前記複数の測定パターンはマトリックス
状に配置されていることを特徴とする請求項１記載の半
導体素子の誤整列測定パターン。 - 【請求項３】 前記第１及び第２ターゲットパターンと
第１及び第２整列パターンは測定パターンの基準点を中
心として一方向に一定の大きさで互いにずれるように配
置されていることを特徴とする請求項１記載の半導体素
子の誤整列測定パターン。 - 【請求項４】 前記第１及び第２整列パターンは対角線
方向に対向配置されていることを特徴とする請求項１記
載の半導体素子の誤整列測定パターン。 - 【請求項５】 前記第１整列パターンは前記第１ターゲ
ットパターンの第１屈曲部と対応して屈曲され、前記第
２整列パターンは前記第２ターゲットパターンの第２屈
曲部と対応して屈曲されていることを特徴とする請求項
１記載の半導体素子の誤整列測定パターン。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR4628/1998 | 1998-02-16 | ||
| KR1019980004628A KR19990070018A (ko) | 1998-02-16 | 1998-02-16 | 반도체 소자의 오정렬 측정 패턴 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274253A true JPH11274253A (ja) | 1999-10-08 |
| JP3285828B2 JP3285828B2 (ja) | 2002-05-27 |
Family
ID=19533142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23284098A Expired - Fee Related JP3285828B2 (ja) | 1998-02-16 | 1998-08-19 | 半導体素子の誤整列測定パターン |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3285828B2 (ja) |
| KR (1) | KR19990070018A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045476A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체소자의 테스트 패턴 |
| JP3677426B2 (ja) * | 2000-02-21 | 2005-08-03 | Ｎｅｃエレクトロニクス株式会社 | 位置合わせ精度計測マーク |
-
1998
- 1998-02-16 KR KR1019980004628A patent/KR19990070018A/ko not_active Ceased
- 1998-08-19 JP JP23284098A patent/JP3285828B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990070018A (ko) | 1999-09-06 |
| JP3285828B2 (ja) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3634505B2 (ja) | アライメントマーク配置方法 | |
| US8043928B2 (en) | Efficient provision of alignment marks on semiconductor wafer | |
| US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
| US5910830A (en) | Liquid crystal display panels including alignment keys in the active regions thereof, and methods for manufacturing | |
| TW480586B (en) | Alignment mark set and method of measuring alignment accuracy | |
| CN114167694A (zh) | 一种组合式套刻标记、使用套刻标记测量套刻误差的方法 | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| JPH11274253A (ja) | 半導体素子の誤整列測定パターン | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| JP2000133575A (ja) | 重ね合わせ検査マークを備える半導体装置 | |
| JP3580992B2 (ja) | フォトマスク | |
| JP3756348B2 (ja) | 合わせズレ検出パターン | |
| KR20030094454A (ko) | 반도체 소자의 얼라인 키 | |
| JP2000294487A (ja) | 半導体装置製造用重ね合わせ測定マークの配置構造 | |
| JPH08321453A (ja) | 半導体装置用目合わせ方式 | |
| US7413834B2 (en) | Photomask with alignment marks for the current layer | |
| JP3137237B2 (ja) | 半導体装置の製造方法 | |
| US20260047403A1 (en) | Method for fabricating semiconductor device | |
| KR100271631B1 (ko) | 반도체웨이퍼제조용얼라인키형성구조 | |
| CN116500855B (zh) | 一种掩模版及半导体结构 | |
| US7498248B2 (en) | Methods of compensating for an alignment error during fabrication of structures on semiconductor substrates | |
| JP2002110752A (ja) | 半導体装置およびその試験方法 | |
| CN115172335A (zh) | 半导体结构的对准标记及半导体结构 | |
| US20050002034A1 (en) | Overlay key with a plurality of crossings and method of measuring overlay accuracy using the same | |
| JP4146827B2 (ja) | 基準値設定方法、パターン判定方法、アライメント検査装置、半導体装置製造システム、半導体製造工場および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |