JPH11274286A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPH11274286A JPH11274286A JP10075314A JP7531498A JPH11274286A JP H11274286 A JPH11274286 A JP H11274286A JP 10075314 A JP10075314 A JP 10075314A JP 7531498 A JP7531498 A JP 7531498A JP H11274286 A JPH11274286 A JP H11274286A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ozone
- teos
- semiconductor substrate
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 下地表面を表面処理しても、オゾン−ＴＥＯ
Ｓ絶縁膜では０．３μｍ以下での微細トレンチ構造で
は、トレンチ形成後に絶縁膜の合わさり目にスリットが
発生して良好な埋め込み特性が得られないという問題も
生じる。 【解決手段】 半導体基板１にパッド酸化膜２と窒化シ
リコン膜３を順次形成した後、異方性エッチングにより
順次加工し、半導体基板１にトレンチ溝を形成する。次
に、トレンチ溝にオゾン−ＴＥＯＳ膜４を、トレンチ溝
領域の表面が半導体基板１表面より上になるように埋設
する。次に、熱処理により、オゾン−ＴＥＯＳ膜４の膜
質を緻密化させると同時にオゾン−ＴＥＯＳ膜４下に再
酸化膜５を形成する。次に、オゾン−ＴＥＯＳ膜４表面
を平坦化した後、パッド酸化膜２と窒化シリコン膜３を
除去し、トレンチ溝にオゾン−ＴＥＯＳ膜４及び再酸化
膜５を埋設し、素子分離領域を形成する。
Ｓ絶縁膜では０．３μｍ以下での微細トレンチ構造で
は、トレンチ形成後に絶縁膜の合わさり目にスリットが
発生して良好な埋め込み特性が得られないという問題も
生じる。 【解決手段】 半導体基板１にパッド酸化膜２と窒化シ
リコン膜３を順次形成した後、異方性エッチングにより
順次加工し、半導体基板１にトレンチ溝を形成する。次
に、トレンチ溝にオゾン−ＴＥＯＳ膜４を、トレンチ溝
領域の表面が半導体基板１表面より上になるように埋設
する。次に、熱処理により、オゾン−ＴＥＯＳ膜４の膜
質を緻密化させると同時にオゾン−ＴＥＯＳ膜４下に再
酸化膜５を形成する。次に、オゾン−ＴＥＯＳ膜４表面
を平坦化した後、パッド酸化膜２と窒化シリコン膜３を
除去し、トレンチ溝にオゾン−ＴＥＯＳ膜４及び再酸化
膜５を埋設し、素子分離領域を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、素子分離領域の形
成方法、さらに、詳しくは、トレンチ溝に絶縁膜を埋設
した素子分離領域の形成方法に関するものである。
成方法、さらに、詳しくは、トレンチ溝に絶縁膜を埋設
した素子分離領域の形成方法に関するものである。
【０００２】
【従来の技術】半導体基板上に形成された素子間の電気
的分離を図るための構造として、トレンチ溝に絶縁膜を
埋設してなる素子分離構造（以下、「トレンチ素子分離
構造」という。）が知られている。このトレンチ素子分
離構造は例えば図２に示したように形成される。
的分離を図るための構造として、トレンチ溝に絶縁膜を
埋設してなる素子分離構造（以下、「トレンチ素子分離
構造」という。）が知られている。このトレンチ素子分
離構造は例えば図２に示したように形成される。
【０００３】即ち、まず、半導体基板２１の表面に、酸
化シリコンからなる熱酸化膜２２を形成し、続いて熱酸
化膜２２上に化学的気相成長（ＣＶＤ）法によって、窒
化シリコン膜２３を堆積する（図２（ａ））。
化シリコンからなる熱酸化膜２２を形成し、続いて熱酸
化膜２２上に化学的気相成長（ＣＶＤ）法によって、窒
化シリコン膜２３を堆積する（図２（ａ））。
【０００４】そして、フォトリソグラフィ技術にて、マ
スクを形成してこれらの窒化シリコン膜２３、熱酸化膜
２２及び半導体基板２１を異方性エッチングにて加工
し、トレンチ溝を形成する。次に、異方性エッチングで
除去されたシリコン部分は、活性領域との境界部分にお
いて、ダメージを受けており、品質的に好ましくないの
でトレンチ溝表面に表面酸化膜２４を形成し、品質を良
好に保つ（図２（ｂ））。
スクを形成してこれらの窒化シリコン膜２３、熱酸化膜
２２及び半導体基板２１を異方性エッチングにて加工
し、トレンチ溝を形成する。次に、異方性エッチングで
除去されたシリコン部分は、活性領域との境界部分にお
いて、ダメージを受けており、品質的に好ましくないの
でトレンチ溝表面に表面酸化膜２４を形成し、品質を良
好に保つ（図２（ｂ））。
【０００５】続いて、オゾン−ＴＥＯＳ反応を利用した
ＣＶＤ法にてトレンチ溝を埋め込む酸化シリコン層を形
成する。高オゾン濃度（オゾン濃度４．５％以上）のオ
ゾン−ＴＥＯＳ反応を利用したＣＶＤ法では、下地がシ
リコン酸化膜の場合、下地依存性があるため、下地依存
性の少ない低オゾン濃度（オゾン濃度１％以下）でのオ
ゾン−ＴＥＯＳ絶縁膜２５ａを薄く形成した後に、高オ
ゾン濃度でのオゾン−ＴＥＯＳ絶縁膜２５ｂを形成する
（図２（ｃ））。
ＣＶＤ法にてトレンチ溝を埋め込む酸化シリコン層を形
成する。高オゾン濃度（オゾン濃度４．５％以上）のオ
ゾン−ＴＥＯＳ反応を利用したＣＶＤ法では、下地がシ
リコン酸化膜の場合、下地依存性があるため、下地依存
性の少ない低オゾン濃度（オゾン濃度１％以下）でのオ
ゾン−ＴＥＯＳ絶縁膜２５ａを薄く形成した後に、高オ
ゾン濃度でのオゾン−ＴＥＯＳ絶縁膜２５ｂを形成する
（図２（ｃ））。
【０００６】その他に、下地依存性を低減するために下
地表面を表面処理（窒素やアンモニアプラズマ処理、ア
ルゴンプラズマ処理、ＴＭＡＨ（Ｔｒｉｍｅｔｙｌ Ａ
ｎｍｍｏｎｉａ Ｈｙｄｒｏｘｙ）でのディップ処理）
を行ってもよい。
地表面を表面処理（窒素やアンモニアプラズマ処理、ア
ルゴンプラズマ処理、ＴＭＡＨ（Ｔｒｉｍｅｔｙｌ Ａ
ｎｍｍｏｎｉａ Ｈｙｄｒｏｘｙ）でのディップ処理）
を行ってもよい。
【０００７】次に、埋め込まれたオゾン−ＴＥＯＳ絶縁
膜２５ａ、２５ｂの緻密化（例えば、熱酸化膜と近い膜
質が得られるためには、オゾン−ＴＥＯＳ反応を利用し
た絶縁膜では窒素雰囲気中での１０００〜１１００℃で
の熱処理が必要である。）を行った後に、ＣＭＰ等によ
り平坦化を行う（図２（ｄ））。更に、表面の酸化シリ
コン膜と窒化シリコン膜とを除去し、トレンチ溝内に酸
化シリコン層が埋め込まれたトレンチ分離構造が得られ
る（図２（ｅ））。
膜２５ａ、２５ｂの緻密化（例えば、熱酸化膜と近い膜
質が得られるためには、オゾン−ＴＥＯＳ反応を利用し
た絶縁膜では窒素雰囲気中での１０００〜１１００℃で
の熱処理が必要である。）を行った後に、ＣＭＰ等によ
り平坦化を行う（図２（ｄ））。更に、表面の酸化シリ
コン膜と窒化シリコン膜とを除去し、トレンチ溝内に酸
化シリコン層が埋め込まれたトレンチ分離構造が得られ
る（図２（ｅ））。
【０００８】
【発明が解決しようとする課題】しかしながら、下地依
存性を低減するためには、まず、膜質の劣る低オゾン濃
度でのオゾン−ＴＥＯＳ絶縁膜を５００〜１０００Å以
上形成する必要があり、低オゾン濃度でのオゾン−ＴＥ
ＯＳ絶縁膜を形成した後に高オゾン濃度でのオゾン−Ｔ
ＥＯＳ絶縁膜を形成する場合には、低オゾン濃度でのオ
ゾン−ＴＥＯＳ絶縁膜は緻密化のための熱処理を行って
も膜質は悪い。このため、トレンチ工程後のウエットエ
ッチング処理を行った場合、エッチングレートの違いに
より、低オゾン濃度でのオゾン−ＴＥＯＳ絶縁膜と高オ
ゾン濃度でのオゾン−ＴＥＯＳ絶縁膜との間で段差が生
じてしまう。
存性を低減するためには、まず、膜質の劣る低オゾン濃
度でのオゾン−ＴＥＯＳ絶縁膜を５００〜１０００Å以
上形成する必要があり、低オゾン濃度でのオゾン−ＴＥ
ＯＳ絶縁膜を形成した後に高オゾン濃度でのオゾン−Ｔ
ＥＯＳ絶縁膜を形成する場合には、低オゾン濃度でのオ
ゾン−ＴＥＯＳ絶縁膜は緻密化のための熱処理を行って
も膜質は悪い。このため、トレンチ工程後のウエットエ
ッチング処理を行った場合、エッチングレートの違いに
より、低オゾン濃度でのオゾン−ＴＥＯＳ絶縁膜と高オ
ゾン濃度でのオゾン−ＴＥＯＳ絶縁膜との間で段差が生
じてしまう。
【０００９】また、微細化が進んでいき、開口径の小さ
い所と大きい所がある場合、小さい所においては、低オ
ゾン濃度でのオゾン−ＴＥＯＳ絶縁膜のみでトレンチ部
分が埋まってしまい、良好な素子分離特性が得られない
という問題が生じる。
い所と大きい所がある場合、小さい所においては、低オ
ゾン濃度でのオゾン−ＴＥＯＳ絶縁膜のみでトレンチ部
分が埋まってしまい、良好な素子分離特性が得られない
という問題が生じる。
【００１０】更に、下地表面を表面処理しても、オゾン
−ＴＥＯＳ絶縁膜では０．３μｍ以下での微細トレンチ
構造では、図２に示すように、トレンチ形成後に絶縁膜
の合わさり目にボイド２６が発生して良好な埋め込み特
性が得られないという問題も生じる。
−ＴＥＯＳ絶縁膜では０．３μｍ以下での微細トレンチ
構造では、図２に示すように、トレンチ形成後に絶縁膜
の合わさり目にボイド２６が発生して良好な埋め込み特
性が得られないという問題も生じる。
【００１１】
【課題を解決するための手段】請求項１に記載の本発明
の素子分離領域の形成方法は、半導体基板に第１の絶縁
膜と耐酸化用堆積膜を順次形成する工程と、上記耐酸化
用堆積膜と第１の絶縁膜と半導体基板とを異方性エッチ
ングにより順次加工し、半導体基板にトレンチ溝を形成
する工程と、上記トレンチ溝にオゾン−ＴＥＯＳ反応を
用いて形成した第２の絶縁膜を、上記トレンチ溝領域の
表面が半導体基板表面より上に位置するように埋設する
工程と、熱処理により、上記第２の絶縁膜の膜質を緻密
化させると同時に該第２の絶縁膜と上記半導体基板との
間に再酸化膜を形成する工程と、上記第２の絶縁膜表面
を平坦化した後、上記耐酸化用堆積膜と上記第１の絶縁
膜を除去することにより、素子分離領域を形成する工程
とを有することを特徴とするものである。
の素子分離領域の形成方法は、半導体基板に第１の絶縁
膜と耐酸化用堆積膜を順次形成する工程と、上記耐酸化
用堆積膜と第１の絶縁膜と半導体基板とを異方性エッチ
ングにより順次加工し、半導体基板にトレンチ溝を形成
する工程と、上記トレンチ溝にオゾン−ＴＥＯＳ反応を
用いて形成した第２の絶縁膜を、上記トレンチ溝領域の
表面が半導体基板表面より上に位置するように埋設する
工程と、熱処理により、上記第２の絶縁膜の膜質を緻密
化させると同時に該第２の絶縁膜と上記半導体基板との
間に再酸化膜を形成する工程と、上記第２の絶縁膜表面
を平坦化した後、上記耐酸化用堆積膜と上記第１の絶縁
膜を除去することにより、素子分離領域を形成する工程
とを有することを特徴とするものである。
【００１２】また、請求項２に記載の本発明の素子分離
領域の形成方法は、上記再酸化膜の膜厚を５０Å以上で
且つ１５００Å以下であることを特徴とする、請求項１
に記載の素子分離領域の形成方法である。
領域の形成方法は、上記再酸化膜の膜厚を５０Å以上で
且つ１５００Å以下であることを特徴とする、請求項１
に記載の素子分離領域の形成方法である。
【００１３】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
明について詳細に説明する。
【００１４】図１は本発明のトレンチ素子分離構造の素
子分離領域の形成工程を示す図であり、図１において、
１は半導体基板、２はパッド酸化膜、３は窒化シリコン
膜、４はオゾン−ＴＥＯＳ膜、５は再酸化膜を示す。
子分離領域の形成工程を示す図であり、図１において、
１は半導体基板、２はパッド酸化膜、３は窒化シリコン
膜、４はオゾン−ＴＥＯＳ膜、５は再酸化膜を示す。
【００１５】図１（ａ）に示すように、半導体基板１上
に第１の絶縁膜（パッド酸化膜２）を５０〜３００Åの
厚さ（０．２５μｍプロセスにおいては、１４０Å程
度）で形成した後、表面全体に耐酸化用堆積膜として、
窒化シリコン膜３を１０００〜３０００Åの厚さ（０．
２５μｍプロセスにおいては、１６００Å程度）で形成
する。
に第１の絶縁膜（パッド酸化膜２）を５０〜３００Åの
厚さ（０．２５μｍプロセスにおいては、１４０Å程
度）で形成した後、表面全体に耐酸化用堆積膜として、
窒化シリコン膜３を１０００〜３０００Åの厚さ（０．
２５μｍプロセスにおいては、１６００Å程度）で形成
する。
【００１６】次に、素子分離領域形成用マスクを用いた
エッチング工程で、窒化シリコン膜３、パッド酸化膜
２、半導体基板１を異方性エッチングにて、加工し、ト
レンチ溝を半導体基板１上に１０００〜５０００Å
（０．２５μｍプロセスにおいては、４０００Å程度）
の深さで形成する。
エッチング工程で、窒化シリコン膜３、パッド酸化膜
２、半導体基板１を異方性エッチングにて、加工し、ト
レンチ溝を半導体基板１上に１０００〜５０００Å
（０．２５μｍプロセスにおいては、４０００Å程度）
の深さで形成する。
【００１７】次に、図１（ｂ）に示すように、トレンチ
溝にオゾン−ＴＥＯＳ反応を利用した第２の絶縁膜（オ
ゾン−ＴＥＯＳ膜４）を３０００〜１００００Å（０．
２５μｍプロセスにおいては、７０００Å程度）の厚さ
にて埋め込む。この際の条件は、温度４００℃、Ｏ2／
Ｏ3＝７．５ＳＬＭ（１００ｍｇ／ｍ3）、ＴＥＯＳ＝
２．２ＳＬＭ（バブリング温度は６５℃）とする。
溝にオゾン−ＴＥＯＳ反応を利用した第２の絶縁膜（オ
ゾン−ＴＥＯＳ膜４）を３０００〜１００００Å（０．
２５μｍプロセスにおいては、７０００Å程度）の厚さ
にて埋め込む。この際の条件は、温度４００℃、Ｏ2／
Ｏ3＝７．５ＳＬＭ（１００ｍｇ／ｍ3）、ＴＥＯＳ＝
２．２ＳＬＭ（バブリング温度は６５℃）とする。
【００１８】オゾン−ＴＥＯＳ膜４はトレンチ溝とパッ
ド酸化膜２と窒化シリコン膜３とのトータルの厚さより
厚い膜厚で形成し、トレンチ溝領域におけるオゾン−Ｔ
ＥＯＳ膜４の表面が半導体基板１表面より上に位置する
ように形成する。
ド酸化膜２と窒化シリコン膜３とのトータルの厚さより
厚い膜厚で形成し、トレンチ溝領域におけるオゾン−Ｔ
ＥＯＳ膜４の表面が半導体基板１表面より上に位置する
ように形成する。
【００１９】ここで、トレンチ溝内面がシリコンと窒化
シリコン膜の状態では、オゾン−ＴＥＯＳ絶縁膜４形成
において、下地依存性はなく、トレンチ径が０．１５μ
ｍのまで、ボイドの発生なく埋め込むことができる。
シリコン膜の状態では、オゾン−ＴＥＯＳ絶縁膜４形成
において、下地依存性はなく、トレンチ径が０．１５μ
ｍのまで、ボイドの発生なく埋め込むことができる。
【００２０】次に、オゾン−ＴＥＯＳ膜４は熱酸化膜と
のエッチングレートで２倍以下のウエットエッチング速
度を得ようとする目的での緻密化のためと、埋め込み酸
化膜の界面特性を確保するために５０〜１５００Åの厚
さ（０．２５μｍプロセスにおいては、１２００Å程
度）で熱酸化処理を行い、オゾン−ＴＥＯＳ膜４下に再
酸化膜５を形成する。この際、窒化シリコン膜３によ
り、パッド酸化膜２の酸化は抑制できる。
のエッチングレートで２倍以下のウエットエッチング速
度を得ようとする目的での緻密化のためと、埋め込み酸
化膜の界面特性を確保するために５０〜１５００Åの厚
さ（０．２５μｍプロセスにおいては、１２００Å程
度）で熱酸化処理を行い、オゾン−ＴＥＯＳ膜４下に再
酸化膜５を形成する。この際、窒化シリコン膜３によ
り、パッド酸化膜２の酸化は抑制できる。
【００２１】この熱酸化処理の条件は、雰囲気はドライ
酸化又はパイロ酸化で、１０５０〜１１５０℃とする。
また、再酸化膜の膜厚が５０Åより薄い場合は、膜収縮
抑制効果が無いという問題点がある。また、１５００Å
より厚い場合にはトランジスタ特性が劣化するという問
題点がある。
酸化又はパイロ酸化で、１０５０〜１１５０℃とする。
また、再酸化膜の膜厚が５０Åより薄い場合は、膜収縮
抑制効果が無いという問題点がある。また、１５００Å
より厚い場合にはトランジスタ特性が劣化するという問
題点がある。
【００２２】酸化処理はオゾン−ＴＥＯＳ反応を利用し
た絶縁膜の膜ストレスを改善し、トレンチ工程後の熱酸
化や注入不純物等の熱拡散などの熱処理工程により、半
導体基板１中に結晶格子にすべりや転移等の結晶欠陥を
低減し、結晶欠陥を介してリーク電流が流れて、素子分
離機能が低下することを防止することができる。
た絶縁膜の膜ストレスを改善し、トレンチ工程後の熱酸
化や注入不純物等の熱拡散などの熱処理工程により、半
導体基板１中に結晶格子にすべりや転移等の結晶欠陥を
低減し、結晶欠陥を介してリーク電流が流れて、素子分
離機能が低下することを防止することができる。
【００２３】次に、図１（ｅ）に示すように、ＣＭＰ法
を利用して、窒化シリコン膜３表面まで研磨して、表面
を平坦化する。最後に、窒化シリコン膜３とパッド酸化
膜２を除去して、トレンチ素子分離構造を形成する（図
１（ｆ））。
を利用して、窒化シリコン膜３表面まで研磨して、表面
を平坦化する。最後に、窒化シリコン膜３とパッド酸化
膜２を除去して、トレンチ素子分離構造を形成する（図
１（ｆ））。
【００２４】表１に従来技術と本発明とでのオゾン−Ｔ
ＥＯＳ絶縁膜の埋め込み特性と膜ストレスの比較を示
す。
ＥＯＳ絶縁膜の埋め込み特性と膜ストレスの比較を示
す。
【００２５】
【表１】
【００２６】本発明では、下地依存性なく０．１５μｍ
までの微細トレンチまでボイド発生なく埋め込むことが
できるが、従来技術では、０．４０μｍ以下では、トレ
ンチ工程終了後のウエットエッチングにより埋め込み絶
縁膜の合わさり目にボイドが発生する。
までの微細トレンチまでボイド発生なく埋め込むことが
できるが、従来技術では、０．４０μｍ以下では、トレ
ンチ工程終了後のウエットエッチングにより埋め込み絶
縁膜の合わさり目にボイドが発生する。
【００２７】また、表１に示すように、従来技術におい
て、オゾン−ＴＥＯＳ絶縁膜では、約９〜１０％程度の
膜収縮が発生し、膜ストレスは２×１０9ｄｙｅｎ／ｃ
ｍ2の引っ張り応力から３×１０9ｄｙｅｎ／ｃｍ2の圧
縮応力に大きな変化を起こしている。また、従来技術に
おいては、ラマン分光法にてシリコン中のストレスを評
価すると、大きなストレスが発生しているのが分かる。
て、オゾン−ＴＥＯＳ絶縁膜では、約９〜１０％程度の
膜収縮が発生し、膜ストレスは２×１０9ｄｙｅｎ／ｃ
ｍ2の引っ張り応力から３×１０9ｄｙｅｎ／ｃｍ2の圧
縮応力に大きな変化を起こしている。また、従来技術に
おいては、ラマン分光法にてシリコン中のストレスを評
価すると、大きなストレスが発生しているのが分かる。
【００２８】これに対し、本発明では、約６〜７％程度
と膜収縮率が低減され、また、ラマン分光法にてシリコ
ン中でのラマンシフト量が従来技術の０．７７ｃｍ-1か
ら０．０２ｃｍ-1に低減されていることから、ストレス
が低減されていることがわかり、トレンチ工程後の熱酸
化や注入不純物等の熱拡散などの熱処理工程により、半
導体基板中の結晶格子に対して、すべりや転移等の結晶
欠陥を低減し、欠陥を介してリーク電流が流れて素子分
離機能が低下することを防ぐことが可能となる。
と膜収縮率が低減され、また、ラマン分光法にてシリコ
ン中でのラマンシフト量が従来技術の０．７７ｃｍ-1か
ら０．０２ｃｍ-1に低減されていることから、ストレス
が低減されていることがわかり、トレンチ工程後の熱酸
化や注入不純物等の熱拡散などの熱処理工程により、半
導体基板中の結晶格子に対して、すべりや転移等の結晶
欠陥を低減し、欠陥を介してリーク電流が流れて素子分
離機能が低下することを防ぐことが可能となる。
【００２９】
【発明の効果】以上、詳細に説明したように、トレンチ
溝を形成した状態で、トレンチ溝内にオゾン−ＴＥＯＳ
反応を利用した絶縁膜を埋め込むことで下地依存性がな
く、微細素子分離領域まで、良好な埋め込み特性が得ら
れる。
溝を形成した状態で、トレンチ溝内にオゾン−ＴＥＯＳ
反応を利用した絶縁膜を埋め込むことで下地依存性がな
く、微細素子分離領域まで、良好な埋め込み特性が得ら
れる。
【００３０】また、膜質改善のためとトレンチ内の酸化
膜の界面特性を確保するために緻密化の熱酸化処理を行
うことで、埋め込んだオゾン−ＴＥＯＳ反応を利用した
絶縁膜の緻密化による膜収縮により半導体基板に生じた
応力を低減することでトレンチ工程後の熱酸化や注入不
純物等の熱拡散などの熱処理工程によい半導体基板中に
結晶格子にすべりや転移等の結晶欠陥の発生を低減する
ことができ、そのために欠陥を介してリーク電流が流れ
て素子分離機能が低下することを防ぐことができる。
膜の界面特性を確保するために緻密化の熱酸化処理を行
うことで、埋め込んだオゾン−ＴＥＯＳ反応を利用した
絶縁膜の緻密化による膜収縮により半導体基板に生じた
応力を低減することでトレンチ工程後の熱酸化や注入不
純物等の熱拡散などの熱処理工程によい半導体基板中に
結晶格子にすべりや転移等の結晶欠陥の発生を低減する
ことができ、そのために欠陥を介してリーク電流が流れ
て素子分離機能が低下することを防ぐことができる。
【図１】本発明の一実施の形態の素子分離領域の形成工
程図である。
程図である。
【図２】従来のトレンチ素子分離領域の形成工程図であ
る。
る。
１ 半導体基板 ２ パッド酸化膜 ３ 窒化シリコン膜 ４ オゾン−ＴＥＯＳ膜 ５ 再酸化膜
Claims (2)
- 【請求項１】 半導体基板に第１の絶縁膜と耐酸化用堆
積膜を順次形成する工程と、 上記耐酸化用堆積膜と第１の絶縁膜と半導体基板とを異
方性エッチングにより順次加工し、半導体基板にトレン
チ溝を形成する工程と、 上記トレンチ溝にオゾン−ＴＥＯＳ反応を用いて形成し
た第２の絶縁膜を、上記トレンチ溝領域の表面が半導体
基板表面より上に位置するように埋設する工程と、 熱処理により、上記第２の絶縁膜の膜質を緻密化させる
と同時に該第２の絶縁膜と上記半導体基板との間に再酸
化膜を形成する工程と、 上記第２の絶縁膜表面を平坦化した後、上記耐酸化用堆
積膜と上記第１の絶縁膜を除去することにより、素子分
離領域を形成する工程とを有することを特徴とする、素
子分離領域の形成方法。 - 【請求項２】 上記再酸化膜の膜厚を５０Å以上で且つ
１５００Å以下であることを特徴とする、請求項１に記
載の素子分離領域の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10075314A JPH11274286A (ja) | 1998-03-24 | 1998-03-24 | 素子分離領域の形成方法 |
| KR1019990009853A KR100334245B1 (ko) | 1998-03-24 | 1999-03-23 | 소자분리영역의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10075314A JPH11274286A (ja) | 1998-03-24 | 1998-03-24 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274286A true JPH11274286A (ja) | 1999-10-08 |
Family
ID=13572684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10075314A Pending JPH11274286A (ja) | 1998-03-24 | 1998-03-24 | 素子分離領域の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11274286A (ja) |
| KR (1) | KR100334245B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336777B1 (ko) * | 1999-11-29 | 2002-05-16 | 박종섭 | 반도체소자의 격리영역 형성방법 |
| JP2002289680A (ja) * | 2001-03-26 | 2002-10-04 | Kawasaki Microelectronics Kk | 半導体装置の素子分離構造の形成方法 |
| KR100639886B1 (ko) | 2005-09-07 | 2006-11-01 | 주식회사 아이피에스 | 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법 |
| US8906761B2 (en) | 2012-09-10 | 2014-12-09 | Samsung Electronics Co., Ltd. | Method of manufacturing for semiconductor device using expandable material |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0183860B1 (ko) * | 1996-05-21 | 1999-04-15 | 김광호 | 반도체 장치의 트렌치 소자 분리 방법 |
| US5763315A (en) * | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| US5786262A (en) * | 1997-04-09 | 1998-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-planarized gapfilling for shallow trench isolation |
| US5726090A (en) * | 1997-05-01 | 1998-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gap-filling of O3 -TEOS for shallow trench isolation |
| US5741740A (en) * | 1997-06-12 | 1998-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer |
-
1998
- 1998-03-24 JP JP10075314A patent/JPH11274286A/ja active Pending
-
1999
- 1999-03-23 KR KR1019990009853A patent/KR100334245B1/ko not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336777B1 (ko) * | 1999-11-29 | 2002-05-16 | 박종섭 | 반도체소자의 격리영역 형성방법 |
| JP2002289680A (ja) * | 2001-03-26 | 2002-10-04 | Kawasaki Microelectronics Kk | 半導体装置の素子分離構造の形成方法 |
| KR100639886B1 (ko) | 2005-09-07 | 2006-11-01 | 주식회사 아이피에스 | 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법 |
| US8906761B2 (en) | 2012-09-10 | 2014-12-09 | Samsung Electronics Co., Ltd. | Method of manufacturing for semiconductor device using expandable material |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990078155A (ko) | 1999-10-25 |
| KR100334245B1 (ko) | 2002-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100574731B1 (ko) | 반도체 장치의 제조 방법 | |
| US5763315A (en) | Shallow trench isolation with oxide-nitride/oxynitride liner | |
| TWI278960B (en) | Method for achieving improved STI gap fill with reduced stress | |
| US7514366B2 (en) | Methods for forming shallow trench isolation | |
| TW554472B (en) | A method for forming shallow trench isolation | |
| US6974755B2 (en) | Isolation structure with nitrogen-containing liner and methods of manufacture | |
| JPH0846029A (ja) | 分離部材を形成する方法 | |
| JP2004207564A (ja) | 半導体装置の製造方法と半導体装置 | |
| JPH09321132A (ja) | 半導体装置のトレンチ素子分離方法 | |
| US6051478A (en) | Method of enhancing trench edge oxide quality | |
| US7442620B2 (en) | Methods for forming a trench isolation structure with rounded corners in a silicon substrate | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US6649488B2 (en) | Method of shallow trench isolation | |
| JP2000332099A (ja) | 半導体装置およびその製造方法 | |
| US6444518B2 (en) | Method and manufacturing a device separation film in a semiconductor device | |
| JPH11330226A (ja) | 浅いトレンチアイソレ―ション方法 | |
| TWI320214B (en) | Method of forming a trench isolation structure | |
| JPH11274286A (ja) | 素子分離領域の形成方法 | |
| US6187648B1 (en) | Method of forming a device isolation region | |
| JP2005322859A (ja) | 半導体装置およびその製造方法 | |
| JP3333313B2 (ja) | 半導体装置の製造方法 | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20020022340A1 (en) | Method of forming a shallow trench isolation | |
| US6911374B2 (en) | Fabrication method for shallow trench isolation region | |
| JP2008010884A (ja) | 半導体装置の製造方法 |