JPH11274303A - 集積回路の合金製相互接続構造を形成する方法 - Google Patents

集積回路の合金製相互接続構造を形成する方法

Info

Publication number
JPH11274303A
JPH11274303A JP11015686A JP1568699A JPH11274303A JP H11274303 A JPH11274303 A JP H11274303A JP 11015686 A JP11015686 A JP 11015686A JP 1568699 A JP1568699 A JP 1568699A JP H11274303 A JPH11274303 A JP H11274303A
Authority
JP
Japan
Prior art keywords
metal
forming
alloy
interconnect structure
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11015686A
Other languages
English (en)
Other versions
JP3521119B2 (ja
Inventor
Isik C Kizilyalli
シー.キジルヤリー イジック
Sailesh M Merchant
エム.マーチャント サイレッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH11274303A publication Critical patent/JPH11274303A/ja
Application granted granted Critical
Publication of JP3521119B2 publication Critical patent/JP3521119B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/059—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by reflowing or applying pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 ポリマー製の誘電体に対し損傷を与えること
がない低い温度で相互接続プロセスを行うことのできる
合金を提供すること、誘電体層の開口内に合金製相互接
続構造を形成する方法を提供する。 【解決手段】 本発明の方法は、開口内に合金を形成す
るステップを含む。この合金は、少なくとも第1金属と
第2金属とを含み、第1金属は周期律表の第13族の元
素から選択され、第2金属の融点および誘電体材料のガ
ラス遷移温度Tgよりも遥かに低い融点を有する。さら
に本発明の方法は、第1金属を溶融する温度に第1金属
と第2金属を曝すステップを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路に形成さ
れるプラグと相互接続構造を形成する方法に関し、特に
アルミと低融点の周期律表の第13族の金属からプラグ
と相互接続構造を形成する方法に関する。
【0002】
【従来の技術】集積回路、特にCMOSデバイスにおい
ては、機能に対する要望および利点をさらに追求してい
くことにより幅広い利用範囲が得られている。このよう
な要望に応えるために、集積回路業界は、現行の製造プ
ロセスと装置の利用を拡張し、機能を向上させるような
新たな集積回路構造を開発し続けている。
【0003】集積回路の製造の重要な点は、個々の半導
体デバイス端子とさまざまな電力供給構造および共通の
信号を搬送する導体構造(バス)を有する回路素子との
間に信頼性が高くかつ低抵抗の接続構造を構成すること
である。集積回路業界では半導体デバイス端子に直接接
続される構造を接点(またはウィンドウ)と称し、他の
導体構造間で行われる接続はバイアスと称する。これら
にタングステンとアルミの両方を用いることは、従来確
立された技術である。
【0004】産業界における標準技術では接点とバイア
スを充填するプロセス用にタングステン製のプラグを用
い、相互接続材料用にAl合金(Al−Si,Al−C
u,Al−Cu−Si)を用いている。ところが接点と
バイアスの寸法が減少するにつれて、下の材料への接触
抵抗は増加する(特にWプラグにおいて、これに関して
は、Dixit et al.著のIEDM 1994 を参照のこと)。
【0005】したがって、Wプラグ/Al相互接続構造
の代わりに全てをAlで解決する2つの方法が進められ
て、これにより従来のWプラグで得られた接触抵抗より
も大幅に抵抗を減少させることができる。第1の解決方
法は、強制充填方法(Dixitet al.著の前掲の論文を参
照のこと)と第2の解決方法は、2つのステップからな
るAlリフロープロセス(Zhao et al.著のIEDM 1996を
参照のこと)である。しかし、後者のアルミをリフロー
させて適切に形成し接着させるツーステップのリフロー
プロセスの間、約450℃の処理温度が必要とされる。
【0006】現在の技術は、例えばポリマーベースのエ
ーロゲルのような誘電率の低い新たな誘電体材料を用い
ている。しかし、このポリマーベースの材料は、アルミ
のリフロープロセスに際し、高い処理温度(例、約45
0℃)で容易に損傷を受けてしまう。従ってこれらの材
料はシリコンベースの誘電体材料の場合よりもより低い
処理温度を使用しなければならない。通常、処理温度は
これらの新たな誘電体材料の損傷を回避するために、最
大350℃の温度を越えてはならない。
【0007】アルミの堆積温度を低下させるためにアル
ミとゲルマニウムを合金化することを試みた研究者がい
る。これに関しては、K. Kikuta と T. kikkawa 著の
J. Electrochem. Society; Vol. 143, No. 1, p. 228-2
32; January 1996.を参照のこと。このプロセスにおい
ては、アルミ−ゲルマニウム合金を接点開口すなわちバ
イアス内に堆積させている。純粋なアルミの溶融温度
は、約660℃であるが、アルミとゲルマニウムの合金
は、この溶融温度を劇的に低下させる。
【0008】しかし、ゲルマニウムは誘電体材料に十分
な濡れ性(wetting)を与えず、そのため適切に形成しフ
ローさせるためにポリシリコン製のウェット層を必要と
している。アルミ−ゲルマニウム合金を使用する際の別
の問題点は、後続の処理プロセスの間ゲルマニウムがシ
リコン上にエピタキシャルに沈澱することである。その
理由は、これら2つの結晶構造が非常に類似するからで
ある。これらの問題があるために、アルミ−ゲルマニウ
ム合金を幅広く商用に転ずることができない。
【0009】要するに接点とバイアスの相互接続構造を
形成するために、アルミを使用することは、接触抵抗が
高くなりすぎて、また合金の処理温度もまた高すぎて
(特にポリマーベースの誘電体に対しては)、あるいは
他の合金特性により市場への転用がうまくいかない。
【0010】
【発明が解決しようとする課題】本発明の目的は、好ま
しいポリマー製の誘電体に対し損傷を与えることがない
程度に低い温度で相互接続プロセスを行うことのできる
合金を提供することである。本発明の目的は、開口がそ
こに形成された誘電体層を有する集積回路の合金製相互
接続構造を形成する方法を提供する。
【0011】
【課題を解決するための手段】本発明の方法は、開口内
に合金を形成するステップを含む。この合金は、少なく
とも第1金属と第2金属とを含み、第1金属は第13族
の元素から選択され、第2金属の融点および誘電体材料
のガラス遷移温度Tgよりも遥かに低い融点を有する。
さらに本発明の方法は、第1金属を溶融し、合金をリフ
ローさせるのに十分な温度に第1金属と第2金属を曝す
ステップを含む。
【0012】本発明の他の態様によれば、本発明の方法
は、開口内に第1金属層を形成するステップと、この開
口内の第1金属層の上に第2金属層を形成するステップ
と、その後第1金属を溶融する温度にこの第1金属と第
2金属を加熱し、そして第1金属を第2金属内に拡散さ
せて、開口内でインシチュで合金接続構造体を形成する
ステップを含む。本発明のさらに別の態様によれば、本
発明の方法は第1金属と同一金属を含有する第3金属の
層を開口内の第2金属の上に堆積するステップを含む。
本発明のさらに別の態様によれば、第1金属層と第2金
属層を形成するステップは、開口内に第1金属と第2金
属を交互に積み重ね形成するステップを含む。
【0013】本発明の他の実施例においては、合金を形
成するステップは、インジウムとアルミの合金を形成す
るステップを含む。
【0014】さらに本発明の別の実施例によれば、熱に
曝す(加熱)ステップは、350℃以下の温度に第1金
属と第2金属を曝し、それにより第1金属を溶融するス
テップを含む。
【0015】本発明のさらに別の実施例によれば、集積
回路の誘電体層に形成された開口内に合金を形成するス
テップを含む製造方法により、集積回路内に形成された
相互接続構造を提供する。この合金は、少なくとも第1
金属と第2金属とを含む。第1金属は、第13族の金属
から選択され、第2金属の融点と誘電体材料のガラス遷
移温度よりも遥かに低い融点を有する。さらにこの第1
金属と第2金属はを第1金属を溶融し合金をリフローさ
せるのに十分な温度に曝す。
【0016】
【発明の実施の形態】図1において、集積回路構造体1
00は、トランジスタ構造体102と本発明によりカバ
ーされる多層接点構造を含む相互接続構造104を有す
る。トランジスタ構造体102は、従来設計のもので従
来のCMOSデバイスである。トランジスタ構造体10
2は、ゲート106とソース領域108とドレイン領域
110とフィールド酸化物領域112とを有する。トラ
ンジスタ構造体102は、集積回路構造体100の上部
層から例えば二酸化シリコン製の誘電体層114により
電気的に絶縁されている。しかし誘電体層114は、エ
ーロゲルのような誘電率が低くく、アルミの融点よりも
低い融点を有するポリマーベースの誘電体で形成されて
いる。
【0017】今日の集積回路技術で用いられているある
種のポリマーベースの誘電体においては、そのガラス遷
移温度は、通常300℃−350℃である。アルミおよ
びそれに類似する金属は、この温度よりも遥かに高い融
点を有する。例えば、アルミは約660℃の融点を有す
る。これらの金属の融点を誘電体材料のそれ以下の温度
に下げない限り、その使用はこれらの金属の融点よりも
高いガラス遷移温度(Tg)を有する誘電体材料に限定
されてしまう。
【0018】ある実施例においては、本発明は集積回路
構造体100のさまざまなレベル間の相互接続構造を形
成するのに用いられるインジウム/アルミの合金を提供
する。インジウムを添加することによりアルミの融点を
下げることができる。この合金(組み合わせ)は、急速
熱アニール処理を施すと合金の表面移動度が増加してイ
ンジウムの融点以上であるが誘電体材料(ポリマーベー
スの誘電材料)の融点よりも遥かに低い温度でバイアス
を充填できる。
【0019】以下に詳述するように合金はバイアス内に
インシチュで堆積あるいは形成できる。トランジスタ構
造体102は、集積回路構造体100の他の部分に従来
の第1レベルの金属化/相互接続構造116により接続
される。本発明の一実施例は、第2金属レベルおよびそ
れ以上のレベルに関して説明しているが、本発明は集積
回路内のいかなる金属レベル、例えば第1レベルの金属
化/相互接続構造116が配置されるような第1金属レ
ベルにも適用可能である。
【0020】本発明の一実施例においては、合金で形成
された相互接続構造104は、インシチュで合金化され
た金属の交互の層から形成される。これは従来技術にお
ける接点開口(即ちバイアス開口)内に合金を堆積する
のとは異なるものである。この実施例においては、第1
金属層118,120,122と第2金属層124,1
26,128が交互に形成されている。これらの交互の
層の堆積は、1−12キロワットの範囲のパワーでPV
Dにより行われる。
【0021】これらの金属は接点構造体を形成するプロ
セス全体を通してある利点のある特性を示す金属が選択
される。例えば第1金属層118,120,122は第
13族の金属であり、第2金属層124,126,12
8はアルミ製である。第13族の金属は、周期律表の新
たなInternational Union of Pure and Applied Chemis
try で指定された元素である。特に好ましい実施例にお
いては、第13族の金属は第1金属層として含まれイン
ジウムである。しかし例えば、タリウムのような他の第
13族の金属も用いることができる。
【0022】本発明においては、これらの金属のうちの
少なくとも1つの金属は、誘電体材料のガラス遷移温度
(Tg)以下の融点を有し、これにより誘電体材料を損
傷しないようにしている。さらにまた、これらの金属う
ちの少なくとも1つの金属は、バイアス内でインシチュ
で金属間で合金を形成できるものである。さらにこれら
の金属うちの1つが誘電体材料を「濡らす」機能を有す
る場合には、接点構造体を形成する単位に極めて有益で
ある。
【0023】第13族の金属、特にインジウムはこれら
の優れた特性を示すものと考えられている。インジウム
(その融点は156℃)は、優れた濡れ性の性質を示
し、これは特に本発明において適用可能である。前述し
たようにアルミは幅広く用いられ、合金の他方の金属の
1つとして選択できる。インジウム/アルミ合金は、利
点のある組み合わせを提供できると考えられる。インジ
ウムは特にアルミと組み合わされた場合には、アルミの
融点を下げる。インジウムは、アルミと合金を形成で
き、PVD用のターゲット材料を形成できる。インジウ
ムは接点開口、即ちバイアス内でアルミとインシチュで
合金を形成する。
【0024】本発明の方法においては、複数の金属が互
いに交互の層に堆積される。例えば、インジウム層が最
初に堆積され、その後このインジウム層の上にアルミ層
が堆積される。堆積の方法は従来公知のもので、例えば
PVDまたはCVDにより行われる。しかし、PVDが
本発明では特に有益である。アルミを堆積する好ましい
条件は、次の通りである。
【0025】堆積温度は25℃−300℃の範囲であ
り、堆積圧力は0.4−4ミリトールの範囲内である。
インジウム/アルミの堆積シーケンスがバイアス内で所
望量堆積されるまで繰り返される。この堆積シーケンス
は変更可能である。例えば、インジウム層とアルミ層の
2つの交互の層だけの場合、あるいはインジウム/アル
ミ/インジウムの3つの層の場合である。
【0026】当然のことながら前記の例から分かるよう
にこれらの金属の交互の層をさらに堆積することもでき
る。交互の層を所望の回数堆積した後、集積回路構造体
100を急速熱アニール処理を行い、これにより集積回
路構造体100を250℃に加熱し、アルミ層の両側に
あるインジウム層を図2に示すように溶融し、アルミ層
内に拡散させる。インジウム層のインシチュにおける溶
融は、アルミ層の堆積シーケンスの間にも発生する。
【0027】別法として開口内に合金として堆積し、そ
の後この合金を開口内でリフローさせる温度に加熱する
こともできる。金属の融点を低下させるような別の金属
を含むことにより、リフロー温度は誘電体材料が例えば
350℃以下のような低いガラス遷移温度(Tg)を有
するようなアプリケーションにおいては、このような誘
電体材料の損傷を回避することができる。
【0028】図2は本発明の他の実施例を示し、同図に
おいて接点構造体210は、インジウム層220,23
0,240と、アルミ層225,235,245を交互
に重ねた層を有する。温度を250℃まで上昇させる
が、インジウム層は約156℃で溶融する。集積回路構
造体100が加熱される温度は、使用される材料に依存
する。しかし複数の金属のうちの少なくとも1つの金属
は、誘電体の融点よりも低い融点を有しなければならな
い。
【0029】図2に示すようにインジウム層220,2
30,240は、隣接するアルミ層225,235,2
45内に拡散してインシチュでアルミ−インジウム合金
が形成される。インジウムは優れた濡れ性を有するため
に、接点は適切にフローし形成され接着する。この実施
例においては集積回路の温度は156℃さらにはまた2
50℃まで加熱されるが、この温度は次の誘電体層を形
成する際の堆積温度以下でそれに対し十分な熱的マージ
ンがある。
【0030】次に図3においては、合金製相互接続構造
310が開口内でリフローし、あるいはインシチュで形
成されたあとの合金製相互接続構造310を有する接点
構造体300を示す。合金がインシチュで形成されるこ
の実施例においては、低い融点を有する金属は、高い融
点を有する金属内に拡散し、同時に高い融点を有する金
属がリフローし、接点開口内の側壁を濡らし、これによ
り合金が接点開口内、すなわちバイアス内を均一に充填
する。開口内で合金を形成した後、後続のステップで相
互接続構造体をパターン化し、エッチングするよう後続
のプロセスステップが行われる。
【0031】
【発明の効果】以上述べたように本発明は、集積回路の
誘電体層の開口内に合金製の相互接続構造を形成する方
法を提供できる。本発明の方法は、開口内に合金を形成
するステップを含む。この本発明による合金は、少なく
とも第1金属と第2金属を含有し、第1金属は第13族
の金属から選択され、第2金属の融点と誘電体材料の融
点以下の融点を有する。さらに本発明の方法は、第1金
属と第2金属を第1金属を溶融するのに十分な温度に加
熱して合金をリフローするステップを含む。
【図面の簡単な説明】
【図1】多層からなる接点構造の一実施例の断面図
【図2】接点構造の交互の層が中間層の中に広がってい
る一実施例の断面図
【図3】本発明の方法により合金製の接続構造の一実施
例を表す断面図
【符号の説明】
100 集積回路構造体 102 トランジスタ構造体 104 相互接続構造 106 ゲート 108 ソース領域 110 ドレイン領域 112 フィールド酸化物領域 114 誘電体層 116 第1レベルの金属化/相互接続構造 118,120,122 第1金属層 124,126,128 第2金属層 210 接点構造体 220,230,240 インジウム層 225,235,245 アルミ層 300 接点構造体 310 合金製相互接続構造
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Mountain Avenue, Murray Hill, New Je rsey 07974−0636U.S.A. (72)発明者 サイレッシュ エム.マーチャント アメリカ合衆国,32835 フロリダ,オル ランド,ヴァインランド オークス ブー ルヴァード 8214

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 開口が形成された誘電体層を具備する集
    積回路の合金製相互接続構造を形成する方法において、 (A)前記開口内に少なくとも第1金属と第2金属を含
    有する合金を形成するステップと、 前記第1金属は周期律表の第13族の金属から選択さ
    れ、第2金属の融点と前記誘電体層の誘電体材料のガラ
    ス遷移温度(Tg)以下の融点を有し、 (B)前記第1金属と第2金属を前記第1金属を溶融
    し、前記合金をリフローするのに十分な温度に曝すステ
    ップとからなることを特徴とする集積回路の合金製相互
    接続構造を形成する方法。
  2. 【請求項2】 前記(A)のステップは、 (A1)前記開口内に第1金属層を形成するステップ
    と、 (A2)前記開口内で前記第1金属層の上に第2金属層
    を形成するステップと、 (A3)前記第1金属層と第2金属層を前記第1金属を
    溶融する温度に曝し、前記第1金属を第2金属内に拡散
    して前記開口内でインシチュで合金製の相互接続構造体
    を形成するステップとを有することを特徴とする請求項
    1記載の方法。
  3. 【請求項3】 (A4)前記第1金属を含む第3金属層
    を前記第2金属層の上に形成するステップをさらに有す
    ることを特徴とする請求項2記載の方法。
  4. 【請求項4】 前記(A1)(A2)のステップは、前
    記開口内に第1金属層と第2金属層を交互に形成するス
    テップを含むことを特徴とする請求項2記載の方法。
  5. 【請求項5】 前記(A)のステップは、インジウムと
    アルミで合金を形成するステップを含むことを特徴とす
    る請求項1記載の方法。
  6. 【請求項6】 前記(B)のステップは、前記第1金属
    と第2金属を第1金属が溶融する350℃以下の温度に
    曝すステップを含むことを特徴とする請求項1記載の方
    法。
  7. 【請求項7】 前記第1金属は、タリウムであることを
    特徴とする請求項1記載の方法。
  8. 【請求項8】 開口が形成された誘電体層を具備する集
    積回路内に形成された相互接続構造体において、前記相
    互接続構造体は、 (A)前記開口内に少なくとも第1金属と第2金属を含
    有する合金を形成するステップと、 前記第1金属は周期律表の第13族の金属から選択さ
    れ、第2金属の融点と前記誘電体層の誘電体材料の融点
    を有し、 (B)前記第1金属と第2金属を前記第1金属を溶融
    し、前記合金をリフローするのに十分な温度に曝すステ
    ップと、からなるステップにより形成されることを特徴
    とする集積回路に形成された相互接続構造体。
  9. 【請求項9】 前記(A)のステップは、 (A1)前記開口内に第1金属層を形成するステップ
    と、 (A2)前記開口内で前記第1金属層の上に第2金属層
    を形成するステップと、 (A3)前記第1金属層と第2金属層を前記第1金属を
    溶融する温度に曝し、前記第1金属を第2金属内に拡散
    して開口内でインシチュで合金製の相互接続構造体を形
    成するステップとを有することを特徴とする請求項8記
    載の相互接続構造体。
  10. 【請求項10】 (A4)前記第1金属を含む第3金属
    層を前記第2金属層の上に形成するステップをさらに有
    することを特徴とする請求項9記載の相互接続構造体。
  11. 【請求項11】 前記(A1),(A2)のステップ
    は、前記開口内に第1金属層と第2金属層を交互に形成
    するステップを含むことを特徴とする請求項10記載の
    相互接続構造体。
  12. 【請求項12】 前記(A)のステップは、インジウム
    とアルミで合金を形成するステップを含むことを特徴と
    する請求項9記載の相互接続構造体。
  13. 【請求項13】 前記(B)のステップは、前記第1金
    属と第2金属を第1金属が溶融する350℃以下の温度
    に曝すステップを含むことを特徴とする請求項9記載の
    相互接続構造体。
  14. 【請求項14】 前記第1金属は、タリウムであること
    を特徴とする請求項9記載の相互接続構造体。
  15. 【請求項15】 開口が形成されたポリマー誘電体材料
    層を有する集積回路に用いられる相互接続構造体におい
    て、 前記相互接続体は、前記開口内に配置されアルミと周期
    律表の第13族の金属を含有するアルミ合金を含み、 前記第13族の金属の融点は、アルミの融点以下でかつ
    前記ポリマー誘電体材料のガラス遷移温度(Tg)以下
    であることを特徴とする相互接続構造体。
  16. 【請求項16】 前記第13族の金属は、インジウムで
    あることを特徴とする請求項15記載の相互接続構造
    体。
  17. 【請求項17】 前記アルミ合金は、チタンをさらに含
    有することを特徴とする請求項15記載の相互接続構造
    体。
  18. 【請求項18】 前記第13族の金属の融点は、350
    ℃以下であることを特徴とする請求項15記載の相互接
    続構造体。
JP01568699A 1998-01-30 1999-01-25 集積回路の合金製相互接続構造を形成する方法 Expired - Fee Related JP3521119B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/016,475 US5994221A (en) 1998-01-30 1998-01-30 Method of fabricating aluminum-indium (or thallium) vias for ULSI metallization and interconnects
US09/016475 1998-01-30

Publications (2)

Publication Number Publication Date
JPH11274303A true JPH11274303A (ja) 1999-10-08
JP3521119B2 JP3521119B2 (ja) 2004-04-19

Family

ID=21777330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01568699A Expired - Fee Related JP3521119B2 (ja) 1998-01-30 1999-01-25 集積回路の合金製相互接続構造を形成する方法

Country Status (4)

Country Link
US (1) US5994221A (ja)
JP (1) JP3521119B2 (ja)
KR (1) KR100307421B1 (ja)
TW (1) TW405205B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844318A (en) * 1997-02-18 1998-12-01 Micron Technology, Inc. Aluminum film for semiconductive devices
US6316356B1 (en) 1998-03-10 2001-11-13 Micron Technology, Inc. Thermal processing of metal alloys for an improved CMP process in integrated circuit fabrication
US5980657A (en) * 1998-03-10 1999-11-09 Micron Technology, Inc. Alloy for enhanced filling of high aspect ratio dual damascene structures
US6436723B1 (en) * 1998-10-16 2002-08-20 Kabushiki Kaisha Toshiba Etching method and etching apparatus method for manufacturing semiconductor device and semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3281239A (en) * 1964-04-22 1966-10-25 Dow Chemical Co Aluminum base alloys containing thallium
US3413157A (en) * 1965-10-21 1968-11-26 Ibm Solid state epitaxial growth of silicon by migration from a silicon-aluminum alloy deposit
YU40575A (en) * 1975-02-20 1982-02-25 Inst Tehnickih Nauka Sanu Alloy of aluminium with indium or gallium or thallium
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
US5518674A (en) * 1991-06-28 1996-05-21 Texas Instruments Incorporated Method of forming thin film flexible interconnect for infrared detectors
DE69531571T2 (de) * 1994-05-27 2004-04-08 Texas Instruments Inc., Dallas Verbesserungen in Bezug auf Halbleitervorrichtungen
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5879808A (en) * 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device
US5744865A (en) * 1996-10-22 1998-04-28 Texas Instruments Incorporated Highly thermally conductive interconnect structure for intergrated circuits
US5888899A (en) * 1997-04-02 1999-03-30 Texas Instruments Incorporated Method for copper doping of aluminum films

Also Published As

Publication number Publication date
JP3521119B2 (ja) 2004-04-19
US5994221A (en) 1999-11-30
TW405205B (en) 2000-09-11
KR19990068172A (ko) 1999-08-25
KR100307421B1 (ko) 2001-09-26

Similar Documents

Publication Publication Date Title
US5614437A (en) Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
US6028359A (en) Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture therefor
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
EP0421735A2 (en) Method of Manufacturing a Semiconductor Device
EP0866498B1 (en) Method of manufacturing a semiconductor device having aluminum contacts or vias
US5093710A (en) Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
JP3625652B2 (ja) 半導体装置の製造方法
US5804251A (en) Low temperature aluminum alloy plug technology
JPH04290437A (ja) 多層相互接続体用のアルミニウム積層型コンタクト/ビアの製造方法
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
US5926736A (en) Low temperature aluminum reflow for multilevel metallization
JP3029395B2 (ja) 半導体素子の配線形成方法
JP3521119B2 (ja) 集積回路の合金製相互接続構造を形成する方法
US6365514B1 (en) Two chamber metal reflow process
US5994213A (en) Aluminum plug process
KR100421281B1 (ko) 반도체소자의금속배선제조방법
JP3337758B2 (ja) 半導体装置の製造方法
US6291336B1 (en) AlCu metal deposition for robust Rc via performance
KR100237682B1 (ko) 반도체 소자의 배선 형성 방법
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR970000706B1 (ko) 반도체 소자의 금속배선 적층방법
KR100222124B1 (ko) 반도체 소자의 금속 배선 형성방법
JPS62179723A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040130

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140213

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees