JPH11274770A - 電子回路デバイスを収容するパッケ―ジ - Google Patents

電子回路デバイスを収容するパッケ―ジ

Info

Publication number
JPH11274770A
JPH11274770A JP11015856A JP1585699A JPH11274770A JP H11274770 A JPH11274770 A JP H11274770A JP 11015856 A JP11015856 A JP 11015856A JP 1585699 A JP1585699 A JP 1585699A JP H11274770 A JPH11274770 A JP H11274770A
Authority
JP
Japan
Prior art keywords
package
base flange
diamond
substrate
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11015856A
Other languages
English (en)
Other versions
JP3042776B2 (ja
Inventor
Philip M Fabis
エム.ファビス フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saint Gobain Ceramics and Plastics Inc
Original Assignee
Saint Gobain Industrial Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Industrial Ceramics Inc filed Critical Saint Gobain Industrial Ceramics Inc
Publication of JPH11274770A publication Critical patent/JPH11274770A/ja
Application granted granted Critical
Publication of JP3042776B2 publication Critical patent/JP3042776B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/254—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 電子回路のパッケージにおいて、熱的ずれに
よるデバイスの損傷を避けながら、ダイヤモンド製フィ
ルム基材を用いてデバイスからの熱をパッケージの外側
に伝導することである。 【解決手段】 両面が銅により被覆されたモリブデン製
の金属積層式ベースフランジ12を有する型の電子回路
デバイス用パッケージ10はベースフランジ12の底部
内のくぼみ34にはめ込まれるCVDダイヤモンド製フ
ィルム基材32を有し、ダイヤモンド製基材32はベー
スフランジ12表面と同一平面上にある。反対側のベー
スフランジ12の開口40は床となるダイヤモンド製基
材32と共に室29を形成し、デバイス28はダイヤモ
ンド製基材32と密接に結合されうる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子回路のパッケー
ジに概ね関し、さらにデバイスからの熱をパッケージの
外側に伝導するためのダイヤモンドフィルムを利用する
そのようなパッケージに特に関する。
【0002】
【従来の技術】電子デバイスは「パッケージ」内に典型
的に収容される。パッケージは湿気などの環境の要素か
らのデバイスの保護を提供するよう構成される。パッケ
ージはまた電気的相互接続に都合のよいように、かつ回
路により発生する熱をパッケージの外側へ伝導するため
に構成され、様々な手段で放熱されうる。電子回路の製
造業者の市場で入手できるパッケージには多くの異なる
型がある。或る形式が或る程度広く使用されると「標準
的な」構成形状として認識され、この構成形状は例えば
IEEE(電気電子学会)のような同業組合による実証
を通じて産業界に認識された記号により特定される。
【0003】電力密度が増加するにつれ、パッケージ内
の回路デバイスからの放熱に対する挑戦は増加してい
る。例えば、大規模な集積回路は多くの活性の要素を含
むと共に高速で作用し、また、より多くの電力を必要と
する。電力増幅器は寸法が小さくされ、それにより高い
電力密度を有する。例えば銅のような高い熱伝導率を有
する材料からなるパッケージ構成への組み入れによっ
て、より効果的な放熱が成し遂げられる。通常、銅はパ
ッケージの基材の形をなし、かつ回路デバイスは適当な
結合剤と共に基材上に直接取り付けられる。基材への静
電結合のため信号内に偽のノイズが発生するので、回路
デバイスを電気的導電性部材上に直接取り付けることが
できない場合がある。そのような場合に、回路デバイス
を取り付ける前に導電性基材を電気的絶縁層で被覆する
かもしくは、基材それ自体を電気的に絶縁でかつ熱伝導
性の材料から形成する必要がある。この一般的な型のパ
ッケージはたとえば米国特許第5065281号明細書
および第5109268号明細書に開示されている。
【0004】電気的に絶縁でかつまた効果的な熱の伝導
体には窒化アルミニウム、酸化ベリリウム、酸化アルミ
ニウム、窒化珪素などの多くの材料があるが、このカテ
ゴリ内で断然もっとも優れた材料はダイヤモンドであ
る。特にダイヤモンドフィルムはCVD(化学気相成長
法)によって基材材料としての使用に適したウェハ形状
に形成可能である。ダイヤモンドフィルムは非常に高い
電気抵抗を有し、かつ熱伝導に関し最も優れた金属であ
る銅よりもこの点において約3倍から5倍の効果を有す
る。
【0005】
【発明が解決しようとする課題】放熱のためにダイヤモ
ンドフィルムをパッケージへ組み入れることは多くの困
難を伴う。これらのうちのひとつは、ダイヤモンドのC
TE(熱膨張係数)がパッケージに典型的に使用される
金属のCTEよりも非常に小さいことである。これによ
りパッケージ自体もしくはパッケージに収容される回路
デバイスに極度の応力が作用し、結果として機械的に故
障しうる。CTEのずれを低減する試みはしばしば多層
構造へと導かれ、この場合パッケージの介在する界面に
よりもたらされる熱抵抗のために、ダイヤモンド材料の
熱伝導率は十分有利に使用されず、もしくはパッケージ
の外部形状が変更せしめられ、それにより、すべての適
用例に対し同じ方法で使用することができない。特別な
集成体の設備およびプロセスを必要とするので、パッケ
ージを使用する回路デバイス製造者は形状のそのような
変更をしばしば受け入れることができない。
【0006】損害を与える、パッケージに取り付けられ
た他の金属との熱的ずれによる損傷を避けながら、かつ
回路デバイスからパッケージの外側への放熱特性のあら
ゆる減損を最小限にしながら放熱のためにダイヤモンド
フィルムを回路デバイスパッケージに首尾よく組み入れ
る回路パッケージの必要性がある。
【0007】
【課題を解決するための手段】ここに示すような新規な
発明によれば、パッケージ内側において回路デバイスが
ダイヤモンドの表面に熱的に直接連結され、同時にダイ
ヤモンドの表面からパッケージの外側に直接に放熱され
うるようにダイヤモンドがパッケージに組み入れられ
る。ダイヤモンド熱容量が低いので、この構造は迅速な
熱的応答性を提供し、同時に熱伝導率を最大にするため
に回路デバイスと外側のダイヤモンド表面間における他
のすべての界面を排除する。この構造の非常に効果的な
放熱の結果、回路デバイスおよびダイヤモンド間でCT
Eがずれている問題が避けられるのに十分に低い温度で
回路デバイスの作用温度を安定化することができる。
【0008】尚、一番目の発明は、電子回路デバイスを
収容するパッケージであって、放熱手段に固定されるよ
うになっているベースフランジであって、頂面および底
面を有するベースフランジと、ベースフランジの頂面お
よび底面間にある開口と、頂部主要面および底部主要面
を有すると共に、開口内に配置されかつ周囲においてベ
ースフランジに固定されるダイヤモンド基材とを具備し
たパッケージである。また、二番目の発明は、ベースフ
ランジがベースフランジの底面から深さのある肩部を含
むへりを底面に有する一番目の発明に基づくパッケージ
である。また、三番目の発明は、ダイヤモンド基材が肩
部にはめ込まれる二番目の発明に基づくパッケージであ
る。また、四番目の発明は、ベースフランジが銅の熱膨
張係数よりも極めて低い熱膨張係数を有する金属から主
として作製される一番目の発明に基づくパッケージであ
る。また、五番目の発明は、ダイヤモンド基材の頂部主
要面の少なくとも電子回路デバイスが取り付けられるべ
き領域上に金属被覆が設けられる一番目の発明に基づく
パッケージである。三番目の発明において、ダイヤモン
ド基材の底部主要面がベースフランジの底面と同一平面
上にあるパッケージとすることもできる。さらにこの場
合、ダイヤモンド基材の頂部主要面および肩部の表面間
に結合剤が設けられるパッケージとすることもできる。
さらにこの場合、結合剤が蝋付け剤であるパッケージと
することもできる。さらにこの場合、蝋付け剤が金−イ
ンジウム蝋付け剤であるパッケージとすることもでき
る。さらにこの場合、蝋付け剤が81重量%の金および
19重量%のインジウムであるパッケージとすることも
できる。四番目の発明において、ベースフランジの金属
がモリブデンであるパッケージとすることもできる。さ
らにこの場合、ベースフランジの少なくとも底面が異な
る材料の表面層により被覆されるパッケージとすること
もできる。さらにこの場合、前記異なる材料がモリブデ
ンの熱膨張係数よりも極めて高い熱膨張係数を有する金
属であるパッケージとすることもできる。さらにこの場
合、前記異なる金属が銅であるパッケージとすることも
できる。五番目の発明において、ダイヤモンド上におい
て金属被覆がチタンからなる第1の層を含むパッケージ
とすることもできる。さらにこの場合、チタンからなる
層の厚さが約1000オングストロームであるパッケー
ジとすることもできる。さらにこの場合、チタンからな
る層がプラチナからなる層により被覆されるパッケージ
とすることもできる。さらにこの場合、プラチナからな
る層の厚さが約2000オングストロームであるパッケ
ージとすることもできる。さらにこの場合、プラチナか
らなる層が金からなる層により被覆されるパッケージと
することもできる。
【0009】
【発明の実施の形態】本発明の好ましい実施態様によれ
ば、記号RF701により産業界で特定されかつ例えば
マサチューセッツ州ニューベリーポートにあるブラッシ
ュウェルマンエンジニアードマテリアルズ社(Brus
h Wellman Engineered Mate
rials Company)によって製造される、図
1から図4までに示すような標準的な形状の回路デバイ
スパッケージ10はCVDダイヤモンドフィルムの熱伝
導要素を組み入れるようになっている。出力が比較的高
いRF(ラジオ周波数)装置を収容するのに、このパッ
ケージは特に適している。
【0010】パッケージ10の主要な支持構造体はヒー
トシンク部材(図示しない)に固定されるようになって
いる金属積層型のベースフランジ12である。ベースフ
ランジ12は頂面18および底面20の両面上において
約8ミリメートルの厚さの銅製被覆体16に熱拡散処理
によって直接的に結合される約24ミリメートルの厚さ
のモリブデン製心材14を含む積層体である。頂面18
の銅製被覆体にはアルミナ製フレーム22が結合されて
おり、このフレーム22にはその頂部の対向する両側に
おいて二つの銅製入力線24が設けられ、これら入力線
24はパッケージ10の外側から内側に延びている。キ
ャップ26はパッケージ10を密閉する。
【0011】ベースフランジ12は、この型のパッケー
ジでは標準的なCuW(銅−タングステン)製ベースフ
ランジの修正版である。通常、そのようなフランジは全
体がCuWからなる。二つの締め穴21を通って延びる
ネジにより、金属「塊」のようなヒートシンク部材の平
面に剛固に固定される底面20を有するよう通常のフラ
ンジは構成される。モリブデン製心材のCTEがパッケ
ージ内に収容されるべきシリコン製回路デバイスのCT
Eと正確に一致するので、本ベースフランジ12の修正
版は積層体として形成される。ベースフランジ12が銅
−タングステン製である場合と同様に、銅製被覆体がパ
ッケージ構成要素の集成体を許容するよう設けられ、し
たがってこれによりこのプロセスのための専門的機械類
および手順の発達の必要性が取り除かれる。
【0012】図2はベースフランジ12を貫く開口40
によって形成される室29内に配置されるシリコン製回
路デバイス28を表すためにキャップ26が取り外され
た状態での図1のパッケージを示す。デバイス28は複
数のボンディングワイヤ30によって二つの銅製入力線
24に電気的に接続され、かつ熱伝導性床部材にもしく
は約350マイクロメートルの厚さのダイヤモンドフィ
ルムから形成される基材32に熱伝導性の結合剤によっ
て取り付けられる。デバイス28が取り付けられている
ダイヤモンド製基材32は全表面上が第1に約1000
オングストロームの厚さのチタンの層により、その上を
約2000オングストロームの厚さのプラチナの層によ
り、さらにその上を約3.75マイクロメートルの厚さ
の金の層により金属被覆される。金−シリコン共融界面
を形成するようにデバイス28を水平に振動しながら、
パッケージを加熱しかつ金属被覆38に対してデバイス
28を押圧することによって周知プロセスである取付が
おこなわれる。そのような界面は熱的および電気的な密
接した接触を提供する。デバイス28の底部は金属被覆
38を介してベースフランジに接続されるようになる底
部側電線を有する。
【0013】図3はキャップ26、デバイス28、およ
びボンディングワイヤ30を取り外した状態でのパッケ
ージ10の断面を示す。ベースフランジ12の底面に形
成される浅いくぼみ34内にダイヤモンド製基材32が
はめ込まれ、それによって肩部36に当接しているのが
分かる。図4に極めて詳細に示すように、基材32は金
−インジウム蝋付け剤37により肩部36に蝋付けさ
れ、この金−インジウム蝋付け剤37は81重量%の金
と19重量%のインジウムとからなると共に、ダイヤモ
ンド製基材32とベースフランジ12のモリブデン間の
CTEのずれを小さな程度に調節するのに十分に順応性
がある。ダイヤモンド製基材32がくぼみ34内に挿着
されてベースフランジ12の底面20と同一平面となる
のにちょうど十分な深さにくぼみ34が形成される。ベ
ースフランジが熱的グリース(ダイヤモンドもしくは窒
化ホウ素のような細かく分割された熱伝導体が入った例
えば蝋)のような適当な熱的界面化合物により、ヒート
シンク部材(図示しない)に固定されるとき、ダイヤモ
ンド製基材32は熱移動を最大にするためにヒートシン
クと最適に接する。
【0014】実際には、どれほどの熱拡散およびどれほ
どの総熱伝導速度が必要かについての回路の要求に適す
るようダイヤモンドの厚みが選択される。次いで、くぼ
み34はダイヤモンド製基材32のこれら寸法に適応す
るよう寸法決めされる。そのような構成パラメータの算
出は当業者に公知である。
【0015】
【一般的考察】前記した実施態様においては、ベースフ
ランジの心材はモリブデン製であり、かつ基材はダイヤ
モンド製であるが、これらの材料についての他の選択に
対して本発明は適用可能であり、積層体にする必要性は
まったくない。例えばベースフランジを全体的にCuW
に、全体的にタングステンに、もしくは全体的にアルミ
ニウムシリコンカーバイド(aluminum sil
icon carbide)にすることができる。しか
しながら、収容されるデバイスに対しCTEが大きくず
れるという問題を呈するベースフランジ用材料に対して
は、デバイスの温度偏位をさらに厳しく制限する必要が
ある。
【0016】結合方法の適正に応じて定まり、さもなけ
れば関係する特別な構造に関する他の結合方法によって
も基材をベースフランジの肩部に対して取付けることは
可能である。パッケージ10で使用される蝋付け37は
部材間に特に密接した熱的接触を形成し、かつ優れた機
械的一体性を有する。これにより、外側に向かって基材
の厚さ部分を通過する非常に高い熱流束だけでなく、蝋
付けされているベースフランジ部材の端部からベースフ
ランジ部材へ通過する非常に高い熱流束もが基材に維持
される。ある適用例では、端部からの熱伝導はそれほど
重要でないかもしれない。その場合は、ソルダー、また
はエポキシのような他の結合剤で足りうる。金−インジ
ウムの組合わせの代わりに使用されうる変更可能な蝋付
け剤の一つは銅が20重量%および銀が80重量%であ
りうる。その場合に、金属被覆は約1000オングスト
ロームの厚さのチタンの第1の層、その上を約2000
オングストロームの厚さのタングステンの層、さらにそ
の上を約2000オングストロームの厚さのプラチナの
層、および最後に約2マイクロメートルの厚さのニッケ
ルの層を有するものに置き換えられうる。
【0017】ダイヤモンド製基材の端部からの放熱が重
要とみなされていない状況において、ベースフランジに
基材を取り付ける手段は、それほど重要でなく、さらに
例えばいかなる金属被覆なしにかつ単に適当な有機系接
着剤によって成し遂げることが可能である。同様に、デ
バイスからダイヤモンド基材への放熱が最大にされる必
要がない場合は、金属被覆を必要としない基材に対して
デバイスを固定する他の手段が使用されうる。
【0018】リード線の詳細、およびリード線がどのよ
うにパッケージの所定位置に保持されて収容されたデバ
イスに接続されるかは本発明の一部とはみなされず、選
択の問題でありうる。同様に、ハウジングを密閉する方
法は選択の問題である。しかしながら、デバイスがダイ
ヤモンド基材の一側に熱的に直接連結されること、およ
びダイヤモンド基材が放熱手段に熱的に直接連結される
ことは主要である。「熱的に直接連結される」というこ
とは、もしあるならば、部材間で連結される介在する材
料のみが熱的連結物質であり、この熱的連結物質が部材
間の圧力によって粘性変形され、かつ結果として厚さが
10マイクロメートルよりも少なくなることを意味す
る。約25マイクロメートルもしくはより大きな厚さの
固体のポリイミドもしくは他のフィルムが部材間に挟ま
れる構造は含まない。配置可能な接着剤、ソルダー、蝋
付け剤、もしくは熱的グリースの使用は含む。
【0019】電気的リード線接続を提供するために導電
性基材への取り付けの必要がないデバイスをパッケージ
が収容する場合には、内側表面のうちデバイスを蝋付け
して取り付ける必要がある部分上のみにおいてダイヤモ
ンド基材は金属被覆を有することができる。次いで外側
表面上では、必要とされるように外側表面に伝導される
熱を除去するために使用されるあらゆる手段に良好な熱
的連結を提供するためにのみ金属被覆を有することを必
要とする。
【0020】ダイヤモンドの外側表面から放熱するため
の放熱手段の必要性に適する限り、パッケージ10のダ
イヤモンド基材32の場合のように、浅いくぼみ内には
め込むよりはむしろ、収容室を形成するためのフランジ
内の開口の端部と重なり合うようにベースフランジの底
面にダイヤモンド基材を単純に取り付けることもでき
る。例えば、そのような場合には、パッケージをヒート
シンクに取り付けるための穴の下にダイヤモンド基材と
同じ厚さのスペーサを設けてベースフランジの底面の上
方に持ち上げられるダイヤモンド基材が結果として片持
ち作用効果によりベースフランジが曲げられるのを妨げ
る。
【0021】本発明は収容されたデバイスの放熱部材と
して作動するよう構成されるベースフランジを特徴とす
る多種多様のパッケージに適合されうる。この適合には
ベースフランジの少なくともデバイスを支持する部分を
取り除いてこの部分を、厚さがデバイスの熱的管理の要
求を満足するものであるダイヤモンドフィルム基材と置
き換えることが含まれる。その上、ダイヤモンドフィル
ム基材がパッケージの出力熱を放熱手段に適当に連結す
るように、ダイヤモンド基材を配置すべきである。パッ
ケージを固体のヒートシンクに取り付けるべき場合に
は、基材を、取り付けられるベースフランジのより低い
表面と同一平面に配置する必要がありうる。放熱が流体
流れもしくは液体スプレーによる場合は、これは必要で
はないかもしれない。
【図面の簡単な説明】
【図1】本発明の一の実施態様による密閉状態での電子
回路デバイス用パッケージの斜視図である。
【図2】内部の室を示すためにキャップを取り外した図
1のパッケージを示す図である。
【図3】回路デバイスおよび接続ワイヤがない状態での
図1および図2のパッケージの断面図である。
【図4】蝋付けされる結合部の詳細を示す図3の切断面
の部分拡大詳細図である。
【符号の説明】
10…パッケージ 12…ベースフランジ 18…頂面 20…底面 28…デバイス 29…室 32…ダイヤモンド製基材 34…くぼみ 36…肩部 38…金属被覆 40…開口
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年3月2日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0010
【補正方法】変更
【補正内容】
【0010】パッケージ10の主要な支持構造体はヒー
トシンク部材(図示しない)に固定されるようになって
いる金属積層型のベースフランジ12である。ベースフ
ランジ12は頂面18および底面20の両面上において
約203.2マイクロメートル(8mils)の厚さの
銅製被覆体16に熱拡散処理によって直接的に結合され
る約609.6マイクロメートル(24mils)の厚
さのモリブデン製心材14を含む積層体である。頂面1
8の銅製被覆体にはアルミナ製フレーム22が結合され
ており、このフレーム22にはその頂部の対向する両側
において二つの銅製入力線24が設けられ、これら入力
線24はパッケージ10の外側から内側に延びている。
キャップ26はパッケージ10を密閉する。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 電子回路デバイスを収容するパッケージ
    であって、 放熱手段に固定されるようになっているベースフランジ
    であって、頂面および底面を有するベースフランジと、 該ベースフランジの頂面および底面間にある開口と、 頂部主要面および底部主要面を有すると共に、該開口内
    に配置されかつ周囲においてベースフランジに固定され
    るダイヤモンド基材とを具備したパッケージ。
  2. 【請求項2】 ベースフランジがベースフランジの底面
    から深さのある肩部を含むへりを底面に有する請求項1
    に記載のパッケージ。
  3. 【請求項3】 ダイヤモンド基材が肩部にはめ込まれる
    請求項2に記載のパッケージ。
  4. 【請求項4】 ベースフランジが銅の熱膨張係数よりも
    極めて低い熱膨張係数を有する金属から主として形成さ
    れる請求項1に記載のパッケージ。
  5. 【請求項5】 ダイヤモンド基材の頂部主要面の少なく
    とも電子回路デバイスが取り付けられるべき領域上に金
    属被覆が設けられる請求項1に記載のパッケージ。
JP11015856A 1998-01-26 1999-01-25 電子回路デバイスを収容するパッケ―ジ Expired - Fee Related JP3042776B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7243198P 1998-01-26 1998-01-26
US60/072431 1998-01-26

Publications (2)

Publication Number Publication Date
JPH11274770A true JPH11274770A (ja) 1999-10-08
JP3042776B2 JP3042776B2 (ja) 2000-05-22

Family

ID=22107508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11015856A Expired - Fee Related JP3042776B2 (ja) 1998-01-26 1999-01-25 電子回路デバイスを収容するパッケ―ジ

Country Status (4)

Country Link
US (1) US6211463B1 (ja)
EP (1) EP0932199A3 (ja)
JP (1) JP3042776B2 (ja)
CA (1) CA2258438A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451535B (en) 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
US6281574B1 (en) * 1999-09-27 2001-08-28 Raytheon Company High power microwave transistor amplifier
AU1348901A (en) * 1999-10-28 2001-05-08 P1 Diamond, Inc. Improved diamond thermal management components
JP2001244357A (ja) * 2000-03-02 2001-09-07 Sumitomo Electric Ind Ltd パッケージ及びその製造方法
US7276222B2 (en) * 2001-01-19 2007-10-02 Chevron U.S.A. Inc. Diamondoid-containing thermally conductive materials
US7306674B2 (en) * 2001-01-19 2007-12-11 Chevron U.S.A. Inc. Nucleation of diamond films using higher diamondoids
US6783589B2 (en) 2001-01-19 2004-08-31 Chevron U.S.A. Inc. Diamondoid-containing materials in microelectronics
DE10117020C2 (de) * 2001-04-05 2003-05-08 Unique M O D E Ag Optisches oder optoelektronisches Modul
AT6666U1 (de) * 2002-09-23 2004-01-26 Plansee Ag Wärmesenke aus diamant-haltigem verbundwerkstoff mit mehrlagigem überzug
JP2004146413A (ja) * 2002-10-22 2004-05-20 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージおよび半導体装置
US6727117B1 (en) * 2002-11-07 2004-04-27 Kyocera America, Inc. Semiconductor substrate having copper/diamond composite material and method of making same
JP2004200346A (ja) * 2002-12-18 2004-07-15 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ、その製造方法及び半導体装置
US7298046B2 (en) 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US6900525B2 (en) 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
US7312562B2 (en) * 2004-02-04 2007-12-25 Chevron U.S.A. Inc. Heterodiamondoid-containing field emission devices
DE102005006281B4 (de) * 2005-02-10 2014-07-17 Infineon Technologies Ag Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
US7834442B2 (en) * 2007-12-12 2010-11-16 International Business Machines Corporation Electronic package method and structure with cure-melt hierarchy
US8508319B1 (en) * 2008-11-13 2013-08-13 Far-Tech, Inc. Rapidly tunable RF cavity
US9194189B2 (en) 2011-09-19 2015-11-24 Baker Hughes Incorporated Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element
US9117793B2 (en) 2012-06-29 2015-08-25 Materion Corporation Air cavity packages having high thermal conductivity base plates and methods of making
US9807285B2 (en) * 2015-03-25 2017-10-31 Intel Corporation Apparatus, method and techniques for dissipating thermal energy
CN110416165B (zh) * 2019-07-16 2021-04-20 苏州华太电子技术有限公司 管壳封装结构及封装方法
US20230352360A1 (en) * 2022-04-29 2023-11-02 Macom Technology Solutions Holdings, Inc. Diamond-metal composite high power device packages
US20240063091A1 (en) * 2022-08-19 2024-02-22 Intel Corporation Thermally enhanced structural member and/or bond layer for multichip composite devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227036A (en) * 1978-09-18 1980-10-07 Microwave Semiconductor Corp. Composite flanged ceramic package for electronic devices
US5001299A (en) * 1989-04-17 1991-03-19 Explosive Fabricators, Inc. Explosively formed electronic packages
JP2813682B2 (ja) * 1989-11-09 1998-10-22 イビデン株式会社 電子部品搭載用基板
US5198885A (en) * 1991-05-16 1993-03-30 Cts Corporation Ceramic base power package
US5313094A (en) 1992-01-28 1994-05-17 International Business Machines Corportion Thermal dissipation of integrated circuits using diamond paths
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5388027A (en) * 1993-07-29 1995-02-07 Motorola, Inc. Electronic circuit assembly with improved heatsinking
DE19514548C1 (de) 1995-04-20 1996-10-02 Daimler Benz Ag Verfahren zur Herstellung einer Mikrokühleinrichtung
WO1997005757A1 (en) * 1995-07-31 1997-02-13 Crystalline Materials Corporation Diamond electronic packages featuring bonded metal
AU7096696A (en) 1995-11-28 1997-06-19 Hitachi Limited Semiconductor device, process for producing the same, and packaged substrate

Also Published As

Publication number Publication date
CA2258438A1 (en) 1999-07-26
EP0932199A2 (en) 1999-07-28
US6211463B1 (en) 2001-04-03
EP0932199A3 (en) 2000-08-23
JP3042776B2 (ja) 2000-05-22

Similar Documents

Publication Publication Date Title
JP3042776B2 (ja) 電子回路デバイスを収容するパッケ―ジ
US7635916B2 (en) Integrated circuit package with top-side conduction cooling
EP0488641A1 (en) Package for a semiconductor element or semiconductor elements
KR20040035575A (ko) 반도체칩 수납용 패키지 및 반도체장치
JPWO2019146402A1 (ja) 電力変換装置及び電力変換装置の製造方法
JPH04230056A (ja) 電子構成素子およびこの電子構成素子を製造するための方法
US5942796A (en) Package structure for high-power surface-mounted electronic devices
US5760473A (en) Semiconductor package having a eutectic bonding layer
US20040046247A1 (en) Hermetic semiconductor package
JPS60257156A (ja) 熱伝導冷却モジユ−ル装置
JP2001168447A (ja) レーザーダイオード光モジュール
CN113383411B (zh) 用于功率半导体的气密封装
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JP3460631B2 (ja) 高周波半導体素子
JP2007012718A (ja) 電子部品収納用パッケージおよび電子装置
EP0661739A2 (en) Pin-grid array with a cooling structure
JP7684892B2 (ja) パッケージ
JPS6129161A (ja) 熱伝導冷却モジユ−ル装置
JP2531125B2 (ja) Icチップキャリアモジュ―ル
JPH06188334A (ja) 半導体装置
JP2669310B2 (ja) 半導体集積回路装置およびその実装方法
JP2000077582A (ja) 放熱材
JPH0621255A (ja) 半導体装置
JP2001352015A (ja) 半導体パッケージ
JP2001144361A (ja) 光半導体素子用パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees