JPH11274932A - Ｄ／ａ変換回路および半導体装置 - Google Patents
Ｄ／ａ変換回路および半導体装置Info
- Publication number
- JPH11274932A JPH11274932A JP33479498A JP33479498A JPH11274932A JP H11274932 A JPH11274932 A JP H11274932A JP 33479498 A JP33479498 A JP 33479498A JP 33479498 A JP33479498 A JP 33479498A JP H11274932 A JPH11274932 A JP H11274932A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conversion circuit
- line
- channel tfts
- gradation voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000006243 chemical reaction Methods 0.000 claims description 149
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 241000283986 Lepus Species 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004815 dispersion polymer Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 面積の小さいＤ／Ａ変換回路を提供する。
【解決手段】 アドレスデコーダのアドレス線２０１か
ら送出されるデジタル信号に応じて、４本の階調電圧線
２０２のうち１本の階調電圧線が選択されるＤ／Ａ変換
回路であって、各階調電圧線には２つのＮチャネル型Ｔ
ＦＴから成る回路と２つのＰチャネル型ＴＦＴから成る
回路が直列に接続された回路が並列に接続されている。
さらに、上記２つのＮチャネル型ＴＦＴから成る回路と
２つのＰチャネル型ＴＦＴから成る回路の配置が階調電
圧線１本毎に逆となっている。このことによって、Ｄ／
Ａ変換回路中の配線の交差が少なくなり、面積を小さく
することができる。
ら送出されるデジタル信号に応じて、４本の階調電圧線
２０２のうち１本の階調電圧線が選択されるＤ／Ａ変換
回路であって、各階調電圧線には２つのＮチャネル型Ｔ
ＦＴから成る回路と２つのＰチャネル型ＴＦＴから成る
回路が直列に接続された回路が並列に接続されている。
さらに、上記２つのＮチャネル型ＴＦＴから成る回路と
２つのＰチャネル型ＴＦＴから成る回路の配置が階調電
圧線１本毎に逆となっている。このことによって、Ｄ／
Ａ変換回路中の配線の交差が少なくなり、面積を小さく
することができる。
Description
【０００１】
【０００２】本発明は、デジタル信号をアナログ信号に
変換するＤ／Ａ変換回路に関する。特に、半導体表示装
置の駆動回路に用いられるＤ／Ａ変換回路に関する。
変換するＤ／Ａ変換回路に関する。特に、半導体表示装
置の駆動回路に用いられるＤ／Ａ変換回路に関する。
【０００３】
【０００４】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型半導体表示装置（特にアク
ティブマトリクス型液晶表示装置）の需要が高まってき
たことによる。
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型半導体表示装置（特にアク
ティブマトリクス型液晶表示装置）の需要が高まってき
たことによる。
【０００５】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数十〜数百万個もの画素領域
にそれぞれＴＦＴが配置され、各画素電極に出入りする
電荷をＴＦＴのスイッチング機能により制御するもので
ある。
マトリクス状に配置された数十〜数百万個もの画素領域
にそれぞれＴＦＴが配置され、各画素電極に出入りする
電荷をＴＦＴのスイッチング機能により制御するもので
ある。
【０００６】その中でも、表示装置の高精細化、高画質
化に伴い、高速駆動が可能なデジタル駆動方式のアクテ
ィブマトリクス型液晶表示装置が注目されてきている。
化に伴い、高速駆動が可能なデジタル駆動方式のアクテ
ィブマトリクス型液晶表示装置が注目されてきている。
【０００７】従来のデジタル駆動方式のアクティブマト
リクス型液晶表示装置を図７に示す。従来のデジタル駆
動方式のアクティブマトリクス型液晶表示装置は、図７
に示すようにソース信号線側シフトレジスタ７０１、デ
ジタルデコーダのアドレス線７０２、ラッチ回路７０３
（ＬＡＴ１）、ラッチ回路７０４（ＬＡＴ２）、ラッチ
パルス線７０５、Ｄ／Ａ変換回路（デジタル／アナログ
変換回路）７０６、ソース信号線７０７、ゲイト信号線
側シフトレジスタ７０８、ゲイト信号線（走査線）７０
９、および画素ＴＦＴ７１０などによって構成されてい
る。ここでは、２ビットのデジタル駆動方式のアクティ
ブマトリクス型液晶表示装置を例にとっている。なお、
ラッチ回路（ＬＡＴ１およびＬＡＴ２）は、２個のラッ
チ回路が便宜上一まとめに示されている。
リクス型液晶表示装置を図７に示す。従来のデジタル駆
動方式のアクティブマトリクス型液晶表示装置は、図７
に示すようにソース信号線側シフトレジスタ７０１、デ
ジタルデコーダのアドレス線７０２、ラッチ回路７０３
（ＬＡＴ１）、ラッチ回路７０４（ＬＡＴ２）、ラッチ
パルス線７０５、Ｄ／Ａ変換回路（デジタル／アナログ
変換回路）７０６、ソース信号線７０７、ゲイト信号線
側シフトレジスタ７０８、ゲイト信号線（走査線）７０
９、および画素ＴＦＴ７１０などによって構成されてい
る。ここでは、２ビットのデジタル駆動方式のアクティ
ブマトリクス型液晶表示装置を例にとっている。なお、
ラッチ回路（ＬＡＴ１およびＬＡＴ２）は、２個のラッ
チ回路が便宜上一まとめに示されている。
【０００８】デジタルデコーダ７０２のアドレス線１、
２に供給されるデジタル階調信号が、ソース信号線側シ
フトレジスタからのタイミング信号によりＬＡＴ１群に
書き込まれる。
２に供給されるデジタル階調信号が、ソース信号線側シ
フトレジスタからのタイミング信号によりＬＡＴ１群に
書き込まれる。
【０００９】ＬＡＴ１群に対するデジタル階調信号の書
き込みが一通り終了するまでの時間は、１ライン期間と
呼ばれる。すなわち、一番左側のＬＡＴ１に対してデジ
タルデコーダからの階調信号の書き込みが開始される時
点から、一番右側のＬＡＴ１に対してデジタルデコーダ
からの階調信号の書き込みが終了する時点までの時間間
隔が１ライン期間である。
き込みが一通り終了するまでの時間は、１ライン期間と
呼ばれる。すなわち、一番左側のＬＡＴ１に対してデジ
タルデコーダからの階調信号の書き込みが開始される時
点から、一番右側のＬＡＴ１に対してデジタルデコーダ
からの階調信号の書き込みが終了する時点までの時間間
隔が１ライン期間である。
【００１０】ＬＡＴ１群に対する階調信号の書き込みが
終了した後、ラッチ１群に書き込まれた階調信号は、シ
フトレジスタの動作タイミングに合わせて、ラッチパル
ス線にラッチパルスが流れた時にＬＡＴ２群に一斉に送
出され、書き込まれる。
終了した後、ラッチ１群に書き込まれた階調信号は、シ
フトレジスタの動作タイミングに合わせて、ラッチパル
ス線にラッチパルスが流れた時にＬＡＴ２群に一斉に送
出され、書き込まれる。
【００１１】階調信号をＬＡＴ２群に送出し終えたＬＡ
Ｔ１群には、ソース信号線側シフトレジスタからの信号
により、再びデジタルデコーダに供給されるデジタル階
調信号の書き込みが順次行なわれる。
Ｔ１群には、ソース信号線側シフトレジスタからの信号
により、再びデジタルデコーダに供給されるデジタル階
調信号の書き込みが順次行なわれる。
【００１２】この２順目の１ライン期間中には、２順目
の１ライン期間の開始に合わせてＬＡＴ２群に送出され
た階調信号に応じて、Ｄ／Ａ変換回路によって４本の階
調電圧のうちの一つが選択される。
の１ライン期間の開始に合わせてＬＡＴ２群に送出され
た階調信号に応じて、Ｄ／Ａ変換回路によって４本の階
調電圧のうちの一つが選択される。
【００１３】選択された階調電圧は、１ライン期間の間
対応するソース信号線に供給される。
対応するソース信号線に供給される。
【００１４】上述した動作を繰り返すことによって、液
晶表示装置の画素部全体に映像が提供される。
晶表示装置の画素部全体に映像が提供される。
【００１５】
【００１６】ここで、上述した駆動回路に用いられてい
る従来のＤ／Ａ変換回路を説明する。図８を参照する。
る従来のＤ／Ａ変換回路を説明する。図８を参照する。
【００１７】図８には、上述したアクティブマトリクス
型液晶表示装置のＤ／Ａ変換回路７０６が示されてい
る。図８に示されるように、Ｄ／Ａ変換回路７０６は、
４つのＮＡＮＤ回路８０２,１〜４と、４本の階調電圧
線（Ｖ０〜Ｖ３）８０３と、４つのＰチャネルＴＦＴ８
０４,１〜４と、によって構成されている。
型液晶表示装置のＤ／Ａ変換回路７０６が示されてい
る。図８に示されるように、Ｄ／Ａ変換回路７０６は、
４つのＮＡＮＤ回路８０２,１〜４と、４本の階調電圧
線（Ｖ０〜Ｖ３）８０３と、４つのＰチャネルＴＦＴ８
０４,１〜４と、によって構成されている。
【００１８】ＬＡＴ２群からの信号線８０１のａ、ｂに
供給される信号およびａ、ｂの反転信号に応じて４つの
ＰチャネルＴＦＴ８０４,１〜４のうちいずれか一つが
選択されるような構成となっている。そして、選択され
たＴＦＴに接続されている階調電圧線からソース信号線
７０７に電圧が印加される。
供給される信号およびａ、ｂの反転信号に応じて４つの
ＰチャネルＴＦＴ８０４,１〜４のうちいずれか一つが
選択されるような構成となっている。そして、選択され
たＴＦＴに接続されている階調電圧線からソース信号線
７０７に電圧が印加される。
【００１９】上記のＤ／Ａ変換回路のＮＡＮＤ回路８０
２の回路パターン図および回路図を図９に示す。図９
（Ａ）において、同じ模様の配線は、同じ配線層を示す
ものとする。９０３、９０４、および９０８はゲイト電
極配線層であり、９０５〜９０７は絶縁層を介したて形
成された第２配線層である。
２の回路パターン図および回路図を図９に示す。図９
（Ａ）において、同じ模様の配線は、同じ配線層を示す
ものとする。９０３、９０４、および９０８はゲイト電
極配線層であり、９０５〜９０７は絶縁層を介したて形
成された第２配線層である。
【００２０】９０１はＰチャネル型ＴＦＴの半導体活性
層であり、９０２はＮチャネル型ＴＦＴの半導体活性層
である。９０３および９０４はゲイト電極配線であり、
それぞれＴｒ１およびＴｒ４、Ｔｒ２およびＴｒ３を形
成する。また、９０４には入力信号Ｖｉｎ１が入力さ
れ、９０３には入力信号Ｖｉｎ２が入力される。９０５
はＶｄｄからの電圧を供給する配線であり、Ｔｒ１およ
びＴｒ２のソース領域に接続されている。９０６はＴｒ
１および２のドレイン領域、ならびにＴｒ３のドレイン
領域に接続されており、出力信号を９０８Ｖｏｕｔに供
給する。９０７はＧＮＤ配線であり、Ｔｒ４のソース領
域に接続されている。なお、９０９で示される黒く塗り
つぶされている部分は、半導体活性層と第２配線層との
接続をとっている部分、あるいはゲイト電極配線層と第
２配線層との接続をとっている部分を示す。
層であり、９０２はＮチャネル型ＴＦＴの半導体活性層
である。９０３および９０４はゲイト電極配線であり、
それぞれＴｒ１およびＴｒ４、Ｔｒ２およびＴｒ３を形
成する。また、９０４には入力信号Ｖｉｎ１が入力さ
れ、９０３には入力信号Ｖｉｎ２が入力される。９０５
はＶｄｄからの電圧を供給する配線であり、Ｔｒ１およ
びＴｒ２のソース領域に接続されている。９０６はＴｒ
１および２のドレイン領域、ならびにＴｒ３のドレイン
領域に接続されており、出力信号を９０８Ｖｏｕｔに供
給する。９０７はＧＮＤ配線であり、Ｔｒ４のソース領
域に接続されている。なお、９０９で示される黒く塗り
つぶされている部分は、半導体活性層と第２配線層との
接続をとっている部分、あるいはゲイト電極配線層と第
２配線層との接続をとっている部分を示す。
【００２１】図９（Ｂ）には、図９（Ａ）に示されるＤ
／Ａ変換回路のＮＡＮＤ回路の回路パターンの等価回路
が示される。
／Ａ変換回路のＮＡＮＤ回路の回路パターンの等価回路
が示される。
【００２２】図９によると、ＮＡＮＤ回路では、半導体
活性層あるいはゲイト電極配線層との接続をとっている
部分（代表的に９１０で示されている）が数多く存在す
る（５箇所）。これらの接続部分では、上記接続をとる
ためのコンタクトホールを開孔する時に生じるずれを補
償するために、半導体活性層を必要以上に大きくしなけ
ればならない。よって、回路全体の面積が大きくなって
しまうという欠点がある。
活性層あるいはゲイト電極配線層との接続をとっている
部分（代表的に９１０で示されている）が数多く存在す
る（５箇所）。これらの接続部分では、上記接続をとる
ためのコンタクトホールを開孔する時に生じるずれを補
償するために、半導体活性層を必要以上に大きくしなけ
ればならない。よって、回路全体の面積が大きくなって
しまうという欠点がある。
【００２３】このようなＮＡＮＤ回路が、上述した２ビ
ットのＤ／Ａ変換回路では４個必要である。また、駆動
回路全体ではソース信号線の数だけＤ／Ａ変換回路が必
要であり、結果として駆動回路に占めるＤ／Ａ変換回路
（ＮＡＮＤ回路）の面積の割合が大きくなってしまって
いる。このことが、半導体表示装置の小型化の妨げの原
因の一つとなっている。
ットのＤ／Ａ変換回路では４個必要である。また、駆動
回路全体ではソース信号線の数だけＤ／Ａ変換回路が必
要であり、結果として駆動回路に占めるＤ／Ａ変換回路
（ＮＡＮＤ回路）の面積の割合が大きくなってしまって
いる。このことが、半導体表示装置の小型化の妨げの原
因の一つとなっている。
【００２４】半導体表示装置の高精細化のためには、画
素数の増加、つまりはソース信号線信号線の増加が必要
となってくる、しかし、上述したように、ソース信号線
１本に対して１つのＤ／Ａ変換回路が必要であり、この
ことが高精細化への妨げの原因の一つとなっている。
素数の増加、つまりはソース信号線信号線の増加が必要
となってくる、しかし、上述したように、ソース信号線
１本に対して１つのＤ／Ａ変換回路が必要であり、この
ことが高精細化への妨げの原因の一つとなっている。
【００２５】そこで、本発明は上述した問題を鑑みてな
されたものであり、面積の小さいＤ／Ａ変換回路を提供
するものである。
されたものであり、面積の小さいＤ／Ａ変換回路を提供
するものである。
【００２６】
【００２７】本発明のある実施形態によると、入力され
るｎビット（ｎは２以上の整数）のデジタル信号に対応
して、２n本の階調電圧線のうち一本の前記階調電圧線
が選択され、選択された前記階調電圧線から出力線に階
調電圧が供給されるＤ／Ａ変換回路において、前記２n
本の階調電圧線のそれぞれには、ｎ個のＰチャネル型Ｔ
ＦＴが直列に接続された第１の回路と、ｎ個のＮチャネ
ル型ＴＦＴが直列に接続された第２の回路と、が直列に
接続された回路が並列に接続されており、前記第１の回
路と前記第２の回路との接続部は、前記出力線に接続さ
れており、前記デジタル信号は、前記２n本の階調電圧
線のそれぞれに接続された、前記ｎ個のＰチャネル型Ｔ
ＦＴと、前記ｎ個のＮチャネル型ＴＦＴのスイッチング
を行うＤ／Ａ変換回路が提供される。このことによって
上記目的が達成される。
るｎビット（ｎは２以上の整数）のデジタル信号に対応
して、２n本の階調電圧線のうち一本の前記階調電圧線
が選択され、選択された前記階調電圧線から出力線に階
調電圧が供給されるＤ／Ａ変換回路において、前記２n
本の階調電圧線のそれぞれには、ｎ個のＰチャネル型Ｔ
ＦＴが直列に接続された第１の回路と、ｎ個のＮチャネ
ル型ＴＦＴが直列に接続された第２の回路と、が直列に
接続された回路が並列に接続されており、前記第１の回
路と前記第２の回路との接続部は、前記出力線に接続さ
れており、前記デジタル信号は、前記２n本の階調電圧
線のそれぞれに接続された、前記ｎ個のＰチャネル型Ｔ
ＦＴと、前記ｎ個のＮチャネル型ＴＦＴのスイッチング
を行うＤ／Ａ変換回路が提供される。このことによって
上記目的が達成される。
【００２８】前記ｎ個のＰチャネル型ＴＦＴは半導体層
によってのみ接続されており、かつ前記ｎ個のＮチャネ
ル型ＴＦＴは半導体層によってのみ接続されているよう
にしてもよい。
によってのみ接続されており、かつ前記ｎ個のＮチャネ
ル型ＴＦＴは半導体層によってのみ接続されているよう
にしてもよい。
【００２９】前記Ｄ／Ａ変換回路は、絶縁基板上に形成
されるようにしてもよい。
されるようにしてもよい。
【００３０】また、本発明のある実施形態によると、入
力されるｎビット（ｎは２以上の整数）のデジタル信号
に対応して、２n本の階調電圧線のうち一本の前記階調
電圧線が選択され、選択された前記階調電圧線から出力
線に階調電圧が供給されるＤ／Ａ変換回路において、前
記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネ
ル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮ
チャネル型ＴＦＴが直列に接続された第２の回路と、が
直列に接続された回路が並列に接続されており、前記第
１の回路と前記第２の回路との接続部は、前記出力線に
接続されており、前記デジタル信号は、前記２n本の階
調電圧線のそれぞれに接続された、前記ｎ個のＰチャネ
ル型ＴＦＴのゲイト電極と、前記ｎ個のＮチャネル型Ｔ
ＦＴのゲイト電極に接続されているＤ／Ａ変換回路が提
供される。このことによって上記目的が達成される。
力されるｎビット（ｎは２以上の整数）のデジタル信号
に対応して、２n本の階調電圧線のうち一本の前記階調
電圧線が選択され、選択された前記階調電圧線から出力
線に階調電圧が供給されるＤ／Ａ変換回路において、前
記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネ
ル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮ
チャネル型ＴＦＴが直列に接続された第２の回路と、が
直列に接続された回路が並列に接続されており、前記第
１の回路と前記第２の回路との接続部は、前記出力線に
接続されており、前記デジタル信号は、前記２n本の階
調電圧線のそれぞれに接続された、前記ｎ個のＰチャネ
ル型ＴＦＴのゲイト電極と、前記ｎ個のＮチャネル型Ｔ
ＦＴのゲイト電極に接続されているＤ／Ａ変換回路が提
供される。このことによって上記目的が達成される。
【００３１】前記ｎ個のＰチャネル型ＴＦＴは半導体層
によってのみ接続されており、かつ前記ｎ個のＮチャネ
ル型ＴＦＴは半導体層によってのみ接続されているよう
にしてもよい。
によってのみ接続されており、かつ前記ｎ個のＮチャネ
ル型ＴＦＴは半導体層によってのみ接続されているよう
にしてもよい。
【００３２】前記Ｄ／Ａ変換回路は、絶縁基板上に形成
されるようにしてもよい。
されるようにしてもよい。
【００３３】また、本発明のある実施形態によると、入
力されるｎビット（ｎは２以上の整数）のデジタル信号
に対応して、２n本の階調電圧線のうち一本の前記階調
電圧線が選択され、選択された前記階調電圧線から出力
線に階調電圧が供給されるＤ／Ａ変換回路において、前
記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネ
ル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮ
チャネル型ＴＦＴが直列に接続された第２の回路と、が
直列に接続された回路が並列に接続されており、前記２
n本の階調電圧線は、第１〜第２nの階調電圧線に向かっ
てより高い電圧が供給されており、第ｘ（１≦ｘ≦
２n；ｘは整数）の階調電圧線と第（２n ＋１−ｘ）番
目の階調電圧線とは、対になって隣接し、かつ前記第１
の回路と前記第２の回路との配置が逆であり、前記第１
の回路と前記第２の回路との接続部は、前記出力線に接
続されており、前記デジタル信号は、前記２n本の階調
電圧線のそれぞれに接続された、前記ｎ個のＰチャネル
型トランジスタのゲイト電極と、前記ｎ個のＮチャネル
型トランジスタのゲイト電極に接続されているＤ／Ａ変
換回路が提供される。このことによって上記目的が達成
される。
力されるｎビット（ｎは２以上の整数）のデジタル信号
に対応して、２n本の階調電圧線のうち一本の前記階調
電圧線が選択され、選択された前記階調電圧線から出力
線に階調電圧が供給されるＤ／Ａ変換回路において、前
記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネ
ル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮ
チャネル型ＴＦＴが直列に接続された第２の回路と、が
直列に接続された回路が並列に接続されており、前記２
n本の階調電圧線は、第１〜第２nの階調電圧線に向かっ
てより高い電圧が供給されており、第ｘ（１≦ｘ≦
２n；ｘは整数）の階調電圧線と第（２n ＋１−ｘ）番
目の階調電圧線とは、対になって隣接し、かつ前記第１
の回路と前記第２の回路との配置が逆であり、前記第１
の回路と前記第２の回路との接続部は、前記出力線に接
続されており、前記デジタル信号は、前記２n本の階調
電圧線のそれぞれに接続された、前記ｎ個のＰチャネル
型トランジスタのゲイト電極と、前記ｎ個のＮチャネル
型トランジスタのゲイト電極に接続されているＤ／Ａ変
換回路が提供される。このことによって上記目的が達成
される。
【００３４】前記ｎ個のＰチャネル型ＴＦＴは半導体層
によってのみ接続されており、かつ前記ｎ個のＮチャネ
ル型ＴＦＴは半導体層によってのみ接続されているよう
にしてもよい。
によってのみ接続されており、かつ前記ｎ個のＮチャネ
ル型ＴＦＴは半導体層によってのみ接続されているよう
にしてもよい。
【００３５】前記Ｄ／Ａ変換回路は、絶縁基板上に形成
されるようにしてもよい。
されるようにしてもよい。
【００３６】また、本発明のある実施形態によると、複
数の画素ＴＦＴと、前記複数の画素ＴＦＴを駆動するソ
ース信号線側駆動回路とゲイト信号線側駆動回路とを有
する半導体装置であって、前記ソース信号線側駆動回路
はＤ／Ａ変換回路を有しており、前記Ｄ／Ａ変換回路は
入力される前記ｎビットのデジタル信号に対応して、２
n本の階調電圧線のうち一本の前記階調電圧線が選択さ
れ、選択された前記階調電圧線から出力線に階調電圧が
供給され、前記２n本の階調電圧線のそれぞれには、ｎ
個のＰチャネル型ＴＦＴが直列に接続された第１の回路
と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２
の回路と、が直列に接続された回路が並列に接続されて
おり、前記第１の回路と前記第２の回路との接続部は、
前記出力線に接続されており、前記デジタル信号は、前
記２n本の階調電圧線のそれぞれに接続された、前記ｎ
個のＰチャネル型ＴＦＴと、前記ｎ個のＮチャネル型Ｔ
ＦＴのスイッチングを行う半導体装置が提供される。こ
のことによって上記目的が達成される。
数の画素ＴＦＴと、前記複数の画素ＴＦＴを駆動するソ
ース信号線側駆動回路とゲイト信号線側駆動回路とを有
する半導体装置であって、前記ソース信号線側駆動回路
はＤ／Ａ変換回路を有しており、前記Ｄ／Ａ変換回路は
入力される前記ｎビットのデジタル信号に対応して、２
n本の階調電圧線のうち一本の前記階調電圧線が選択さ
れ、選択された前記階調電圧線から出力線に階調電圧が
供給され、前記２n本の階調電圧線のそれぞれには、ｎ
個のＰチャネル型ＴＦＴが直列に接続された第１の回路
と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２
の回路と、が直列に接続された回路が並列に接続されて
おり、前記第１の回路と前記第２の回路との接続部は、
前記出力線に接続されており、前記デジタル信号は、前
記２n本の階調電圧線のそれぞれに接続された、前記ｎ
個のＰチャネル型ＴＦＴと、前記ｎ個のＮチャネル型Ｔ
ＦＴのスイッチングを行う半導体装置が提供される。こ
のことによって上記目的が達成される。
【００３７】また、本発明のある実施形態によると、複
数の画素ＴＦＴと、前記複数の画素ＴＦＴを駆動するソ
ース信号線側駆動回路とゲイト信号線側駆動回路とを有
する半導体装置であって、前記ソース信号線側駆動回路
はＤ／Ａ変換回路を有しており、前記Ｄ／Ａ変換回路は
入力される前記ｎビットのデジタル信号に対応して、２
n本の階調電圧線のうち一本の前記階調電圧線が選択さ
れ、選択された前記階調電圧線から出力線に階調電圧が
供給され、前記２n本の階調電圧線のそれぞれには、ｎ
個のＰチャネル型ＴＦＴが直列に接続された第１の回路
と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２
の回路と、が直列に接続された回路が並列に接続されて
おり、前記第１の回路と前記第２の回路との接続部は、
前記出力線に接続されており、前記デジタル信号は、前
記２n本の階調電圧線のそれぞれに接続された、前記ｎ
個のＰチャネル型ＴＦＴのゲイト電極と、前記ｎ個のＮ
チャネル型ＴＦＴのゲイト電極に接続されている半導体
装置が提供される。このことによって上記目的が達成さ
れる。
数の画素ＴＦＴと、前記複数の画素ＴＦＴを駆動するソ
ース信号線側駆動回路とゲイト信号線側駆動回路とを有
する半導体装置であって、前記ソース信号線側駆動回路
はＤ／Ａ変換回路を有しており、前記Ｄ／Ａ変換回路は
入力される前記ｎビットのデジタル信号に対応して、２
n本の階調電圧線のうち一本の前記階調電圧線が選択さ
れ、選択された前記階調電圧線から出力線に階調電圧が
供給され、前記２n本の階調電圧線のそれぞれには、ｎ
個のＰチャネル型ＴＦＴが直列に接続された第１の回路
と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２
の回路と、が直列に接続された回路が並列に接続されて
おり、前記第１の回路と前記第２の回路との接続部は、
前記出力線に接続されており、前記デジタル信号は、前
記２n本の階調電圧線のそれぞれに接続された、前記ｎ
個のＰチャネル型ＴＦＴのゲイト電極と、前記ｎ個のＮ
チャネル型ＴＦＴのゲイト電極に接続されている半導体
装置が提供される。このことによって上記目的が達成さ
れる。
【００３８】また、本発明のある実施形態によると、複
数の画素ＴＦＴと、前記複数の画素ＴＦＴを駆動するソ
ース信号線側駆動回路とゲイト信号線側駆動回路とを有
する半導体装置であって、前記ソース信号線側駆動回路
はＤ／Ａ変換回路を有しており、前記Ｄ／Ａ変換回路は
前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタ
ル信号に対応して、２n本の階調電圧線のうち一本の前
記階調電圧線が選択され、選択された前記階調電圧線か
ら出力線に階調電圧が供給され、入力されるｎビット
（ｎは２以上の整数）のデジタル信号に対応して、２n
本の階調電圧線のうち一本の前記階調電圧線が選択さ
れ、選択された前記階調電圧線から出力線に階調電圧が
供給されるＤ／Ａ変換回路において、前記２n本の階調
電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直
列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦ
Ｔが直列に接続された第２の回路と、が直列に接続され
た回路が並列に接続されており、前記２n本の階調電圧
線は、第１〜第２nの階調電圧線に向かってより高い電
圧が供給されており、第ｘ（１≦ｘ≦２n；ｘは整数）
の階調電圧線と第（２n＋１−ｘ）番目の階調電圧線と
は、対になって隣接し、かつ前記第１の回路と前記第２
の回路との配置が逆であり、前記第１の回路と前記第２
の回路との接続部は、前記出力線に接続されており、前
記デジタル信号は、前記２n本の階調電圧線のそれぞれ
に接続された、前記ｎ個のＰチャネル型トランジスタの
ゲイト電極と、前記ｎ個のＮチャネル型トランジスタの
ゲイト電極に接続されている半導体装置が提供される。
このことによって上記目的が達成される。
数の画素ＴＦＴと、前記複数の画素ＴＦＴを駆動するソ
ース信号線側駆動回路とゲイト信号線側駆動回路とを有
する半導体装置であって、前記ソース信号線側駆動回路
はＤ／Ａ変換回路を有しており、前記Ｄ／Ａ変換回路は
前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタ
ル信号に対応して、２n本の階調電圧線のうち一本の前
記階調電圧線が選択され、選択された前記階調電圧線か
ら出力線に階調電圧が供給され、入力されるｎビット
（ｎは２以上の整数）のデジタル信号に対応して、２n
本の階調電圧線のうち一本の前記階調電圧線が選択さ
れ、選択された前記階調電圧線から出力線に階調電圧が
供給されるＤ／Ａ変換回路において、前記２n本の階調
電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直
列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦ
Ｔが直列に接続された第２の回路と、が直列に接続され
た回路が並列に接続されており、前記２n本の階調電圧
線は、第１〜第２nの階調電圧線に向かってより高い電
圧が供給されており、第ｘ（１≦ｘ≦２n；ｘは整数）
の階調電圧線と第（２n＋１−ｘ）番目の階調電圧線と
は、対になって隣接し、かつ前記第１の回路と前記第２
の回路との配置が逆であり、前記第１の回路と前記第２
の回路との接続部は、前記出力線に接続されており、前
記デジタル信号は、前記２n本の階調電圧線のそれぞれ
に接続された、前記ｎ個のＰチャネル型トランジスタの
ゲイト電極と、前記ｎ個のＮチャネル型トランジスタの
ゲイト電極に接続されている半導体装置が提供される。
このことによって上記目的が達成される。
【００３９】前記半導体装置のＢＭ層は、前記ソース信
号線側駆動回路または前記ゲイト信号線側駆動回路の第
３配線として用いられても良い。
号線側駆動回路または前記ゲイト信号線側駆動回路の第
３配線として用いられても良い。
【００４０】前記半導体装置のＢＭ層には、Ａｌ膜ある
いはＡｌおよびＴｉの積層膜が用いられても良い。
いはＡｌおよびＴｉの積層膜が用いられても良い。
【００４１】
【００４２】本発明のＤ／Ａ変換回路は、ｎビット（ｎ
＞２；ｎは自然数）のデジタル信号をアナログ信号に変
換することができる抵抗分圧型のＤ／Ａ変換回路であ
る。本発明のＤ／Ａ変換回路は、デジタルデコーダから
供給されるｎビットのデジタ信号によって、２nの電圧
線のうちいずれか一つを選択し、特定の信号線にその電
圧を供給する。
＞２；ｎは自然数）のデジタル信号をアナログ信号に変
換することができる抵抗分圧型のＤ／Ａ変換回路であ
る。本発明のＤ／Ａ変換回路は、デジタルデコーダから
供給されるｎビットのデジタ信号によって、２nの電圧
線のうちいずれか一つを選択し、特定の信号線にその電
圧を供給する。
【００４３】全ての電圧線のそれぞれには、ｎ個のＮチ
ャネル型ＴＦＴが直列に接続された回路と、ｎ個のＰチ
ャネル型ＴＦＴが直列に接続された回路とが直列に接続
された回路が並列に接続されている。各回路を構成する
ＴＦＴのゲイト電極には、デジタルデコーダからのアド
レス線（あるいはその反転信号を供給する線）が接続さ
れており、アドレス線に供給されるデジタル信号によっ
て、各ＴＦＴのスイッチングが制御される。また、ｎ個
のＮチャネル型ＴＦＴが直列に接続された回路と、ｎ個
のＰチャネル型ＴＦＴが直列に接続された回路との接続
部は、ソース信号線に接続されている。
ャネル型ＴＦＴが直列に接続された回路と、ｎ個のＰチ
ャネル型ＴＦＴが直列に接続された回路とが直列に接続
された回路が並列に接続されている。各回路を構成する
ＴＦＴのゲイト電極には、デジタルデコーダからのアド
レス線（あるいはその反転信号を供給する線）が接続さ
れており、アドレス線に供給されるデジタル信号によっ
て、各ＴＦＴのスイッチングが制御される。また、ｎ個
のＮチャネル型ＴＦＴが直列に接続された回路と、ｎ個
のＰチャネル型ＴＦＴが直列に接続された回路との接続
部は、ソース信号線に接続されている。
【００４４】以下の実施例をもって本発明のＤ／Ａ変換
回路の詳細を説明する。ただし、本発明のＤ／Ａ変換回
路は以下の実施例に限定されるわけではない。
回路の詳細を説明する。ただし、本発明のＤ／Ａ変換回
路は以下の実施例に限定されるわけではない。
【００４５】
【００４６】（実施例１）
【００４７】本実施例では、本発明のＤ／Ａ変換回路の
一実施形態について説明する。なお、本実施例では２ビ
ットのＤ／Ａ変換回路を例にとって説明するが、本発明
はこれに限定されるわけではなく、２ビット以上の信号
を扱うＤ／Ａ変換回路が実現される。
一実施形態について説明する。なお、本実施例では２ビ
ットのＤ／Ａ変換回路を例にとって説明するが、本発明
はこれに限定されるわけではなく、２ビット以上の信号
を扱うＤ／Ａ変換回路が実現される。
【００４８】また、本実施例では、画素数が、横１９２
０×縦１０８０である液晶表示装置の駆動回路に備えら
れたＤ／Ａ変換回路を例にとって説明する。なお、本実
施例で説明する液晶表示装置の駆動回路は、１本のソー
ス信号線あたりに１つのＤ／Ａ変換回路を有している。
つまり、本実施例で説明する液晶表示装置の駆動回路
は、１９２０個のD／Ａ変換回路を有していることにな
る。
０×縦１０８０である液晶表示装置の駆動回路に備えら
れたＤ／Ａ変換回路を例にとって説明する。なお、本実
施例で説明する液晶表示装置の駆動回路は、１本のソー
ス信号線あたりに１つのＤ／Ａ変換回路を有している。
つまり、本実施例で説明する液晶表示装置の駆動回路
は、１９２０個のD／Ａ変換回路を有していることにな
る。
【００４９】図１を参照する。図１には本実施例の１つ
のＤ／Ａ変換回路が示されている。信号線ａ、ｂ、反転
ａ、および反転ｂには、ラッチ回路などからのデジタル
信号が供給される。
のＤ／Ａ変換回路が示されている。信号線ａ、ｂ、反転
ａ、および反転ｂには、ラッチ回路などからのデジタル
信号が供給される。
【００５０】図１に示されるように、本実施例のＤ／Ａ
変換回路は８個のＮチャネル型ＴＦＴ（Tr3,1、Tr3,2、
Tr2,1、Tr2,2、Tr1,1、Tr1,2、Tr0,1、およびTr0,2 ）
と８個のＰチャネルＴＦＴ（Tr3,3、Tr3,4、Tr2,3、Tr
2,4、Tr1,3、Tr1,4、Tr0,3、およびTr0,4）と４本の階
調電圧線（Ｖ０〜Ｖ３）とを含んでいる。４本の階調電
圧線Ｖ３〜Ｖ０には、Ｖ３〜Ｖ０間に印加される電圧を
抵抗分割することによって、所望の電圧が供給され、出
力線に供給される最も高い電圧がＶ３に印加され、最も
低い電圧がＶ０に印加されるようになっている。
変換回路は８個のＮチャネル型ＴＦＴ（Tr3,1、Tr3,2、
Tr2,1、Tr2,2、Tr1,1、Tr1,2、Tr0,1、およびTr0,2 ）
と８個のＰチャネルＴＦＴ（Tr3,3、Tr3,4、Tr2,3、Tr
2,4、Tr1,3、Tr1,4、Tr0,3、およびTr0,4）と４本の階
調電圧線（Ｖ０〜Ｖ３）とを含んでいる。４本の階調電
圧線Ｖ３〜Ｖ０には、Ｖ３〜Ｖ０間に印加される電圧を
抵抗分割することによって、所望の電圧が供給され、出
力線に供給される最も高い電圧がＶ３に印加され、最も
低い電圧がＶ０に印加されるようになっている。
【００５１】また、４本の階調電圧線Ｖ３〜Ｖ０には、
独立して電圧が供給されても良い。ただし、この場合に
おいても、出力線に供給される最も高い電圧がＶ３に印
加され、最も低い電圧がＶ０に印加されるようにする必
要がある。
独立して電圧が供給されても良い。ただし、この場合に
おいても、出力線に供給される最も高い電圧がＶ３に印
加され、最も低い電圧がＶ０に印加されるようにする必
要がある。
【００５２】階調電圧線Ｖ３に注目すると、２個のＮチ
ャネル型ＴＦＴ（Tr3,1およびTr3,2）が直列に接続され
た回路と、２個のＰチャネル型ＴＦＴ（Tr3,3およびTr
3,4）が直列に接続された回路とが接続され、前記２つ
の回路が接続された回路の両端が階調電圧線Ｖ３に接続
されている構成をとる。また、ラッチ回路等からの信号
線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr3,1、T
r3,2、Tr3,3、Tr3,4のゲイト電極に接続されている。こ
れらの信号線ａ、ｂ、反転ａ、および反転ｂに供給され
るデジタル信号によって、ＴＦＴTr3,1、Tr3,2、Tr3,
3、Tr3,4のスイッチングが制御され、これら全てのＴＦ
ＴがＯＮとなった時、階調電圧線Ｖ３に供給される電圧
がソース信号線につながる出力線１０３に供給される。
ャネル型ＴＦＴ（Tr3,1およびTr3,2）が直列に接続され
た回路と、２個のＰチャネル型ＴＦＴ（Tr3,3およびTr
3,4）が直列に接続された回路とが接続され、前記２つ
の回路が接続された回路の両端が階調電圧線Ｖ３に接続
されている構成をとる。また、ラッチ回路等からの信号
線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr3,1、T
r3,2、Tr3,3、Tr3,4のゲイト電極に接続されている。こ
れらの信号線ａ、ｂ、反転ａ、および反転ｂに供給され
るデジタル信号によって、ＴＦＴTr3,1、Tr3,2、Tr3,
3、Tr3,4のスイッチングが制御され、これら全てのＴＦ
ＴがＯＮとなった時、階調電圧線Ｖ３に供給される電圧
がソース信号線につながる出力線１０３に供給される。
【００５３】次に、階調電圧線Ｖ２に注目すると、２個
のＮチャネル型ＴＦＴ（Tr2,1およびTr2,2）が直列に接
続された回路と、２個のＰチャネル型ＴＦＴ（Tr2,3お
よびTr2,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ２
に接続されている構成をとる。また、ラッチ回路等から
の信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr
2,1、Tr2,4、Tr2,3、Tr2,2のゲイト電極に接続されてい
る。信号線ａ、ｂ、反転ａ、および反転ｂに供給される
デジタル信号によって、ＴＦＴTr2,1、Tr2,4、Tr2,3、T
r2,2 のスイッチングが制御され、これら全てのＴＦＴ
がＯＮとなった時、階調電圧線Ｖ２に供給される電圧が
ソース信号線につながる出力線１０３に供給される。
のＮチャネル型ＴＦＴ（Tr2,1およびTr2,2）が直列に接
続された回路と、２個のＰチャネル型ＴＦＴ（Tr2,3お
よびTr2,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ２
に接続されている構成をとる。また、ラッチ回路等から
の信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr
2,1、Tr2,4、Tr2,3、Tr2,2のゲイト電極に接続されてい
る。信号線ａ、ｂ、反転ａ、および反転ｂに供給される
デジタル信号によって、ＴＦＴTr2,1、Tr2,4、Tr2,3、T
r2,2 のスイッチングが制御され、これら全てのＴＦＴ
がＯＮとなった時、階調電圧線Ｖ２に供給される電圧が
ソース信号線につながる出力線１０３に供給される。
【００５４】次に、階調電圧線Ｖ１に注目すると、２個
のＮチャネル型ＴＦＴ（Tr1,1およびTr1,2）が直列に接
続された回路と、２個のＰチャネル型ＴＦＴ（Tr1,3お
よびTr1,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ１
に接続されている構成をとる。また、ラッチ回路等から
の信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr
1,3、Tr1,2、Tr1,1、Tr1,4のゲイト電極に接続されてい
る。信号線ａ、ｂ、反転ａ、および反転ｂに供給される
デジタル信号によって、ＴＦＴTr1,3、Tr1,2、Tr1,1、T
r1,4 のスイッチングが制御され、これら全てのＴＦＴ
がＯＮとなった時、階調電圧線Ｖ１に供給される電圧が
ソース信号線につながる出力線１０３に供給される。
のＮチャネル型ＴＦＴ（Tr1,1およびTr1,2）が直列に接
続された回路と、２個のＰチャネル型ＴＦＴ（Tr1,3お
よびTr1,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ１
に接続されている構成をとる。また、ラッチ回路等から
の信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr
1,3、Tr1,2、Tr1,1、Tr1,4のゲイト電極に接続されてい
る。信号線ａ、ｂ、反転ａ、および反転ｂに供給される
デジタル信号によって、ＴＦＴTr1,3、Tr1,2、Tr1,1、T
r1,4 のスイッチングが制御され、これら全てのＴＦＴ
がＯＮとなった時、階調電圧線Ｖ１に供給される電圧が
ソース信号線につながる出力線１０３に供給される。
【００５５】また、階調電圧線Ｖ０に注目すると、２個
のＮチャネル型ＴＦＴ（Tr0,1およびTr0,2）が直列に接
続された回路と、２個のＰチャネル型ＴＦＴ（Tr0,3お
よびTr0,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ０
に接続されている構成をとる。また、ラッチ回路等から
の信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr
0,3、Tr0,4、Tr0,1、Tr0,2のゲイト電極に接続されてい
る。信号線ａ、ｂ、反転ａ、および反転ｂに供給される
デジタル信号によって、ＴＦＴTr0,3、Tr0,4、Tr0,1、T
r0,2 のスイッチングが制御され、これら全てのＴＦＴ
がＯＮとなった時、階調電圧線Ｖ０に供給される電圧が
ソース信号線１０３につながる出力線に供給される。
のＮチャネル型ＴＦＴ（Tr0,1およびTr0,2）が直列に接
続された回路と、２個のＰチャネル型ＴＦＴ（Tr0,3お
よびTr0,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ０
に接続されている構成をとる。また、ラッチ回路等から
の信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr
0,3、Tr0,4、Tr0,1、Tr0,2のゲイト電極に接続されてい
る。信号線ａ、ｂ、反転ａ、および反転ｂに供給される
デジタル信号によって、ＴＦＴTr0,3、Tr0,4、Tr0,1、T
r0,2 のスイッチングが制御され、これら全てのＴＦＴ
がＯＮとなった時、階調電圧線Ｖ０に供給される電圧が
ソース信号線１０３につながる出力線に供給される。
【００５６】以下の表１に、信号線ａ、ｂ、反転ａ、お
よび反転ｂに供給されるデジタル信号によって選択され
る階調電圧線を示す。
よび反転ｂに供給されるデジタル信号によって選択され
る階調電圧線を示す。
【００５７】
【表１】
【００５８】信号線ａ、ｂ、反転ａ、および反転ｂに入
力されるデジタル信号によって一本の階調電圧線が選択
され、ソース信号線に電圧が供給されることが表１に示
されている。
力されるデジタル信号によって一本の階調電圧線が選択
され、ソース信号線に電圧が供給されることが表１に示
されている。
【００５９】本実施例では、上記のＤ／Ａ変換回路が、
ソース信号線１本に対して１つ設けられている。ただ
し、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供
給する部分、および／あるいはＤ／Ａ変換回路からソー
ス信号線に電圧を供給する部分に選択回路を設けること
によって、Ｄ／Ａ変換回路の数を少なくすることも可能
である。具体的な方法としては、特願平９−２８６０９
８号に詳しく記載されている。
ソース信号線１本に対して１つ設けられている。ただ
し、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供
給する部分、および／あるいはＤ／Ａ変換回路からソー
ス信号線に電圧を供給する部分に選択回路を設けること
によって、Ｄ／Ａ変換回路の数を少なくすることも可能
である。具体的な方法としては、特願平９−２８６０９
８号に詳しく記載されている。
【００６０】なお、本実施例では、駆動回路に備えられ
た複数のＤ／Ａ変換回路のうち１つについて説明した。
実際は、複数のＤ／Ａ変換回路が存在し（本実施では１
９２０個）、全てのＤ／Ａ変換回路が階調電圧線を共有
している。
た複数のＤ／Ａ変換回路のうち１つについて説明した。
実際は、複数のＤ／Ａ変換回路が存在し（本実施では１
９２０個）、全てのＤ／Ａ変換回路が階調電圧線を共有
している。
【００６１】なお、本実施例のＤ／Ａ変換回路は、液晶
表示装置の他の駆動回路、他の周辺装置と共に、石英基
板やガラス基板などの絶縁基板上に一体形成され得る。
また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧
線に接続される２個のＰチャネル型ＴＦＴと２個のＮチ
ャネル型ＴＦＴとは、同一半導体層上に形成されても良
い。あるいは、２個の独立したＰチャネル型ＴＦＴと２
個の独立したＮチャネル型ＴＦＴとがコンタクトを介し
て金属配線などによって接続されるようにしても良い。
しかし、前者の場合の方がよりＤ／Ａ変換回路の小面積
化が図れるので好ましい。
表示装置の他の駆動回路、他の周辺装置と共に、石英基
板やガラス基板などの絶縁基板上に一体形成され得る。
また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧
線に接続される２個のＰチャネル型ＴＦＴと２個のＮチ
ャネル型ＴＦＴとは、同一半導体層上に形成されても良
い。あるいは、２個の独立したＰチャネル型ＴＦＴと２
個の独立したＮチャネル型ＴＦＴとがコンタクトを介し
て金属配線などによって接続されるようにしても良い。
しかし、前者の場合の方がよりＤ／Ａ変換回路の小面積
化が図れるので好ましい。
【００６２】（実施例２）
【００６３】本実施例では、本発明のＤ／Ａ変換回路の
別の実施形態について説明する。なお、本実施例では２
ビットのＤ／Ａ変換回路を例にとって説明するが、本発
明はこれに限定されるわけではなく、２ビット以上の信
号を扱うＤ／Ａ変換回路が実現される。
別の実施形態について説明する。なお、本実施例では２
ビットのＤ／Ａ変換回路を例にとって説明するが、本発
明はこれに限定されるわけではなく、２ビット以上の信
号を扱うＤ／Ａ変換回路が実現される。
【００６４】また、本実施例においても、画素数が、横
１９２０×縦１０８０である液晶表示装置の駆動回路に
備えられたＤ／Ａ変換回路を例にとって説明する。
１９２０×縦１０８０である液晶表示装置の駆動回路に
備えられたＤ／Ａ変換回路を例にとって説明する。
【００６５】図２を参照する。図２には本実施例の１つ
のＤ／Ａ変換回路が示されている。信号線２０１のａ、
ｂ、反転ａ、および反転ｂには、ラッチ回路などからの
デジタル信号が供給される。
のＤ／Ａ変換回路が示されている。信号線２０１のａ、
ｂ、反転ａ、および反転ｂには、ラッチ回路などからの
デジタル信号が供給される。
【００６６】図２に示されるように、本実施例のＤ／Ａ
変換回路は８個のＮチャネル型ＴＦＴ（Tr3,1、Tr3,2、
Tr2,3、Tr2,4、Tr1,1、Tr1,2、Tr0,3、およびTr0,4 ）
と８個のＰチャネルＴＦＴ（Tr3,3、Tr3,4、Tr2,1、Tr
2,2、Tr1,3、Tr1,4、Tr0,1、およびTr0,2）と４本の階
調電圧線（Ｖ０〜Ｖ３）とを含んでいる。
変換回路は８個のＮチャネル型ＴＦＴ（Tr3,1、Tr3,2、
Tr2,3、Tr2,4、Tr1,1、Tr1,2、Tr0,3、およびTr0,4 ）
と８個のＰチャネルＴＦＴ（Tr3,3、Tr3,4、Tr2,1、Tr
2,2、Tr1,3、Tr1,4、Tr0,1、およびTr0,2）と４本の階
調電圧線（Ｖ０〜Ｖ３）とを含んでいる。
【００６７】また、上から３段目および４段目の電圧階
調線を選択するための回路の位置が右にシフトしている
ことが理解される。さらに、４本の階調電圧線Ｖ３〜Ｖ
０は、Ｖ３、Ｖ０、Ｖ１、Ｖ２といった順序で配置され
ているが、階調電圧線一段おきに、Ｎチャネル型ＴＦＴ
によって構成される回路とＰチャネル型ＴＦＴによって
構成される回路との配置が逆になっていることが分か
る。
調線を選択するための回路の位置が右にシフトしている
ことが理解される。さらに、４本の階調電圧線Ｖ３〜Ｖ
０は、Ｖ３、Ｖ０、Ｖ１、Ｖ２といった順序で配置され
ているが、階調電圧線一段おきに、Ｎチャネル型ＴＦＴ
によって構成される回路とＰチャネル型ＴＦＴによって
構成される回路との配置が逆になっていることが分か
る。
【００６８】４本の階調電圧線Ｖ３〜Ｖ０には、Ｖ３〜
Ｖ０間に印加される電圧を抵抗分割することによって、
所望の電圧が供給され、ソース信号線に供給される最も
高い電圧がＶ３に印加され、最も低い電圧がＶ０に印加
されるようになっている。
Ｖ０間に印加される電圧を抵抗分割することによって、
所望の電圧が供給され、ソース信号線に供給される最も
高い電圧がＶ３に印加され、最も低い電圧がＶ０に印加
されるようになっている。
【００６９】つまり、Ｖ０〜Ｖ３の電圧階調線には、Ｖ
０〜Ｖ３に向かうに従ってより高い電圧が供給されてい
る。ここで、最も低い階調電圧線Ｖ０を第１の階調電圧
線とし、Ｖ１を第２の階調電圧線、Ｖ２を第３の階調電
圧線、Ｖ３を第４の階調電圧線とすると、第４の階調電
圧線Ｖ３と第１の階調電圧線Ｖ０とが隣接して（対にな
って）配置されており、かつそれぞれの電圧階調線に接
続される２つのPチャネル型ＴＦＴから成る回路と、２
つのＮチャネル型ＴＦＴから成る回路との配置が逆であ
る。また、第２の電圧階調線Ｖ１と第３の電圧階調線Ｖ
２とが隣接（対になって）して配置されており、かつそ
れぞれの電圧階調線に接続される２つのPチャネル型Ｔ
ＦＴから成る回路と、２つのＮチャネル型ＴＦＴから成
る回路との配置が逆であることが分かる。
０〜Ｖ３に向かうに従ってより高い電圧が供給されてい
る。ここで、最も低い階調電圧線Ｖ０を第１の階調電圧
線とし、Ｖ１を第２の階調電圧線、Ｖ２を第３の階調電
圧線、Ｖ３を第４の階調電圧線とすると、第４の階調電
圧線Ｖ３と第１の階調電圧線Ｖ０とが隣接して（対にな
って）配置されており、かつそれぞれの電圧階調線に接
続される２つのPチャネル型ＴＦＴから成る回路と、２
つのＮチャネル型ＴＦＴから成る回路との配置が逆であ
る。また、第２の電圧階調線Ｖ１と第３の電圧階調線Ｖ
２とが隣接（対になって）して配置されており、かつそ
れぞれの電圧階調線に接続される２つのPチャネル型Ｔ
ＦＴから成る回路と、２つのＮチャネル型ＴＦＴから成
る回路との配置が逆であることが分かる。
【００７０】これらの電圧階調線の配列順序は、一見不
規則に見えるが、ある規則に従っている。つまり、隣接
している２つの電圧階調線が第何番と第何番であるかと
いうところに注目すると、第４と第１（４＋１＝５）、
第２と第３（２＋３＝５）と、両者の第何番という番号
を加えると５になっている。この５という数字は、２ 2
＋１（２は２ビットのＤ／Ａ変換回路であること）の意
である。
規則に見えるが、ある規則に従っている。つまり、隣接
している２つの電圧階調線が第何番と第何番であるかと
いうところに注目すると、第４と第１（４＋１＝５）、
第２と第３（２＋３＝５）と、両者の第何番という番号
を加えると５になっている。この５という数字は、２ 2
＋１（２は２ビットのＤ／Ａ変換回路であること）の意
である。
【００７１】ここで、ｎビットのＤ／Ａ変換回路を考え
てみると、電圧階調線の数は２n本あり、最も低い電圧
が供給される第１の電圧階調線を始めとして、最も高い
電圧が供給される第２nの電圧階調線が存在する。この
場合、隣接する（対になる）２つの電圧階調線は、第ｘ
（１≦ｘ≦２n；ｘは整数）の電圧階調線と第（２n＋１
−ｘ）の電圧階調線である。また、これらの隣接する
（対になる）２つの電圧階調線は、接続されるｎ個のＰ
チャネル型ＴＦＴから成る回路とｎ個のＮチャネル型Ｔ
ＦＴから成る回路との配置が互いに逆になる。
てみると、電圧階調線の数は２n本あり、最も低い電圧
が供給される第１の電圧階調線を始めとして、最も高い
電圧が供給される第２nの電圧階調線が存在する。この
場合、隣接する（対になる）２つの電圧階調線は、第ｘ
（１≦ｘ≦２n；ｘは整数）の電圧階調線と第（２n＋１
−ｘ）の電圧階調線である。また、これらの隣接する
（対になる）２つの電圧階調線は、接続されるｎ個のＰ
チャネル型ＴＦＴから成る回路とｎ個のＮチャネル型Ｔ
ＦＴから成る回路との配置が互いに逆になる。
【００７２】また、４本の階調電圧線Ｖ３〜Ｖ０には、
独立して所望の電圧が供給されるようにしても良い。た
だし、この場合においても、ソース信号線に供給される
最も高い電圧がＶ３に供給され、最も低い電圧がＶ０に
供給されるようにする必要がある。
独立して所望の電圧が供給されるようにしても良い。た
だし、この場合においても、ソース信号線に供給される
最も高い電圧がＶ３に供給され、最も低い電圧がＶ０に
供給されるようにする必要がある。
【００７３】以下に本実施例のＤ／Ａ変換回路の回路構
成の詳細について説明する。
成の詳細について説明する。
【００７４】階調電圧線Ｖ３に注目すると、２個のＮチ
ャネル型ＴＦＴ（Tr3,1およびTr3,2）が直列に接続され
た回路と、２個のＰチャネル型ＴＦＴ（Tr3,3およびTr
3,4）が直列に接続された回路とが接続され、前記２つ
の回路が接続された回路の両端が階調電圧線Ｖ３に接続
されている構成をとる。前記２つの回路の接続部（Tr3,
2とTr3,3との接続部）にソース信号線へつながる出力線
２０３が接続されている。また、ラッチ回路等からの信
号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr3,
1、Tr3,2、Tr3,3、Tr3,4のゲイト電極に接続されてい
る。これらの信号線ａ、ｂ、反転ａ、および反転ｂに供
給されるデジタル信号によって、ＴＦＴTr3,1、Tr3,2、
Tr3,3、Tr3,4のスイッチングが制御され、これら全ての
ＴＦＴがＯＮとなった時、階調電圧線Ｖ３に供給される
電圧が出力線２０３に供給される。
ャネル型ＴＦＴ（Tr3,1およびTr3,2）が直列に接続され
た回路と、２個のＰチャネル型ＴＦＴ（Tr3,3およびTr
3,4）が直列に接続された回路とが接続され、前記２つ
の回路が接続された回路の両端が階調電圧線Ｖ３に接続
されている構成をとる。前記２つの回路の接続部（Tr3,
2とTr3,3との接続部）にソース信号線へつながる出力線
２０３が接続されている。また、ラッチ回路等からの信
号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr3,
1、Tr3,2、Tr3,3、Tr3,4のゲイト電極に接続されてい
る。これらの信号線ａ、ｂ、反転ａ、および反転ｂに供
給されるデジタル信号によって、ＴＦＴTr3,1、Tr3,2、
Tr3,3、Tr3,4のスイッチングが制御され、これら全ての
ＴＦＴがＯＮとなった時、階調電圧線Ｖ３に供給される
電圧が出力線２０３に供給される。
【００７５】次に、階調電圧線Ｖ０に注目すると、２個
のＰチャネル型ＴＦＴ（Tr0,1およびTr0,2）が直列に接
続された回路と、２個のＮチャネル型ＴＦＴ（Tr0,3お
よびTr0,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ０
に接続されている構成をとる。前記２つの回路の接続部
（Tr0,2とTr0,3との接続部）に出力線２０３が接続され
ている。また、ラッチ回路等からの信号線ａ、ｂ、反転
ａ、および反転ｂは、それぞれTr0,1、Tr0,2、Tr0,3、T
r0,4のゲイト電極に接続されている。これらの信号線
ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信
号によって、ＴＦＴTr0,1、Tr0,2、Tr0,3、Tr0,4のスイ
ッチングが制御され、これら全てのＴＦＴがＯＮとなっ
た時、階調電圧線Ｖ０に供給される電圧が出力線２０３
に供給される。
のＰチャネル型ＴＦＴ（Tr0,1およびTr0,2）が直列に接
続された回路と、２個のＮチャネル型ＴＦＴ（Tr0,3お
よびTr0,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ０
に接続されている構成をとる。前記２つの回路の接続部
（Tr0,2とTr0,3との接続部）に出力線２０３が接続され
ている。また、ラッチ回路等からの信号線ａ、ｂ、反転
ａ、および反転ｂは、それぞれTr0,1、Tr0,2、Tr0,3、T
r0,4のゲイト電極に接続されている。これらの信号線
ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信
号によって、ＴＦＴTr0,1、Tr0,2、Tr0,3、Tr0,4のスイ
ッチングが制御され、これら全てのＴＦＴがＯＮとなっ
た時、階調電圧線Ｖ０に供給される電圧が出力線２０３
に供給される。
【００７６】次に、階調電圧線Ｖ１に注目すると、２個
のＮチャネル型ＴＦＴ（Tr1,1およびTr1,2）が直列に接
続された回路と、２個のＰチャネル型ＴＦＴ（Tr1,3お
よびTr1,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ１
に接続されている構成をとる。前記２つの回路の接続部
（Tr1,2とTr1,3との接続部）に出力線２０３が接続され
ている。また、ラッチ回路等からの信号線ａ、ｂ、反転
ａ、および反転ｂは、それぞれTr1,4、Tr1,1、Tr1,2、T
r1,3のゲイト電極に接続されている。これらの信号線
ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信
号によって、ＴＦＴTr1,4、Tr1,1、Tr1,2、Tr1,3のスイ
ッチングが制御され、これら全てのＴＦＴがＯＮとなっ
た時、階調電圧線Ｖ１に供給される電圧が出力線２０３
に供給される。
のＮチャネル型ＴＦＴ（Tr1,1およびTr1,2）が直列に接
続された回路と、２個のＰチャネル型ＴＦＴ（Tr1,3お
よびTr1,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ１
に接続されている構成をとる。前記２つの回路の接続部
（Tr1,2とTr1,3との接続部）に出力線２０３が接続され
ている。また、ラッチ回路等からの信号線ａ、ｂ、反転
ａ、および反転ｂは、それぞれTr1,4、Tr1,1、Tr1,2、T
r1,3のゲイト電極に接続されている。これらの信号線
ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信
号によって、ＴＦＴTr1,4、Tr1,1、Tr1,2、Tr1,3のスイ
ッチングが制御され、これら全てのＴＦＴがＯＮとなっ
た時、階調電圧線Ｖ１に供給される電圧が出力線２０３
に供給される。
【００７７】次に、階調電圧線Ｖ２に注目すると、２個
のＰチャネル型ＴＦＴ（Tr2,1およびTr2,2）が直列に接
続された回路と、２個のＮチャネル型ＴＦＴ（Tr2,3お
よびTr2,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ２
に接続されている構成をとる。前記２つの回路の接続部
（Tr2,2とTr2,3との接続部）に出力線２０３が接続され
ている。また、ラッチ回路等からの信号線ａ、ｂ、反転
ａ、および反転ｂは、それぞれTr2,4、Tr2,1、Tr2,2、T
r2,3のゲイト電極に接続されている。これらの信号線
ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信
号によって、ＴＦＴTr2,4、Tr2,1、Tr2,2、Tr2,3のスイ
ッチングが制御され、これら全てのＴＦＴがＯＮとなっ
た時、階調電圧線Ｖ２に供給される電圧が出力線２０３
に供給される。
のＰチャネル型ＴＦＴ（Tr2,1およびTr2,2）が直列に接
続された回路と、２個のＮチャネル型ＴＦＴ（Tr2,3お
よびTr2,4）が直列に接続された回路とが接続され、前
記２つの回路が接続された回路の両端が階調電圧線Ｖ２
に接続されている構成をとる。前記２つの回路の接続部
（Tr2,2とTr2,3との接続部）に出力線２０３が接続され
ている。また、ラッチ回路等からの信号線ａ、ｂ、反転
ａ、および反転ｂは、それぞれTr2,4、Tr2,1、Tr2,2、T
r2,3のゲイト電極に接続されている。これらの信号線
ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信
号によって、ＴＦＴTr2,4、Tr2,1、Tr2,2、Tr2,3のスイ
ッチングが制御され、これら全てのＴＦＴがＯＮとなっ
た時、階調電圧線Ｖ２に供給される電圧が出力線２０３
に供給される。
【００７８】以下の表２に、信号線ａ、ｂ、反転ａ、お
よび反転ｂに供給されるデジタル信号によって選択され
る階調電圧線を示す。
よび反転ｂに供給されるデジタル信号によって選択され
る階調電圧線を示す。
【００７９】
【表２】
【００８０】信号線ａ、ｂ、反転ａ、および反転ｂに入
力されるデジタル信号によって一本の階調電圧線が選択
され、ソース信号線に電圧が供給されることが表２に示
されている。
力されるデジタル信号によって一本の階調電圧線が選択
され、ソース信号線に電圧が供給されることが表２に示
されている。
【００８１】また、上記のような回路構成をとることに
よって、階調電圧線Ｖ０からＶ１に信号線ａ、ｂ、反転
ａ、および反転ｂの配線の引き回しを行なう際、１本の
配線のみが他の配線と交差する以外は、他の配線の交差
をなくすことができる。
よって、階調電圧線Ｖ０からＶ１に信号線ａ、ｂ、反転
ａ、および反転ｂの配線の引き回しを行なう際、１本の
配線のみが他の配線と交差する以外は、他の配線の交差
をなくすことができる。
【００８２】ここで図３を参照する。図３において、３
０１、３０２、および３０３は第１の配線（ゲイト電極
配線）であり、３０４は第２の配線である。３０５およ
び３０６第１の配線と第２の配線との接続（コンタク
ト）をとっている部分である。
０１、３０２、および３０３は第１の配線（ゲイト電極
配線）であり、３０４は第２の配線である。３０５およ
び３０６第１の配線と第２の配線との接続（コンタク
ト）をとっている部分である。
【００８３】図３に示すように、通常、配線が交差する
場合は、交差する配線を絶縁膜を介して配線し、接続を
とる部分にだけコンタクトホールを開孔し、その部分で
接続をとる。この場合、コンタクトホールのずれを考慮
して配線３０１の３０７で示される部分の面積を大きく
しなければならない。また、配線３０１と配線３０３と
の短絡（ショート）、あるいは配線３０２と３０３との
短絡を防ぐために、Ｘ 1、Ｘ2で示されるようなマージン
を十分にとらなくてはならない。従って、配線の交差の
数が多くなるにつれて回路全体の面積が大きくなってし
まう。
場合は、交差する配線を絶縁膜を介して配線し、接続を
とる部分にだけコンタクトホールを開孔し、その部分で
接続をとる。この場合、コンタクトホールのずれを考慮
して配線３０１の３０７で示される部分の面積を大きく
しなければならない。また、配線３０１と配線３０３と
の短絡（ショート）、あるいは配線３０２と３０３との
短絡を防ぐために、Ｘ 1、Ｘ2で示されるようなマージン
を十分にとらなくてはならない。従って、配線の交差の
数が多くなるにつれて回路全体の面積が大きくなってし
まう。
【００８４】しかし、本実施例のＤ／Ａ変換回路は、交
差する配線の数が少ないので、回路の面積を大幅に小さ
くすることができる。しかも、コンタクト不良などによ
る歩留まりの低下についても防ぐことができる。
差する配線の数が少ないので、回路の面積を大幅に小さ
くすることができる。しかも、コンタクト不良などによ
る歩留まりの低下についても防ぐことができる。
【００８５】本実施例では、上記のＤ／Ａ変換回路が、
ソース信号線１本に対して１つ設けられている。ただ
し、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供
給する部分、および／あるいはＤ／Ａ変換回路からソー
ス信号線に電圧を供給する部分に選択回路を設けること
によって、Ｄ／Ａ変換回路の数を少なくすることも可能
である。具体的な方法としては、特願平９−２８６０９
８号に詳しく記載されている。
ソース信号線１本に対して１つ設けられている。ただ
し、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供
給する部分、および／あるいはＤ／Ａ変換回路からソー
ス信号線に電圧を供給する部分に選択回路を設けること
によって、Ｄ／Ａ変換回路の数を少なくすることも可能
である。具体的な方法としては、特願平９−２８６０９
８号に詳しく記載されている。
【００８６】なお、本実施例のＤ／Ａ変換回路は、液晶
表示装置の他の駆動回路、他の周辺装置と共に、石英基
板やガラス基板などの絶縁基板上に一体形成され得る。
また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧
線に接続される２個のＰチャネル型ＴＦＴと２個のＮチ
ャネル型ＴＦＴとは、同一半導体層上に形成されても良
い。あるいは、２個の独立したＰチャネル型ＴＦＴと２
個の独立したＮチャネル型ＴＦＴとがコンタクトを介し
て金属配線などによって接続されるようにしても良い。
しかし、前者の場合の方がよりＤ／Ａ変換回路の小面積
化が図れるので好ましい。
表示装置の他の駆動回路、他の周辺装置と共に、石英基
板やガラス基板などの絶縁基板上に一体形成され得る。
また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧
線に接続される２個のＰチャネル型ＴＦＴと２個のＮチ
ャネル型ＴＦＴとは、同一半導体層上に形成されても良
い。あるいは、２個の独立したＰチャネル型ＴＦＴと２
個の独立したＮチャネル型ＴＦＴとがコンタクトを介し
て金属配線などによって接続されるようにしても良い。
しかし、前者の場合の方がよりＤ／Ａ変換回路の小面積
化が図れるので好ましい。
【００８７】（実施例３）
【００８８】本実施例では、実施例２で説明した本発明
のＤ／Ａ変換回路において、４ビットの信号を扱うよう
に具体化した場合について説明する。
のＤ／Ａ変換回路において、４ビットの信号を扱うよう
に具体化した場合について説明する。
【００８９】図４を参照する。図４には、本実施例のＤ
／Ａ変換回路が示されている。なお、本実施例において
も、液晶表示装置に用いられる駆動回路の複数のＤ／Ａ
変換回路のうち一つだけを例にとって説明する。
／Ａ変換回路が示されている。なお、本実施例において
も、液晶表示装置に用いられる駆動回路の複数のＤ／Ａ
変換回路のうち一つだけを例にとって説明する。
【００９０】図４に示されるように、本実施例のＤ／A
変換回路は、６４個のＮチャネル型ＴＦＴと６４個のＰ
チャネル型ＴＦＴと１６本の階調電圧線４０２（Ｖ０〜
Ｖ１５）とを含んでいる。信号線４０１のａ、ｂ、ｃ、
ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄには、ラッ
チ回路などからのデジタル信号が供給される。
変換回路は、６４個のＮチャネル型ＴＦＴと６４個のＰ
チャネル型ＴＦＴと１６本の階調電圧線４０２（Ｖ０〜
Ｖ１５）とを含んでいる。信号線４０１のａ、ｂ、ｃ、
ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄには、ラッ
チ回路などからのデジタル信号が供給される。
【００９１】全ての電圧階調線４０２（Ｖ０〜Ｖ１５）
のそれぞれには、４個のＰチャネル型ＴＦＴが直列に接
続された回路と、４個のＮチャネル型ＴＦＴが直列に接
続された回路と、が直列に接続された回路が並列に接続
されている。また、上記２つの回路の接続部分は、ソー
ス信号線につながる出力線４０３に接続されている。
のそれぞれには、４個のＰチャネル型ＴＦＴが直列に接
続された回路と、４個のＮチャネル型ＴＦＴが直列に接
続された回路と、が直列に接続された回路が並列に接続
されている。また、上記２つの回路の接続部分は、ソー
ス信号線につながる出力線４０３に接続されている。
【００９２】本実施例のＤ／Ａ変換回路も、信号線ａ、
ｂ、ｃ、ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄに
供給されるデジタル信号によって階調電圧線Ｖ０〜Ｖ１
５のうち、いずれか一つの階調電圧線が選択され、出力
線４０３に選択された階調電圧が供給される。
ｂ、ｃ、ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄに
供給されるデジタル信号によって階調電圧線Ｖ０〜Ｖ１
５のうち、いずれか一つの階調電圧線が選択され、出力
線４０３に選択された階調電圧が供給される。
【００９３】以下の表３に、信号線ａ、ｂ、ｃ、ｄ、反
転ａ、反転ｂ、反転ｃ、および反転ｄに入力されるデジ
タル信号によって選択される階調電圧線を示す。
転ａ、反転ｂ、反転ｃ、および反転ｄに入力されるデジ
タル信号によって選択される階調電圧線を示す。
【００９４】
【表３】
【００９５】信号線ａ、ｂ、ｃ、ｄ、反転ａ、反転ｂ、
反転ｃ、および反転ｄに入力されるデジタル信号によっ
て一本の階調電圧線が選択され、ソース信号線に電圧が
供給されることが示されている。
反転ｃ、および反転ｄに入力されるデジタル信号によっ
て一本の階調電圧線が選択され、ソース信号線に電圧が
供給されることが示されている。
【００９６】ここで、階調電圧線Ｖ０〜Ｖ１５が、実施
例２で説明したある一定の規則に従って配置されている
ことを説明する。
例２で説明したある一定の規則に従って配置されている
ことを説明する。
【００９７】例えば、第４の階調電圧線Ｖ３を例にと
る。本実施例のＤ／Ａ変換回路は４ビットのＤ／Ａ変換
回路であるので、第４の電圧階調線と隣接する（対にな
る）電圧階調線は、２4＋１−４＝１３となり、第１３
の電圧階調線である。第１３の電圧階調線は、Ｖ１２で
あり、図４に示されるように本実施例のＤ／Ａ変換回路
も実施例２で述べた規則に従って電圧階調線が配置され
ていることが分かる。
る。本実施例のＤ／Ａ変換回路は４ビットのＤ／Ａ変換
回路であるので、第４の電圧階調線と隣接する（対にな
る）電圧階調線は、２4＋１−４＝１３となり、第１３
の電圧階調線である。第１３の電圧階調線は、Ｖ１２で
あり、図４に示されるように本実施例のＤ／Ａ変換回路
も実施例２で述べた規則に従って電圧階調線が配置され
ていることが分かる。
【００９８】また、第４の電圧階調線Ｖ３と第１３の電
圧階調線Ｖ１２とに接続されている４つのＰチャネル型
ＴＦＴから成る回路と４つのＮチャネル型ＴＦＴから成
る回路とは、それぞれ配置が逆になっていることも理解
される。
圧階調線Ｖ１２とに接続されている４つのＰチャネル型
ＴＦＴから成る回路と４つのＮチャネル型ＴＦＴから成
る回路とは、それぞれ配置が逆になっていることも理解
される。
【００９９】本実施例のＤ／Ａ変換回路において、４０
４で示される部分は、配線の交差が他の部分よりも多く
なっている。これは、本発明を４ビットのＤ／Ａ変換回
路に適応させる場合は１箇所このような交差する配線が
多い部分が必要となる。
４で示される部分は、配線の交差が他の部分よりも多く
なっている。これは、本発明を４ビットのＤ／Ａ変換回
路に適応させる場合は１箇所このような交差する配線が
多い部分が必要となる。
【０１００】図５を参照する。図５（Ａ）には、本実施
例のＤ／Ａ変換回路の一部の回路パターンが示されてい
る。図５（Ｂ）には、本実施例のＤ／Ａ変換回路の一部
が示されており、図５（Ａ）の回路パターンの等価回路
である。図５（Ａ）において、５０１および５０２は半
導体活性層である。５０３および５０４はゲイト電極配
線であり、本実施例ではＡｌ（アルミニウム）が用いら
れている。５０５および５０６は第２配線であり、本実
施例ではＡｌが用いられている。５０７は第３配線であ
る。５０８は第２配線と半導体活性層との接続をとって
いる部分を示す。なお、図中で同じ模様の配線は、それ
ぞれ同じ配線層にあるものとする。また、黒く塗りつぶ
してある部分は、半導体活性層と配線、あるいは異なる
層の配線の接続をとっている部分を示している。また、
図中で破線によって示されている部分は、上部の配線に
よって隠れている下部の配線を示す。
例のＤ／Ａ変換回路の一部の回路パターンが示されてい
る。図５（Ｂ）には、本実施例のＤ／Ａ変換回路の一部
が示されており、図５（Ａ）の回路パターンの等価回路
である。図５（Ａ）において、５０１および５０２は半
導体活性層である。５０３および５０４はゲイト電極配
線であり、本実施例ではＡｌ（アルミニウム）が用いら
れている。５０５および５０６は第２配線であり、本実
施例ではＡｌが用いられている。５０７は第３配線であ
る。５０８は第２配線と半導体活性層との接続をとって
いる部分を示す。なお、図中で同じ模様の配線は、それ
ぞれ同じ配線層にあるものとする。また、黒く塗りつぶ
してある部分は、半導体活性層と配線、あるいは異なる
層の配線の接続をとっている部分を示している。また、
図中で破線によって示されている部分は、上部の配線に
よって隠れている下部の配線を示す。
【０１０１】この第３配線は、液晶表示装置のアクティ
ブマトリクス基板側のＢＭ（ブラックマスク）層を形成
する時に同時に形成されても良い。その場合、用いられ
る材料（Ａｌ、Ｔｉ等）によってその線幅や膜厚を帰る
ことが望ましい。例えば、第３配線の材料にＴｉを用い
た場合、ＴｉはＡｌと比較して抵抗率が高いので、線幅
を太くしたり、膜厚を厚くしたりすることが望ましい。
また、第３配線に、例えばＡｌとＴｉといったような２
種類以上の金属の積層構造を用いても良い。
ブマトリクス基板側のＢＭ（ブラックマスク）層を形成
する時に同時に形成されても良い。その場合、用いられ
る材料（Ａｌ、Ｔｉ等）によってその線幅や膜厚を帰る
ことが望ましい。例えば、第３配線の材料にＴｉを用い
た場合、ＴｉはＡｌと比較して抵抗率が高いので、線幅
を太くしたり、膜厚を厚くしたりすることが望ましい。
また、第３配線に、例えばＡｌとＴｉといったような２
種類以上の金属の積層構造を用いても良い。
【０１０２】本実施例では、上記のＤ／Ａ変換回路が、
ソース信号線１本に対して１つ設けられている。ただ
し、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供
給する部分、および／あるいはＤ／Ａ変換回路からソー
ス信号線に電圧を供給する部分に選択回路を設けること
によって、Ｄ／Ａ変換回路の数を少なくすることも可能
である。具体的な方法としては、特願平９−２８６０９
８号に詳しく記載されている。
ソース信号線１本に対して１つ設けられている。ただ
し、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供
給する部分、および／あるいはＤ／Ａ変換回路からソー
ス信号線に電圧を供給する部分に選択回路を設けること
によって、Ｄ／Ａ変換回路の数を少なくすることも可能
である。具体的な方法としては、特願平９−２８６０９
８号に詳しく記載されている。
【０１０３】なお、本実施例のＤ／Ａ変換回路は、液晶
表示装置の他の駆動回路、他の周辺装置と共に、石英基
板やガラス基板などの絶縁基板上に一体形成され得る。
また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧
線に接続される４個のＰチャネル型ＴＦＴと４個のＮチ
ャネル型ＴＦＴとは、同一半導体層上に形成されている
が、４個の独立したＰチャネル型ＴＦＴと４個の独立し
たＮチャネル型ＴＦＴとがコンタクトを介して金属配線
などによって接続されるようにしても良い。しかし、前
者の場合の方がよりＤ／Ａ変換回路の小面積化が図れる
ので好ましい。
表示装置の他の駆動回路、他の周辺装置と共に、石英基
板やガラス基板などの絶縁基板上に一体形成され得る。
また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧
線に接続される４個のＰチャネル型ＴＦＴと４個のＮチ
ャネル型ＴＦＴとは、同一半導体層上に形成されている
が、４個の独立したＰチャネル型ＴＦＴと４個の独立し
たＮチャネル型ＴＦＴとがコンタクトを介して金属配線
などによって接続されるようにしても良い。しかし、前
者の場合の方がよりＤ／Ａ変換回路の小面積化が図れる
ので好ましい。
【０１０４】（実施例４）
【０１０５】本実施例では、実施例３で説明した本発明
の４ビットＤ／Ａ変換回路の別の実施形態について説明
する。
の４ビットＤ／Ａ変換回路の別の実施形態について説明
する。
【０１０６】図６及び図１０を参照する。図６及び図１
０には、本実施例の４ビットＤ／Ａ変換回路が示されて
いる。本実施例のＤ／Ａ変換回路は、上記実施例３のＤ
／Ａ変換回路と比較して、ラッチ回路などからのデジタ
ル信号を供給する信号線６０１（ａ、ｂ、ｃ、ｄ、反転
ａ、反転ｂ、反転ｃ、および反転ｄ）の順序が異なって
いる。
０には、本実施例の４ビットＤ／Ａ変換回路が示されて
いる。本実施例のＤ／Ａ変換回路は、上記実施例３のＤ
／Ａ変換回路と比較して、ラッチ回路などからのデジタ
ル信号を供給する信号線６０１（ａ、ｂ、ｃ、ｄ、反転
ａ、反転ｂ、反転ｃ、および反転ｄ）の順序が異なって
いる。
【０１０７】本実施例のＤ／Ａ変換回路における階調電
圧線の配置、ならびに４つのＰチャネル型ＴＦＴから成
る回路および４つのＮチャネル型ＴＦＴから成る回路の
配置も、実施例２で述べた規則に従っていることが理解
される。
圧線の配置、ならびに４つのＰチャネル型ＴＦＴから成
る回路および４つのＮチャネル型ＴＦＴから成る回路の
配置も、実施例２で述べた規則に従っていることが理解
される。
【０１０８】以下の表４に、信号線ａ、ｂ、ｃ、ｄ、反
転ａ、反転ｂ、反転ｃ、および反転ｄに入力されるデジ
タル信号によって選択される階調電圧線を示す。
転ａ、反転ｂ、反転ｃ、および反転ｄに入力されるデジ
タル信号によって選択される階調電圧線を示す。
【０１０９】
【表４】
【０１１０】信号線ａ、ｂ、ｃ、ｄ、反転ａ、反転ｂ、
反転ｃ、および反転ｄに入力されるデジタル信号によっ
て一本の階調電圧線が選択され、ソース信号線に電圧が
供給されることが示されている。
反転ｃ、および反転ｄに入力されるデジタル信号によっ
て一本の階調電圧線が選択され、ソース信号線に電圧が
供給されることが示されている。
【０１１１】本実施例のＤ／Ａ変換回路において、６０
４で示される部分は、配線の交差が他の部分よりも多く
なっている。これは、本発明を４ビットのＤ／Ａ変換回
路に適応させる場合は１箇所このような交差する配線が
多い部分が必要となる。
４で示される部分は、配線の交差が他の部分よりも多く
なっている。これは、本発明を４ビットのＤ／Ａ変換回
路に適応させる場合は１箇所このような交差する配線が
多い部分が必要となる。
【０１１２】本実施例では、上記のＤ／Ａ変換回路が、
ソース信号線１本に対して１つ設けられている。ただ
し、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供
給する部分、および／あるいはＤ／Ａ変換回路からソー
ス信号線に電圧を供給する部分に選択回路を設けること
によって、Ｄ／Ａ変換回路の数を少なくすることも可能
である。具体的な方法としては、特願平９−２８６０９
８号に詳しく記載されている。
ソース信号線１本に対して１つ設けられている。ただ
し、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供
給する部分、および／あるいはＤ／Ａ変換回路からソー
ス信号線に電圧を供給する部分に選択回路を設けること
によって、Ｄ／Ａ変換回路の数を少なくすることも可能
である。具体的な方法としては、特願平９−２８６０９
８号に詳しく記載されている。
【０１１３】なお、本実施例のＤ／Ａ変換回路は、液晶
表示装置の他の駆動回路、他の周辺装置と共に、石英基
板やガラス基板などの絶縁基板上に一体形成され得る。
また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧
線に接続される４個のＰチャネル型ＴＦＴと４個のＮチ
ャネル型ＴＦＴとは、同一半導体層上に形成されている
が、４個の独立したＰチャネル型ＴＦＴと４個の独立し
たＮチャネル型ＴＦＴとがコンタクトを介して金属配線
などによって接続されるようにしても良い。しかし、前
者の場合の方がよりＤ／Ａ変換回路の小面積化が図れる
ので好ましい。
表示装置の他の駆動回路、他の周辺装置と共に、石英基
板やガラス基板などの絶縁基板上に一体形成され得る。
また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧
線に接続される４個のＰチャネル型ＴＦＴと４個のＮチ
ャネル型ＴＦＴとは、同一半導体層上に形成されている
が、４個の独立したＰチャネル型ＴＦＴと４個の独立し
たＮチャネル型ＴＦＴとがコンタクトを介して金属配線
などによって接続されるようにしても良い。しかし、前
者の場合の方がよりＤ／Ａ変換回路の小面積化が図れる
ので好ましい。
【０１１４】（実施例５）
【０１１５】上記実施例では、本発明のＤ／Ａ変換回路
を液晶表示装置の駆動回路に用いる例を説明した。この
場合、液晶表示装置に用いられる表示方法としては、ネ
マチック液晶を用いたＴＮモードや電界制御複屈折を利
用したモード、液晶と高分子との混合層、いわゆる高分
子分散モードなどにも用いることができる。また、本発
明のＤ／Ａ変換回路を、印加電圧に応答して光学的特性
が変調され得るその他のいかなる表示媒体を備えた表示
装置の駆動回路に用いてもよい。例えば、エレクトロル
ミネセンス素子などを用いた表示装置の駆動回路に用い
ても良い。
を液晶表示装置の駆動回路に用いる例を説明した。この
場合、液晶表示装置に用いられる表示方法としては、ネ
マチック液晶を用いたＴＮモードや電界制御複屈折を利
用したモード、液晶と高分子との混合層、いわゆる高分
子分散モードなどにも用いることができる。また、本発
明のＤ／Ａ変換回路を、印加電圧に応答して光学的特性
が変調され得るその他のいかなる表示媒体を備えた表示
装置の駆動回路に用いてもよい。例えば、エレクトロル
ミネセンス素子などを用いた表示装置の駆動回路に用い
ても良い。
【０１１６】（実施例６）本実施例では、本発明を用い
た様々な電子機器について説明する。なお、本実施例に
挙げる電子機器とは、本発明のＤ/Ａ変換回路を搭載し
た製品と定義する。
た様々な電子機器について説明する。なお、本実施例に
挙げる電子機器とは、本発明のＤ/Ａ変換回路を搭載し
た製品と定義する。
【０１１７】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
ＴＶ、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ（ノート型を含む）、携帯
情報端末（モバイルコンピュータ、携帯電話等）などが
挙げられる。それらの一例を図１１に示す。これらの電
子機器には、上述の実施例１〜３の本発明のＤ/Ａ変換
回路を用いた表示装置を用いることができる。
ラ、スチルカメラ、プロジェクター、プロジェクション
ＴＶ、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ（ノート型を含む）、携帯
情報端末（モバイルコンピュータ、携帯電話等）などが
挙げられる。それらの一例を図１１に示す。これらの電
子機器には、上述の実施例１〜３の本発明のＤ/Ａ変換
回路を用いた表示装置を用いることができる。
【０１１８】図１１（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本発明のＤ/Ａ変換回路は音声出力部
２００２、音声入力部２００３、表示装置２００４等に
適用することができる。
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本発明のＤ/Ａ変換回路は音声出力部
２００２、音声入力部２００３、表示装置２００４等に
適用することができる。
【０１１９】図１１（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６、で構成される。本発明のＤ/Ａ変換回路は表示装
置２１０２、音声入力部２１０３、受像部２１０６に適
用することができる。
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６、で構成される。本発明のＤ/Ａ変換回路は表示装
置２１０２、音声入力部２１０３、受像部２１０６に適
用することができる。
【０１２０】図１１（Ｃ）はモバイルコンピューター
（モービルコンピューター）であり、本体２２０１、カ
メラ部２２０２、受像部２２０３、操作スイッチ２２０
４、表示装置２２０５で構成される。本発明のＤ/Ａ変
換回路は受像部２２０３、表示装置２２０５等に適用で
きる。
（モービルコンピューター）であり、本体２２０１、カ
メラ部２２０２、受像部２２０３、操作スイッチ２２０
４、表示装置２２０５で構成される。本発明のＤ/Ａ変
換回路は受像部２２０３、表示装置２２０５等に適用で
きる。
【０１２１】図１１（Ｄ）はヘッドマウントディスプレ
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明のＤ/Ａ変換回路は表示
装置２３０２に適用することができる。
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明のＤ/Ａ変換回路は表示
装置２３０２に適用することができる。
【０１２２】図１１（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッター２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７、で構成される。本
発明のＤ/Ａ変換回路は表示装置２４０３に適用するこ
とができる。
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッター２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７、で構成される。本
発明のＤ/Ａ変換回路は表示装置２４０３に適用するこ
とができる。
【０１２３】図１１（Ｆ）はフロンと型プロジェクター
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明のＤ/Ａ変換回路は表示装置２５０３に適用
することができる。
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明のＤ/Ａ変換回路は表示装置２５０３に適用
することができる。
【０１２４】以上の様に、本発明のＤ/Ａ変換回路の適
用範囲は極めて広く、あらゆる分野の電子機器に適用す
ることが可能である。また、他にも電光掲示板、宣伝広
告用ディスプレイなどにも活用することができる。
用範囲は極めて広く、あらゆる分野の電子機器に適用す
ることが可能である。また、他にも電光掲示板、宣伝広
告用ディスプレイなどにも活用することができる。
【０１２５】
【発明の効果】本発明によると、配線の交差の少ないＤ
／Ａ変換回路が実現できる。よって、大画面、高精細な
半導体表示装置における、大きなビット数のデジタル信
号を扱うＤ／Ａ変換回路でさえも、小面積で実現でき
る。また、本発明のＤ／Ａ変換回路はある一定の規則に
従って設計され得るので、設計時間の大幅な節約にもつ
ながる。
／Ａ変換回路が実現できる。よって、大画面、高精細な
半導体表示装置における、大きなビット数のデジタル信
号を扱うＤ／Ａ変換回路でさえも、小面積で実現でき
る。また、本発明のＤ／Ａ変換回路はある一定の規則に
従って設計され得るので、設計時間の大幅な節約にもつ
ながる。
【図１】 本発明のＤ／Ａ変換回路のある実施形態を示
す図である。
す図である。
【図２】 本発明のＤ／Ａ変換回路の別の実施形態を示
す図である。
す図である。
【図３】 ２つ以上の配線の交差を示した図である。
【図４】 本発明のＤ／Ａ変換回路の別の実施形態を示
す図である。
す図である。
【図５】 本発明のＤ／Ａ変換回路の回路パターン図お
よび等価回路図である。
よび等価回路図である。
【図６】 本発明のＤ／Ａ変換回路の別の実施形態を示
す図である。
す図である。
【図７】 液晶表示装置の概略構成図である。
【図８】 従来のＤ／Ａ変換回路の回路図である。
【図９】 ＮＡＮＤ回路の回路パターン図および等価回
路図である。
路図である。
【図１０】本発明のＤ／Ａ変換回路の別の実施形態を示
す図である。
す図である。
【図１１】本発明を用いた電子機器である。
１０１、２０１ アドレス線 １０２、２０２ 階調電圧線 １０３、２０３ 出力線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長尾 祥 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 浅見 宗広 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
Claims (14)
- 【請求項１】入力されるｎビット（ｎは２以上の整数）
のデジタル信号に対応して、２n本の階調電圧線のうち
一本の前記階調電圧線が選択され、選択された前記階調
電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回
路において、 前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャ
ネル型ＴＦＴが直列に接続された第１の回路と、ｎ個の
Ｎチャネル型ＴＦＴが直列に接続された第２の回路と、
が直列に接続された回路が並列に接続されており、 前記第１の回路と前記第２の回路との接続部は、前記出
力線に接続されており、 前記デジタル信号は、前記２n本の階調電圧線のそれぞ
れに接続された、前記ｎ個のＰチャネル型ＴＦＴと、前
記ｎ個のＮチャネル型ＴＦＴのスイッチングを行うＤ／
Ａ変換回路。 - 【請求項２】前記ｎ個のＰチャネル型ＴＦＴは半導体層
によってのみ接続されており、かつ前記ｎ個のＮチャネ
ル型ＴＦＴは半導体層によってのみ接続されている請求
項１に記載のＤ／Ａ変換回路。 - 【請求項３】前記Ｄ／Ａ変換回路は、絶縁基板上に形成
される請求項２に記載のＤ／Ａ変換回路。 - 【請求項４】入力されるｎビット（ｎは２以上の整数）
のデジタル信号に対応して、２n本の階調電圧線のうち
一本の前記階調電圧線が選択され、選択された前記階調
電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回
路において、 前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャ
ネル型ＴＦＴが直列に接続された第１の回路と、ｎ個の
Ｎチャネル型ＴＦＴが直列に接続された第２の回路と、
が直列に接続された回路が並列に接続されており、 前記第１の回路と前記第２の回路との接続部は、前記出
力線に接続されており、 前記デジタル信号は、前記２n本の階調電圧線のそれぞ
れに接続された、前記ｎ個のＰチャネル型ＴＦＴのゲイ
ト電極と、前記ｎ個のＮチャネル型ＴＦＴのゲイト電極
に接続されているＤ／Ａ変換回路。 - 【請求項５】前記ｎ個のＰチャネル型ＴＦＴは半導体層
によってのみ接続されており、かつ前記ｎ個のＮチャネ
ル型ＴＦＴは半導体層によってのみ接続されている請求
項４に記載のＤ／Ａ変換回路。 - 【請求項６】前記Ｄ／Ａ変換回路は、絶縁基板上に形成
される請求項５に記載のＤ／Ａ変換回路。 - 【請求項７】入力されるｎビット（ｎは２以上の整数）
のデジタル信号に対応して、２n本の階調電圧線のうち
一本の前記階調電圧線が選択され、選択された前記階調
電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回
路において、 前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャ
ネル型ＴＦＴが直列に接続された第１の回路と、ｎ個の
Ｎチャネル型ＴＦＴが直列に接続された第２の回路と、
が直列に接続された回路が並列に接続されており、 前記２n本の階調電圧線は、第１〜第２nの階調電圧線に
向かってより高い電圧が供給されており、第ｘ（１≦ｘ
≦２n；ｘは整数）の階調電圧線と第（２n＋１−ｘ）番
目の階調電圧線とは、対になって隣接し、かつ前記第１
の回路と前記第２の回路との配置が逆であり、 前記第１の回路と前記第２の回路との接続部は、前記出
力線に接続されており、 前記デジタル信号は、前記２n本の階調電圧線のそれぞ
れに接続された、前記ｎ個のＰチャネル型トランジスタ
のゲイト電極と、前記ｎ個のＮチャネル型トランジスタ
のゲイト電極に接続されているＤ／Ａ変換回路。 - 【請求項８】前記ｎ個のＰチャネル型ＴＦＴは半導体層
によってのみ接続されており、かつ前記ｎ個のＮチャネ
ル型ＴＦＴは半導体層によってのみ接続されている請求
項７に記載のＤ／Ａ変換回路。 - 【請求項９】前記Ｄ／Ａ変換回路は、絶縁基板上に形成
される請求項８に記載のＤ／Ａ変換回路。 - 【請求項１０】複数の画素ＴＦＴと、 前記複数の画素ＴＦＴを駆動するソース信号線側駆動回
路とゲイト信号線側駆動回路とを有する半導体装置であ
って、 前記ソース信号線側駆動回路はＤ／Ａ変換回路を有して
おり、 前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタ
ル信号に対応して、２ n本の階調電圧線のうち一本の前
記階調電圧線が選択され、選択された前記階調電圧線か
ら出力線に階調電圧が供給され、 前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャ
ネル型ＴＦＴが直列に接続された第１の回路と、ｎ個の
Ｎチャネル型ＴＦＴが直列に接続された第２の回路と、
が直列に接続された回路が並列に接続されており、 前記第１の回路と前記第２の回路との接続部は、前記出
力線に接続されており、 前記デジタル信号は、前記２n本の階調電圧線のそれぞ
れに接続された、前記ｎ個のＰチャネル型ＴＦＴと、前
記ｎ個のＮチャネル型ＴＦＴのスイッチングを行う半導
体装置。 - 【請求項１１】複数の画素ＴＦＴと、 前記複数の画素ＴＦＴを駆動するソース信号線側駆動回
路とゲイト信号線側駆動回路とを有する半導体装置であ
って、 前記ソース信号線側駆動回路はＤ／Ａ変換回路を有して
おり、 前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタ
ル信号に対応して、２ n本の階調電圧線のうち一本の前
記階調電圧線が選択され、選択された前記階調電圧線か
ら出力線に階調電圧が供給され、 前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャ
ネル型ＴＦＴが直列に接続された第１の回路と、ｎ個の
Ｎチャネル型ＴＦＴが直列に接続された第２の回路と、
が直列に接続された回路が並列に接続されており、 前記第１の回路と前記第２の回路との接続部は、前記出
力線に接続されており、 前記デジタル信号は、前記２n本の階調電圧線のそれぞ
れに接続された、前記ｎ個のＰチャネル型ＴＦＴのゲイ
ト電極と、前記ｎ個のＮチャネル型ＴＦＴのゲイト電極
に接続されている半導体装置。 - 【請求項１２】複数の画素ＴＦＴと、 前記複数の画素ＴＦＴを駆動するソース信号線側駆動回
路とゲイト信号線側駆動回路とを有する半導体装置であ
って、 前記ソース信号線側駆動回路はＤ／Ａ変換回路を有して
おり、 前記Ｄ／Ａ変換回路は前記Ｄ／Ａ変換回路は入力される
前記ｎビットのデジタル信号に対応して、２n本の階調
電圧線のうち一本の前記階調電圧線が選択され、選択さ
れた前記階調電圧線から出力線に階調電圧が供給され、 入力されるｎビット（ｎは２以上の整数）のデジタル信
号に対応して、２n本の階調電圧線のうち一本の前記階
調電圧線が選択され、選択された前記階調電圧線から出
力線に階調電圧が供給されるＤ／Ａ変換回路において、 前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャ
ネル型ＴＦＴが直列に接続された第１の回路と、ｎ個の
Ｎチャネル型ＴＦＴが直列に接続された第２の回路と、
が直列に接続された回路が並列に接続されており、 前記２n本の階調電圧線は、第１〜第２nの階調電圧線に
向かってより高い電圧が供給されており、第ｘ（１≦ｘ
≦２n；ｘは整数）の階調電圧線と第（２n＋１−ｘ）番
目の階調電圧線とは、対になって隣接し、かつ前記第１
の回路と前記第２の回路との配置が逆であり、 前記第１の回路と前記第２の回路との接続部は、前記出
力線に接続されており、 前記デジタル信号は、前記２n本の階調電圧線のそれぞ
れに接続された、前記ｎ個のＰチャネル型トランジスタ
のゲイト電極と、前記ｎ個のＮチャネル型トランジスタ
のゲイト電極に接続されている半導体装置。 - 【請求項１３】前記半導体装置のＢＭ層は、前記ソース
信号線側駆動回路または前記ゲイト信号線側駆動回路の
第３配線として用いられる請求項１０乃至請求項１２の
いずれか一に記載の半導体装置。 - 【請求項１４】前記半導体装置のＢＭ層には、Ａｌ膜あ
るいはＡｌおよびＴｉの積層膜が用いられることを特徴
とする請求項１３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33479498A JP4103977B2 (ja) | 1997-11-27 | 1998-11-25 | Ｄ／ａ変換回路、半導体装置及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34435197 | 1997-11-27 | ||
| JP9-344351 | 1997-11-27 | ||
| JP33479498A JP4103977B2 (ja) | 1997-11-27 | 1998-11-25 | Ｄ／ａ変換回路、半導体装置及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11274932A true JPH11274932A (ja) | 1999-10-08 |
| JPH11274932A5 JPH11274932A5 (ja) | 2005-12-22 |
| JP4103977B2 JP4103977B2 (ja) | 2008-06-18 |
Family
ID=26574941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33479498A Expired - Fee Related JP4103977B2 (ja) | 1997-11-27 | 1998-11-25 | Ｄ／ａ変換回路、半導体装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4103977B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000242209A (ja) * | 1998-12-21 | 2000-09-08 | Sony Corp | デジタルアナログ変換回路およびこれを搭載した液晶表示装置 |
| JP2003248466A (ja) * | 2002-02-26 | 2003-09-05 | Nec Kansai Ltd | 液晶駆動用半導体集積回路装置 |
| JP2006332596A (ja) * | 2005-03-08 | 2006-12-07 | Himax Optoelectronics Corp | デジタル／アナログ変換器のデコーダ |
| US8031188B2 (en) | 1998-12-21 | 2011-10-04 | Sony Corporation | Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, and liquid crystal display device incorporating the same |
| JP2017134339A (ja) * | 2016-01-29 | 2017-08-03 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1998
- 1998-11-25 JP JP33479498A patent/JP4103977B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000242209A (ja) * | 1998-12-21 | 2000-09-08 | Sony Corp | デジタルアナログ変換回路およびこれを搭載した液晶表示装置 |
| US8031188B2 (en) | 1998-12-21 | 2011-10-04 | Sony Corporation | Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, and liquid crystal display device incorporating the same |
| JP2003248466A (ja) * | 2002-02-26 | 2003-09-05 | Nec Kansai Ltd | 液晶駆動用半導体集積回路装置 |
| JP2006332596A (ja) * | 2005-03-08 | 2006-12-07 | Himax Optoelectronics Corp | デジタル／アナログ変換器のデコーダ |
| JP2017134339A (ja) * | 2016-01-29 | 2017-08-03 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4103977B2 (ja) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10916319B2 (en) | Pulse output circuit, shift register and display device | |
| CN100437304C (zh) | 液晶显示装置和驱动液晶显示装置的方法 | |
| CN100437305C (zh) | 液晶显示装置和驱动液晶显示装置的方法 | |
| US6778163B2 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
| KR101037554B1 (ko) | 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법 | |
| US20020154109A1 (en) | Power supply circuit, display device and electronic instrument | |
| US20030090614A1 (en) | Liquid crystal display | |
| US20040021627A1 (en) | Drive circuit, electro-optical device and drive method thereof | |
| US7961167B2 (en) | Display device having first and second vertical drive circuits | |
| US7538753B2 (en) | Display device and electronic apparatus | |
| JP2005250353A (ja) | データドライバ、表示装置及びデータドライバの制御方法 | |
| JP3728954B2 (ja) | 電気光学装置及び電子機器 | |
| JP5141097B2 (ja) | 集積回路装置、表示装置および電子機器 | |
| TWM327032U (en) | On-glass single chip liquid crystal display device | |
| CN100452136C (zh) | 用于显示面板和非易失性存储器的驱动器单元 | |
| CN100505013C (zh) | 利用电荷共享的显示装置及其控制方法 | |
| JP4103977B2 (ja) | Ｄ／ａ変換回路、半導体装置及び電子機器 | |
| US20040036702A1 (en) | Image display | |
| JP2004012756A (ja) | 発光装置及びその駆動方法 | |
| US7898516B2 (en) | Liquid crystal display device and mobile terminal | |
| JP2007094262A (ja) | 電気光学装置及び電子機器 | |
| JP5119901B2 (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |