JPH11274935A5 - - Google Patents
Info
- Publication number
- JPH11274935A5 JPH11274935A5 JP1999003205A JP320599A JPH11274935A5 JP H11274935 A5 JPH11274935 A5 JP H11274935A5 JP 1999003205 A JP1999003205 A JP 1999003205A JP 320599 A JP320599 A JP 320599A JP H11274935 A5 JPH11274935 A5 JP H11274935A5
- Authority
- JP
- Japan
- Prior art keywords
- value
- output signals
- row
- signals
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
【特許請求の範囲】
【請求項1】 2進の入力信号に基づいて一つのセットの温度計コード化出力信号を生成するコーディング回路であって、前記入力信号がその値を第1の値から第2の値に漸増するとき、前記セットの出力信号は所定のシーケンスで活性化され、前記入力信号がその値を前記第2の値から第3の値に漸増するとき、前記セットの出力信号は所定のシーケンスで非活性化され、前記出力信号に対する活性化および非活性化のための前記所定のシーケンスは、該活性化のためのシーケンスで活性化される第1出力信号が、該非活性化のためのシーケンスにおいて非活性化される最終出力信号となるような活性化および非活性化シーケンスであることを特徴とするコーディング回路。
【請求項2】 前記入力信号の値が、いずれかの値から次の最高値または次の最低値に変化するとき、前記セットの出力信号のせいぜい一つの信号が活性化または非活性化される請求項1記載のコーディング回路。
【請求項3】 2進の入力信号に基づいて温度計コード化出力信号の第1セットおよび第2セットをそれぞれ生成するコーディング回路であって、前記入力信号がその値を第1の値から第2の値に漸増するとき、前記第1セットの出力信号は所定のシーケンスで活性化されると共に、前記第2セットの出力信号は所定のシーケンスで非活性化され、前記入力信号がその値を前記第2の値から第3の値に漸増するとき、前記第1セットの出力信号は所定のシーケンスで非活性化されると共に、前記第2セットの出力信号は所定のシーケンスで活性化されることを特徴とするコーディング回路。
【請求項4】 前記入力信号の値がいずれかの値から次の最高値または次の最低値に変化するとき、前記第1セットの出力信号の中のせいぜい一つが活性化または非活性化されると共に、前記第2セットの出力信号の中のせいぜい一つが活性化または非活性化される請求項3記載のコーディング回路。
【請求項5】 前記入力信号がその値を一つの値から他の値に変化するとき、前記出力信号の第1セットおよび第2セットの一つのセットで非活性化される出力信号の数は、前記の出力信号の第1セットおよび第2セットの他のセットで活性化される出力信号の数に等しい請求項3または4記載のコーディング回路。
【請求項6】 論理的に行および列に配列した複数のセルと、行デコーダと、コーディング回路を含む列デコーダとを含むセルアレイ回路であって、
各々のセルが、その行に対応する行選択信号と、その列に対応する列選択信号を受信するために接続されたローカルデコーダ手段を有し、受信した前記行および列選択信号に基づいて、前記セルの所定の動作を制御するのに用いられる制御信号を生成するように動作可能な、行および列に配列した複数のセルと、
前記行のそれぞれに対応する前記行選択信号を生成する行デコーダと、
前記コーディング回路を含み、2進の入力信号に基づいて一つのセットの温度計コード化出力信号を生成する列デコーダとを備え、
前記入力信号がその値を第1の値から第2の値に漸増するとき、前記セットの出力信号は所定のシーケンスで活性化され、前記入力信号がその値を前記第2の値から第3の値に漸増するとき、前記セットの出力信号は所定のシーケンスで非活性化され、前記列にそれぞれ対応する前記列選択信号は前記コーディング回路の前記出力信号によって与えられることを特徴とするセルアレイ回路。
【請求項7】 論理的に行および列に配列した複数のセルと、行デコーダと、列デコーダとを含むセルアレイ回路であって、
各々のセルが、その行に対応する行選択信号と、その列に対応する列選択信号を受信するために接続されたローカルデコーダ手段を有し、受信した前記行および列選択信号に基づいて、前記セルの所定の動作を制御するのに用いられる制御信号を生成するように動作可能な、行および列に配列した複数のセルと、
前記行のそれぞれに対応する前記行選択信号を生成する行デコーダとを備え、 前記列デコーダは請求項1から5のいずれか一項に記載のコーディング回路を含み、前記列にそれぞれ対応する前記列選択信号は前記コーディング回路の前記出力信号によって与えられることを特徴とするセルアレイ回路。
【請求項8】 請求項7記載の前記行デコーダが、請求項1または2記載のコーディング回路を含むとき、前記セットの出力信号はそれぞれ前記列選択信号を構成する請求項6または7記載のセルアレイ回路。
【請求項9】 セルアレイが第1行および第2行を交互に配列することによって形成され、
各第1行セルのローカルデコーダ手段は、そのセルの行に対応する前記行選択信号、およびそのセルの列に対応する前記列選択信号が共に活性化されるとき、または次の行に対応する前記行選択信号が活性化されるときに、前記制御信号を生成する動作を行い、
各第2行セルのローカルデコーダ手段は、そのセルの行に対応する前記行選択信号が活性化されると共に、そのセルの列に対応する前記列選択信号が非活性化されるとき、または次の行に対応する前記行選択信号が活性化されるときに、前記制御信号を生成する動作を行う請求項8記載のセルアレイ回路。
【請求項10】 前記列デコーダは、請求項3から5のいずれか一項に記載のコーディング回路を含み、
各列は関係する列に対応する第1の列選択信号および第2の列選択信号をそれぞれ有し、異なる列に対応する第1の列選択信号は、前記コーディング回路の第1セットの出力信号によってそれぞれ生成され、異なる列に対応する第2の列選択信号は、前記コーディング回路の第2セットの出力信号によってそれぞれ生成され、
セルアレイが第1行および第2行を交互に配列することによって形成され、そして、前記セルアレイの各列に関して、関係する列の第1行セルのローカルデコーダ手段は、関係する列に対応する前記第1の列選択信号を受信するように接続され、関係する列の第2行セルのローカルデコーダ手段は、関係する列に対応する前記第2の列選択信号を受信するように接続される請求項7記載のセルアレイ回路。
【請求項11】 請求項6から10のいずれか一項に記載のセルアレイ回路を含むディジタル/アナログコンバータであって、前記セルの各々は電流ソースまたは電流シンクおよびスイッチ回路を含み、該スイッチ回路は前記セルの電流ソースまたは電流シンクに接続される入力を有すると共に、第1出力および第2出力をそれぞれ有し、前記制御信号に基づいてその入力を前記第1出力または前記第2出力に選択的に接続する動作を行うディジタル/アナログコンバータ。
【請求項12】 2進の入力信号に基づいて温度計コード化出力信号を生成するコーディング回路であって、該コーディング回路は、
第1の2進の入力信号を受信するように接続され、この受信信号から温度計コード化出力信号の第1のセットを導く動作を行う第1のコード化手段と、
第2の2進の入力信号を受信するように接続され、この受信信号から温度計コード化出力信号の第2のセットを導く動作を行う第2のコード化手段と、
第3の2進の入力信号を受信するように接続され、この受信信号から温度計コード化出力信号の第3のセットを導く動作を行う第3のコード化手段とを含むことを特徴とするコーディング回路。
【請求項13】 前記第1、第2および第3のコード化手段の少なくとも一つによって導かれた出力信号のセットは、平滑化出力信号のセットであって、受信した2進の入力信号がその値を第1の値から第2の値に漸増するとき、関係するコード化手段によって導かれる出力信号が所定のシーケンスで活性化され、受信した2進の入力信号がその値を前記第2の値から第3の値に漸増するとき、出力信号が所定のシーケンスで非活性化される請求項12記載のコーディング回路。
【請求項14】 前記の平滑化出力信号のセットを導くコード化手段またはその各々は、前記の受信した2進の入力信号に基づいて、温度計コード化出力信号の更に平滑化したセットを導く動作を行い、前記の受信した2進の入力信号がその値を前記第1の値から第2の値に漸増するとき、更に平滑化したセットの出力信号は所定のシーケンスで非活性化され、前記の受信した2進の入力信号がその値を前記第2の値から第3の値に漸増するとき、更に平滑化したセットの出力信号は所定のシーケンスで活性化される請求項13記載のコーディング回路。
【請求項15】 第1次元目、第2次元目および第3次元目にそれぞれ論理的に配列した複数のセルと、請求項12から14のいずれか一項に記載のコーディング回路とを含むセルアレイ回路であって、
各々のセルは、セルアレイにおけるその第1次元目の位置に対応する第1次元選択信号、前記セルアレイにおけるその第2次元目の位置に対応する第2次元選択信号、および前記セルアレイにおけるその第3次元目の位置に対応する第3次元選択信号を受信するように接続され、受信した選択信号に基づいて前記セルの所定動作を制御する制御信号を生成する動作を行うローカルデコーダ手段を有し、
前記コーディング回路は、前記第1、第2および第3出力信号のセットを用いて、それぞれ第1次元選択信号、第2次元選択信号、および第3次元選択信号を供給することを特徴とするセルアレイ回路。
【請求項16】 前記各々のセルは、前記セルアレイの次の第1次元目の位置に対応する第1次元選択信号、および前記セルアレイの次の第2次元目の位置に対応する第2次元選択信号を受信するように接続される請求項15記載のセルアレイ回路。
【請求項17】 前記第3のコード化手段が、各3次元目の位置に関して、その位置に対応する第1の3次元選択信号と、その位置に対応する第2の3次元選択信号とを供給する2つの平滑化出力信号のセットを生成する動作を行う請求項14記載のコーディング回路と、
交互に第1および第2の2次元目の位置を有するセルアレイと、
前記各3次元目の位置に関して、関係する3次元目の位置に対応する第1の3次元選択信号を受信するように接続された第1の2次元目の位置に在るセルのローカルデコーダ手段と、関係する3次元目の位置に対応する第2の3次元選択信号を受信するように接続された第2の2次元目の位置に在るセルのローカルデコーダ手段とを含む請求項15または16記載のセルアレイ回路。
【請求項18】 前記第2のコード化手段が、各2次元目の位置に関して、その位置に対応する第1の2次元選択信号と、その位置に対応する第2の2次元選択信号とを供給する2つの平滑化出力信号のセットを生成する動作を行う請求項14記載のコーディング回路と、
交互に第1および第2の1次元目の位置を有するセルアレイと、
各2次元目の位置に関して、関係する2次元目の位置に対応する第1の2次元選択信号を受信するように接続された、第1の1次元目の位置に在るセルのローカルデコーダ手段と、関係する2次元目の位置に対応する第2の2次元選択信号を受信するように接続された第2の1次元目の位置に在るセルのローカルデコーダ手段とを含む請求項15または16記載のセルアレイ回路。
【請求項19】 前記第2のコード化手段が、各2次元目の位置に関して、その位置に対応する第1の2次元選択信号と、その位置に対応する第2の2次元選択信号とを供給する2つの平滑化出力信号のセットを生成する動作を行う請求項14記載のコーディング回路と、
交互に第1および第2の1次元目の位置を有するセルアレイと、
各2次元目の位置に関して、関係する2次元目の位置に対応する第1の2次元選択信号を受信するように接続された第1の1次元目の位置に在るセルのローカルデコーダ手段と、関係する2次元目の位置に対応する第2の2次元選択信号を受信するように接続された第2の1次元目の位置に在るセルのローカルデコーダ手段とを含む請求項17記載のセルアレイ回路。
【請求項20】 請求項15から19のいずれか一項に記載のセルアレイ回路を含むディジタル/アナログコンバータであって、該セルアレイ回路の各セルは電流ソースまたは電流シンクおよびスイッチ回路を含み、該スイッチ回路はセルの電流ソースまたは電流シンクに接続する入力を有すると共に、第1出力および第2出力をそれぞれ有し、前記制御信号に基づいてその入力を前記第1出力または前記第2出力に選択的に接続する動作を行うディジタル/アナログコンバータ。
【請求項1】 2進の入力信号に基づいて一つのセットの温度計コード化出力信号を生成するコーディング回路であって、前記入力信号がその値を第1の値から第2の値に漸増するとき、前記セットの出力信号は所定のシーケンスで活性化され、前記入力信号がその値を前記第2の値から第3の値に漸増するとき、前記セットの出力信号は所定のシーケンスで非活性化され、前記出力信号に対する活性化および非活性化のための前記所定のシーケンスは、該活性化のためのシーケンスで活性化される第1出力信号が、該非活性化のためのシーケンスにおいて非活性化される最終出力信号となるような活性化および非活性化シーケンスであることを特徴とするコーディング回路。
【請求項2】 前記入力信号の値が、いずれかの値から次の最高値または次の最低値に変化するとき、前記セットの出力信号のせいぜい一つの信号が活性化または非活性化される請求項1記載のコーディング回路。
【請求項3】 2進の入力信号に基づいて温度計コード化出力信号の第1セットおよび第2セットをそれぞれ生成するコーディング回路であって、前記入力信号がその値を第1の値から第2の値に漸増するとき、前記第1セットの出力信号は所定のシーケンスで活性化されると共に、前記第2セットの出力信号は所定のシーケンスで非活性化され、前記入力信号がその値を前記第2の値から第3の値に漸増するとき、前記第1セットの出力信号は所定のシーケンスで非活性化されると共に、前記第2セットの出力信号は所定のシーケンスで活性化されることを特徴とするコーディング回路。
【請求項4】 前記入力信号の値がいずれかの値から次の最高値または次の最低値に変化するとき、前記第1セットの出力信号の中のせいぜい一つが活性化または非活性化されると共に、前記第2セットの出力信号の中のせいぜい一つが活性化または非活性化される請求項3記載のコーディング回路。
【請求項5】 前記入力信号がその値を一つの値から他の値に変化するとき、前記出力信号の第1セットおよび第2セットの一つのセットで非活性化される出力信号の数は、前記の出力信号の第1セットおよび第2セットの他のセットで活性化される出力信号の数に等しい請求項3または4記載のコーディング回路。
【請求項6】 論理的に行および列に配列した複数のセルと、行デコーダと、コーディング回路を含む列デコーダとを含むセルアレイ回路であって、
各々のセルが、その行に対応する行選択信号と、その列に対応する列選択信号を受信するために接続されたローカルデコーダ手段を有し、受信した前記行および列選択信号に基づいて、前記セルの所定の動作を制御するのに用いられる制御信号を生成するように動作可能な、行および列に配列した複数のセルと、
前記行のそれぞれに対応する前記行選択信号を生成する行デコーダと、
前記コーディング回路を含み、2進の入力信号に基づいて一つのセットの温度計コード化出力信号を生成する列デコーダとを備え、
前記入力信号がその値を第1の値から第2の値に漸増するとき、前記セットの出力信号は所定のシーケンスで活性化され、前記入力信号がその値を前記第2の値から第3の値に漸増するとき、前記セットの出力信号は所定のシーケンスで非活性化され、前記列にそれぞれ対応する前記列選択信号は前記コーディング回路の前記出力信号によって与えられることを特徴とするセルアレイ回路。
【請求項7】 論理的に行および列に配列した複数のセルと、行デコーダと、列デコーダとを含むセルアレイ回路であって、
各々のセルが、その行に対応する行選択信号と、その列に対応する列選択信号を受信するために接続されたローカルデコーダ手段を有し、受信した前記行および列選択信号に基づいて、前記セルの所定の動作を制御するのに用いられる制御信号を生成するように動作可能な、行および列に配列した複数のセルと、
前記行のそれぞれに対応する前記行選択信号を生成する行デコーダとを備え、 前記列デコーダは請求項1から5のいずれか一項に記載のコーディング回路を含み、前記列にそれぞれ対応する前記列選択信号は前記コーディング回路の前記出力信号によって与えられることを特徴とするセルアレイ回路。
【請求項8】 請求項7記載の前記行デコーダが、請求項1または2記載のコーディング回路を含むとき、前記セットの出力信号はそれぞれ前記列選択信号を構成する請求項6または7記載のセルアレイ回路。
【請求項9】 セルアレイが第1行および第2行を交互に配列することによって形成され、
各第1行セルのローカルデコーダ手段は、そのセルの行に対応する前記行選択信号、およびそのセルの列に対応する前記列選択信号が共に活性化されるとき、または次の行に対応する前記行選択信号が活性化されるときに、前記制御信号を生成する動作を行い、
各第2行セルのローカルデコーダ手段は、そのセルの行に対応する前記行選択信号が活性化されると共に、そのセルの列に対応する前記列選択信号が非活性化されるとき、または次の行に対応する前記行選択信号が活性化されるときに、前記制御信号を生成する動作を行う請求項8記載のセルアレイ回路。
【請求項10】 前記列デコーダは、請求項3から5のいずれか一項に記載のコーディング回路を含み、
各列は関係する列に対応する第1の列選択信号および第2の列選択信号をそれぞれ有し、異なる列に対応する第1の列選択信号は、前記コーディング回路の第1セットの出力信号によってそれぞれ生成され、異なる列に対応する第2の列選択信号は、前記コーディング回路の第2セットの出力信号によってそれぞれ生成され、
セルアレイが第1行および第2行を交互に配列することによって形成され、そして、前記セルアレイの各列に関して、関係する列の第1行セルのローカルデコーダ手段は、関係する列に対応する前記第1の列選択信号を受信するように接続され、関係する列の第2行セルのローカルデコーダ手段は、関係する列に対応する前記第2の列選択信号を受信するように接続される請求項7記載のセルアレイ回路。
【請求項11】 請求項6から10のいずれか一項に記載のセルアレイ回路を含むディジタル/アナログコンバータであって、前記セルの各々は電流ソースまたは電流シンクおよびスイッチ回路を含み、該スイッチ回路は前記セルの電流ソースまたは電流シンクに接続される入力を有すると共に、第1出力および第2出力をそれぞれ有し、前記制御信号に基づいてその入力を前記第1出力または前記第2出力に選択的に接続する動作を行うディジタル/アナログコンバータ。
【請求項12】 2進の入力信号に基づいて温度計コード化出力信号を生成するコーディング回路であって、該コーディング回路は、
第1の2進の入力信号を受信するように接続され、この受信信号から温度計コード化出力信号の第1のセットを導く動作を行う第1のコード化手段と、
第2の2進の入力信号を受信するように接続され、この受信信号から温度計コード化出力信号の第2のセットを導く動作を行う第2のコード化手段と、
第3の2進の入力信号を受信するように接続され、この受信信号から温度計コード化出力信号の第3のセットを導く動作を行う第3のコード化手段とを含むことを特徴とするコーディング回路。
【請求項13】 前記第1、第2および第3のコード化手段の少なくとも一つによって導かれた出力信号のセットは、平滑化出力信号のセットであって、受信した2進の入力信号がその値を第1の値から第2の値に漸増するとき、関係するコード化手段によって導かれる出力信号が所定のシーケンスで活性化され、受信した2進の入力信号がその値を前記第2の値から第3の値に漸増するとき、出力信号が所定のシーケンスで非活性化される請求項12記載のコーディング回路。
【請求項14】 前記の平滑化出力信号のセットを導くコード化手段またはその各々は、前記の受信した2進の入力信号に基づいて、温度計コード化出力信号の更に平滑化したセットを導く動作を行い、前記の受信した2進の入力信号がその値を前記第1の値から第2の値に漸増するとき、更に平滑化したセットの出力信号は所定のシーケンスで非活性化され、前記の受信した2進の入力信号がその値を前記第2の値から第3の値に漸増するとき、更に平滑化したセットの出力信号は所定のシーケンスで活性化される請求項13記載のコーディング回路。
【請求項15】 第1次元目、第2次元目および第3次元目にそれぞれ論理的に配列した複数のセルと、請求項12から14のいずれか一項に記載のコーディング回路とを含むセルアレイ回路であって、
各々のセルは、セルアレイにおけるその第1次元目の位置に対応する第1次元選択信号、前記セルアレイにおけるその第2次元目の位置に対応する第2次元選択信号、および前記セルアレイにおけるその第3次元目の位置に対応する第3次元選択信号を受信するように接続され、受信した選択信号に基づいて前記セルの所定動作を制御する制御信号を生成する動作を行うローカルデコーダ手段を有し、
前記コーディング回路は、前記第1、第2および第3出力信号のセットを用いて、それぞれ第1次元選択信号、第2次元選択信号、および第3次元選択信号を供給することを特徴とするセルアレイ回路。
【請求項16】 前記各々のセルは、前記セルアレイの次の第1次元目の位置に対応する第1次元選択信号、および前記セルアレイの次の第2次元目の位置に対応する第2次元選択信号を受信するように接続される請求項15記載のセルアレイ回路。
【請求項17】 前記第3のコード化手段が、各3次元目の位置に関して、その位置に対応する第1の3次元選択信号と、その位置に対応する第2の3次元選択信号とを供給する2つの平滑化出力信号のセットを生成する動作を行う請求項14記載のコーディング回路と、
交互に第1および第2の2次元目の位置を有するセルアレイと、
前記各3次元目の位置に関して、関係する3次元目の位置に対応する第1の3次元選択信号を受信するように接続された第1の2次元目の位置に在るセルのローカルデコーダ手段と、関係する3次元目の位置に対応する第2の3次元選択信号を受信するように接続された第2の2次元目の位置に在るセルのローカルデコーダ手段とを含む請求項15または16記載のセルアレイ回路。
【請求項18】 前記第2のコード化手段が、各2次元目の位置に関して、その位置に対応する第1の2次元選択信号と、その位置に対応する第2の2次元選択信号とを供給する2つの平滑化出力信号のセットを生成する動作を行う請求項14記載のコーディング回路と、
交互に第1および第2の1次元目の位置を有するセルアレイと、
各2次元目の位置に関して、関係する2次元目の位置に対応する第1の2次元選択信号を受信するように接続された、第1の1次元目の位置に在るセルのローカルデコーダ手段と、関係する2次元目の位置に対応する第2の2次元選択信号を受信するように接続された第2の1次元目の位置に在るセルのローカルデコーダ手段とを含む請求項15または16記載のセルアレイ回路。
【請求項19】 前記第2のコード化手段が、各2次元目の位置に関して、その位置に対応する第1の2次元選択信号と、その位置に対応する第2の2次元選択信号とを供給する2つの平滑化出力信号のセットを生成する動作を行う請求項14記載のコーディング回路と、
交互に第1および第2の1次元目の位置を有するセルアレイと、
各2次元目の位置に関して、関係する2次元目の位置に対応する第1の2次元選択信号を受信するように接続された第1の1次元目の位置に在るセルのローカルデコーダ手段と、関係する2次元目の位置に対応する第2の2次元選択信号を受信するように接続された第2の1次元目の位置に在るセルのローカルデコーダ手段とを含む請求項17記載のセルアレイ回路。
【請求項20】 請求項15から19のいずれか一項に記載のセルアレイ回路を含むディジタル/アナログコンバータであって、該セルアレイ回路の各セルは電流ソースまたは電流シンクおよびスイッチ回路を含み、該スイッチ回路はセルの電流ソースまたは電流シンクに接続する入力を有すると共に、第1出力および第2出力をそれぞれ有し、前記制御信号に基づいてその入力を前記第1出力または前記第2出力に選択的に接続する動作を行うディジタル/アナログコンバータ。
それぞれ異なる温度計コード化信号を生成して、これらの温度計コード化信号を2次元アレイの全てのセルに供給する必要が生じるのを回避するため、2進入力ワードD1 −D6を、異なるセルの差動スイッチ回路4が必要とするそれぞれの温度計コード化制御信号Tに変換するのに、2段階の復号化プロセスを採用する。この2段階の復号化プロセスの第1段階は、それぞれの行デコーダ12および列デコーダ14によって実施され、第2段階は各セル毎に設けたローカルデコーダ16によって実施される。
【0017】
【課題を解決するための手段】
上記問題点を解決するために、本発明の第1の態様によれば、2進の入力信号に基づいて温度計コード化出力信号の第1セットを生成するコーディング回路(コード化回路ともよばれる)が提供される。このコーディング回路では、2進の入力信号がその値を第1の値から第2の値に漸増するとき、第1セットの出力信号は所定のシーケンスで活性化され、入力信号がその値を上記第2の値から第1の値に漸増するとき、第1セットの出力信号は所定のシーケンスで非活性化される。
【課題を解決するための手段】
上記問題点を解決するために、本発明の第1の態様によれば、2進の入力信号に基づいて温度計コード化出力信号の第1セットを生成するコーディング回路(コード化回路ともよばれる)が提供される。このコーディング回路では、2進の入力信号がその値を第1の値から第2の値に漸増するとき、第1セットの出力信号は所定のシーケンスで活性化され、入力信号がその値を上記第2の値から第1の値に漸増するとき、第1セットの出力信号は所定のシーケンスで非活性化される。
本発明の第2の態様によれば、セルアレイ回路が提供される。このセルアレイ回路は、論理的(すなわち、必ずしも物理的ではなく)に行および列に配列した複数のセルと、行デコーダと、コーディング回路を含む列デコーダとを含む。ここで、上記セルアレイ回路の各セルはその行に対応する行選択信号と、その列に対応する列選択信号を受信するように接続されたローカルデコーダ手段を有し、受信した行および列選択信号に基づいて、セルの所定動作を制御するのに用いる制御信号を生成するように動作し、上記行デコーダは上記行のそれぞれに対応する上記行選択信号を生成し、そして、上記列デコーダは前述の本発明の第1の観点を具体化したコーディング回路を含み、上記列にそれぞれ対応する上記列選択信号は上記コーディング回路の出力信号によって与えられる。
各セルに関連するローカルデコーダ手段は、簡単な構成(例えば、2つの論理ゲート)を有するから、信号遅延を小さくすると共に、コストの節減に寄与する。また、ローカルデコーダ手段は、それが関係するセル内に位置するようにする必要はない。
また、行選択信号は行選択に関連するグリッチを最小にするため、温度計コード化信号であるのが好ましい。この場合、各セルは、そのセルが位置している行が選択すべき最高位の行であるか否かによって、ローカルデコーダ手段がセルに関する列選択信号に応答できるように、アレイの次の行に対応する行選択信号を受信するように接続することができる。
また、行選択信号は行選択に関連するグリッチを最小にするため、温度計コード化信号であるのが好ましい。この場合、各セルは、そのセルが位置している行が選択すべき最高位の行であるか否かによって、ローカルデコーダ手段がセルに関する列選択信号に応答できるように、アレイの次の行に対応する行選択信号を受信するように接続することができる。
本発明の第3の態様によれば、本発明の上記第2の観点から具体化したセルアレイ回路を含むディジタル/アナログコンバータが提供される。このコンバータにおいて、上記セルの各々は電流ソースまたは電流シンクおよびスイッチ回路を含み、このスイッチ回路はセルの電流ソースまたは電流シンクに接続する入力を有すると共に、第1および第2の出力を有し、上記制御信号に基づいてその入力を上記第1出力または第2出力に選択的に接続する動作を行う。
本発明による第4の態様によれば、2進の入力信号に基づいて温度計コード化出力信号を生成するコーディング回路が提供される。このコーディング回路は、第1の2進の入力信号を受信するように接続され、この受信信号から温度計コード化出力信号の第1のセットを導く動作を行う第1のコード化手段と、第2の2進の入力信号を受信するように接続され、この受信信号から温度計コード化出力信号の第2のセットを導く動作を行う第2のコード化手段と、第3の2進の入力信号を受信するように接続され、この受信信号から温度計コード化出力信号の第3のセットを導く動作を行う第3のコード化手段とを含んで構成される。
また、こうした平滑化出力信号のセットを導くコード化手段またはその各々は、温度計コード化出力信号の2つの平滑化セットを導く動作を行うのが好ましい。このことは、回路要素の異なるラインの選択シーケンスにおける一貫性が保てるという利点を有している。
本発明の第5の態様によれば、セルアレイ回路が提供される。このセルアレイ回路は、第1次元目、第2次元目、および第3次元目(例えば、行、列、および奥行)にそれぞれ論理的に(必ずしも物理的にではなく)配列した複数のセルと、前述の本発明の第4の態様を具体化したコーディング回路とを含む。ここで、上記セルアレイ内のセルの各々は、上記セルアレイの第1次元目の位置に対応する第1次元選択信号(例えば、行選択信号)、上記セルアレイの第2次元目の位置に対応する第2次元選択信号(例えば、列選択信号)、上記セルアレイの第3次元目の位置に対応する第3次元選択信号(例えば、奥行選択信号)を受信するように接続され、受信した選択信号に基づいてセルの所定動作の制御するために用いられる制御信号の生成動作を行うローカルデコーダ手段を有し、上記コーディング回路は上記第1、第2、および第3の出力信号のセットを用いて、それぞれ第1次元、第2次元、および第3次元の選択信号を与える。
本発明の第5の態様によれば、セルアレイ回路が提供される。このセルアレイ回路は、第1次元目、第2次元目、および第3次元目(例えば、行、列、および奥行)にそれぞれ論理的に(必ずしも物理的にではなく)配列した複数のセルと、前述の本発明の第4の態様を具体化したコーディング回路とを含む。ここで、上記セルアレイ内のセルの各々は、上記セルアレイの第1次元目の位置に対応する第1次元選択信号(例えば、行選択信号)、上記セルアレイの第2次元目の位置に対応する第2次元選択信号(例えば、列選択信号)、上記セルアレイの第3次元目の位置に対応する第3次元選択信号(例えば、奥行選択信号)を受信するように接続され、受信した選択信号に基づいてセルの所定動作の制御するために用いられる制御信号の生成動作を行うローカルデコーダ手段を有し、上記コーディング回路は上記第1、第2、および第3の出力信号のセットを用いて、それぞれ第1次元、第2次元、および第3次元の選択信号を与える。
本発明の第6の態様によれば、本発明の第5の観点から具体化したセルアレイ回路を含むディジタル/アナログコンバータが提供される。この変換器において、各セルは電流ソースまたは電流シンクおよびスイッチ回路を含み、このスイッチ回路はセルの電流ソース/シンクに接続する入力を有すると共に、第1および第2の出力をそれぞれ有し、上記制御信号に基づいてその入力を前記第1出力または第2出力に選択的に接続する動作を行う。
前述した本発明の第3および第6の態様による実施例によれば、アナログ出力信号におけるグリッチを非常に効果的に低減した電流スティアリング型のディジタル/アナログコンバータを提供することができる。
セルの電流ソース/シンク回路は一つの物理的配列中に、この物理的配列からは離間して、例えば周辺回路としてローカルデコーダ手段およびスイッチ回路を位置させてアナログおよびディジタル回路を分離し、ノイズに対する免疫性を改善することができる。また、電流ソース/シンク回路を共に一カ所に集中することによって、近接したソース/シンク回路間のマッチングを改善することができる。
セルの電流ソース/シンク回路は一つの物理的配列中に、この物理的配列からは離間して、例えば周辺回路としてローカルデコーダ手段およびスイッチ回路を位置させてアナログおよびディジタル回路を分離し、ノイズに対する免疫性を改善することができる。また、電流ソース/シンク回路を共に一カ所に集中することによって、近接したソース/シンク回路間のマッチングを改善することができる。
また、図16は図14の列デコーダ56の可能な一実施例を示す。ここでもまた、この実施例における列デコーダは、各々が4つの入力を有する6個のマルチプレクサM7〜12によって構成される。
更に、図17は図14の行デコーダ58の可能な一実施例を示す。この実施例において、行デコーダは、各々が4つの入力を有する3つのマルチプレクサM13〜M15を備えている。図17の各マルチプレクサM13〜M15は、その3つの選択入力の一つで“フォーマット信号(format signal )”を受信するように図示されている。このフォーマット信号は、2進入力ワードD0〜D5が符号のない2進数表記によるものか、または2つの相補数表記によるものかを示すのに使用される。こうした書式信号の使用は任意選択機能である。
更に、図17は図14の行デコーダ58の可能な一実施例を示す。この実施例において、行デコーダは、各々が4つの入力を有する3つのマルチプレクサM13〜M15を備えている。図17の各マルチプレクサM13〜M15は、その3つの選択入力の一つで“フォーマット信号(format signal )”を受信するように図示されている。このフォーマット信号は、2進入力ワードD0〜D5が符号のない2進数表記によるものか、または2つの相補数表記によるものかを示すのに使用される。こうした書式信号の使用は任意選択機能である。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9800384:1 | 1998-01-08 | ||
| GB9800384A GB2333171A (en) | 1998-01-08 | 1998-01-08 | Thermometer coding circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274935A JPH11274935A (ja) | 1999-10-08 |
| JPH11274935A5 true JPH11274935A5 (ja) | 2006-02-23 |
Family
ID=10825011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11003205A Pending JPH11274935A (ja) | 1998-01-08 | 1999-01-08 | コ―ディング回路、セルアレイ回路およびディジタル/アナログコンバ―タ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6163283A (ja) |
| EP (2) | EP1684434A1 (ja) |
| JP (1) | JPH11274935A (ja) |
| GB (1) | GB2333171A (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2341287B (en) | 1998-09-04 | 2002-12-31 | Fujitsu Ltd | Jitter reduction |
| JP4311511B2 (ja) * | 1999-10-25 | 2009-08-12 | 日本バーブラウン株式会社 | デジタル−アナログ変換の方法および装置 |
| GB2356301B (en) | 1999-11-10 | 2003-09-10 | Fujitsu Ltd | Data multiplexing in mixed-signal circuitry |
| GB2356750B (en) * | 1999-11-24 | 2002-12-04 | Fujitsu Ltd | Reducing jitter in mixed-signal circuitry |
| US6285300B1 (en) * | 2000-02-09 | 2001-09-04 | Hewlett Packard Company | Apparatus and method for reducing power and noise through reduced switching recording in logic devices |
| US7194037B1 (en) | 2000-05-23 | 2007-03-20 | Marvell International Ltd. | Active replica transformer hybrid |
| USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
| US7113121B1 (en) | 2000-05-23 | 2006-09-26 | Marvell International Ltd. | Communication driver |
| US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
| US7280060B1 (en) | 2000-05-23 | 2007-10-09 | Marvell International Ltd. | Communication driver |
| US7095348B1 (en) | 2000-05-23 | 2006-08-22 | Marvell International Ltd. | Communication driver |
| US7312739B1 (en) | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
| US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
| SE522416C2 (sv) * | 2000-05-23 | 2004-02-10 | Ericsson Telefon Ab L M | Förfarande för scrambling av dataord och scrambler |
| US6462688B1 (en) | 2000-12-18 | 2002-10-08 | Marvell International, Ltd. | Direct drive programmable high speed power digital-to-analog converter |
| US6424283B2 (en) * | 2000-07-20 | 2002-07-23 | Texas Instruments Incorporated | Segmented high speed and high resolution digital-to-analog converter |
| US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
| DE10052944C2 (de) * | 2000-10-25 | 2003-04-17 | Infineon Technologies Ag | Digital/Analog-Wandler |
| GB2373654B (en) * | 2001-03-21 | 2005-02-09 | Fujitsu Ltd | Reducing jitter in mixed-signal integrated circuit devices |
| AU2003210085A1 (en) | 2002-04-02 | 2003-10-13 | Telefonaktiebolaget L M Ericsson (Publ) | Comparator offset calibration for a/d converters |
| EP1359671A1 (en) * | 2002-05-03 | 2003-11-05 | Thomson Licensing S.A. | Thermometer code digital to analog converter for audio signals |
| KR20030086896A (ko) * | 2002-05-03 | 2003-11-12 | 톰슨 라이센싱 소시에떼 아노님 | 온도계 코드 디지털-오디오 변환기 |
| KR100454129B1 (ko) * | 2002-05-06 | 2004-10-26 | 삼성전자주식회사 | 코드 변환 장치, 디지털-아날로그 변환 장치, 그리고 지연동기 루프회로 |
| WO2004086628A1 (ja) * | 2003-03-25 | 2004-10-07 | Fujitsu Limited | エンコーダ回路及びa/d変換回路 |
| DE60313119T2 (de) | 2003-03-31 | 2007-12-20 | Ami Semiconductor Belgium Bvba | Strom DAC mit einem zweidimensionalen Matrixdecoder |
| US7889752B2 (en) * | 2003-06-05 | 2011-02-15 | Marvell International Ltd. | Dual ported network physical layer |
| DE10331545A1 (de) * | 2003-07-11 | 2005-02-10 | Infineon Technologies Ag | Digital-Analog-Wandler und Verfahren zur Digital-Analog-Wandlung |
| US8010073B2 (en) | 2004-01-22 | 2011-08-30 | Broadcom Corporation | System and method for adjusting power amplifier output power in linear dB steps |
| TWI246670B (en) * | 2004-06-08 | 2006-01-01 | Au Optronics Corp | Digital to analog converter and OLED display utilizing the same |
| US7271748B2 (en) | 2004-09-13 | 2007-09-18 | Texas Instruments Incorporated | System and method for providing a thermometer coded output filter |
| US7312662B1 (en) | 2005-08-09 | 2007-12-25 | Marvell International Ltd. | Cascode gain boosting system and method for a transmitter |
| US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
| US7369076B1 (en) * | 2006-12-04 | 2008-05-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | High precision DAC with thermometer coding |
| EP2026467B1 (en) * | 2007-07-30 | 2011-07-13 | ST-Ericsson SA | Current steering digital-analog converter particularly insensitive to packaging stresses |
| US8111182B2 (en) * | 2009-10-13 | 2012-02-07 | Infineon Technologies Ag | Digital to analog converter comprising mixer |
| US8766830B2 (en) | 2010-04-29 | 2014-07-01 | Agilent Technologies, Inc. | Digital waveform synthesizer for NMR phase control |
| US8604958B2 (en) * | 2011-05-13 | 2013-12-10 | Intel Mobile Communications GmbH | RF DAC with configurable DAC mixer interface and configurable mixer |
| US8847806B2 (en) * | 2012-11-29 | 2014-09-30 | Intel Mobile Communications GmbH | Digital to analog converter comprising mixer |
| US8836559B2 (en) | 2012-11-29 | 2014-09-16 | Intel Mobile Communications GmbH | Capacitive digital to analog converter |
| US9130587B2 (en) * | 2014-01-29 | 2015-09-08 | Broadcom Corporation | Frame adaptive digital to analog converter and methods for use therewith |
| US9112528B1 (en) * | 2014-01-29 | 2015-08-18 | Broadcom Corporation | Digital to analog converter with thermometer coding and methods for use therewith |
| CN105099458B (zh) * | 2014-05-09 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 温度计译码器 |
| US10061341B2 (en) | 2016-09-21 | 2018-08-28 | Infineon Technologies Austria Ag | DAC controlled low power high output current source |
| US10340935B1 (en) | 2018-01-12 | 2019-07-02 | Dialog Semiconductor (Uk) Limited | Thermometer digital to analog converter |
| CN108449089A (zh) * | 2018-03-23 | 2018-08-24 | 上海唯捷创芯电子技术有限公司 | 实现数字化校准的电流舵型数模转换器、芯片及通信终端 |
| JP7099904B2 (ja) * | 2018-08-21 | 2022-07-12 | 株式会社メガチップス | デコーダ回路およびデコーダ回路の設計方法 |
| US11489534B1 (en) * | 2021-10-11 | 2022-11-01 | Cirrus Logic, Inc. | Digital-to-analog conversion architecture and method |
| US12015510B2 (en) | 2022-05-27 | 2024-06-18 | International Business Machines Corporation | Transmitter with uniform driver segment activity |
| US12587208B2 (en) * | 2022-06-17 | 2026-03-24 | Apple Inc. | Digital-to-analog converter with dynamic alternating fill order systems and methods |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194625A (en) * | 1981-05-27 | 1982-11-30 | Nec Corp | Digital to analog converter |
| US4870417A (en) * | 1988-02-12 | 1989-09-26 | North American Philips Corporation, Signetics Division | Error correction circuit suitable for thermometer or circular code |
| GB2223369B (en) * | 1988-08-18 | 1992-11-18 | Plessey Co Plc | Analogue-to-digital converters |
| JPH0548460A (ja) * | 1991-06-05 | 1993-02-26 | Matsushita Electric Ind Co Ltd | A/d変換器とこれを用いたセンサ及び3次元集積回路 |
| KR930009431B1 (ko) * | 1991-12-31 | 1993-10-04 | 현대전자산업주식회사 | 2차원 대칭적 온도계형 매트릭스 디코더의 디지탈/아날로그 변환기 |
| US5303200A (en) * | 1992-07-02 | 1994-04-12 | The Boeing Company | N-dimensional multi-port memory |
| US5539405A (en) * | 1993-07-29 | 1996-07-23 | Cirrus Logic, Inc. | DAC achieving monotonicity with equal sources and shift array therefor |
| US5844515A (en) * | 1994-11-04 | 1998-12-01 | Lg Semicon Co., Ltd | Digital to analog converter and bias circuit therefor |
| US5633636A (en) * | 1995-10-02 | 1997-05-27 | Analog Devices, Inc. | Half-gray digital encoding method and circuitry |
| KR100218329B1 (ko) * | 1996-11-08 | 1999-09-01 | 구본준 | 고속 저전력 디지탈 아날로그 컨버터 |
| US5977899A (en) * | 1997-09-25 | 1999-11-02 | Analog Devices, Inc. | Digital-to-analog converter using noise-shaped segmentation |
| US5955980A (en) * | 1997-10-03 | 1999-09-21 | Motorola, Inc. | Circuit and method for calibrating a digital-to-analog converter |
-
1998
- 1998-01-08 GB GB9800384A patent/GB2333171A/en not_active Withdrawn
-
1999
- 1999-01-06 EP EP06008707A patent/EP1684434A1/en not_active Withdrawn
- 1999-01-06 EP EP99300083A patent/EP0930717A3/en not_active Withdrawn
- 1999-01-08 JP JP11003205A patent/JPH11274935A/ja active Pending
- 1999-01-08 US US09/227,200 patent/US6163283A/en not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11274935A5 (ja) | ||
| US6163283A (en) | Thermometer coding circuitry | |
| US8013770B2 (en) | Decoder architecture with sub-thermometer codes for DACs | |
| JPS6189721A (ja) | 組合せ論理発生回路 | |
| JPH11163730A (ja) | デジタル/アナログ変換器 | |
| US6542104B1 (en) | Method and apparatus for low power thermometer to binary coder | |
| JPS6188619A (ja) | D‐a変換器 | |
| US8872687B1 (en) | Digital to analog converting method and converter insensitive to code-dependent distortions | |
| KR100677079B1 (ko) | 조건 선택 인코더 및 그 인코딩 방법 | |
| US5105193A (en) | Digital to analogue convertors | |
| EP0543517B1 (en) | A circuit detecting the position of an extreme "1" bit in a binary number | |
| US20250192764A1 (en) | Digital phase interpolator | |
| WO2003055076A3 (en) | Analog-to-digital converter and method of generating an intermediate code for an analog-to-digital converter | |
| RU2015575C1 (ru) | Вычислительное устройство | |
| US4411009A (en) | Digital dual half word or single word position scaler | |
| JP2615700B2 (ja) | 誤り訂正情報出力回路 | |
| JP2563519B2 (ja) | シフト回路 | |
| JPH02228130A (ja) | ディジタル・アナログ変換器 | |
| JPH0433169B2 (ja) | ||
| JP3171267B2 (ja) | Da変換器 | |
| RU2413359C1 (ru) | Цифроаналоговый преобразователь со встроенным умножителем | |
| JP2013201671A (ja) | 電流源マトリックス型daコンバータ | |
| JP3141265B2 (ja) | アナログ/ディジタル変換回路 | |
| JPS6133536A (ja) | ハードウェア装置 | |
| JP3221133B2 (ja) | アナログ/ディジタル変換回路 |