JPH11274964A - 高周波モジュール - Google Patents
高周波モジュールInfo
- Publication number
- JPH11274964A JPH11274964A JP10071572A JP7157298A JPH11274964A JP H11274964 A JPH11274964 A JP H11274964A JP 10071572 A JP10071572 A JP 10071572A JP 7157298 A JP7157298 A JP 7157298A JP H11274964 A JPH11274964 A JP H11274964A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- filter
- frequency module
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 電力分配器といった回路をＰＬＬ選局用ＩＣ
へのフィードバックループに配置すると、その分だけ信
号が損失する。また、周波数逓倍回路の次に電力分配器
などの回路をＰＬＬ選局用ＩＣへのフィードバックルー
プに配置すると、逓倍出力側の負荷変動に対するＶＯＣ
への干渉による特性劣化に対しては解決となるが、電力
分配器の性能分だけしか改善されない。 【解決手段】 高周波モジュールは、基準発振器とＰＬ
Ｌ選局用ＩＣと周波数逓倍回路を有する電圧制御発振回
路ＶＣＯとを含み、ＰＬＬ選局用ＩＣへの入力信号は、
低域濾波器（ＬＰＦ）、又は、及び、高域濾波器（ＨＰ
Ｆ）、又は、及び、帯域制限濾波器（ＢＰＦ）を有する
フィルター回路を介して行うことを特徴とするものであ
る。
へのフィードバックループに配置すると、その分だけ信
号が損失する。また、周波数逓倍回路の次に電力分配器
などの回路をＰＬＬ選局用ＩＣへのフィードバックルー
プに配置すると、逓倍出力側の負荷変動に対するＶＯＣ
への干渉による特性劣化に対しては解決となるが、電力
分配器の性能分だけしか改善されない。 【解決手段】 高周波モジュールは、基準発振器とＰＬ
Ｌ選局用ＩＣと周波数逓倍回路を有する電圧制御発振回
路ＶＣＯとを含み、ＰＬＬ選局用ＩＣへの入力信号は、
低域濾波器（ＬＰＦ）、又は、及び、高域濾波器（ＨＰ
Ｆ）、又は、及び、帯域制限濾波器（ＢＰＦ）を有する
フィルター回路を介して行うことを特徴とするものであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波モジュール
に関し、特に移動体通信用モジュールやＴＶやＶＴＲ等
の放送受信用モジュール（チューナー）に適用される高
周波モジュールに関する。
に関し、特に移動体通信用モジュールやＴＶやＶＴＲ等
の放送受信用モジュール（チューナー）に適用される高
周波モジュールに関する。
【０００２】
【従来の技術】従来例の高周波モジュール（又は、チュ
ーナーとも呼ばれている）のＰＬＬループ（又は、ＰＬ
Ｌ位相同期ループ）を図７に示し、説明する。通常、送
受信機や通信用機器などのヘテロダイン型機器には、各
チャンネルに応じた局部発振信号周波数を発生させる目
的で、ＰＬＬ周波数シンセサイザー方式が一般的に用い
られている。図７において、従来例のＰＬＬ周波数シン
セサイザー方式によるＰＬＬ位相同期ループ５０は、基
準発振器５１をＰＬＬ選局用ＩＣ５２に加え、他方で、
ＶＯＣ５４の発振信号出力は電力分配されたあと、ＰＬ
Ｌ選局用ＩＣ５２に直接入力され、その出力はループフ
ィルター５３を介して、ＶＯＣ５４に戻るループを形成
する。基準発振器５１はＰＬＬをデジタル上で動かせる
ためのクロックとなる信号周波数を出す発振器であり、
ＶＣＯ５４はＶｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ
Ｏｓｃｉｌｌａｔｏｒ、電圧制御型発振器の略である。
ループフィルター５３はＰＬＬ選局用ＩＣ５２の内部に
ある位相比較器の出力信号の雑音成分を除去する役割を
果たすための低域濾波器（ＬＰＦ：Ｌｏｗ ＰａｓｓＦ
ｉｌｔｅｒ）である。
ーナーとも呼ばれている）のＰＬＬループ（又は、ＰＬ
Ｌ位相同期ループ）を図７に示し、説明する。通常、送
受信機や通信用機器などのヘテロダイン型機器には、各
チャンネルに応じた局部発振信号周波数を発生させる目
的で、ＰＬＬ周波数シンセサイザー方式が一般的に用い
られている。図７において、従来例のＰＬＬ周波数シン
セサイザー方式によるＰＬＬ位相同期ループ５０は、基
準発振器５１をＰＬＬ選局用ＩＣ５２に加え、他方で、
ＶＯＣ５４の発振信号出力は電力分配されたあと、ＰＬ
Ｌ選局用ＩＣ５２に直接入力され、その出力はループフ
ィルター５３を介して、ＶＯＣ５４に戻るループを形成
する。基準発振器５１はＰＬＬをデジタル上で動かせる
ためのクロックとなる信号周波数を出す発振器であり、
ＶＣＯ５４はＶｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ
Ｏｓｃｉｌｌａｔｏｒ、電圧制御型発振器の略である。
ループフィルター５３はＰＬＬ選局用ＩＣ５２の内部に
ある位相比較器の出力信号の雑音成分を除去する役割を
果たすための低域濾波器（ＬＰＦ：Ｌｏｗ ＰａｓｓＦ
ｉｌｔｅｒ）である。
【０００３】
【発明が解決しようとする課題】しかしながら、従来例
の方法においては以下に示すような問題点があった。例
えば、図８に示すように、高周波モジュール５５は、Ｖ
ＣＯ信号が９５０ＭＨｚ、ＰＬＬ選局用ＩＣ５６の応答
周波数が５００ＭＨｚ以下の場合、応答周波数帯域が合
致しないため、ＶＣＯ信号を直接ＰＬＬ選局用ＩＣ５６
に結合できず、動作しないという問題点がある。また、
このようなループ回路をＰＬＬ位相同期ループと呼ぶ。
の方法においては以下に示すような問題点があった。例
えば、図８に示すように、高周波モジュール５５は、Ｖ
ＣＯ信号が９５０ＭＨｚ、ＰＬＬ選局用ＩＣ５６の応答
周波数が５００ＭＨｚ以下の場合、応答周波数帯域が合
致しないため、ＶＣＯ信号を直接ＰＬＬ選局用ＩＣ５６
に結合できず、動作しないという問題点がある。また、
このようなループ回路をＰＬＬ位相同期ループと呼ぶ。
【０００４】また、上記の問題を解決するために、例え
ば、図９に示すように、高周波モジュール５７は、ＶＣ
Ｏ信号が９５０ＭＨｚ、ＰＬＬ選局用ＩＣ５７の応答周
波数が１０００ＭＨｚ対応可能なものを使うとすると、
一応、ＶＣＯ信号を直接ＰＬＬ選局用ＩＣ５８に結合で
きるが、例えばＶＣＯ出力側の負荷変動によるＶＣＯ及
びＰＬＬループ自体への干渉により、動作特性（位相雑
音特性、Ｃ／Ｎ特性、Ｓ／Ｎ特性）の劣化や低下という
問題点があった。
ば、図９に示すように、高周波モジュール５７は、ＶＣ
Ｏ信号が９５０ＭＨｚ、ＰＬＬ選局用ＩＣ５７の応答周
波数が１０００ＭＨｚ対応可能なものを使うとすると、
一応、ＶＣＯ信号を直接ＰＬＬ選局用ＩＣ５８に結合で
きるが、例えばＶＣＯ出力側の負荷変動によるＶＣＯ及
びＰＬＬループ自体への干渉により、動作特性（位相雑
音特性、Ｃ／Ｎ特性、Ｓ／Ｎ特性）の劣化や低下という
問題点があった。
【０００５】また、別の方法として、図１０に示すよう
に、周波数逓倍回路６０を追加する方法がある。例え
ば、所要のＶＣＯの周波数が９５０ＭＨｚであれば、そ
の半分の４７５ＭＨｚをＶＣＯ６１で発振させて、ＰＬ
Ｌ選局用ＩＣ６２への入力として、ＰＬＬ位相同期ルー
プを構成し、その周波数を倍にする回路、即ち、周波数
逓倍回路６０を設けて９５０ＭＨｚの出力を得るという
ものであり、ＰＬＬ選局用ＩＣ６２は５００ＭＨｚのも
のを使うこととなる。ただ、この場合、上記の負荷変動
に対しては問題が無くなるが、後述する如く、少々複雑
な問題が場合によっては発生する。
に、周波数逓倍回路６０を追加する方法がある。例え
ば、所要のＶＣＯの周波数が９５０ＭＨｚであれば、そ
の半分の４７５ＭＨｚをＶＣＯ６１で発振させて、ＰＬ
Ｌ選局用ＩＣ６２への入力として、ＰＬＬ位相同期ルー
プを構成し、その周波数を倍にする回路、即ち、周波数
逓倍回路６０を設けて９５０ＭＨｚの出力を得るという
ものであり、ＰＬＬ選局用ＩＣ６２は５００ＭＨｚのも
のを使うこととなる。ただ、この場合、上記の負荷変動
に対しては問題が無くなるが、後述する如く、少々複雑
な問題が場合によっては発生する。
【０００６】この従来例の問題点を説明したものが図１
０及び図１１であり、図１１はＰＬＬ選局用ＩＣ６２の
内部回路も含めて記載し、周波数の流れを説明する図で
あり、図１０はその全体のブロック図である。図１１に
おいて、６６はプリスケーラー（Ｐｒｅｓｃａｌｅｒ、
分周器）、７０は１／２プリスケーラー、７２は電力分
配器、７３は周波数逓倍回路（×２）、である。所要の
ＶＣＯ周波数ｆTXは９３０．０１２５ＭＨＺであり、こ
れは欧州仕様コードレス電話用ＲＦモジュールに適用さ
れる周波数である。この時、「／Ｎ」６９はプログラマ
ブルディバイダー、「／Ｒ」６７はリファレンスディバ
イダーと通常呼ばれ、それぞれＶＣＯ６１の信号ｆVCO
と基準発振器５１（２１．２５ＭＨｚ）との信号を分周
して、同一の比較周波数（ここでは３．１２５ＫＨｚ）
７４にして位相比較器６８にて位相検波する。これらの
周波数を式で表すと、１ｃｈに対して、 ｆTX ＝９３０．０１２５ＭＨZ ｆVCO ＝４６５．００６２５ＭＨZ ４６５．００６２５×１０6＝（３．１２５×１０3）×
２×Ｎ1 Ｎ1 ＝７４４０１ ２ｃｈに対して、 ｆTX ＝９３０．０３７５ＭＨZ ｆVCO ＝４６５．０１８７５ＭＨZ ４６５．０１８７５×１０6＝（３．１２５×１０3）×
２×Ｎ2 Ｎ2 ＝７４４０３ このように、「Ｎ」及び「Ｒ」は整数（この従来例で
は、Ｎ1＝７４４０１、又はＮ2＝７４４０３、Ｒ＝３４
００）である必要があるため、比較周波数ｆはｆ1＝
３．１２５ＫＨｚ、或いはそれ以下のｆ2＝１．５６２
５ＫＨｚまたは、ｆ3＝０．７８１２５ＫＨｚ、等の特
定の周波数に限定される。しかし、例えば音声用通信機
などにおいては、これらの周波数はいずれも音声帯域内
に入るため、インターフェアレンスが生じ、少なからず
音声品質的に問題が発生する。
０及び図１１であり、図１１はＰＬＬ選局用ＩＣ６２の
内部回路も含めて記載し、周波数の流れを説明する図で
あり、図１０はその全体のブロック図である。図１１に
おいて、６６はプリスケーラー（Ｐｒｅｓｃａｌｅｒ、
分周器）、７０は１／２プリスケーラー、７２は電力分
配器、７３は周波数逓倍回路（×２）、である。所要の
ＶＣＯ周波数ｆTXは９３０．０１２５ＭＨＺであり、こ
れは欧州仕様コードレス電話用ＲＦモジュールに適用さ
れる周波数である。この時、「／Ｎ」６９はプログラマ
ブルディバイダー、「／Ｒ」６７はリファレンスディバ
イダーと通常呼ばれ、それぞれＶＣＯ６１の信号ｆVCO
と基準発振器５１（２１．２５ＭＨｚ）との信号を分周
して、同一の比較周波数（ここでは３．１２５ＫＨｚ）
７４にして位相比較器６８にて位相検波する。これらの
周波数を式で表すと、１ｃｈに対して、 ｆTX ＝９３０．０１２５ＭＨZ ｆVCO ＝４６５．００６２５ＭＨZ ４６５．００６２５×１０6＝（３．１２５×１０3）×
２×Ｎ1 Ｎ1 ＝７４４０１ ２ｃｈに対して、 ｆTX ＝９３０．０３７５ＭＨZ ｆVCO ＝４６５．０１８７５ＭＨZ ４６５．０１８７５×１０6＝（３．１２５×１０3）×
２×Ｎ2 Ｎ2 ＝７４４０３ このように、「Ｎ」及び「Ｒ」は整数（この従来例で
は、Ｎ1＝７４４０１、又はＮ2＝７４４０３、Ｒ＝３４
００）である必要があるため、比較周波数ｆはｆ1＝
３．１２５ＫＨｚ、或いはそれ以下のｆ2＝１．５６２
５ＫＨｚまたは、ｆ3＝０．７８１２５ＫＨｚ、等の特
定の周波数に限定される。しかし、例えば音声用通信機
などにおいては、これらの周波数はいずれも音声帯域内
に入るため、インターフェアレンスが生じ、少なからず
音声品質的に問題が発生する。
【０００７】図１０において、６２はＰＬＬ選局用Ｉ
Ｃ、５１は基準発振器、６１はＶＣＯ、６３は電力分配
器、６０は周波数逓倍回路（×２）、５３はループフィ
ルター、である。
Ｃ、５１は基準発振器、６１はＶＣＯ、６３は電力分配
器、６０は周波数逓倍回路（×２）、５３はループフィ
ルター、である。
【０００８】また、図１１の場合は比較周波数を３．１
２５ＫＨｚとしていたが、この比較周波数を２倍の３．
１２５ＫＨｚ×２＝６．２５０ＫＨｚとした場合が図１
３で及び図１２であり、図１３はＰＬＬ選局用ＩＣ７６
の内部回路も含めて記載し、周波数の流れを説明する図
であり、図１２はその全体のブロック図である。
２５ＫＨｚとしていたが、この比較周波数を２倍の３．
１２５ＫＨｚ×２＝６．２５０ＫＨｚとした場合が図１
３で及び図１２であり、図１３はＰＬＬ選局用ＩＣ７６
の内部回路も含めて記載し、周波数の流れを説明する図
であり、図１２はその全体のブロック図である。
【０００９】図１３において、７６はＰＬＬ選局用Ｉ
Ｃ、６５は基準発振器、６６はプリスケーラー、７７は
「／Ｒ」（リファレンスディバイダー）、６８は位相比
較器、６９は「／Ｎ」（プログラマブルディバイダ
ー）、７０はプリスケーラー、である。また、ＶＯＣ７
１の周波数ｆVCOは４６５．０１８７５ＭＨZであり、周
波数逓倍回路７３により２倍に逓倍されて、所要のＶＣ
Ｏ周波数ｆTXの９３０．０１２５ＭＨZとなり、プリス
ケーラー７０の出力と合わせて、電力分配器７２を介し
て、出力される。これらの周波数を式で表すと、１ｃｈ
に対して、 ｆTX ＝９３０．０１２５ＭＨZ ９３０．０１２５×１０6＝（６．２５０×１０3）×２
×Ｎ1 Ｎ1 ＝７４４０１ ２ｃｈに対して、 ｆTX ＝９３０．０３７５ＭＨZ ９３０．０３７５×１０6＝（６．２５０×１０3）×２
×Ｎ2 Ｎ2 ＝７４４０３ 比較周波数を６．２５０ＫＨｚと高くすることにより、
音声帯域の限界近くに設定できるため、インターフェア
レンスによる音声品質の問題を減少することができる。
Ｃ、６５は基準発振器、６６はプリスケーラー、７７は
「／Ｒ」（リファレンスディバイダー）、６８は位相比
較器、６９は「／Ｎ」（プログラマブルディバイダ
ー）、７０はプリスケーラー、である。また、ＶＯＣ７
１の周波数ｆVCOは４６５．０１８７５ＭＨZであり、周
波数逓倍回路７３により２倍に逓倍されて、所要のＶＣ
Ｏ周波数ｆTXの９３０．０１２５ＭＨZとなり、プリス
ケーラー７０の出力と合わせて、電力分配器７２を介し
て、出力される。これらの周波数を式で表すと、１ｃｈ
に対して、 ｆTX ＝９３０．０１２５ＭＨZ ９３０．０１２５×１０6＝（６．２５０×１０3）×２
×Ｎ1 Ｎ1 ＝７４４０１ ２ｃｈに対して、 ｆTX ＝９３０．０３７５ＭＨZ ９３０．０３７５×１０6＝（６．２５０×１０3）×２
×Ｎ2 Ｎ2 ＝７４４０３ 比較周波数を６．２５０ＫＨｚと高くすることにより、
音声帯域の限界近くに設定できるため、インターフェア
レンスによる音声品質の問題を減少することができる。
【００１０】図１２において、６４はＰＬＬ選局用Ｉ
Ｃ、６５は基準発振器、７１はＶＣＯ、７２は電力分配
器、７３は周波数逓倍回路（×２）、７５はループフィ
ルター、である。
Ｃ、６５は基準発振器、７１はＶＣＯ、７２は電力分配
器、７３は周波数逓倍回路（×２）、７５はループフィ
ルター、である。
【００１１】発明が解決しようとする課題を以下に要約
すると、 （１）電力分配器といった損失を含む回路をＰＬＬ選局
用ＩＣへのフィードバックループに配置することが必要
となり、例えば、電力分配器が５ｄＢの損失あるとすれ
ば、その分だけ、信号が損失する。 （２）周波数逓倍回路の次に電力分配器などの回路（バ
ッファー回路）をＰＬＬ選局用ＩＣへのフィードバック
ループに配置すると、逓倍出力側の負荷変動に対するＶ
ＯＣへの干渉による特性劣化に対しては解決となるが、
ＰＬＬ選局用ＩＣ回路への干渉は、例えば、電力分配器
が５ｄＢの損失であれば、５ｄＢだけしか改善されな
い。
すると、 （１）電力分配器といった損失を含む回路をＰＬＬ選局
用ＩＣへのフィードバックループに配置することが必要
となり、例えば、電力分配器が５ｄＢの損失あるとすれ
ば、その分だけ、信号が損失する。 （２）周波数逓倍回路の次に電力分配器などの回路（バ
ッファー回路）をＰＬＬ選局用ＩＣへのフィードバック
ループに配置すると、逓倍出力側の負荷変動に対するＶ
ＯＣへの干渉による特性劣化に対しては解決となるが、
ＰＬＬ選局用ＩＣ回路への干渉は、例えば、電力分配器
が５ｄＢの損失であれば、５ｄＢだけしか改善されな
い。
【００１２】
【課題を解決するための手段】本発明の請求項１記載の
高周波モジュールは、基準発振器とＰＬＬ選局用ＩＣと
周波数逓倍回路を有する電圧制御発振回路（ＶＣＯ）と
を含み、ＰＬＬ選局用ＩＣへの入力信号は、低域濾波器
（ＬＰＦ）、又は、及び、高域濾波器（ＨＰＦ）、又
は、及び、帯域制限濾波器（ＢＰＦ）を有するフィルタ
ー回路を介して行うことを特徴とするものである。
高周波モジュールは、基準発振器とＰＬＬ選局用ＩＣと
周波数逓倍回路を有する電圧制御発振回路（ＶＣＯ）と
を含み、ＰＬＬ選局用ＩＣへの入力信号は、低域濾波器
（ＬＰＦ）、又は、及び、高域濾波器（ＨＰＦ）、又
は、及び、帯域制限濾波器（ＢＰＦ）を有するフィルタ
ー回路を介して行うことを特徴とするものである。
【００１３】また、本発明の請求項２記載の高周波モジ
ュールは、ＶＣＯの出力を電力分配器にて分配し、その
出力を前記フィルター回路に入力することを特徴とする
ものである。
ュールは、ＶＣＯの出力を電力分配器にて分配し、その
出力を前記フィルター回路に入力することを特徴とする
ものである。
【００１４】また、本発明の請求項３記載の高周波モジ
ュールは、ＶＣＯの出力を直接前記フィルター回路に入
力することを特徴とするものである。
ュールは、ＶＣＯの出力を直接前記フィルター回路に入
力することを特徴とするものである。
【００１５】また、本発明の請求項４記載の高周波モジ
ュールは、パターンレイアウトの漏れ信号を用いてＶＣ
Ｏの出力を前記フィルター回路に入力することを特徴と
するものである。
ュールは、パターンレイアウトの漏れ信号を用いてＶＣ
Ｏの出力を前記フィルター回路に入力することを特徴と
するものである。
【００１６】また、本発明の請求項５記載の高周波モジ
ュールは、前記ＰＬＬ選局用ＩＣ内部の比較周波数を５
ＫＨｚ以上の高い周波数に設定することを特徴とするも
のである。
ュールは、前記ＰＬＬ選局用ＩＣ内部の比較周波数を５
ＫＨｚ以上の高い周波数に設定することを特徴とするも
のである。
【００１７】さらに、本発明の請求項６記載の高周波モ
ジュールは、前記基準発振器と前記ＰＬＬ選局用ＩＣと
前記電圧制御発振回路ＶＣＯと前記フィルター回路によ
って構成されるＰＬＬループ回路の出力を周波数逓倍回
路を介して外部に出力することを特徴とするものであ
る。
ジュールは、前記基準発振器と前記ＰＬＬ選局用ＩＣと
前記電圧制御発振回路ＶＣＯと前記フィルター回路によ
って構成されるＰＬＬループ回路の出力を周波数逓倍回
路を介して外部に出力することを特徴とするものであ
る。
【００１８】
【発明の実施の形態】［第１の実施の形態］図１は本発
明についての一実施の形態よりなる高周波モジュールの
構成を示すブロック図である。図１において、本発明は
ＰＬＬ周波数シンセサイザー方式によるＰＬＬ位相同期
ループ（ＰＬＬループ）を持つ高周波モジュール（別
名、チューナーとも呼ばれる）であり、高周波モジュー
ル１０は、基準発振器１１をＰＬＬ選局用ＩＣ１２に加
え、他方で、ＶＯＣ１４の発振信号出力は電力分配され
たあと、ＰＬＬ選局用ＩＣ１２に入力され、その出力は
ループフィルター１３を介して、ＶＯＣ１４に戻るルー
プを形成する。フィルター回路１７はＬＰＦ（Ｌｏｗ
Ｐａｓｓ Ｆｉｌｔｅｒ、低域濾波器）、及び、又は、
ＨＰＦ（ＨｉｇｈＰａｓｓ Ｆｉｌｔｅｒ、高域濾波
器）、及び、又は、ＢＰＦ（Ｂａｎｄ Ｐａｓｓ Ｆｉ
ｌｔｅｒ、帯域制限濾波器）、より構成されている。Ｖ
ＣＯ信号は９５０ＭＨｚであり、ＰＬＬ選局用ＩＣ１２
の応答周波数は１０００ＭＨｚであり、１９はＶＣＯ１
４の高周波接地点（ＧＮＤ点）を示している。基準発振
器１１はＰＬＬをデジタル上で動かせるためのクロック
となる信号周波数を出す発振器であり、ＶＣＯ１４はＶ
ｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａ
ｔｏｒ、電圧制御型発振器の略である。
明についての一実施の形態よりなる高周波モジュールの
構成を示すブロック図である。図１において、本発明は
ＰＬＬ周波数シンセサイザー方式によるＰＬＬ位相同期
ループ（ＰＬＬループ）を持つ高周波モジュール（別
名、チューナーとも呼ばれる）であり、高周波モジュー
ル１０は、基準発振器１１をＰＬＬ選局用ＩＣ１２に加
え、他方で、ＶＯＣ１４の発振信号出力は電力分配され
たあと、ＰＬＬ選局用ＩＣ１２に入力され、その出力は
ループフィルター１３を介して、ＶＯＣ１４に戻るルー
プを形成する。フィルター回路１７はＬＰＦ（Ｌｏｗ
Ｐａｓｓ Ｆｉｌｔｅｒ、低域濾波器）、及び、又は、
ＨＰＦ（ＨｉｇｈＰａｓｓ Ｆｉｌｔｅｒ、高域濾波
器）、及び、又は、ＢＰＦ（Ｂａｎｄ Ｐａｓｓ Ｆｉ
ｌｔｅｒ、帯域制限濾波器）、より構成されている。Ｖ
ＣＯ信号は９５０ＭＨｚであり、ＰＬＬ選局用ＩＣ１２
の応答周波数は１０００ＭＨｚであり、１９はＶＣＯ１
４の高周波接地点（ＧＮＤ点）を示している。基準発振
器１１はＰＬＬをデジタル上で動かせるためのクロック
となる信号周波数を出す発振器であり、ＶＣＯ１４はＶ
ｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａ
ｔｏｒ、電圧制御型発振器の略である。
【００１９】また、ループフィルター１３はＶＯＣ制御
電圧のラインにある雑音除去フィルターであり、フィル
ター回路１７はＶＯＣの高周波やプリスアスを除去し
て、ＰＬＬ選局用ＩＣに入力するための高周波フィルタ
ーであり、ループフィルター１３とフィルター回路１７
とは機能及び構成において全く異なるものである。
電圧のラインにある雑音除去フィルターであり、フィル
ター回路１７はＶＯＣの高周波やプリスアスを除去し
て、ＰＬＬ選局用ＩＣに入力するための高周波フィルタ
ーであり、ループフィルター１３とフィルター回路１７
とは機能及び構成において全く異なるものである。
【００２０】本発明についての一実施の形態よりなる高
周波モジュールの第１の実施の形態構成においては、従
来例の図１２のように周波数逓倍後の信号をＰＬＬ選局
用ＩＣ６４にフィードバックするのではなく、ＶＣＯの
原発振の信号を取り出し（図１のルート１６）、その出
力を低域濾波器（ＬＰＦ）、及び、又は、高域濾波器
（ＨＰＦ）、及び、又は、帯域制限濾波器（ＢＰＦ）等
のフィルター回路１７を介して、ＰＬＬ選局用ＩＣ１２
に入力（結合）する。最終的に、ＰＬＬ選局用ＩＣ１２
へは、例えば、高域濾波器（ＨＰＦ）、及び、又は、帯
域制限濾波器（ＢＰＦ）等のフィルター回路１７を介し
た場合、周波数逓倍後の信号を用いたのと同じ動作（同
じＮ、同じＲ、同じ比較周波数、例えば、ＶＣＯ周波数
ｆTXは９３０．０１２５ＭＨＺ、Ｎ1＝７４４０１、Ｎ2
＝７４４０３、Ｒ＝３４００又はＲ＝１７００、比較
周波数ｆ６．２５ＫＨｚ、等）となる。つまり、ＰＬＬ
選局用ＩＣ１２への入力にフィルター回路１７を用いる
ことにより、原発振の回路（ＶＣＯ１４）からピックア
ップしているのにもかかわらず、実際には逓倍後の信号
と同等の信号をフィードバックし、回路を結合させたこ
とになっている。
周波モジュールの第１の実施の形態構成においては、従
来例の図１２のように周波数逓倍後の信号をＰＬＬ選局
用ＩＣ６４にフィードバックするのではなく、ＶＣＯの
原発振の信号を取り出し（図１のルート１６）、その出
力を低域濾波器（ＬＰＦ）、及び、又は、高域濾波器
（ＨＰＦ）、及び、又は、帯域制限濾波器（ＢＰＦ）等
のフィルター回路１７を介して、ＰＬＬ選局用ＩＣ１２
に入力（結合）する。最終的に、ＰＬＬ選局用ＩＣ１２
へは、例えば、高域濾波器（ＨＰＦ）、及び、又は、帯
域制限濾波器（ＢＰＦ）等のフィルター回路１７を介し
た場合、周波数逓倍後の信号を用いたのと同じ動作（同
じＮ、同じＲ、同じ比較周波数、例えば、ＶＣＯ周波数
ｆTXは９３０．０１２５ＭＨＺ、Ｎ1＝７４４０１、Ｎ2
＝７４４０３、Ｒ＝３４００又はＲ＝１７００、比較
周波数ｆ６．２５ＫＨｚ、等）となる。つまり、ＰＬＬ
選局用ＩＣ１２への入力にフィルター回路１７を用いる
ことにより、原発振の回路（ＶＣＯ１４）からピックア
ップしているのにもかかわらず、実際には逓倍後の信号
と同等の信号をフィードバックし、回路を結合させたこ
とになっている。
【００２１】フィルター回路１７の低域濾波器（ＬＰ
Ｆ）、高域濾波器（ＨＰＦ）、帯域制限濾波器（ＢＰ
Ｆ）は、通常、高周波などを除去して、正規の周波数信
号でＰＬＬ選局用ＩＣを動作させる目的で用いられる。
低域濾波器（ＬＰＦ）は、所定の周波数以下の低域周波
数成分を通過させ、所定の周波数以上の高域周波数成分
を減衰させる作用をなすフィルターである。一方、高域
濾波器（ＨＰＦ）は、所定の周波数以下の低域周波数成
分を減衰させ、所定の周波数以上の高域周波数成分を通
過させる作用をなすフィルターである。また、帯域制限
濾波器（ＢＰＦ）は、所定の周波数帯域のみを通過さ
せ、所定の帯域より低い周波数成分及び所定の帯域より
高い周波数成分を共に減衰させる作用をなすフィルター
である。帯域制限濾波器（ＢＰＦ）は、低域濾波器（Ｌ
ＰＦ）や高域濾波器（ＨＰＦ）に比べて、回路規模が大
きくなり、高価になるので、高周波（高調波）成分が十
分に抑えられている場合は、高域濾波器（ＨＰＦ）を用
いることにより、その目的が達せられる。例えば、４６
５ＭＨｚの信号をＰＬＬ選局用ＩＣに入れずに、９３０
ＭＨｚの信号を入力するためには、４６５ＭＨｚの信号
を除去するために、高域濾波器（ＨＰＦ）または帯域制
限濾波器（ＢＰＦ）を用い、９３０ＭＨｚの信号をこれ
らのフィルターで刳り貫くことを行う。
Ｆ）、高域濾波器（ＨＰＦ）、帯域制限濾波器（ＢＰ
Ｆ）は、通常、高周波などを除去して、正規の周波数信
号でＰＬＬ選局用ＩＣを動作させる目的で用いられる。
低域濾波器（ＬＰＦ）は、所定の周波数以下の低域周波
数成分を通過させ、所定の周波数以上の高域周波数成分
を減衰させる作用をなすフィルターである。一方、高域
濾波器（ＨＰＦ）は、所定の周波数以下の低域周波数成
分を減衰させ、所定の周波数以上の高域周波数成分を通
過させる作用をなすフィルターである。また、帯域制限
濾波器（ＢＰＦ）は、所定の周波数帯域のみを通過さ
せ、所定の帯域より低い周波数成分及び所定の帯域より
高い周波数成分を共に減衰させる作用をなすフィルター
である。帯域制限濾波器（ＢＰＦ）は、低域濾波器（Ｌ
ＰＦ）や高域濾波器（ＨＰＦ）に比べて、回路規模が大
きくなり、高価になるので、高周波（高調波）成分が十
分に抑えられている場合は、高域濾波器（ＨＰＦ）を用
いることにより、その目的が達せられる。例えば、４６
５ＭＨｚの信号をＰＬＬ選局用ＩＣに入れずに、９３０
ＭＨｚの信号を入力するためには、４６５ＭＨｚの信号
を除去するために、高域濾波器（ＨＰＦ）または帯域制
限濾波器（ＢＰＦ）を用い、９３０ＭＨｚの信号をこれ
らのフィルターで刳り貫くことを行う。
【００２２】［第２の実施の形態］図２は本発明につい
ての他の一実施の形態よりなる高周波モジュールの構成
を示すブロック図である。図２と図１との主な違いは、
（１）ＶＣＯ１４の出力を電力分配器を介さずに直接フ
ィルター回路１７に入力（結合）していること、及び
（２）高周波接地点２１をＶＣＯ１４の出力をフィルタ
ー回路１７に入力（結合）するルート２２に設けている
こと、である。
ての他の一実施の形態よりなる高周波モジュールの構成
を示すブロック図である。図２と図１との主な違いは、
（１）ＶＣＯ１４の出力を電力分配器を介さずに直接フ
ィルター回路１７に入力（結合）していること、及び
（２）高周波接地点２１をＶＣＯ１４の出力をフィルタ
ー回路１７に入力（結合）するルート２２に設けている
こと、である。
【００２３】図２において、高周波モジュール２０は、
基準発振器１１をＰＬＬ選局用ＩＣ１２に加え、他方
で、ＶＯＣ１４発振信号出力は電力分配されたあと、Ｐ
ＬＬ選局用ＩＣ１２に直接入力され、その出力はループ
フィルター１３を介して、ＶＯＣ１４に戻るループを形
成する。その出力をループフィルター１３を介して、Ｖ
ＣＯ１４に加えられ、ＶＣＯ１４の出力は分配され、一
部は２倍の周波数逓倍回路１８に加えられ、一部は、高
周波設置した２１でのリーク信号を用いて、直接ルート
２２により、フィルター回路１７に加えられる。フィル
ター回路１７はＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅ
ｒ、低域濾波器）、及び、又は、ＨＰＦ（Ｈｉｇｈ Ｐ
ａｓｓ Ｆｉｌｔｅｒ、高域濾波器）、及び、又は、Ｂ
ＰＦ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ、帯域制限濾
波器）、より構成されている。ＶＣＯ信号は９５０ＭＨ
ｚであり、ＰＬＬ選局用ＩＣ１２の応答周波数は１００
０ＭＨｚであり、２１はＶＣＯ発振回路１４の高周波接
地点（ＧＮＤ点）を示している。
基準発振器１１をＰＬＬ選局用ＩＣ１２に加え、他方
で、ＶＯＣ１４発振信号出力は電力分配されたあと、Ｐ
ＬＬ選局用ＩＣ１２に直接入力され、その出力はループ
フィルター１３を介して、ＶＯＣ１４に戻るループを形
成する。その出力をループフィルター１３を介して、Ｖ
ＣＯ１４に加えられ、ＶＣＯ１４の出力は分配され、一
部は２倍の周波数逓倍回路１８に加えられ、一部は、高
周波設置した２１でのリーク信号を用いて、直接ルート
２２により、フィルター回路１７に加えられる。フィル
ター回路１７はＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅ
ｒ、低域濾波器）、及び、又は、ＨＰＦ（Ｈｉｇｈ Ｐ
ａｓｓ Ｆｉｌｔｅｒ、高域濾波器）、及び、又は、Ｂ
ＰＦ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ、帯域制限濾
波器）、より構成されている。ＶＣＯ信号は９５０ＭＨ
ｚであり、ＰＬＬ選局用ＩＣ１２の応答周波数は１００
０ＭＨｚであり、２１はＶＣＯ発振回路１４の高周波接
地点（ＧＮＤ点）を示している。
【００２４】図３は、上記の第１の実施の形態の実際の
回路図例であり、欧州仕様のコードレス電話用高周波モ
ジュールの回路図の抜粋図である。トランジスターＴｒ
１はＶＣＯ発振回路１４の発振用トランジスターであ
り、トランジスターＴｒ２は周波数逓倍回路１８の回路
用トランジスターである。１１は基準発振器である。ま
た、ループフィルター１３、ＶＣＯ回路１４、フィルタ
ー回路１７、及び電力分配器１５、及び周波数逓倍回路
１８は点線で囲んで示されている。
回路図例であり、欧州仕様のコードレス電話用高周波モ
ジュールの回路図の抜粋図である。トランジスターＴｒ
１はＶＣＯ発振回路１４の発振用トランジスターであ
り、トランジスターＴｒ２は周波数逓倍回路１８の回路
用トランジスターである。１１は基準発振器である。ま
た、ループフィルター１３、ＶＣＯ回路１４、フィルタ
ー回路１７、及び電力分配器１５、及び周波数逓倍回路
１８は点線で囲んで示されている。
【００２５】ＰＬＬ選局用ＩＣ１２の端子３０は、ＶＯ
Ｃとフィルター回路１７（ＬＰＦ、或いはＢＰＦ、或い
はＨＰＦ）とＰＬＬ選局用ＩＣ１２とを結ぶフィードバ
ックループ３２であり、ＰＬＬ選局用ＩＣ１２の端子３
１はＰＬＬ選局用ＩＣの位相比較器とループフィルター
１３とＶＯＣとを結ぶループ３３である。
Ｃとフィルター回路１７（ＬＰＦ、或いはＢＰＦ、或い
はＨＰＦ）とＰＬＬ選局用ＩＣ１２とを結ぶフィードバ
ックループ３２であり、ＰＬＬ選局用ＩＣ１２の端子３
１はＰＬＬ選局用ＩＣの位相比較器とループフィルター
１３とＶＯＣとを結ぶループ３３である。
【００２６】図４は、上記の第２の実施の形態の実際の
回路図例であり、周波数逓倍回路後の信号をフィルター
回路１７（ＬＰＦ、或いはＢＰＦ、或いはＨＰＦ）にて
フィルタリングした後、ＰＬＬ選局用ＩＣにフィードバ
ックするタイプのチューナー（高周波モジュール）の回
路図例である。トランジスターＴｒ１はＶＣＯ発振回路
１４の発振用トランジスターであり、トランジスターＴ
ｒ２は周波数逓倍回路１８の回路用トランジスターであ
る。１１は基準発振器である。また、ループフィルター
１３、ＶＣＯ回路１４、電力分配器１５、フィルター回
路１７、及び周波数逓倍回路１８は点線で囲んで示され
ている。
回路図例であり、周波数逓倍回路後の信号をフィルター
回路１７（ＬＰＦ、或いはＢＰＦ、或いはＨＰＦ）にて
フィルタリングした後、ＰＬＬ選局用ＩＣにフィードバ
ックするタイプのチューナー（高周波モジュール）の回
路図例である。トランジスターＴｒ１はＶＣＯ発振回路
１４の発振用トランジスターであり、トランジスターＴ
ｒ２は周波数逓倍回路１８の回路用トランジスターであ
る。１１は基準発振器である。また、ループフィルター
１３、ＶＣＯ回路１４、電力分配器１５、フィルター回
路１７、及び周波数逓倍回路１８は点線で囲んで示され
ている。
【００２７】ＰＬＬ選局用ＩＣ１２の端子３４はＰＬＬ
選局用ＩＣの位相比較器とループフィルター１３とＶＯ
Ｃ１４とを結ぶループ３６であり、ＰＬＬ選局用ＩＣ１
２の端子３５は周波数逓倍回路１８とＰＬＬ選局用ＩＣ
１２とフィルター回路１７（ＬＰＦ、或いはＢＰＦ、或
いはＨＰＦ）とを結ぶフィードバックループ３７であ
り、電力分配器１５へ結線されている。
選局用ＩＣの位相比較器とループフィルター１３とＶＯ
Ｃ１４とを結ぶループ３６であり、ＰＬＬ選局用ＩＣ１
２の端子３５は周波数逓倍回路１８とＰＬＬ選局用ＩＣ
１２とフィルター回路１７（ＬＰＦ、或いはＢＰＦ、或
いはＨＰＦ）とを結ぶフィードバックループ３７であ
り、電力分配器１５へ結線されている。
【００２８】図５は、上記の第２の実施の形態の実際の
回路図例である。フィルター回路１７は、ＨＰＦ（高域
濾波器）の例が示されている。トランジスターＴｒ１は
ＶＣＯ発振回路１４の発振用トランジスターであり、ト
ランジスターＴｒ２は周波数逓倍回路１８の回路用トラ
ンジスターである。１１は基準発振器である。また、ル
ープフィルター１３、ＶＣＯ回路１４、フィルター回路
１７、及び周波数逓倍回路１８は点線で囲んで示されて
いる。
回路図例である。フィルター回路１７は、ＨＰＦ（高域
濾波器）の例が示されている。トランジスターＴｒ１は
ＶＣＯ発振回路１４の発振用トランジスターであり、ト
ランジスターＴｒ２は周波数逓倍回路１８の回路用トラ
ンジスターである。１１は基準発振器である。また、ル
ープフィルター１３、ＶＣＯ回路１４、フィルター回路
１７、及び周波数逓倍回路１８は点線で囲んで示されて
いる。
【００２９】ＰＬＬ選局用ＩＣ１２の端子２３はＰＬＬ
選局用ＩＣの位相比較器とループフィルター１３とＶＯ
Ｃ１４と結ぶ２５であり、ＰＬＬ選局用ＩＣ１２の端子
２４はＶＯＣ１４とフィルター回路１７（ＬＰＦ、或い
はＢＰＦ、或いはＨＰＦ）とＰＬＬ選局用ＩＣ１２とを
結ぶフィードバックループ２２である。
選局用ＩＣの位相比較器とループフィルター１３とＶＯ
Ｃ１４と結ぶ２５であり、ＰＬＬ選局用ＩＣ１２の端子
２４はＶＯＣ１４とフィルター回路１７（ＬＰＦ、或い
はＢＰＦ、或いはＨＰＦ）とＰＬＬ選局用ＩＣ１２とを
結ぶフィードバックループ２２である。
【００３０】コンデンサー２８は、ＶＣＯ１４の高周波
接地用容量成分であり、本来は信号のないポイント２７
のコルピッツ型発振器のトランジスターＴｒ１のコレク
タパターンからの発振成分の漏れ信号をピックアップし
て、Ｌ型ＨＰＦ１７を通して、原発振の２倍の信号をく
り貫いてＰＬＬ選局用ＩＣ１２に入力する作用をなして
いる。
接地用容量成分であり、本来は信号のないポイント２７
のコルピッツ型発振器のトランジスターＴｒ１のコレク
タパターンからの発振成分の漏れ信号をピックアップし
て、Ｌ型ＨＰＦ１７を通して、原発振の２倍の信号をく
り貫いてＰＬＬ選局用ＩＣ１２に入力する作用をなして
いる。
【００３１】図６は、上記図５のプリント基板パターン
レイアウト図の例を示し、図６（ａ）は全体のプリント
基板パターンレイアウト図であり、図６（ｂ）は図６
（ａ）の部分拡大図であり、トランジスターＴｒ１、Ｔ
ｒ２、ＰＬＬ選局用ＩＣ１２、コンデンサー２８及び本
来は信号のないポイント２７、を中心にした部分拡大図
である。コンデンサー２８は、ＶＣＯ１４の高周波接地
用容量成分であり、本来は信号のないポイント２７のコ
ルピッツ型発振器のトランジスターＴｒ１のコレクタパ
ターンからの漏れ信号をピックアップして、フィルター
回路１７を介して、ＰＬＬ選局用ＩＣ１２へ入力する構
成となっている。
レイアウト図の例を示し、図６（ａ）は全体のプリント
基板パターンレイアウト図であり、図６（ｂ）は図６
（ａ）の部分拡大図であり、トランジスターＴｒ１、Ｔ
ｒ２、ＰＬＬ選局用ＩＣ１２、コンデンサー２８及び本
来は信号のないポイント２７、を中心にした部分拡大図
である。コンデンサー２８は、ＶＣＯ１４の高周波接地
用容量成分であり、本来は信号のないポイント２７のコ
ルピッツ型発振器のトランジスターＴｒ１のコレクタパ
ターンからの漏れ信号をピックアップして、フィルター
回路１７を介して、ＰＬＬ選局用ＩＣ１２へ入力する構
成となっている。
【００３２】なお、これらの図３〜図６の一実施の形態
よりなる高周波モジュールの例は全て欧州仕様コードレ
ス電話用ＲＦブロック（高周波モジュール）に適用され
ているの例であるが、他のアプリケーション、例えば、
移動体通信用高周波モジュールやＴＶやＶＴＲ等の放送
受信用高周波モジュールや衛星放送用高周波モジュール
等の高周波モジュールにも同様の方法で適用可能である
ことは当然である。
よりなる高周波モジュールの例は全て欧州仕様コードレ
ス電話用ＲＦブロック（高周波モジュール）に適用され
ているの例であるが、他のアプリケーション、例えば、
移動体通信用高周波モジュールやＴＶやＶＴＲ等の放送
受信用高周波モジュールや衛星放送用高周波モジュール
等の高周波モジュールにも同様の方法で適用可能である
ことは当然である。
【００３３】
【発明の効果】以上のように、本発明の請求項１記載の
高周波モジュールによれば、基準発振器とＰＬＬ選局用
ＩＣと周波数逓倍回路を有する電圧制御発振回路（ＶＣ
Ｏ）とを含み、ＰＬＬ選局用ＩＣへの入力信号は、低域
濾波器（ＬＰＦ）、又は、及び、高域濾波器（ＨＰ
Ｆ）、又は、及び、帯域制限濾波器（ＢＰＦ）を有する
フィルター回路を介して行うことを特徴とするものであ
る。従って、本来、本発明は原発振の信号（例えば、４
６５ＭＨｚ）をＰＬＬ選局用ＩＣにフィードバックする
回路であるが、Ｔ型ＨＰＦを使うことで、高調波（例え
ば、９３０ＭＨｚ）をあたかも周波数逓倍した信号のよ
うに、ＰＬＬ選局用ＩＣにフィードバックして、ＰＬＬ
ループを形成することができる。
高周波モジュールによれば、基準発振器とＰＬＬ選局用
ＩＣと周波数逓倍回路を有する電圧制御発振回路（ＶＣ
Ｏ）とを含み、ＰＬＬ選局用ＩＣへの入力信号は、低域
濾波器（ＬＰＦ）、又は、及び、高域濾波器（ＨＰ
Ｆ）、又は、及び、帯域制限濾波器（ＢＰＦ）を有する
フィルター回路を介して行うことを特徴とするものであ
る。従って、本来、本発明は原発振の信号（例えば、４
６５ＭＨｚ）をＰＬＬ選局用ＩＣにフィードバックする
回路であるが、Ｔ型ＨＰＦを使うことで、高調波（例え
ば、９３０ＭＨｚ）をあたかも周波数逓倍した信号のよ
うに、ＰＬＬ選局用ＩＣにフィードバックして、ＰＬＬ
ループを形成することができる。
【００３４】また、本発明の請求項２記載の高周波モジ
ュールによれば、ＶＣＯの出力を電力分配器にて分配
し、その出力を前記フィルター回路に入力することを特
徴とするものである。従って、例えば、図４のフィルタ
ー回路１７にＴ型ＬＰＦを使うことで、周波数逓倍回路
１８の出力信号の高調波（例えば、１３９５ＭＨｚ（〜
４６５×３）、１８６０ＭＨｚ（〜４６５×４）の信号
を減衰させて、所要の９３０ＭＨｚの信号をＰＬＬ選局
用ＩＣにフィードバックするＰＬＬループを形成するこ
とができる。
ュールによれば、ＶＣＯの出力を電力分配器にて分配
し、その出力を前記フィルター回路に入力することを特
徴とするものである。従って、例えば、図４のフィルタ
ー回路１７にＴ型ＬＰＦを使うことで、周波数逓倍回路
１８の出力信号の高調波（例えば、１３９５ＭＨｚ（〜
４６５×３）、１８６０ＭＨｚ（〜４６５×４）の信号
を減衰させて、所要の９３０ＭＨｚの信号をＰＬＬ選局
用ＩＣにフィードバックするＰＬＬループを形成するこ
とができる。
【００３５】また、本発明の請求項３記載の高周波モジ
ュールによれば、ＶＣＯの出力を直接前記フィルター回
路に入力することを特徴とするものである。従って、例
えば、図５のように、電力分配器を使用しなくてもよい
のて、電力損失が無く、ＰＬＬのフィードバックがで
き、所要の９３０ＭＨｚの信号でＰＬＬループを形成す
ることができる。
ュールによれば、ＶＣＯの出力を直接前記フィルター回
路に入力することを特徴とするものである。従って、例
えば、図５のように、電力分配器を使用しなくてもよい
のて、電力損失が無く、ＰＬＬのフィードバックがで
き、所要の９３０ＭＨｚの信号でＰＬＬループを形成す
ることができる。
【００３６】また、本発明の請求項４記載の高周波モジ
ュールによれば、パターンレイアウトの漏れ信号を用い
てＶＣＯの出力を前記フィルター回路に入力することを
特徴とするものである。従って、電力分配器を使用しな
くてもよいのて、電力損失が無く、ＰＬＬのフィードバ
ックができ、所要の９３０ＭＨｚの信号でＰＬＬループ
を形成することができる。
ュールによれば、パターンレイアウトの漏れ信号を用い
てＶＣＯの出力を前記フィルター回路に入力することを
特徴とするものである。従って、電力分配器を使用しな
くてもよいのて、電力損失が無く、ＰＬＬのフィードバ
ックができ、所要の９３０ＭＨｚの信号でＰＬＬループ
を形成することができる。
【００３７】また、本発明の請求項５記載の高周波モジ
ュールによれば、前記ＰＬＬ選局用ＩＣ内部の比較周波
数を５ＫＨｚ以上の高い周波数に設定することを特徴と
するものである。従って、音声周波数帯への影響が無く
なり、比較周波数を高く設定できるので、低位相雑音発
振器の設計が容易となり、耐振特性の良い発振器の設計
が容易となる。
ュールによれば、前記ＰＬＬ選局用ＩＣ内部の比較周波
数を５ＫＨｚ以上の高い周波数に設定することを特徴と
するものである。従って、音声周波数帯への影響が無く
なり、比較周波数を高く設定できるので、低位相雑音発
振器の設計が容易となり、耐振特性の良い発振器の設計
が容易となる。
【００３８】さらに、本発明の請求項６記載の高周波モ
ジュールによれば、前記基準発振器と前記ＰＬＬ選局用
ＩＣと前記電圧制御発振回路ＶＣＯと前記フィルター回
路によって構成されるＰＬＬループ回路の出力を周波数
逓倍回路を介して外部に出力することを特徴とするもの
である。従って、電力分配器を用いる必要が無く、シス
テムトータルとして、損失をリカバリーするために、パ
ワーアンプ、バッファアンプ等の消費電流（消費電力）
を最小にすることが可能となる。
ジュールによれば、前記基準発振器と前記ＰＬＬ選局用
ＩＣと前記電圧制御発振回路ＶＣＯと前記フィルター回
路によって構成されるＰＬＬループ回路の出力を周波数
逓倍回路を介して外部に出力することを特徴とするもの
である。従って、電力分配器を用いる必要が無く、シス
テムトータルとして、損失をリカバリーするために、パ
ワーアンプ、バッファアンプ等の消費電流（消費電力）
を最小にすることが可能となる。
【図１】本発明の一実施の形態よりなる高周波モジュー
ルの構成を示すブロック図である。
ルの構成を示すブロック図である。
【図２】本発明の他の一実施の形態よりなる高周波モジ
ュールの構成を示すブロック図である。
ュールの構成を示すブロック図である。
【図３】本発明の他の一実施の形態よりなる高周波モジ
ュールの実際の回路図例である。
ュールの実際の回路図例である。
【図４】本発明の第１の実施の形態よりなる高周波モジ
ュールの他の実際の回路図例である。
ュールの他の実際の回路図例である。
【図５】本発明の第２の実施の形態よりなる高周波モジ
ュールの実際の回路図例である。
ュールの実際の回路図例である。
【図６】本発明の第２の実施の形態よりなる高周波モジ
ュールの実際のプリント基板パターンレイアウト図であ
り、（ａ）は全体のプリント基板パターンレイアウト図
であり、（ｂ）は（ａ）のトランジスターＴｒ１、Ｔｒ
２、ＰＬＬ選局用ＩＣ１２、コンデンサー２８及び本来
は信号のないポイント２７、を中心にした部分拡大図で
ある。
ュールの実際のプリント基板パターンレイアウト図であ
り、（ａ）は全体のプリント基板パターンレイアウト図
であり、（ｂ）は（ａ）のトランジスターＴｒ１、Ｔｒ
２、ＰＬＬ選局用ＩＣ１２、コンデンサー２８及び本来
は信号のないポイント２７、を中心にした部分拡大図で
ある。
【図７】従来例の高周波モジュールのブロック図であ
る。
る。
【図８】従来例の他の高周波モジュールのブロック図で
ある。
ある。
【図９】従来例の他の高周波モジュールのブロック図で
ある。
ある。
【図１０】従来例の他の高周波モジュールのブロック図
である。
である。
【図１１】従来例の高周波モジュールのＰＬＬ選局用Ｉ
Ｃ６４の内部回路も含めて記載した周波数の流れを説明
する図である（比較周波数：３．１２５ＫＨｚ）。
Ｃ６４の内部回路も含めて記載した周波数の流れを説明
する図である（比較周波数：３．１２５ＫＨｚ）。
【図１２】従来例の高周波モジュールの全体のブロック
図であり、図１０と関係している。
図であり、図１０と関係している。
【図１３】従来例の高周波モジュールのＰＬＬ選局用Ｉ
Ｃ６４の内部回路も含めて記載した周波数の流れを説明
する図（比較周波数：６．２５０ＫＨｚ）であり、図１
２と関係している。
Ｃ６４の内部回路も含めて記載した周波数の流れを説明
する図（比較周波数：６．２５０ＫＨｚ）であり、図１
２と関係している。
１０ 高周波モジュール １１ 基準発振器 １２ ＰＬＬ選局用ＩＣ １３ ループフィルター １４ ＶＣＯ（電圧制御型発振器） １５ 電力分配器 １６ ルート １７ フィルター回路（低域濾波器（ＬＰＦ）、又は高
域濾波器（ＨＰＦ）、又は帯域制限濾波器（ＢＰＦ）等
を含む） １８ 周波数逓倍回路 １９ ＶＣＯ１４の高周波接地点（ＧＮＤ点） ２０ 高周波モジュール ２１ ＶＣＯ発振回路１４の高周波接地点（ＧＮＤ点） ２２ ＶＯＣ１４とＰＬＬ選局用ＩＣ１２とを結ぶフィ
ードバックループ ２３ ＰＬＬ選局用ＩＣ１２の端子 ２４ ＰＬＬ選局用ＩＣ１２の端子 ２５ ＰＬＬ選局用ＩＣの位相比較器とループフィルタ
ー１３とＶＯＣ１４とを結ぶループ ２７ 本来は信号のないポイントを示し、コルピッツ型
発振器のトランジスターＴｒ１のコレクタパターンから
の漏れ信号をピックアップするポイント ２８ コンデンサー ３０ ＰＬＬ選局用ＩＣ１２の端子 ３１ ＰＬＬ選局用ＩＣ１２の端子 ３２ ＶＯＣとＰＬＬ選局用ＩＣ１２とを結ぶフィード
バックループ ３３ ＰＬＬ選局用ＩＣの位相比較器とループフィルタ
ー１３とＶＯＣ１４とを結ぶループ ３４ ＰＬＬ選局用ＩＣ１２の端子 ３６ ＰＬＬ選局用ＩＣ１２の位相比較器とループフィ
ルター１３とＶＯＣ１４とを結ぶフィードループ ３７ ＰＬＬ選局用ＩＣ１２の端子３５はＶＯＣ１４と
ＰＬＬ選局用ＩＣ１２とを結ぶフィードバックループ トランジスターＴｒ１ ＶＣＯ発振回路１４の発振用ト
ランジスター トランジスターＴｒ２ 周波数逓倍回路１８の回路用ト
ランジスター
域濾波器（ＨＰＦ）、又は帯域制限濾波器（ＢＰＦ）等
を含む） １８ 周波数逓倍回路 １９ ＶＣＯ１４の高周波接地点（ＧＮＤ点） ２０ 高周波モジュール ２１ ＶＣＯ発振回路１４の高周波接地点（ＧＮＤ点） ２２ ＶＯＣ１４とＰＬＬ選局用ＩＣ１２とを結ぶフィ
ードバックループ ２３ ＰＬＬ選局用ＩＣ１２の端子 ２４ ＰＬＬ選局用ＩＣ１２の端子 ２５ ＰＬＬ選局用ＩＣの位相比較器とループフィルタ
ー１３とＶＯＣ１４とを結ぶループ ２７ 本来は信号のないポイントを示し、コルピッツ型
発振器のトランジスターＴｒ１のコレクタパターンから
の漏れ信号をピックアップするポイント ２８ コンデンサー ３０ ＰＬＬ選局用ＩＣ１２の端子 ３１ ＰＬＬ選局用ＩＣ１２の端子 ３２ ＶＯＣとＰＬＬ選局用ＩＣ１２とを結ぶフィード
バックループ ３３ ＰＬＬ選局用ＩＣの位相比較器とループフィルタ
ー１３とＶＯＣ１４とを結ぶループ ３４ ＰＬＬ選局用ＩＣ１２の端子 ３６ ＰＬＬ選局用ＩＣ１２の位相比較器とループフィ
ルター１３とＶＯＣ１４とを結ぶフィードループ ３７ ＰＬＬ選局用ＩＣ１２の端子３５はＶＯＣ１４と
ＰＬＬ選局用ＩＣ１２とを結ぶフィードバックループ トランジスターＴｒ１ ＶＣＯ発振回路１４の発振用ト
ランジスター トランジスターＴｒ２ 周波数逓倍回路１８の回路用ト
ランジスター
Claims (6)
- 【請求項１】 移動体通信用高周波モジュールやＴＶや
ＶＴＲ等の放送受信用高周波モジュールや衛星放送用高
周波モジュール等の高周波モジュールにおいて、基準発
振器とＰＬＬ選局用ＩＣと周波数逓倍回路を有する電圧
制御発振回路（ＶＣＯ）とを含み、ＰＬＬ選局用ＩＣへ
の入力信号は、低域濾波器（ＬＰＦ）、又は、及び、高
域濾波器（ＨＰＦ）、又は、及び、帯域制限濾波器（Ｂ
ＰＦ）を有するフィルター回路を介して行うことを特徴
とする高周波モジュール。 - 【請求項２】 請求項１記載の高周波モジュールにおい
て、ＶＣＯの出力を電力分配器にて分配し、その出力を
前記フィルター回路に入力することを特徴とする高周波
モジュール。 - 【請求項３】 請求項１記載の高周波モジュールにおい
て、ＶＣＯの出力を前記フィルター回路に入力すること
を特徴とする高周波モジュール。 - 【請求項４】 請求項３記載の高周波モジュールにおい
て、パターンレイアウトの漏れ信号を用いてＶＣＯの出
力を前記フィルター回路に入力することを特徴とする高
周波モジュール。 - 【請求項５】 請求項１記載の高周波モジュールにおい
て、前記ＰＬＬ選局用ＩＣ内部の比較周波数を５ＫＨｚ
以上の高い周波数に設定することを特徴とする高周波モ
ジュール。 - 【請求項６】 請求項１記載の高周波モジュールにおい
て、前記基準発振器と前記ＰＬＬ選局用ＩＣと前記電圧
制御発振回路ＶＣＯと前記フィルター回路によって構成
されるＰＬＬループ回路の出力を周波数逓倍回路を介し
て外部に出力することを特徴とする高周波モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07157298A JP3441049B2 (ja) | 1998-03-20 | 1998-03-20 | 高周波モジュール |
| KR1019980022881A KR100333789B1 (ko) | 1998-03-20 | 1998-06-18 | 고주파모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07157298A JP3441049B2 (ja) | 1998-03-20 | 1998-03-20 | 高周波モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274964A true JPH11274964A (ja) | 1999-10-08 |
| JP3441049B2 JP3441049B2 (ja) | 2003-08-25 |
Family
ID=13464564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07157298A Expired - Fee Related JP3441049B2 (ja) | 1998-03-20 | 1998-03-20 | 高周波モジュール |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3441049B2 (ja) |
| KR (1) | KR100333789B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003174360A (ja) * | 2001-12-05 | 2003-06-20 | Rohm Co Ltd | 局部発振器及びこれを用いた送信装置並びに受信装置 |
| JP2007082001A (ja) * | 2005-09-15 | 2007-03-29 | Rohm Co Ltd | クロック生成回路、およびそれを搭載した電子機器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63242030A (ja) * | 1987-03-30 | 1988-10-07 | Toshiba Corp | 広帯域周波数シンセサイザ受信機 |
| KR930007146A (ko) * | 1991-09-17 | 1993-04-22 | 이종수 | 무선전화기의 음성 송.수신 고주파 모듈장치 |
| KR970072550A (ko) * | 1996-04-25 | 1997-11-07 | 김영귀 | 차량용 다기능 다이버시티(diversity)안테나 시스템 |
-
1998
- 1998-03-20 JP JP07157298A patent/JP3441049B2/ja not_active Expired - Fee Related
- 1998-06-18 KR KR1019980022881A patent/KR100333789B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003174360A (ja) * | 2001-12-05 | 2003-06-20 | Rohm Co Ltd | 局部発振器及びこれを用いた送信装置並びに受信装置 |
| JP2007082001A (ja) * | 2005-09-15 | 2007-03-29 | Rohm Co Ltd | クロック生成回路、およびそれを搭載した電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3441049B2 (ja) | 2003-08-25 |
| KR100333789B1 (ko) | 2002-06-20 |
| KR19990076468A (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002514027A (ja) | 受動出力回路を介して負荷へ選択的に結合される第１と第２の発振器回路 | |
| JPH1198033A (ja) | ワイヤレス・マイクロホン用ｕｈｆ帯搬送波ｆｍ送信機 | |
| JPH05275924A (ja) | 高周波発振回路 | |
| JP2879016B2 (ja) | 可変周波数発振器 | |
| JP3441049B2 (ja) | 高周波モジュール | |
| JPH1022857A (ja) | Ｒｆ変調器及びｔｖチューナを組み込んだ映像機器 | |
| JPH06204805A (ja) | 同調装置 | |
| JP4679763B2 (ja) | 受信機 | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| JP2001339295A (ja) | 発振信号生成器 | |
| JP2007243805A (ja) | 受信回路 | |
| JPH07250005A (ja) | Ｆｍ受信装置 | |
| JP3902383B2 (ja) | 直交信号発生回路 | |
| JPH0352044Y2 (ja) | ||
| JP3838030B2 (ja) | 高周波信号受信装置 | |
| JP4081128B1 (ja) | フロントエンドｒｆ同調回路のトラッキングエラーを防止したｄｔｓ（デジタルチューニングシステム） | |
| JPH10303766A (ja) | 高周波電子機器 | |
| JP2911683B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JP3024190B2 (ja) | 位相同期発振装置 | |
| US7352412B2 (en) | Miniaturized television tuner and television receiver including the same | |
| JP2005051369A (ja) | シンセサイザ装置及びこれを備える携帯通信端末 | |
| JP3788324B2 (ja) | 高周波信号受信装置 | |
| JPH0685700A (ja) | Ｐｌｌ周波数シンセサイザチューナ | |
| JP2002190750A (ja) | 周波数変換装置 | |
| JP2003204263A (ja) | 位相同期回路、および同調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030603 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |