JPH11277413A - Wafer polishing machine - Google Patents
Wafer polishing machineInfo
- Publication number
- JPH11277413A JPH11277413A JP8214498A JP8214498A JPH11277413A JP H11277413 A JPH11277413 A JP H11277413A JP 8214498 A JP8214498 A JP 8214498A JP 8214498 A JP8214498 A JP 8214498A JP H11277413 A JPH11277413 A JP H11277413A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polishing
- semiconductor wafer
- carrier plate
- polishing machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体ウェハのポ
リッシング工程に使用するウェハ研磨盤に関する。The present invention relates to a wafer polishing machine used in a polishing process of a semiconductor wafer.
【0002】[0002]
【従来の技術】半導体装置の製造工程において、シリコ
ン等の半導体ウェハ上に多数の半導体素子を形成する前
に、半導体ウェハの表面を滑らかに研磨するポリッシン
グ工程がある。2. Description of the Related Art In a manufacturing process of a semiconductor device, there is a polishing step of polishing a surface of a semiconductor wafer smoothly before forming a large number of semiconductor elements on a semiconductor wafer such as silicon.
【0003】このポリッシング工程では、図1、2に示
す様に、円板状の半導体ウェハ1の一面をキャリアプレ
ート2の表面に接着剤3で貼り付け、半導体ウェハ1の
他方の面を定盤5上に押しつけた状態で、定盤5上に研
磨材を供給しながら、キャリアプレート2と定盤5を相
対的に回転させることによって、上記半導体ウェハ1の
定盤5側の面を研磨することが行われている。In this polishing step, as shown in FIGS. 1 and 2, one surface of a disc-shaped semiconductor wafer 1 is adhered to the surface of a carrier plate 2 with an adhesive 3, and the other surface of the semiconductor wafer 1 is The carrier plate 2 and the platen 5 are relatively rotated while the abrasive is supplied onto the platen 5 in a state where the semiconductor wafer 1 is pressed on the platen 5, thereby polishing the surface of the semiconductor wafer 1 on the platen 5 side. That is being done.
【0004】なお、半導体ウェハ1のキャリアプレート
2への固定は、接着剤3を用いずに真空吸引する場合も
ある。あるいは、半導体ウェハ1をキャリアプレート2
に固定せずに、定盤5との間で挟み込んで保持し、回転
させることによって、半導体ウェハ1とキャリアプレー
ト2、定盤5とのそれぞれの間で半導体ウェハ2の両面
を研磨することもできる。さらに、キャリアプレート2
や定盤5の表面にクロスを備えておき、このクロスと半
導体ウェハ1とを相対摺動させることで研磨を行うこと
もできる。Incidentally, the semiconductor wafer 1 may be fixed to the carrier plate 2 by vacuum suction without using the adhesive 3 in some cases. Alternatively, the semiconductor wafer 1 is
Instead of fixing the semiconductor wafer 1 to the surface plate 5, it is also possible to polish and hold both surfaces of the semiconductor wafer 2 between the semiconductor wafer 1, the carrier plate 2, and the surface plate 5 by holding and rotating the semiconductor wafer 1. it can. Furthermore, carrier plate 2
Alternatively, a cloth may be provided on the surface of the surface plate 5 and the cloth may be slid relative to the semiconductor wafer 1 for polishing.
【0005】このように、半導体ウェハ1のポリッシン
グ工程において、半導体ウェハ1はキャリアプレート2
と定盤5間に保持されて研磨されるため、本発明では、
これらのキャリアプレート2又は定盤5をウェハ研磨盤
と言う。As described above, in the polishing step of the semiconductor wafer 1, the semiconductor wafer 1
In the present invention, polishing is performed while being held between the
The carrier plate 2 or the surface plate 5 is called a wafer polishing machine.
【0006】そして、半導体ウェハ1のポリッシング工
程においては、上記ウェハ研磨盤の平面度によって、研
磨後の半導体ウェハ1の平面度が左右されることにな
る。一方、ICの高集積化にあたり、半導体ウェハ1に
要求される平面度は非常に厳しくなっており、それに応
じてキャリアプレート2や定盤5等のウェハ研磨盤の平
面度も厳しく管理する必要がある。さらに、ウェハ研磨
盤にはポリッシング時の押しつけ力や温度変化による歪
み等も考慮する必要がある。In the polishing step of the semiconductor wafer 1, the flatness of the polished semiconductor wafer 1 depends on the flatness of the wafer polishing board. On the other hand, the flatness required for the semiconductor wafer 1 has become extremely strict in the high integration of ICs, and accordingly, the flatness of the wafer polishing machine such as the carrier plate 2 and the surface plate 5 also needs to be strictly controlled. is there. Further, it is necessary to consider a pressing force at the time of polishing and a distortion due to a temperature change in the wafer polishing machine.
【0007】そこで、上記キャリアプレート2や定盤5
等のウェハ研磨盤をアルミナや炭化珪素等のセラミック
スで形成し、その表面を滑らかにすることによって、平
面度に優れ、押しつけ力や温度変化による歪みを小さく
することが行われている(特開平4−17332号、特
開平6−270055号公報等参照)。Therefore, the carrier plate 2 and the platen 5
By forming a wafer polishing machine such as alumina or silicon carbide from ceramics and smoothing the surface, the flatness is improved, and the distortion due to pressing force and temperature change is reduced. 4-17332 and JP-A-6-270055).
【0008】[0008]
【発明が解決しようとする課題】しかし、近年のICの
高集積化に伴い、上記アルミナや炭化珪素等のセラミッ
ク製のウェハ研磨盤であっても、温度変化による歪みが
問題となってきた。However, with the recent increase in the degree of integration of ICs, distortions due to temperature changes have become a problem even with the above-mentioned wafer polishing machines made of ceramics such as alumina and silicon carbide.
【0009】即ち、アルミナセラミックスは熱膨張係数
が7×10-6/℃程度、炭化珪素質セラミックスは熱膨
張係数が4.0×10-6/℃程度である。そのため、ポ
リッシング工程時に、摩擦熱等でウェハ研磨盤の表面の
温度が高くなり、内部との温度差が生じた場合に、上記
熱膨張率に応じて、ウェハ研磨盤の表面にわずかな歪み
が生じる。そして、このわずかな歪みによって、研磨し
た半導体ウェハ1の平面度を高めることができず、高集
積化への対応が困難であるという課題があった。That is, alumina ceramics have a thermal expansion coefficient of about 7 × 10 −6 / ° C., and silicon carbide ceramics have a thermal expansion coefficient of about 4.0 × 10 −6 / ° C. Therefore, during the polishing step, when the temperature of the surface of the wafer polishing plate increases due to frictional heat or the like, and a temperature difference from the inside occurs, slight distortion occurs on the surface of the wafer polishing plate in accordance with the coefficient of thermal expansion. Occurs. Then, due to this slight distortion, the flatness of the polished semiconductor wafer 1 cannot be increased, and there is a problem that it is difficult to cope with high integration.
【0010】[0010]
【課題を解決するための手段】本発明は、これらに鑑み
てなされたもので、半導体ウェハのポリッシング工程に
おいて、ウェハを保持して研磨するために用いるキャリ
アプレートや定盤等のウェハ研磨盤において、10〜4
0℃における熱膨張率が1×10-6/℃以下、ヤング率
が130GPa以上のセラミックスで形成したことを特
徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and has been made in consideration of the above problem, and in a polishing process of a semiconductor wafer, a wafer polishing machine such as a carrier plate or a surface plate used for holding and polishing the wafer. , 10-4
It is characterized by being formed of ceramics having a coefficient of thermal expansion at 0 ° C. of 1 × 10 −6 / ° C. or less and a Young's modulus of 130 GPa or more.
【0011】即ち、ウェハ研磨盤の材質として熱膨張率
が1×10-6/℃以下と極めて小さいセラミックスを用
いることによって、ポリッシング工程時に発生する摩擦
熱等の原因でウェハ研磨盤内に温度差が発生しても、熱
歪みの発生を著しく低減して表面の平坦度を損なうこと
を防止できるのである。また、ヤング率を130GPa
以上として剛性を高めることによって、ポリッシング時
の押しつけ力に対しても歪みが生じず、従って平面度に
優れた半導体ウェハを得ることができる。That is, by using ceramics having a very low coefficient of thermal expansion of 1 × 10 −6 / ° C. or less as a material of the wafer polishing machine, a temperature difference in the wafer polishing machine due to frictional heat generated during the polishing step or the like is caused. Even if a crack occurs, it is possible to significantly reduce the occurrence of thermal strain and prevent the flatness of the surface from being impaired. In addition, the Young's modulus is 130 GPa.
As described above, by increasing the rigidity, no distortion occurs even with the pressing force at the time of polishing, so that a semiconductor wafer having excellent flatness can be obtained.
【0012】また、本発明では、上記研磨盤のウェハ保
持面が、直径200mmの円面積における平面度が1μ
m以下であることを特徴とする。即ち、この部分に半導
体ウェハを保持すれば、その平面度を滑らかに研磨でき
るようにしたものである。Further, in the present invention, the wafer holding surface of the polishing machine has a flatness of 1 μm in a circular area having a diameter of 200 mm.
m or less. That is, if a semiconductor wafer is held in this portion, its flatness can be polished smoothly.
【0013】さらに、本発明は、上記セラミックスが、
コージライトを主成分とし、イットリウム、希土類元
素、及び周期律表2a、4b族元素から選ばれる少なく
とも一種を酸化物換算で1.5〜15重量%含有するこ
とを特徴とする。すなわち上述したような熱膨張率が1
×10-6/℃以下と極めて小さいセラミックスとして
は、コージライトを主成分とするセラミックスがある
が、一般にこのコージライトセラミックスはヤング率が
低い。そこで、本発明では、このコージライトに上述し
た成分を添加することで、ヤング率を高め、ウェハ研磨
盤として好適に使用できることを見出したのである。Further, the present invention provides the above-mentioned ceramic,
It is characterized by containing cordierite as a main component and containing at least one selected from the group consisting of yttrium, rare earth elements and elements of the periodic table 2a and 4b in an amount of 1.5 to 15% by weight in terms of oxide. That is, the coefficient of thermal expansion as described above is 1
Ceramics having a very small value of 10-6 / ° C or less include ceramics containing cordierite as a main component. Generally, cordierite ceramics have a low Young's modulus. Therefore, in the present invention, it has been found that by adding the above-described components to the cordierite, the Young's modulus is increased and the cordierite can be suitably used as a wafer polishing machine.
【0014】[0014]
【発明の実施形態】以下、本発明の実施形態について詳
述する。Embodiments of the present invention will be described below in detail.
【0015】図1、2に示す様に、半導体ウェハ1のポ
リッシング工程では、円板状の半導体ウェハ1の一面を
キャリアプレート2の表面に接着剤3で貼り付け、半導
体ウェハ1の他方の面を定盤5上に押しつけた状態で、
定盤5上に研磨材を供給しながら、キャリアプレート2
と定盤5を相対的に回転させることによって、上記半導
体ウェハ1の定盤5側の面を研磨することが行われてい
る。As shown in FIGS. 1 and 2, in the polishing step of the semiconductor wafer 1, one surface of the disc-shaped semiconductor wafer 1 is adhered to the surface of the carrier plate 2 with an adhesive 3, and the other surface of the semiconductor wafer 1 is formed. While pressing on the surface plate 5,
While supplying the abrasive onto the surface plate 5, the carrier plate 2
The surface of the semiconductor wafer 1 on the side of the platen 5 is polished by relatively rotating the platen 5 and the platen 5.
【0016】なお、図示していないが、半導体ウェハ1
のキャリアプレート2への固定は、接着剤3を用いずに
真空吸引する場合もある。あるいは、半導体ウェハ1を
キャリアプレート2に固定せずに、定盤5との間で挟み
込んで保持し、回転させることによって、半導体ウェハ
1とキャリアプレート2、定盤5とのそれぞれの間で半
導体ウェハ2の両面を研磨することもできる。さらに、
キャリアプレート2や定盤5の表面にクロスを備えてお
き、このクロスと半導体ウェハ1とを相対摺動させるこ
とで研磨を行うこともできる。Although not shown, the semiconductor wafer 1
Is fixed to the carrier plate 2 by vacuum suction without using the adhesive 3 in some cases. Alternatively, instead of fixing the semiconductor wafer 1 to the carrier plate 2, the semiconductor wafer 1 is sandwiched and held between the surface plate 5 and rotated, so that the semiconductor wafer 1 is separated from the carrier plate 2 and the surface plate 5. Both surfaces of the wafer 2 can be polished. further,
A cloth may be provided on the surface of the carrier plate 2 or the surface plate 5, and the cloth may be polished by relatively sliding the cloth and the semiconductor wafer 1.
【0017】また、定盤5の内部には、冷却用の水路を
形成しておき、ポリッシング工程時にこの水路に水を流
して、温度変化を抑えることもできる。Further, a cooling water channel may be formed inside the surface plate 5, and water may flow through the water channel during the polishing step to suppress a temperature change.
【0018】そして、本発明では、ウェハ研磨盤を成す
上記キャリアプレート2、定盤5の少なくとも一方を、
10〜40℃における熱膨張率が1×10-6/℃以下、
ヤング率が130GPa以上のセラミックスで形成して
ある。In the present invention, at least one of the carrier plate 2 and the surface plate 5 forming a wafer polishing machine is
The coefficient of thermal expansion at 10 to 40 ° C. is 1 × 10 −6 / ° C. or less,
It is formed of ceramics having a Young's modulus of 130 GPa or more.
【0019】そのため、半導体ウェハ1のポリッシング
工程で、発生する摩擦熱等が原因でキャリアプレート2
等の内部に温度差が発生しても、熱膨張係数が非常に小
さい為、熱歪みの発生を著しく低く押さえることがで
き、従って半導体ウェハ1の研磨後の平坦度を向上させ
ることができるのである。また、ヤング率を大きくして
剛性を高めた為、ポリッシング時の押しつけ力に対して
も歪みが生じず、従って平面度に優れた半導体ウェハ1
を得ることができる。Therefore, in the polishing step of the semiconductor wafer 1, the carrier plate 2
Even if there is a temperature difference inside, the thermal expansion coefficient is very small, so that the occurrence of thermal distortion can be suppressed extremely low, and therefore, the flatness of the semiconductor wafer 1 after polishing can be improved. is there. In addition, since the rigidity is increased by increasing the Young's modulus, no distortion is generated even by a pressing force at the time of polishing, and therefore, the semiconductor wafer 1 having excellent flatness.
Can be obtained.
【0020】この様な低熱膨張、高ヤング率のセラミッ
クスとしては、コージライト系セラミックスが最も好適
である。コージライト系セラミックスは、通常、コージ
ライト(2MgO−2Al2 O3 −5SiO2 )を主成
分とし、各金属酸化物を所定比率で配合した後、所定形
状に成形後1350〜1450℃の酸化性雰囲気中で焼
成することにより作成することができる。しかしなが
ら、従来のコージライト系セラミックスは、ヤング率が
130GPa未満と低く、ウェハ研磨盤として用いるに
は剛性が不足していた。As such a ceramic having a low thermal expansion and a high Young's modulus, a cordierite ceramic is most preferred. Cordierite based ceramics, typically, a main component cordierite (2MgO-2Al 2 O 3 -5SiO 2), after mixing the respective metal oxides at a predetermined ratio, the oxidation resistance of the molded after 1350 to 1450 ° C. in a predetermined shape It can be prepared by firing in an atmosphere. However, conventional cordierite ceramics have a low Young's modulus of less than 130 GPa, and lack rigidity for use as a wafer polishing machine.
【0021】そこで、本発明では、コージライトを主成
分として、イットリウム(Y)、希土類元素、周期律表
第2a、4b族元素から選ばれる少なくとも一種を酸化
物換算で3〜15重量%の割合で添加することにより、
焼結性を高めることができる結果、コージライト系セラ
ミックスのヤング率を130GPa以上に高められ、ウ
ェハ研磨盤として好適に使用できることを見出した。Therefore, in the present invention, cordierite is used as a main component, and at least one selected from the group consisting of yttrium (Y), a rare earth element, and elements of groups 2a and 4b of the periodic table has a proportion of 3 to 15% by weight in terms of oxide. By adding
As a result of improving sinterability, it has been found that the Young's modulus of cordierite ceramics can be increased to 130 GPa or more, and the cordierite ceramics can be suitably used as a wafer polishing machine.
【0022】また、上記添加成分の含有率を3〜15重
量%としたのは、3重量%未満では焼結性が悪く、相対
密度が低くなって、高い温度で焼成する必要がでてくる
ためであり、15重量%を超えると熱膨張係数が大きく
なってしまうためである。好ましくは、これらの添加成
分を10重量%以上の割合で含有することにより、ヤン
グ率を170GPa以上まで高めることができる。The reason why the content of the additional component is set to 3 to 15% by weight is that if the content is less than 3% by weight, the sinterability is poor, the relative density is low, and it is necessary to fire at a high temperature. When the content exceeds 15% by weight, the coefficient of thermal expansion becomes large. Preferably, the Young's modulus can be increased to 170 GPa or more by containing these additive components at a ratio of 10% by weight or more.
【0023】なお、イットリウム(Y)又は希土類元素
は、酸化物として添加することが望まく、これによって
焼結性を向上させることができる。ここで、希土類元素
としては、Er、Yb、Sm、Lu、Ceなどが挙げら
れる。It is desirable that yttrium (Y) or a rare earth element be added as an oxide, thereby improving the sinterability. Here, the rare earth elements include Er, Yb, Sm, Lu, Ce and the like.
【0024】また、周期律表第2a、4b族元素として
は、Mg,Ca,C,Si等が挙げられる。[0024] Examples of the elements of Groups 2a and 4b of the periodic table include Mg, Ca, C, and Si.
【0025】なお、このコージライト系セラミックスに
は、上記のイットリウム(Y)、希土類元素、周期律表
第2a、2b族元素以外に、焼結性を高めたり、前記の
熱膨張率やヤング率を更に改善するために、SiC、S
i3 N4 、B4 Cなどの他の添加物を添加してもよい。In addition to the above-mentioned yttrium (Y), rare earth elements and elements of groups 2a and 2b of the periodic table, the cordierite ceramics may have improved sintering properties, or may have the above-mentioned coefficient of thermal expansion and Young's modulus. SiC, S in order to further improve
Other additives such as i 3 N 4 and B 4 C may be added.
【0026】また、本発明のウェハ研磨盤では、そのウ
ェハ保持面に、直径200mmの円面積において平坦度
が1μm以下となっているような部分を有していること
が好ましい。Further, in the wafer polishing machine of the present invention, it is preferable that the wafer holding surface has a portion having a flatness of 1 μm or less in a circular area having a diameter of 200 mm.
【0027】即ち、上記ウェハ保持面が直径200mm
以下である場合は、その平坦度が1μm以下であり、ウ
ェハ保持面が直径200mmを超えるような場合は、そ
の中に平坦度が1μm以下となるような直径200mm
の円径の部分が存在していれば良い。そのため、この平
坦度1μm以下の部分に半導体ウェハ1を保持して研磨
すれば、優れた平坦度となるように研磨することができ
る。That is, the wafer holding surface has a diameter of 200 mm.
When the diameter is equal to or less than 1 μm, the flatness is 1 μm or less, and when the wafer holding surface exceeds 200 mm in diameter, the diameter is 200 mm in which the flatness is 1 μm or less.
It suffices if there is a portion having a circle diameter of. Therefore, if the semiconductor wafer 1 is held and polished in a portion having a flatness of 1 μm or less, it can be polished so as to have excellent flatness.
【0028】また、本発明のウェハ研磨盤を半導体ウェ
ハを固定するタイプのキャリアプレート2に適用する場
合、キャリアプレート2のウェハ保持面の表面粗さは、
中心線平均粗さ(Ra)0.5〜1.0μmの範囲と微
小な凹凸を有していることが好ましい。When the wafer polishing machine of the present invention is applied to a carrier plate 2 of a type for fixing a semiconductor wafer, the surface roughness of the wafer holding surface of the carrier plate 2 is as follows:
It is preferable to have a center line average roughness (Ra) in the range of 0.5 to 1.0 μm and minute irregularities.
【0029】これは、Ra0.5μm未満の場合は、粗
さが不十分であるため、詳細を後述するように接着材3
の厚みが不均一となって、不均一な鏡面研磨が行われて
しまるためである。また、Ra1.0μmを越えると、
キャリアプレート2自身の持つ凹凸がウェハ研磨に反映
し、半導体ウェハ1の均―な鏡面研磨がし難くなり、ま
た、キャリアプレート2表面の凸部が欠けやすくなり、
研磨に悪影響を与えるためである。さらに、―度に複数
個の半導体ウエハ1をキャリアプレート2に固着させた
り、あるいは大きさの異なる半導体ウェハ1を固着させ
たりするため、キャリアプレート2は全面の表面粗さが
上記範囲内であることが好ましい。If the Ra is less than 0.5 μm, the roughness is insufficient.
This is because the thickness of the substrate becomes uneven, and uneven mirror polishing is performed. When Ra exceeds 1.0 μm,
The unevenness of the carrier plate 2 itself is reflected in the wafer polishing, making it difficult to uniformly mirror-polish the semiconductor wafer 1, and further, the convexities on the surface of the carrier plate 2 are easily chipped,
This is because the polishing is adversely affected. Further, in order to fix a plurality of semiconductor wafers 1 to the carrier plate 2 at a time or to fix semiconductor wafers 1 having different sizes, the surface roughness of the entire surface of the carrier plate 2 is within the above range. Is preferred.
【0030】また、半導体ウェハ1をキャリアプレ―ト
2に固着させる接着剤3としては、ワックス、パラフイ
ン、松脂等が好ましく、研磨後、半導体ウェハ1に付着
している接着剤2を洗浄等で容易に除去できるものが好
ましい。また、接着方法としては、ワックス等を揮発性
の溶剤で希釈し、スプレーで微粒子状にしてキャリアプ
レート2に、厚さ約l〜2μmに制御しつつコートす
る。更に、このキャリアプレート2を加熱しつつ半導体
ウェハ1を接着し、弾性シートを介して定盤5をあてて
加圧後、自然冷却して固着させる。以上のように半導体
ウェハ1をキャリアプレート2に固着させて、定盤5に
押圧して回転させ研磨材にて研磨する。The adhesive 3 for fixing the semiconductor wafer 1 to the carrier plate 2 is preferably wax, paraffin, rosin, or the like. After polishing, the adhesive 2 adhered to the semiconductor wafer 1 is washed or the like. Those that can be easily removed are preferred. Further, as a bonding method, wax or the like is diluted with a volatile solvent, formed into fine particles by spraying, and coated on the carrier plate 2 while controlling the thickness to about 1 to 2 μm. Further, the semiconductor wafer 1 is adhered while heating the carrier plate 2, the surface plate 5 is applied via an elastic sheet, pressurized, naturally cooled, and fixed. As described above, the semiconductor wafer 1 is fixed to the carrier plate 2, pressed against the platen 5, rotated, and polished with an abrasive.
【0031】ところが、このポリッシュ工程で、キャリ
アプレート2は、数回使用すると、半導体ウェハ1の保
持部以外の部分は研磨がすすみ、当初の表面粗さが失わ
れる。一方、半導体ウェハ1は手作業でキャリアプレー
ト2に固着させるため、毎回全く同じ場所に固着させる
ことは困難であり、少し位置がずれるため、前記の理由
により、半導体ウェハ1を固着させた部分のキャリアプ
レート2の表面粗さは―定とはならない。そして、上記
キャリアプレート2の表面の鏡面研磨の進行によって、
表面粗さの低下した部分に半導体ウェハ1の―部が接着
剤3で固着されたときは、接着剤3が均―に分散され
ず、その厚さが不均一となるという問題がある。However, if the carrier plate 2 is used several times in this polishing step, the portions other than the holding portion of the semiconductor wafer 1 are polished, and the initial surface roughness is lost. On the other hand, since the semiconductor wafer 1 is fixed to the carrier plate 2 by hand manually, it is difficult to fix the semiconductor wafer 1 to exactly the same place every time, and the position is slightly shifted. The surface roughness of the carrier plate 2 is not fixed. Then, by the mirror polishing of the surface of the carrier plate 2,
When the minus portion of the semiconductor wafer 1 is fixed to the portion where the surface roughness is reduced by the adhesive 3, there is a problem that the adhesive 3 is not uniformly dispersed and its thickness becomes uneven.
【0032】すなわち、キャリアプレート2の元々の表
面は、その微小凹凸の凸部先端が半導体ウェハ1にほぼ
直接接触し、凹部に接着剤3が入り込むことによって半
導体ウェハ1の平坦性を高く保持できる。ところが、キ
ャリアプレート2の表面が平滑になると、厚さ1〜3μ
mの接着剤3を介して半導体でウェハ1が接着され、接
着剤3の厚さのムラに応じて、半導体ウェハ1を固定し
た時の平坦性が損なわれる。この状態で研磨を行うと、
半導体ウェハ1の平坦性の悪化に応じて、場合によって
は数ミクロンのへこみを生ずるのである。That is, on the original surface of the carrier plate 2, the tip of the convex portion of the fine irregularities almost directly contacts the semiconductor wafer 1, and the adhesive 3 enters the concave portion, so that the flatness of the semiconductor wafer 1 can be kept high. . However, when the surface of the carrier plate 2 becomes smooth, the thickness becomes 1 to 3 μm.
The wafer 1 is bonded with the semiconductor via the adhesive 3 of m, and the flatness when the semiconductor wafer 1 is fixed is impaired according to the unevenness of the thickness of the adhesive 3. When polishing is performed in this state,
Depending on the deterioration of the flatness of the semiconductor wafer 1, dents of several microns may occur in some cases.
【0033】また、上記の表面粗さの低下したキャリア
プレート2表面では、作業雰囲気からの粒子汚染で、半
導体ウェハ1の研磨面上でへこみになるという問題もあ
る。On the surface of the carrier plate 2 having the reduced surface roughness, there is also a problem that particles are contaminated from the working atmosphere and dents occur on the polished surface of the semiconductor wafer 1.
【0034】そこで、複数回使用したキャリアプレート
2は、面修正を行なうことによって、表面粗さを修正
し、再びキャリアプレート2の使用を可能とすることが
できる。キャリアプレート2の面修正の方法としては、
ラップ材を使用して研磨し、全面を均一な粗さとすれば
良い。面修正後のキャリアプレート2の表面粗さとして
は、もとの表面粗さ、すなわちRa0.5〜1.0μm
とすれば良い。また、使用するラップ材としては、キャ
リアプレート2の表面粗さをRa0.5〜1.0μmの
粗さに研磨できるAl2 O3 やSiC等が好ましく、こ
れらを単独または混合して使用することができる。Therefore, the surface roughness of the carrier plate 2 used a plurality of times can be corrected so that the carrier plate 2 can be used again. As a method of correcting the surface of the carrier plate 2,
Polishing may be performed using a wrapping material so that the entire surface has a uniform roughness. As the surface roughness of the carrier plate 2 after the surface correction, the original surface roughness, that is, Ra 0.5 to 1.0 μm
It is good. The wrapping material used is preferably Al 2 O 3 or SiC, which can polish the surface roughness of the carrier plate 2 to a roughness of Ra 0.5 to 1.0 μm, and these may be used alone or in combination. Can be.
【0035】[0035]
【実施例】実施例1 次に本発明を実施例を挙げて詳しく説明する。 EXAMPLE 1 Next, the present invention will be described in detail with reference to examples.
【0036】本発明のウェハ研磨盤として、コージライ
トを主成分とし、添加成分としてY及びEr,Yb,S
m,Lu,Ce等の酸化物を10重量%含有する緻密な
コージライト系セラミックスにより、直径250mm、
厚さ20mmのキャリアプレート2を構成した。As the wafer polishing machine of the present invention, cordierite is a main component, and Y, Er, Yb, S
A dense cordierite ceramic containing 10% by weight of an oxide such as m, Lu, Ce, etc., has a diameter of 250 mm,
A carrier plate 2 having a thickness of 20 mm was formed.
【0037】上記キャリアプレート2を、320番のG
C砥粒と240番のGC砥粒を4:lで混合したラップ
材にて表面粗さがRa1.0μmとなるように研磨し
た。その後加温し、キャリアプレート2上にワックスを
接着剤3として薄層を形成後、この上に直径6インチ、
厚さ0.5〜0.6mmの研削、化学エッチング加工を
施したシリコン製の半導体ウェハ1を載置した。半導体
ウェハ1は、図2に示すように中心に1枚、その周辺に
6枚等間隔に配置し、キャリアプレート2の背面から加
熱したまま、半導体ウェハ1の上にほぼ同形の鉄製の定
盤5を載せ、加圧して1時間保持後冷却した。The above-mentioned carrier plate 2 is
Polishing was performed using a lap material in which C abrasive grains and # 240 GC abrasive grains were mixed at a ratio of 4: 1, so that the surface roughness was Ra 1.0 μm. After heating, a thin layer is formed on the carrier plate 2 using wax as an adhesive 3 and then a 6 inch diameter is formed thereon.
A silicon semiconductor wafer 1 having a thickness of 0.5 to 0.6 mm and subjected to grinding and chemical etching was mounted. As shown in FIG. 2, one semiconductor wafer 1 is arranged at equal intervals at the center and six at the periphery thereof at equal intervals, and while being heated from the back of the carrier plate 2, an iron platen of substantially the same shape is placed on the semiconductor wafer 1. 5 was placed, pressurized, held for 1 hour, and cooled.
【0038】その後、図1に示すように、定盤5に押圧
して回転させ、研磨材としてシリカ微粒子を水に分散し
たスラリーを使用し、半導体ウェハ1の鏡面研磨を行っ
た。研磨後、半導体ウェハ1をキャリアプレート2より
はずし、有機溶剤および中性洗剤にてワックスを除去し
た。上記研磨により高精度の平坦度を有する鏡面研磨さ
れたシリコンウェハが得られた。Thereafter, as shown in FIG. 1, the semiconductor wafer 1 was mirror-polished using a slurry in which fine silica particles were dispersed in water as an abrasive, by pressing against the platen 5 and rotating. After the polishing, the semiconductor wafer 1 was removed from the carrier plate 2, and the wax was removed with an organic solvent and a neutral detergent. By the above polishing, a mirror-polished silicon wafer having a high degree of flatness was obtained.
【0039】実施例2 次に、キャリアプレート2をさまざまなセラミックスで
形成して、上記と同様の実験を行った。 Example 2 Next, the same experiment as described above was conducted by forming the carrier plate 2 from various ceramics.
【0040】本発明実施例として、上述したコージライ
ト系セラミックス(コージライトA,B)を使用し、一
方、比較例として、上記添加成分を含有しない多孔質の
コージライト系セラミックス(コージライトC、D)、
アルミナセラミックス、炭化珪素質セラミックス、リシ
ア系セラミックスでも同じキャリアプレート2を作製し
た。As an embodiment of the present invention, the above-mentioned cordierite-based ceramics (cordierites A and B) were used. On the other hand, as a comparative example, a porous cordierite-based ceramic (cordelite C, D),
The same carrier plate 2 was made of alumina ceramics, silicon carbide ceramics, and lithia ceramics.
【0041】各キャリアプレート2の材質の特性や、表
面の平面度を表1に示す。また、それぞれのキャリアプ
レート2を用いて、研磨した半導体ウェハ1の平坦度は
表2に示す通りである。なお、熱膨張係数αは10〜4
0℃の間のものであり、キャリアプレート2の平面度
は、直径200mmの円面積に対して、触針式真直度計
を用いて測定したものである。Table 1 shows the properties of the material of each carrier plate 2 and the flatness of the surface. The flatness of the semiconductor wafer 1 polished using each carrier plate 2 is as shown in Table 2. The coefficient of thermal expansion α is 10 to 4
The temperature was between 0 ° C., and the flatness of the carrier plate 2 was measured using a stylus straightness meter with respect to a circular area having a diameter of 200 mm.
【0042】この結果より、熱膨張係数が1.0×10
-6/℃よりも大きい、アルミナ、炭化珪素では、半導体
ウェハ1の平坦度を1.7μmまでしか研磨できなかっ
た。また、熱膨張係数が1.0×10-6/℃のセラミッ
クスでも、ヤング率が130GPa未満のもの(コージ
ライトC,D、リシア)では、押しつけ力による変形の
ため、半導体ウェハ1の平坦度を小さくできなかった。From these results, it was found that the coefficient of thermal expansion was 1.0 × 10
In the case of alumina and silicon carbide which are larger than −6 / ° C., the flatness of the semiconductor wafer 1 could be polished only up to 1.7 μm. Further, even with ceramics having a coefficient of thermal expansion of 1.0 × 10 −6 / ° C., those having a Young's modulus of less than 130 GPa (cordierites C, D, and lithia) are deformed by the pressing force, so that the flatness of the semiconductor wafer 1 is reduced. Could not be reduced.
【0043】これらに対し、熱膨張係数が1.0×10
-6/℃で、ヤング率が130GPa以上の本発明実施例
(コージライトA,B)では、半導体ウェハ1の平坦度
を1.3〜1.4μmまで研磨することができ、より優
れた平坦面を持った半導体ウェハ1を得られることがわ
かる。On the other hand, the thermal expansion coefficient was 1.0 × 10
In the embodiment of the present invention (cordierites A and B) having a Young's modulus of 130 GPa or more at -6 / ° C., the flatness of the semiconductor wafer 1 can be polished to 1.3 to 1.4 μm. It can be seen that a semiconductor wafer 1 having a surface can be obtained.
【0044】[0044]
【表1】 [Table 1]
【0045】[0045]
【表2】 [Table 2]
【0046】[0046]
【発明の効果】本発明によれば、半導体ウェハのポリッ
シング工程において、ウェハを保持して研磨するために
用いる研磨盤を、10〜40℃における熱膨張率が1×
10-6/℃以下、ヤング率が130GPa以上のセラミ
ックスで形成したことによって、ポリッシング時に発生
する摩擦熱等の原因でウェハ研磨盤内に温度差が発生し
ても、熱膨張係数が非常に小さい為、熱歪みの発生を著
しく低減でき、従って半導体ウェハ平坦度を向上させる
ことができる。又、ヤング率が大きくいためポリッシン
グ時の押しつけ力に対しても歪みが生じず、平面度に優
れた半導体ウェハを得ることができる。それにより、半
導体ウェハの平坦精度を向上させることができ、高集積
IC用の半導体ウェハを得ることが可能となる。According to the present invention, in the polishing step of a semiconductor wafer, a polishing plate used for holding and polishing the wafer has a coefficient of thermal expansion of 1 × at 10 to 40 ° C.
Due to being formed of a ceramic having a modulus of 10 −6 / ° C. or less and a Young's modulus of 130 GPa or more, the coefficient of thermal expansion is very small even if a temperature difference occurs in the wafer polishing machine due to frictional heat generated during polishing. Therefore, the occurrence of thermal distortion can be significantly reduced, and the flatness of the semiconductor wafer can be improved. In addition, since the Young's modulus is large, no distortion is caused by the pressing force at the time of polishing, and a semiconductor wafer having excellent flatness can be obtained. Thereby, the flatness accuracy of the semiconductor wafer can be improved, and a semiconductor wafer for a highly integrated IC can be obtained.
【図1】半導体ウェハのポリッシング工程を示す概略図
である。FIG. 1 is a schematic view showing a polishing step of a semiconductor wafer.
【図2】半導体ウェハのポリッシング工程における、キ
ャリアプレート上の半導体ウェハの配置の一例を示す平
面図である。FIG. 2 is a plan view showing an example of an arrangement of the semiconductor wafer on a carrier plate in a polishing step of the semiconductor wafer.
1:半導体ウェハ 2:キャリアプレート 3:接着剤 5:定盤 1: Semiconductor wafer 2: Carrier plate 3: Adhesive 5: Surface plate
Claims (3)
て、ウェハを保持して研磨するために用いる研磨盤であ
って、10〜40℃における熱膨張率が1×10-6/℃
以下、ヤング率が130GPa以上のセラミックスから
なることを特徴とするウェハ研磨盤。1. A polishing disk used for holding and polishing a wafer in a polishing step of a semiconductor wafer, wherein a coefficient of thermal expansion at 10 to 40 ° C. is 1 × 10 −6 / ° C.
A wafer polishing machine comprising a ceramic having a Young's modulus of 130 GPa or more.
mmの円面積における平面度が1μm以下であることを
特徴とする請求項1記載のウェハ研磨盤。2. The polishing machine according to claim 1, wherein the wafer holding surface of the polishing machine has a diameter of 200 mm.
2. The wafer polishing machine according to claim 1, wherein a flatness in a circle area of 1 mm is 1 μm or less.
分とし、イットリウム、希土類元素、及び周期律表2
a、4b族元素から選ばれる少なくとも一種を酸化物換
算で1.5〜15重量%含有することを特徴とする請求
項1記載のウェハ研磨盤。3. The ceramic according to claim 2, wherein said ceramics comprises cordierite as a main component, yttrium, a rare earth element, and a periodic table.
2. The wafer polishing machine according to claim 1, wherein at least one element selected from Group a and 4b elements is contained in an amount of 1.5 to 15% by weight in terms of oxide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214498A JPH11277413A (en) | 1998-03-27 | 1998-03-27 | Wafer polishing machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214498A JPH11277413A (en) | 1998-03-27 | 1998-03-27 | Wafer polishing machine |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11277413A true JPH11277413A (en) | 1999-10-12 |
Family
ID=13766246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8214498A Pending JPH11277413A (en) | 1998-03-27 | 1998-03-27 | Wafer polishing machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11277413A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260225A (en) * | 2004-03-03 | 2005-09-22 | Schott Ag | Method for manufacturing wafer with few surface defects, wafer obtained by said method, and electronic component made of the wafer |
| JP2011103468A (en) * | 2009-11-11 | 2011-05-26 | Siltronic Ag | Method for polishing semiconductor wafer |
| WO2011089979A1 (en) * | 2010-01-20 | 2011-07-28 | 昭和電工株式会社 | Method for producing semiconductor wafer |
| US8439723B2 (en) | 2008-08-11 | 2013-05-14 | Applied Materials, Inc. | Chemical mechanical polisher with heater and method |
| CN115990802A (en) * | 2023-03-22 | 2023-04-21 | 之江实验室 | Carriers and Polishing Equipment |
-
1998
- 1998-03-27 JP JP8214498A patent/JPH11277413A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260225A (en) * | 2004-03-03 | 2005-09-22 | Schott Ag | Method for manufacturing wafer with few surface defects, wafer obtained by said method, and electronic component made of the wafer |
| US8439723B2 (en) | 2008-08-11 | 2013-05-14 | Applied Materials, Inc. | Chemical mechanical polisher with heater and method |
| JP2011103468A (en) * | 2009-11-11 | 2011-05-26 | Siltronic Ag | Method for polishing semiconductor wafer |
| US8500516B2 (en) | 2009-11-11 | 2013-08-06 | Siltronic Ag | Method for polishing a semiconductor wafer |
| WO2011089979A1 (en) * | 2010-01-20 | 2011-07-28 | 昭和電工株式会社 | Method for producing semiconductor wafer |
| JP2011151153A (en) * | 2010-01-20 | 2011-08-04 | Showa Denko Kk | Method of manufacturing semiconductor wafer |
| US20120295383A1 (en) * | 2010-01-20 | 2012-11-22 | Showa Denko K.K. | Method for producing semiconductor wafer |
| US8637336B2 (en) | 2010-01-20 | 2014-01-28 | Toyoda Gosei Co., Ltd. | Method for producing semiconductor wafer |
| CN115990802A (en) * | 2023-03-22 | 2023-04-21 | 之江实验室 | Carriers and Polishing Equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7044990B2 (en) | Vitrified bond tool and method of manufacturing the same | |
| US7586734B2 (en) | Electrostatic chuck | |
| JP4387563B2 (en) | Susceptor and method of manufacturing susceptor | |
| KR100730501B1 (en) | Wafer bonding apparatus, wafer bonding method and wafer polishing method | |
| JP2010016176A (en) | Test piece holder | |
| EP1441386A1 (en) | Method and pad for polishing wafer | |
| US6458444B1 (en) | Ceramic substrate and polishing method thereof | |
| JPH10229115A (en) | Vacuum chuck for wafer | |
| JPH11277413A (en) | Wafer polishing machine | |
| JP2001025973A (en) | Vitrified bond tool, and its manufacture | |
| JPH0513051U (en) | Vacuum check | |
| JP4519457B2 (en) | Substrate fixing device for processing and manufacturing method thereof | |
| JPH05283351A (en) | Susceptor | |
| JP4464019B2 (en) | Polishing work holding plate, work polishing apparatus and polishing method | |
| EP0845329A2 (en) | Method and apparatus for polishing a thin plate | |
| JP4795529B2 (en) | Ceramic substrate, thin film circuit substrate, and method for manufacturing ceramic substrate | |
| JP2001096454A (en) | Table for wafer polishing device and ceramic structure | |
| JP3907421B2 (en) | Polishing work holding disk, polishing apparatus, and polishing method | |
| JP4559574B2 (en) | Ceramic substrate for circuit board and circuit board | |
| JP2002103209A (en) | Table for wafer polishing device | |
| JP2022086147A (en) | Method for manufacturing suction member, and suction member | |
| JP3162557B2 (en) | Semiconductor substrate holding device and method of manufacturing the same | |
| JP4159029B2 (en) | Ceramic plate | |
| JP4255019B2 (en) | Material for heat treatment | |
| JP2002126997A (en) | Cmp machining dresser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |