JPH11281503A - 位相差検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 十分な性能を有するようにする。 【解決手段】 入力された第１のパルス信号とその第１
のパルス信号と同一の波形を有して入力された第２のパ
ルス信号との論理積又は論理和からなる論理パルス信号
に基づいて、第１のパルス信号と第２のパルス信号との
間の位相差の絶対値を検出する位相差検出回路におい
て、論理パルス信号が積分されてなる積分値に基づい
て、位相差の絶対値を検出する構成にしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回転するシャフト
のその回転のねじれによる位相差を検出する位相差検出
回路に関するものである。

【０００２】

【従来の技術】従来、この種の位相差を検出する位相差
検出回路の機能を有したトルク検出装置として、特開平
２−２６８２３８号に開示されたものが存在する。この
ものは、図13乃至図15に示すように、中心軸を回転軸と
して回転するスクリューシャフトAAの外周面に沿って断
続的に設けられた第１の磁気スケールBBと、第１の磁気
スケールBBとは中心軸に沿って所定寸法離れた状態でス
クリューシャフトAAの外周面に第１の磁気スケールBBと
同様に設けられた第２の磁気スケールCCと、スクリュー
シャフトAAの回転に連動して回転した第１の磁気スケー
ルBBを検知してパルス波からなる信号Ａを出力する第１
の磁気センサDDと、スクリューシャフトAAの回転に連動
して回転した第２の磁気スケールCCを検知してパルスか
らなる信号Ｂを出力する第２の磁気センサEEと、信号Ａ
と信号Ｂとの論理積からなる信号Ｆに基づいて両磁気ス
ケールの間の回転の位相差を検出してトルクを検出する
トルク検出回路FFと、を備えている。

【０００３】詳しくは、トルク検出回路FFは、前述した
信号ＦとクロックパルスＧとの論理積からなるパルス波
Ｈの数をカウントすることによって、両磁気スケールの
間の回転の位相差を検出し、その位相差に基づいて、回
転に伴うスクリューシャフトAAのトルクを検出する。

【０００４】

【発明が解決しようとする課題】上記したトルク検出装
置にあっては、トルク検出回路FFによって、両磁気スケ
ールBB,CC の間の回転の位相差が、直接的に測定される
のではなく、第１のパルス波からなる信号Ａと第２のパ
ルス波からなる信号Ｂとの論理積からなる信号Ｆに基づ
いて検出されているから、スクリューシャフトAAが比較
的高速で回転しているときでも、位相差の絶対値を検出
可能となっている。

【０００５】しかしながら、両磁気スケールBB,CC の間
の回転の位相差の絶対値は、前述した信号Ｆとクロック
パルスＧとの論理積からなるパルス波Ｈの数からなる不
連続な計数値でもって検出されるのであって、連続値で
もって検出されるわけではないので、位相差の絶対値の
検出精度がそれ程高くならず、位相差を検出する位相差
検出回路として、十分な性能を有しているとはいえなか
った。

【０００６】また、上記したトルク検出装置にあって
は、両磁気スケール両磁気スケールBB,CC の間の回転の
位相差の絶対値を検出できるものの、いずれの磁気スケ
ールの位相が遅れることによって、位相差が発生するの
かを検出することができず、位相差を検出する位相検出
回路として、十分な性能を有しているとはいえなかっ
た。

【０００７】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、十分な性能を有した位
相差検出器を提供することにある。

【０００８】

【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の発明は、入力された第１のパル
ス信号とその第１のパルス信号と同一の波形を有して入
力された第２のパルス信号との論理積又は論理和からな
る論理パルス信号に基づいて、前記第１のパルス信号と
前記第２のパルス信号との間の位相差の絶対値を検出す
る位相差検出回路において、前記論理パルス信号が積分
されてなる積分値に基づいて、前記位相差の絶対値を検
出する構成にしている。

【０００９】請求項２記載の発明の発明は、入力された
第１のパルス信号又はその第１のパルス信号と同一の波
形を有して入力された第２のパルス信号のいずれか一方
のパルス信号の立ち上がり又は立ち下がり時の他方のパ
ルス信号の値に基づいて、第１のパルス信号と第２のパ
ルス信号との間の位相差がいずれのパルス信号の位相の
遅れにより発生しているのかを検出する構成にしてい
る。

【００１０】請求項３記載の発明は、請求項１又は請求
項２のいずれかに記載の発明において、前記第１のパル
ス信号と前記第２のパルス信号との論理積又は論理和か
らなる論理パルス信号に基づいて前記位相差の零の時を
検出することによって、前記位相差のオフセット値を検
出する構成にしている。

【００１１】

【発明の実施の形態】本発明の第１実施形態を図１乃至
図４に基づいて以下に説明する。この位相差検出回路X
は、ＡＮＤ回路1 、積分器2 、フィルタ3 、ゲート回路
4 、判断部5、データ記憶部6 、差動増幅器7 を備えて
いる。

【００１２】このものは、回転するシャフトS のその回
転に基づいて発生するトルクを検出するためにシャフト
S の両端部間の回転の位相差を検出するものであって、
シャフトS の一端部の回転状態に基づく第１のパルス信
号が、図１(a) に示すように、シャフトS の一端部外周
面に沿って設けられた歯車状の第１のロータR1の外側に
配設された第１のパルスセンサS1から入力されるととも
に、シャフトS の他端部の回転状態に基づく第２のパル
ス信号が、シャフトS の一端部から寸法Ｌ離れた他端部
外周面に沿って設けられた第２のロータR2の外側に配設
されている第２のパルスセンサS2から入力される。

【００１３】詳しくは、第１のパルスセンサS1が、歯車
状の第１のロータR1の有する凹凸部r のいずれに近接さ
れているかを光学的に検知することによって、シャフト
S の回転に連動して回転する第１のロータR1の同図(b)
に示した一端部の回転状態を検知して、近接した凹凸部
r に対応する第１のパルス信号を出力し、その第１のパ
ルス信号が本位相差検出回路X のＡＮＤ回路1 に入力さ
れる。

【００１４】また、第２のパルスセンサS2が、第１のロ
ータR1の凹凸部r と同一位相の凹凸部r を有して形成さ
れた第２のロータR2のその凹凸部r のいずれに近接され
ているかを光学的に検知することによって、シャフトS
の回転に連動して回転する第２のロータR2の同図(c) に
示した他端部の回転状態を検知して、近接した凹凸部r
に対応する第２のパルス信号を出力し、その第２のパル
ス信号が本位相差検出回路X のＡＮＤ回路1 に入力され
る。

【００１５】なお、この第２のパルス信号は、シャフト
S の一端部が回転駆動又は制動されて、シャフトS の他
端部が一端部の回転に追随して回転するために、シャフ
トSの一端部が回転駆動又は制動されているときは、同
図(c) に示すように、第１のパルス信号との間にΔγ０
の位相差を有している。

【００１６】本位相差検出回路X のＡＮＤ回路1 は、上
述したように、図３(a) に示す波形を有した第１のパル
ス信号及びその第１のパルス信号とはΔγ０の位相差を
有した同波形の第２のパルス信号が入力されると、第１
のパルス信号及び第２のパルス信号のいずれともΔＤの
デューティ差を有する論理パルス信号を積分器2 へと出
力する。従って、第１のパルス信号と第２のパルス信号
と位相差Δγ０が増加するほど、論理積パルス信号のパ
ルス幅が狭くなって、デューティ差ΔＤが増大する。

【００１７】積分器2 は、オペアンプ2a、一端がオペア
ンプ2aの反転入力端子に接続された抵抗2b、オペアンプ
2aの反転入力端子と出力端子との間に接続されたコンデ
ンサ2cからなる。この積分器2 は、その抵抗の他端に論
理パルス信号が入力されると、その論理パルス信号の積
分値をフィルタ3 へと出力する。なお、この積分値は、
積分される論理パルス信号のパルス幅が広いほど、その
出力レベルが低下するものである。

【００１８】従って、第１のパルス信号及び第２のパル
ス信号が同一位相でＡＮＤ回路1 に入力される場合に、
図４(a) に示す波形の論理パルス信号がＡＮＤ回路1 に
入力されて同図(c) に点線で示した出力値が積分器2 か
ら出力されるとすると、第１のパルス信号及び第２のパ
ルス信号がΔγ０の位相差を有してＡＮＤ回路1 にそれ
ぞれ入力されることによって、同図(b) に示すように、
同図(a) に示した論理パルス信号よりもパルス幅の狭い
論理パルス信号がＡＮＤ回路1 から出力されると、積分
器2 は、同図(c) に実線で示すように、点線で示した出
力値よりも出力レベルの低い出力値を出力する。

【００１９】フィルタ3 は、積分器2 から出力された積
分値のリプルを除去して出力するものである。

【００２０】ゲート回路4 は、第１のパルス信号と第２
のパルス信号との間に位相差が殆どゼロであると推定さ
れるとき、すなわち、シャフトS が無負荷で回転してい
るとき又はシャフトS が駆動されていないニュートラル
回転をしているときを示す信号がＧ端子に入力されてい
ると、Ｄ端子に入力された第１のパルス信号をＱ端子か
ら判断部5 へと出力する。

【００２１】判断部5 は、ゲート回路4 からの入力値が
一定であるか否か、すなわち、第１のパルス信号が変化
しているか否かを判断し、ゲート回路4 からの入力値が
一定であるときは、データ記憶部6 のＴ端子へと、第１
のパルス信号であるゲート回路4 からの入力値を出力す
る。

【００２２】データ記憶部6 は、前述したフィルタ3 か
ら、判断部5 からＴ端子に入力されたとき、つまり、第
１のパルス信号と第２のパルス信号との間に位相差が殆
どゼロであると推定されるときにフィルタ3 からＤ端子
に入力された入力値をオフセット値として記憶し、その
記憶されたオフセット値をＱ端子から差動増幅器7 の非
反転入力端子へと出力する。

【００２３】差動増幅器7 は、リプル除去した後の積分
値がフィルタ3 から反転入力端子に入力されるととも
に、オフセット値がデータ記憶部6 のＱ端子から入力さ
れ、両端子から入力された値の差を増幅して、その増幅
値を出力端子から出力する。

【００２４】こうして出力された増幅値は、第１のパル
ス信号と第２のパルス信号との位相差が増加するにつれ
て増大するから、この増幅値に基づいて、位相差により
シャフトS に発生しているトルクを検出することができ
る。

【００２５】かかる位相差検出回路X にあっては、論理
パルス信号が積分されてなる積分値は、論理パルス信号
のパルス幅に応じて連続的に変化する連続値であって、
従来例のように不連続な計数値ではないから、位相差の
絶対値の検出精度を高くすることができ、十分な性能を
有したものとなっている。

【００２６】次に、本発明の第２実施形態を図５乃至図
７に基づいて以下に説明する。なお、第１実施形態と同
一の素子については同一の符号を付し、第１実施形態と
異なるところのみ記す。第１実施形態では、第１のパル
ス信号と第２のパルス信号との位相差を検出する構成に
なっているのに対し、本実施形態では、第１のパルス信
号又は第２のパルス信号のいずれの位相が進んで位相差
が発生したのかを検出する構成となっており、第１実施
形態で設けられたいたＡＮＤ回路1 が削除されるととも
に、第１のＡＮＤ回路8 、第１のＯＲ回路9 、ラッチ回
路10、 第２のＡＮＤ回路11、第３のＡＮＤ回路12及び第
２のＯＲ回路13が設けられている。

【００２７】第１のＡＮＤ回路8 は、第１のパルスセン
サS1から第１のパルス信号が入力されるとともに、第２
のパルスセンサS2から第２のパルス信号が入力されて、
第１のパルス信号と第２のパルス信号との論理積からな
る論理パルス信号を出力する。

【００２８】第１のＯＲ回路9 は、第１のパルスセンサ
S1から第１のパルス信号が入力されるとともに、第２の
パルスセンサS2から第２のパルス信号が入力され、第１
のパルス信号と第２のパルス信号との論理積からなる論
理パルス信号を出力する。

【００２９】ラッチ回路10は、第１のパルスセンサS1か
ら第１のパルス信号がＤ端子に入力されるとともに、第
２のパルスセンサS2から第２のパルス信号がＴ端子に入
力され、そのＴ端子に入力された第２のパルスセンサS2
の立ち上がり時にＤ端子に入力されている第１のパルス
信号を出力保持するとともに、第１のパルス信号とは位
相が逆の逆位相信号を出力保持する。

【００３０】第２のＡＮＤ回路11は、第１のＡＮＤ回路
8 からの論理パルス信号が入力されるとともに、ラッチ
回路10からの逆位相信号が入力されて、両入力信号の論
理積を出力する。

【００３１】第３のＡＮＤ回路12は、第１のＯＲ回路9
からの論理パルス信号が入力されるとともに、ラッチ回
路10からの第１のパルス信号が入力されて、両入力信号
の論理積を出力する。

【００３２】第２のＯＲ回路13は、第２のＡＮＤ回路11
からの論理積が入力されるとともに、第３のＡＮＤ回路
12からの論理積が入力されて、両論理積の論理和を積分
器2に入力する。

【００３３】また、ゲート回路4 は、第２のパルス信号
がＤ端子に入力され、シャフトS が無負荷で回転してい
る状態を示す信号がＧ端子に入力されている状態では、
Ｄ端子に入力された第１のパルス信号をＱ端子から判断
部5 へと出力する。

【００３４】次に、このものの第１実施形態とは異なる
動作を図６及び図７に基づいて以下に説明する。第１の
パルスセンサS1から、図６(a) に示すように、第１のパ
ルス信号が出力されるとともに、第２のパルスセンサS2
から、同図(b) に示すように、第１のパルス信号よりも
位相が遅れて第２のパルス信号が出力されると、ラッチ
回路10は、同図(c) に示すように、Ｔ端子に入力された
第２のパルス信号の立ち上がり時にＤ端子に入力されて
いる第１のパルス信号、すなわち「Ｈ」を出力保持する
とともに、同図(d) に示すように、第１のパルス信号と
は位相が逆の逆位相信号、すなわち「Ｌ」を出力保持す
る。

【００３５】すると、第２のＡＮＤ回路11には、「Ｌ」
の逆位相信号がラッチ回路10から入力されるから、第１
のＡＮＤ回路8 からの論理パルス信号の如何によらず、
「Ｌ」の論理積が第２のＯＲ回路13に入力される。ま
た、第３のＡＮＤ回路12には、「Ｈ」の第１のパルス信
号がラッチ回路10から入力されるから、第１のＯＲ回路
9 からの論理パルス信号がそのまま論理積として第２の
ＯＲ回路13に入力される。従って、第２のＯＲ回路13か
ら出力される論理和は、同図(e) に示すように、同図
(a) に示された第１のパルス信号と同図(b) に示された
第２のパルス信号との論理和からなるパルス信号とな
る。

【００３６】また、第１のパルスセンサS1から、図７
(a) に示すように、第１のパルス信号が出力されるとと
もに、第２のパルスセンサS2から、同図(b) に示すよう
に、第１のパルス信号よりも位相が進んで第２のパルス
信号が出力されると、ラッチ回路10は、同図(c) に示す
ように、Ｔ端子に入力された第２のパルス信号の立ち上
がり時にＤ端子に入力されている第１のパルス信号、す
なわち「Ｌ」を出力保持するとともに、同図(d) に示す
ように、第１のパルス信号とは位相が逆の逆位相信号、
すなわち「Ｈ」を出力保持する。

【００３７】すると、第３のＡＮＤ回路12には、「Ｌ」
の第１のパルス信号がラッチ回路10から入力されるか
ら、第１のＯＲ回路9 からの論理パルス信号の如何によ
らず、「Ｌ」の論理積が第２のＯＲ回路13に入力され
る。また、第２のＡＮＤ回路11には、「Ｈ」の逆位相信
号がラッチ回路10から入力されるから、第１のＡＮＤ回
路8 からの論理パルス信号がそのまま論理積として第２
のＯＲ回路13に入力される。従って、第２のＯＲ回路13
から出力される論理和は、同図(e) に示すように、図６
(e) に示された論理和よりもパルス幅の狭いパルス信号
となる。

【００３８】このように、第２のパルス信号の位相が第
１のパルス信号の位相よりも遅れているか進んでいるか
によって、第２のＯＲ回路13から出力される論理和から
なるパルス信号のパルス幅が変化するから、この論理和
からなるパルス信号を積分器2 に入力して、積分器2 か
ら出力された積分値をオフセット値と比較することによ
って、第１のパルス信号と第２のパルス信号との間の位
相差がいずれのパルス信号の位相の遅れにより発生して
いるのかを検出することができる。

【００３９】かかる位相差検出回路X にあっては、前述
したように、第１のパルス信号と第２のパルス信号との
間に位相差がある場合、第２のパルス信号の立ち上がり
時には、第１のパルス信号は、既に立ち上がりが起きて
第２のパルス信号よりも進んだ位相を有しているか、又
は、未だ立ち上がり起きておらず第２のパルス信号より
も遅れた位相を有しているかのいずれかであるから、第
１のパルス信号の値が「Ｈ」又は「Ｌ」であるかに基づ
いて、第２のパルス信号が第１のパルス信号よりも進ん
だ位相を有しているか遅れた位相を有しているかを検出
することができ、十分な性能を有したものとなってい
る。

【００４０】なお、本実施形態の第１のＡＮＤ回路8 又
は第１のＯＲ回路9 からの論理パルス信号を取り出すこ
とによって、第１のパルス信号と第２のパルス信号との
位相差の絶対値を検出することもできる。

【００４１】次に、本実施形態の第３実施形態を図８及
び図９に基づいて以下に説明する。なお、第１実施形態
と同一の素子には同一の符号を付し、第１実施形態と異
なるところのみ記す。第１実施形態では、シャフトS が
無負荷での回転時又はシャフトS が駆動されていないニ
ュートラル回転時に位相差が殆ど無いことに基づいて、
第１のパルス信号と第２のパルス信号との位相差を検出
するためのオフセット値をデータ記憶部6 に入力してい
るのに対し、本実施形態では、回転中に一端部で正回転
方向への駆動と逆回転方向への制動とが交互になされる
場合に、駆動時と制動時との間に位相差が零の状態を経
ることに基づいて、第１のパルス信号と第２のパルス信
号との位相差を検出するためのオフセット値をデータ記
憶部6 に入力する構成となっており、第１実施形態で設
けられていたゲート回路4 及び判断部5 が削除されると
ともに、オフセット用ＡＮＤ回路14、オフセット用積分
器15、サンプル／ホールド回路16、オフセット用データ
記憶部17、比較器18、ヒステリシス発生部19及び加算部
20が設けられた構成になっている。

【００４２】オフセット用ＡＮＤ回路14は、第１のパル
スセンサS1から第１のパルス信号が入力されるととも
に、第２のパルスセンサS2から第２のパルス信号が入力
されて、両入力信号の論理積であるパルス信号を、積分
器2 と同様に構成されたオフセット用積分器15へと出力
する。

【００４３】オフセット用積分器15は、入力された論理
積のパルス信号を積分する。なお、このオフセット用積
分器15による積分値は、入力されたパルス信号のパルス
幅が広いほど、その出力レベルが低下するものである。

【００４４】サンプル／ホールド回路16は、オフセット
用積分器15により積分された積分値の中から最小値を検
知して保持し、その保持された最小値をオフセット用デ
ータ記憶部17に入力する。

【００４５】オフセット用データ記憶部17は、サンプル
／ホールド回路16から入力された最小値を記憶する。

【００４６】比較器18は、ヒステリシス発生部19により
発生したヒステリシスH が加算部20により最小値に加算
されてなる加算値とオフセット用積分器15による積分値
とを比較して、加算値の方が高いときに、出力端子から
データ記憶部6 のＴ端子に出力信号を出力する。

【００４７】次に、このものの第１実施形態とは異なる
動作を説明する。オフセット用ＡＮＤ回路14は、第１の
パルス信号と第２のパルス信号との位相差が小さくなる
ほど、パルス信号からなる論理積のそのパルス幅が広く
なる。そうなると、オフセット用積分器15により積分さ
れてなる積分値の出力レベルは、前述したように、低下
するから、位相差が零のときには、図９に示すように、
積分値の出力レベルが最低の極小になる。

【００４８】一方、積分値の最小値は、データ記憶部6
により記憶されているのであるから、この積分値の最小
値にヒステリシスH が加算されてなる加算値とオフセッ
ト用積分器15による積分値とを比較して、加算値の方が
高くて出力値がデータ記憶部6 のＴ端子から出力された
ときは、極小とみなせるほど積分値の出力レベルが低下
しているのであるから、そのときにフィルタ3 からＤ端
子に入力された入力値をオフセット値として記憶し、そ
の記憶されたオフセット値をＱ端子から差動増幅器7 の
非反転入力端子へと出力する。

【００４９】かかる位相差検出回路X にあっては、第１
実施形態の効果に加えて、前述したように、論理パルス
信号に基づいて位相差が零になるときを検出するのであ
るから、その検出されたときの状態を基準として、正確
な位相差のオフセット値を設定することができる。

【００５０】次に、本実施形態の第４実施形態を図10及
び図11に基づいて以下に説明する。なお、第３実施形態
と同一の素子には同一の符号を付し、第３実施形態と異
なるところのみ記す。第３実施形態では、シャフトS が
回転していない状態では、第１のパルス信号と第２のパ
ルス信号とが同位相であり、第１のパルス信号と第２の
パルス信号とによる論理積に基づいて、両パルス信号間
の位相差を検出するのに対し、本実施形態では、第１の
パルス信号と第２のパルス信号とが逆位相であり、第１
のパルス信号と第２のパルス信号とによる論理和に基づ
いて、両パルス信号の位相差を検出する構成になってお
り、第１実施形態で設けられたＡＮＤ回路1 及びオフセ
ット用ＡＮＤ回路14の代わりに、ＯＲ回路22及びオフセ
ット用ＯＲ回路23が設けられ、第２のパルスセンサS2か
ら出力された第２のパルス信号が、インバータ21を介し
て、ＯＲ回路22及びオフセット用ＯＲ回路23に入力され
る。

【００５１】次に、このものの第３実施形態とは異なる
動作について説明する。第１のパルス信号がＯＲ回路22
に入力されるとともに、インバータ21により位相が反転
されて第１のパルス信号と同位相となった第２のパルス
信号がＯＲ回路22に入力されると、そのＯＲ回路22から
出力されるパルス信号からなる論理和は、第１のパルス
信号と第２のパルス信号との間の位相差が減少するほ
ど、パルス幅が狭くなり、積分器2 又はオフセット用積
分器15により積分されてなる積分値の出力レベルが高く
なるので、積分器2 により積分されてなる積分値に基づ
いて、位相差を検出することができる。

【００５２】また、第１のパルス信号と第２のパルス信
号との間の位相差が減少してパルス幅が狭くなると、オ
フセット用積分器15により積分されてなる積分値の出力
レベルが高くなるのであるから、図11に示すように、積
分値が極大になるときに、位相差が零であることが検出
されるようになる。

【００５３】次に、本実施形態におけるオフセット値の
差動増幅器7 への入力について説明する。サンプル／ホ
ールド回路16が、オフセット用積分器15により積分され
た積分値の中から最大値を検知して保持し、その保持さ
れた最大値をオフセット用データ記憶部17に入力し、比
較器18が、第３実施形態とは逆符号のヒステリシスHが
加算部20により最大値に加算されてなる加算値とオフセ
ット用積分器15による積分値とを比較して、加算値の方
が低いときに、出力端子からデータ記憶部6 のＴ端子に
出力信号を出力する。

【００５４】このように、加算値の方が低くて出力値が
データ記憶部6 のＴ端子から出力されたときは、極大と
みなせるほど積分値の出力レベルが高くなっているので
あるから、そのときにフィルタ3 からＤ端子に入力され
た入力値をオフセット値として記憶し、その記憶された
オフセット値をＱ端子から差動増幅器7 の非反転入力端
子へと出力する。

【００５５】かかる位相差検出回路X にあっては、第３
実施形態と同様の効果を奏することができる。

【００５６】なお、第１乃至第４実施形態では、積分器
2 は、オペアンプ2a、抵抗2b及びコンデンサ2cからなる
が、図12に示すように、抵抗2b及びその抵抗2bに一端が
接続されるとともに他端が接地されたコンデンサ2cから
なるものでもよい。

【００５７】また、第２実施形態では、第２のパルス信
号の立ち上がり時の第１のパルス信号の値により、第１
のパルス信号と第２のパルス信号とでいずれの位相が進
んでいるかを検出しているが、第２のパルス信号の立ち
下がり時の第１のパルス信号の値により、第１のパルス
信号と第２のパルス信号とでいずれの位相が進んでいる
かを検出してもよく、第１のパルス信号の立ち上がり時
または立ち下がり時の第２のパルス信号の値により、第
１のパルス信号と第２のパルス信号とでいずれの位相が
進んでいるかを検出しているもよい。

【００５８】

【発明の効果】請求項１記載の発明の発明は、論理パル
ス信号が積分されてなる積分値は、論理パルス信号のパ
ルス幅に応じて連続的に変化する連続値であって、従来
例のように不連続な計数値ではないから、位相差の絶対
値の検出精度を高くすることができ、十分な性能を有し
たものとなっている。

【００５９】請求項２記載の発明は、第１のパルス信号
と第２のパルス信号との間に位相差がある場合、第１の
パルス信号又は第２のパルス信号のいずれか一方のパル
ス信号の立ち上がり又は立ち下がり時には、他方のパル
ス信号は、既に立ち上がり若しくは立ち下がりが起きて
一方のパルス信号よりも進んだ位相を有しているか、又
は、未だ立ち上がり若しくは立ち下がりが起きておらず
一方のパルス信号よりも遅れた位相を有しているかのい
ずれかであるから、他方のパルス信号の値に基づいて、
一方のパルス信号が他方のパルス信号よりも進んだ位相
を有しているか遅れた位相を有しているかを検出するこ
とができ、十分な性能を有したものとなっている。

【００６０】請求項３記載の発明は、請求項１又は請求
項２のいずれかに記載の発明の効果に加えて、論理パル
ス信号に基づいて位相差が零になるときを検出するので
あるから、その検出されたときの状態を基準として、正
確な位相差のオフセット値を設定することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態の回路図である。

【図２】同上のものが設けられたトルク検出装置のセン
サとマーカーが設けられたシャフトに回転によるねじれ
が発生している状態を示す説明図である。

【図３】同上の論理パルス信号を示す説明図である。

【図４】同上の論理パルス信号及びその積分値を示す説
明図である。

【図５】本発明の第２実施形態の回路図である。

【図６】第１のパルス信号よりも第２のパルス信号が遅
れた位相を有していることを検出する状態の説明図であ
る。

【図７】第１のパルス信号よりも第２のパルス信号が進
んだ位相を有していることを検出する状態の説明図であ
る。

【図８】本発明の第３実施形態の回路図である。

【図９】同上の論理パルス信号の積分値が位相差によっ
て変化する状態を示す説明図である。

【図１０】本発明の第４実施形態のの回路図である。

【図１１】同上の論理パルス信号の積分値が位相差によ
って変化する状態を示す説明図である。

【図１２】抵抗及びコンデンサからなる積分器の回路図
である。

【図１３】従来例のトルク検出装置の構成図である。

【図１４】同上に設けられたトルク検出回路の回路図で
ある。

【図１５】図１４の各種信号を示す説明図である。

【符号の説明】

X 位相差検出回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力された第１のパルス信号とその第１
   のパルス信号と同一の波形を有して入力された第２のパ
   ルス信号との論理積又は論理和からなる論理パルス信号
   に基づいて、前記第１のパルス信号と前記第２のパルス
   信号との間の位相差の絶対値を検出する位相差検出回路
   において、 前記論理パルス信号が積分されてなる積分値に基づい
   て、前記位相差の絶対値を検出するよう成したことを特
   徴とする位相差検出回路。
2. 【請求項２】 入力された第１のパルス信号又はその第
   １のパルス信号と同一の波形を有して入力された第２の
   パルス信号のいずれか一方のパルス信号の立ち上がり又
   は立ち下がり時の他方のパルス信号の値に基づいて、第
   １のパルス信号と第２のパルス信号との間の位相差がい
   ずれのパルス信号の位相の遅れにより発生しているのか
   を検出するよう成したことを特徴とする位相差検出回
   路。
3. 【請求項３】 前記第１のパルス信号と前記第２のパル
   ス信号との論理積又は論理和からなる論理パルス信号に
   基づいて前記位相差の零の時を検出することによって、
   前記位相差のオフセット値を検出するよう成したことを
   特徴とする請求項１又は請求項２のいずれかに記載の位
   相差検出回路。