JPH11281996A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 表示基板の外形寸法に対する実画面サイズの
割合を大きくした表示装置を提供する。 【解決手段】 本発明の表示装置は、画素アレイ部２や
駆動回路３，４が形成されるアレイ基板３２と、外部か
らアレイ基板３２に外部信号を供給するＦＰＣ３１とを
備える。ＦＰＣ３１がアレイ基板３２に接着されると、
ＦＰＣ３１上に形成されたパッド３４とアレイ基板３２
上に形成されたパッド３５とが対向配置される。これに
より、両パッド３４，３５間には、アレイ基板３２を誘
電体とする容量が形成され、各外部信号は、この容量を
介してアレイ基板３２に伝送される。これにより、ＦＰ
Ｃ３１の圧着領域３７が不要となり、アレイ基板３２の
外形寸法を小さくできる。したがって、液晶表示装置の
外形寸法に対する実画面サイズの割合を大きくできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示素子とその駆
動回路が一体に形成された表示基板に対して、外部から
信号を供給する技術に関する。

【０００２】

【従来の技術】ノート型コンピュータなどの表示装置を
備えた携帯機器では、持ち運びに便利なように外形寸法
をできるだけ小さくし、かつ、コストをできるだけ下げ
ることが重要である。画素アレイ部を駆動する駆動回路
は画素アレイ部の外周側に配置されるのが一般的なた
め、表示装置全体の外形寸法に対する実画面サイズの割
合が小さくなり、小型化が困難になる。

【０００３】また、駆動回路が形成された基板を、画素
アレイ部が形成された基板の裏側に折り曲げて実画面サ
イズの割合を大きくすることも考えられるが、表示装置
の厚みが増してしまう。さらには、ゲートアレイ等を用
いて駆動回路そのものを小型化することも検討されてい
るが、実画面サイズの割合を大きくするには限界があ
る。

【０００４】このため、最近では、表示素子と駆動回路
とを同一基板に一体に形成する技術が検討されている。
例えば、アクティブマトリクス型の液晶表示装置は、画
素ごとに薄膜トランジスタ（ＴＦＴ)を有するため、画
素表示用のＴＦＴを形成する際に、信号線駆動回路や走
査線駆動回路用のＴＦＴを形成することが比較的容易に
でき、製造工程を複雑化することなく、画素アレイ部と
駆動回路とを一体形成できる。

【０００５】

【発明が解決しようとする課題】しかしながら、画素ア
レイ部と駆動回路を同一基板に一体形成しても、駆動回
路には、画素データや水平／垂直同期信号など数多くの
信号を外部から入力しなければならず、そのための外部
インターフェース領域を基板内に形成する必要がある。
特に、最近は、表示解像度や階調数が高くなる傾向にあ
り、それに伴って、画素データの本数も増えるため、外
部インターフェース領域の面積も余計に必要になる。

【０００６】本発明は、このような点に鑑みてなされた
ものであり、その目的は、表示基板の外形寸法に対する
実画面サイズの割合を大きくした表示装置を提供するこ
とにある。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、複数の表示素子と、前記各
表示素子に駆動電圧を供給する複数の信号線および走査
線と、前記信号線のそれぞれを駆動する信号線駆動回路
と、前記走査線のそれぞれを駆動する走査線駆動回路
と、が形成された表示基板を有し、少なくとも画素デー
タを含む外部信号を前記表示基板に供給して前記複数の
表示素子の表示制御を行う表示装置において、前記表示
基板の第１面側に形成され前記外部信号のそれぞれが入
力される複数の第１パッドと、前記表示基板の前記第１
面の対向面である第２面側に形成され前記表示基板を挟
んで前記第１面側のパッドのそれぞれに対向配置される
複数の第２パッドと、を備え、前記表示素子、前記信号
線および走査線、前記信号線駆動回路、および前記走査
線駆動回路は、前記表示基板の前記第２面側に形成さ
れ、前記信号線駆動回路および前記走査線駆動回路は、
対向配置された前記第１および第２パッドによる容量結
合を介して伝送される前記外部信号に基づいて前記信号
線および走査線を駆動する。

【０００８】請求項１の発明を、例えば図１〜図３に対
応づけて説明すると、「表示素子」はＴＦＴ１に、「表
示基板」はアレイ基板３２および対向基板３３に、「第
１パッド」はパッド３４に、「第２パッド」はパッド３
５に、それぞれ対応する。

【０００９】

【発明の実施の形態】以下、本発明に係る表示装置につ
いて、図面を参照しながら具体的に説明する。図１は表
示装置の第１の実施形態の概略構成を示すブロック図で
あり、駆動回路一体型の液晶表示装置の例を示してい
る。図１の表示装置は、アクティブマトリクス型の液晶
表示基板を有する。図示の液晶表示基板は、縦横に配置
された信号線Ｓおよび走査線Ｇの交点付近に配置された
画素表示用のＴＦＴ１を有する画素アレイ部２と、各信
号線Ｓを駆動する信号線駆動回路３と、各走査線Ｇを駆
動する走査線駆動回路４と、外部信号が入力される入力
インターフェース回路５とを備える。入力インターフェ
ース回路５に入力される外部信号は、水平／垂直同期信
号や、クロック信号や、画素データなどである。

【００１０】信号線駆動回路３は、各信号線Ｓを順次駆
動するためのパルスを出力するシフトレジスタ１１と、
画素データをラッチするデータラッチ部１２と、ラッチ
された画素データをアナログの画素データに変換するD/
Aコンバータ部１３とを有する。画素データは、例え
ば、ＲＧＢの各色ごとに６ビットで構成され、D/Aコン
バータ部１３でアナログ変換された後、対応する信号線
Ｓに供給される。

【００１１】走査線駆動回路４は、各走査線Ｇを順次駆
動するためのパルスを出力するシフトレジスタ２１と、
シフトレジスタ２１の各出力端子に接続されたバッファ
回路２２とを有し、バッファ回路２２の出力が各走査線
Ｇに供給される。より詳細には、走査線駆動回路４は、
信号線駆動回路３による信号線Ｓの駆動が一巡するたび
に、次の走査線Ｇに走査パルスを供給する。

【００１２】画素アレイ部２、信号線駆動回路３および
走査線駆動回路４は、例えば、ガラス基板上に形成され
たポリシリコンＴＦＴを用いて形成される。

【００１３】入力インターフェース回路５は、タイミン
グ信号とビデオ信号からなる外部信号を液晶表示装置に
供給する。タイミング信号は、例えば、水平同期信号、
垂直同期信号およびクロックで構成される。また、ビデ
オ信号は、例えば、ＲＧＢの各色ごとに６ビットの信号
で構成される。画素表示クロックの周波数を遅くするた
めに、複数種類の画素データを並列かつ同時に信号線駆
動回路３に供給してもよい。

【００１４】図２は図１の表示装置の外観を示す斜視図
である。図示のように、入力インターフェース回路５に
はＦＰＣ(Flexible Printed Circuit)３１が接着されて
おり、このＦＰＣ３１を介して外部信号が表示装置に供
給される。表示装置は、画素アレイ部２や駆動回路３，
４が形成されたアレイ基板３２と対向基板３３とを、間
に液晶層（図２では不図示）を挟んで封止した構造を有
する。ＦＰＣ３１は、アレイ基板３２の液晶層に接しな
い面に接着される。ＦＰＣ３１とアレイ基板３２との接
着は、汎用の接着剤や異方性導電膜等を用いて行われ
る。

【００１５】図３はＦＰＣ３１と入力インターフェース
回路５との接着部付近の構造を拡大して示した図、図４
は接着部付近の断面構造を示す図である。図３に示すよ
うに、ＦＰＣ３１の基板接触面には、各外部信号に対応
して、パッド３４が形成されている。同様に、アレイ基
板３２の液晶層に接する面にも、各外部信号に対応し
て、パッド３４が形成されている。アレイ基板３２上の
パッド３４は、アレイ基板３２を形成する際に、アルミ
などの導電材料を用いて形成される。

【００１６】ＦＰＣ３１をアレイ基板３２に接着する際
には、ＦＰＣ３１上のパッド３４と、アレイ基板３２上
の対応するパッド３５とが、アレイ基板３２を挟んで対
向配置されるように接着される。これにより、対向配置
されたパッド３４，３５同士は、アレイ基板３２の材料
であるガラスを誘電体として容量結合され、両パッド３
４，３５は、ガラスの誘電率に応じた容量（コンデン
サ）の電極として機能する。

【００１７】図５は入力インターフェース回路５の等価
回路図である。図示のように、ＦＰＣ３１上のパッド３
４とアレイ基板３２上のパッド３５とにより形成される
容量Ｃは、等価的には、各外部信号の供給ラインに直列
に接続される。図５の各容量Ｃを通過した外部信号は、
入力インターフェース回路５内のC-MOSバッファ回路３
６に入力される。各C-MOSバッファ回路３６から出力さ
れた信号は、図１の信号線駆動回路３や走査線駆動回路
４に供給される。

【００１８】一方、図６はＦＰＣ３１上の各パッドとア
レイ基板３２上のパッドとを直結した例を示す図であ
る。両パッドを直結する場合、図６に示すように、アレ
イ基板３２の面積を対向基板３３の面積よりも少し大き
くして、アレイ基板３２内にＦＰＣ３１の圧着領域３７
を設ける必要がある。図６の圧着領域３７はＦＰＣ３１
の接着を行うためにのみ設けられるものであり、アレイ
基板３２上の回路形成には用いられない。

【００１９】これに対して、図３のように容量結合によ
り信号伝送を行う場合、ＦＰＣ３１はアレイ基板３２上
の駆動回路形成領域の裏面に直接接着されるため、図６
のような圧着領域３７が不要となり、アレイ基板３２の
外形寸法を小さくできる。

【００２０】このように、第１の実施形態では、ＦＰＣ
３１を介して液晶表示装置に外部から供給される各種の
外部信号を、ＦＰＣ３１上に形成されたパッド３４と、
これらパッド３４に対向配置されるアレイ基板３２上に
形成されたパッド３５との間での容量結合を利用してア
レイ基板３２に伝送するため、ＦＰＣ３１の圧着領域３
７が不要となり、アレイ基板３２の外形寸法を小さくで
きる。したがって、液晶表示装置の外形寸法に対する実
画面サイズの割合を大きくすることができる。

【００２１】ところで、画素データや水平／垂直同期信
号やクロックなどは容量結合を利用して伝送できるが、
電源線など容量結合で伝送できない線を外部から供給す
る必要がある場合には、例えば、図７に示すように、Ｆ
ＰＣを２つ設けて、一方のＦＰＣ３１は図３と同じよう
に容量結合により信号伝達を行い、他方のＦＰＣ３７は
アレイ基板３２に設けられた圧着領域３７を介して、Ｆ
ＰＣ３１上のパッドとアレイ基板３２上のパッドとを直
結してもよい。

【００２２】また、クロック信号など、ノイズの影響を
受けやすい信号は、容量結合によらずに直結してもよ
い。

【００２３】（第２の実施形態）第１の実施形態は、Ｆ
ＰＣ３１のパッド３４とアレイ基板３２のパッド３５と
を直接接続せずに、容量結合を利用して信号を伝送する
ため、ノイズの影響を受けやすい。そこで、以下に説明
する第２の実施形態では、第１の実施形態に対してノイ
ズ対策を施したことを特徴とする。

【００２４】図８は第２の実施形態のアレイ基板３２の
パターン図であり、パッド３５周辺のパターンを示して
いる。図８に示すように、パッド３５の周囲にはベタ状
のシールド電極４１が形成され、シールド電極４１はア
レイ基板３２の接地端子に接続されている。

【００２５】一方、ＦＰＣ３１上のパッド３４の形状は
第１の実施形態と同じであり、図９に示すように、ＦＰ
Ｃ３１の端辺に沿って一定間隔で複数のパッド３４が一
列に形成されている。パッド３４は、図８に示すアレイ
基板３２上のパッド３５と対向配置されてアレイ基板３
２に接着される。これにより、パッド３４，３５間での
アレイ基板３２の容量による容量結合を介して、ＦＰＣ
３１からアレイ基板３２に各種の外部信号が伝送され
る。

【００２６】第２の実施形態の場合、アレイ基板３２の
パッド３５の周囲にシールド電極４１が形成されている
ため、外部からのノイズの影響を受けにくく、また、隣
接するパッド間でのクロストークも小さいため、Ｓ／Ｎ
比を向上できる。

【００２７】上述した各実施形態では、ＦＰＣ３１を介
して外部からアレイ基板３２に信号を伝送する例を説明
したが、信号伝送手段は、ＦＰＣ３１に限定されず、他
の信号線ケーブルを用いて伝送してもよい。

【００２８】上述した実施形態では、アレイ基板３２の
裏面、すなわち、アレイ基板の液晶層接触面に対向する
面にＦＰＣ３１を接着する例を説明したが、図１０に示
すように、対向基板の裏面にＦＰＣ３１を接着してもよ
い。この場合、ＦＰＣ上のパッド３４とアレイ基板３２
上のパッド３５とは、対向基板と液晶層を合わせた誘電
率により定まる容量により容量結合される。

【００２９】上述した実施形態では、パッドの形成され
たＦＰＣ３１をアレイ基板３２の裏面に接着する例を示
したが、図１１に示すように、アレイ基板３２の両面に
対向配置されるパッド３５，４２を予め形成しておき、
アレイ基板３２の裏面のパッド４２とＦＰＣ３１のパッ
ド３４とを半田等で接続してもよい。このようにすれ
ば、ＦＰＣ３１の接続位置が多少ずれても、アレイ基板
３２の両面のパッド３４，３５を確実に対向配置させる
ことができる。

【００３０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、表示基板の両面側に形成されたパッドの容量結合
により外部信号を表示基板に伝送するため、外部信号を
入力するためのインターフェース領域を表示基板上に設
けなくて済み、表示基板を小型化できる。

【００３１】また、本発明によれば、ＦＰＣ等の信号供
給手段を表示基板上の駆動回路等の形成領域の裏面に直
接接着して外部信号を駆動回路に供給できるため、信号
供給手段を接続する領域を別個に設ける必要がなくな
る。

【００３２】さらに、表示基板上のパッドの周囲にシー
ルド電極を形成することにより、容量結合によるノイズ
や隣接するパッド間のクロストーク等を確実に除去でき
る。

【図面の簡単な説明】

【図１】表示装置の第１の実施形態の概略構成を示すブ
ロック図。

【図２】図１の表示装置の外観を示す斜視図。

【図３】FPCと入力インターフェース回路との接着部付
近の構造を拡大して示した図。

【図４】接着部付近の断面構造を示す図。

【図５】入力インターフェース回路の等価回路図。

【図６】ＦＰＣ上のパッドとアレイ基板上のパッドとを
直結した例を示す図。

【図７】ＦＰＣを２つ設けた例を示す図。

【図８】第２の実施形態のアレイ基板のパターン図。

【図９】ＦＰＣの端辺に沿って一定間隔でパッドが形成
される例を示す図。

【図１０】対向基板の裏面にＦＰＣを接着した例を示す
図。

【図１１】アレイ基板の両面にパッドを形成した例を示
す図。

【符号の説明】

１ ＴＦＴ ２ 画素アレイ部 ３ 信号線駆動回路 ４ 走査線駆動回路 ５ 入力インターフェース回路 １１ シフトレジスタ １２ データラッチ部 １３ D/Aコンバータ部 ２１ シフトレジスタ ２２ バッファ回路 ３１ ＦＰＣ ３２ アレイ基板 ３３ 対向基板 ３４，３５ パッド ３６ C-MOSバッファ回路 ３７ 圧着領域

Claims (6)

【特許請求の範囲】
1. 【請求項１】複数の表示素子と、前記各表示素子に駆動
   電圧を供給する複数の信号線および走査線と、前記信号
   線のそれぞれを駆動する信号線駆動回路と、前記走査線
   のそれぞれを駆動する走査線駆動回路と、が形成された
   表示基板を有し、少なくとも画素データを含む外部信号
   を前記表示基板に供給して前記複数の表示素子の表示制
   御を行う表示装置において、 前記表示基板の第１面側に形成され前記外部信号のそれ
   ぞれが入力される複数の第１パッドと、 前記表示基板の前記第１面の対向面である第２面側に形
   成され前記表示基板を挟んで前記第１面側のパッドのそ
   れぞれに対向配置される複数の第２パッドと、を備え、 前記表示素子、前記信号線および走査線、前記信号線駆
   動回路、および前記走査線駆動回路は、前記表示基板の
   前記第２面側に形成され、 前記信号線駆動回路および前記走査線駆動回路は、対向
   配置された前記第１および第２パッドによる容量結合を
   介して伝送される前記外部信号に基づいて前記信号線お
   よび走査線を駆動することを特徴とする表示装置。
2. 【請求項２】前記表示基板に接続可能とされ前記第１パ
   ッドが形成された信号供給手段を備え、 前記信号供給手段は、前記表示基板を挟んで前記第１パ
   ッドが対応する前記第２パッドに対向配置されるように
   前記表示基板の前記第１面側に接着されることを特徴と
   する請求項１に記載の表示装置。
3. 【請求項３】前記信号供給手段は、ＦＰＣ（Flexible P
   rinted Circuit)であることを特徴とする請求項１また
   は２に記載の表示装置。
4. 【請求項４】前記表示基板は、前記表示素子が形成され
   たアレイ基板と、液晶層を挟んで前記アレイ基板に対向
   配置される対向基板とを有し、 前記アレイ基板の液晶層に接する面を前記第１面とし、
   その面に対向する面を前記第２面とすることを特徴とす
   る請求項１〜３のいずれかに記載の表示装置。
5. 【請求項５】前記外部信号は、画素データ、水平同期信
   号、垂直同期信号およびクロック信号の少なくとも１つ
   を含み、 外部から電源電圧を供給する電源線は、前記表示基板上
   に形成された電源パッドに直結されることを特徴とする
   請求項１〜４のいずれかに記載の表示装置。
6. 【請求項６】前記表示基板の前記第２面側のパッドの周
   囲に、接地端子に接続されるシールド電極を形成したこ
   とを特徴とする請求項１〜５のいずれかに記載の表示装
   置。