JPH11282765A - フラッシュメモリを使用した外部記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】フラッシュメモリは書込み時間が大きいため、
停電時にフラッシュメモリを使用した外部記憶装置に書
込みを行うと、データや管理情報が不定となり、外部記
憶装置に格納されたデータの破壊が起きる可能性があ
る。 【解決手段】本発明は、記憶媒体として使用されるフラ
ッシュメモリ，ホストインタフェース，フラッシュメモ
リを制御する制御回路，ホストインタフェースと制御回
路の間のホストインタフェースバス，ホストインタフェ
ース制御線，フラッシュメモリと制御回路の間のメモリ
アドレスバス，メモリデータバス，メモリ制御線からな
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性メモリで
あるフラッシュメモリを用いたコンピュータの外部記憶
装置のデータ書込み中の停電時のデータ破壊を防ぐ技術
分野に属する。

【０００２】

【従来の技術】外部記憶装置としては磁気ディスクドラ
イブ（ハードディスクドライブ、以下Ｈ／Ｄと記す）が
ある。Ｈ／Ｄは大容量であるが機械部品を使用している
ため、衝撃や振動に弱い欠点がある。この欠点を解消す
るためにフラッシュメモリを記憶媒体に使用した外部記
憶装置が開発された。

【０００３】外部記憶装置はセクタ単位で読み出しや書
込みのアクセスを行う。セクタのサイズとしては５１２
バイトがよく使用されている。

【０００４】フラッシュメモリはその素子の構造から、
書込みを行う前に消去を行う必要がある。また、読み出
しアクセス時間は速いが、消去時間と書込み時間が大き
い。更に、フラッシュメモリは現状では書込み回数に１
０⁵ 回という制限がある。フラッシュメモリ内の一定個
所が書込みの集中により書込み回数の制限に達した場
合、フラッシュメモリのその他の領域が使用可能であっ
ても、外部記憶装置としては、使用不可能となる。

【０００５】そのため、従来はフラッシュメモリをセク
タサイズのデータを格納する物理セクタに分割し、リン
グバッファ形式でホストからの書込みデータをフラッシ
ュメモリのアドレスの小さい物理セクタからアドレス大
きい物理セクタへ書込んでいく追記型のデータ書込み方
式が取られていた。この追記型のデータ書込み方式によ
り、書込み前の消去待ち時間の削減と、フラッシュメモ
リの内の一定個所への書込みの集中を避けることによ
り、フラッシュメモリの寿命を延ばし、フラッシュメモ
リを用いた外部記憶装置の寿命を延ばすことが可能とな
る。

【０００６】

【発明が解決しようとする課題】従来の方式では、フラ
ッシュメモリ内の物理セクタは、ホストからの書込みデ
ータを保持するデータ領域と管理領域に分け、管理領域
にはホストのアクセスアドレスである論理セクタアドレ
スとデータ領域に書かれたデータの有効性を表す無効化
フラグを設けていた。

【０００７】ホストからのデータの書込み時は、ホスト
からの書込みデータをフラッシュメモリの物理セクタの
データ領域に書込んだ後に物理セクタの管理領域にホス
トのアクセスアドレスである論理セクタアドレスを書込
む。ホストからの書込みデータを格納する物理セクタは
次の物理セクタのアドレスに更新される。

【０００８】フラッシュメモリを用いた外部記憶装置で
は、制御回路を持ち、制御回路内にホストからのアクセ
スアドレスである論理セクタアドレスをフラッシュメモ
リ内の物理セクタアドレスに変換するマッピングテーブ
ルと、ホストからの次の書込みデータを格納する物理セ
ンタのアドレスを示すポインタを持つ。マッピングテー
ブルとポインタはホストからの書込みのたびに更新され
るため、ＲＡＭ上に作成される。

【０００９】外部記憶装置の電源断時はＲＡＭの内容は
消えるため、外部記憶装置の電源投入時に制御回路がフ
ラッシュメモリの各物理セクタの管理領域にアクセス
し、マッピングテーブルとポインタを作成する。ポイン
タは、フラッシュメモリの書込みを行わない部分は、消
去後の初期値（通常ビットの値で１）をとることを利用
し、管理領域の論理セクタアドレスが初めてフラッシュ
メモリの初期値をとる物理セクタのアドレスとする。

【００１０】しかし、フラッシュメモリに書込み中に停
電が起きた場合、書込み箇所のデータは不定となる。ま
た、物理セクタのデータ領域に書込み中に停電が起きた
場合、物理セクタのデータ領域のデータは不定になる。
従来の方法では、復電時に作成されるポインタの値は停
電中に書込みを行っていた物理セクタのアドレスとな
り、データ領域には不定のデータが書込まれているにも
関わらず、ホストから書込みデータが書込まれるため、
正常なデータの書込みを行えなくなる。

【００１１】また、管理領域の論理セクタアドレスの書
込み中に停電が起きた場合、書込み中の論理セクタアド
レスが不定となる。この値をｘとすると、ｘが実際に存
在する論理セクタアドレスの場合、復電時に作成される
マッピングテーブルの論理セクタアドレスｘに対する物
理セクタアドレスの値が実際とは異なることとなり、ホ
ストの書込んだデータとは、異なったデータが読み出さ
れることとなる。

【００１２】以上述べたように、従来の方法では、フラ
ッシュメモリに書込み中に停電が起きた場合に、外部記
憶装置内のデータが破壊されるという問題点がある。

【００１３】本発明により、書込み前の消去待ち時間の
削減と、フラッシュメモリ内の一定個所への書込みの集
中を避けることにより、フラッシュメモリの寿命を延ば
し、フラッシュメモリを用いた外部記憶装置の寿命を延
ばすことを可能としつつ、フラッシュメモリを使用した
外部記憶装置の書込み中の停電に伴う格納データの破壊
を避け、格納データの有効性を保証することを可能とす
る。

【００１４】

【課題を解決するための手段】本発明の目的は、ホスト
インタフェース，記憶媒体として使用されるフラッシュ
メモリ，ホストインタフェース，フラッシュメモリを制
御する制御回路，ホストインタフェースと制御回路の間
のホストインタフェースバス，ホストインタフェース制
御線，フラッシュメモリと制御回路の間のメモリアドレ
スバス，メモリデータバス，メモリ制御線からなる。

【００１５】

【発明の実施の形態】以下、図面を用いて本発明の実施
形態を説明する。図１は、本発明の構成例を示す図であ
る。１００は本発明であるフラッシュメモリを使用した
外部記憶装置でありホスト２００と接続される。１はホ
ストインタフェースである。２は本発明の記憶媒体とし
て使われるフラッシュメモリである。３は制御回路でホ
ストインタフェース１，フラッシュメモリ２を制御す
る。制御回路３はホストインタフェースバス４，ホスト
インタフェース制御線５を介してホストインタフェース
１を制御する。フラッシュメモリ２はメモリアドレスバ
ス６，メモリデータバス７，メモリ制御線８を介して制
御回路３により制御される。

【００１６】図２はフラッシュメモリ２の構成である。
フラッシュメモリ２内部はデータの読み書きの単位であ
る物理セクタ２０に分けられる。セクタのデータのサイ
ズとしては５１２バイトがよく使用されている。

【００１７】図３は、物理セクタ２０の構成を表す。物
理セクタ２０はホスト２００からの書込みデータと格納
するデータ領域２１と物理セクタの管理情報を格納する
管理領域２２から構成される。

【００１８】図４は、従来の方式における管理領域２２
の構成である。データ領域２１に書込まれたデータに対
するホスト２００のアクセスアドレスである論理セクタ
アドレス２３とデータ領域２１に書込まれたデータの有
効性を示す無効フラグ２４から構成される。

【００１９】図５は、今回提案する方式における管理領
域２２の構成である。論理セクタアドレス２３と無効フ
ラグ２４に加え、データ領域２１の書込み開始を表す書
込み開始フラグ２５，データ領域２１へのデータの書込
みと管理領域２２の論理セクタアドレス２３の書込みが
終了したことを示す書込み終了フラグ２６から構成され
る。

【００２０】図６は、ホスト２００から外部記憶装置１
００にデータの書込みがあった際のフラッシュメモリ２
へのデータの書込み方法を示す。フラッシュメモリはそ
の素子の構造から、書込みを行う前に消去を行う必要が
ある。また、読み出しアクセス時間は速いが、消去時間
と書込み時間が大きい。更に、フラッシュメモリは現状
では書込み回数に１０⁵ 回という制限がある。フラッシ
ュメモリ内の一定個所が書込みの集中により書込み回数
の制限に達した場合、フラッシュメモリのその他の領域
が使用可能であっても、外部記憶装置としては、使用不
可能となる。

【００２１】そのため、図６に示すように、リングバッ
ファ形式でホスト２００からの書込みデータをフラッシ
ュメモリ２のアドレスの小さい物理セクタ２０からアド
レス大きい物理セクタ２０へ書込んでいく追記型のデー
タ書込み方式を取る。図６において、ホスト２００から
外部記憶装置１００に対し、Ｎ−１回の書込みがあった
とする。網掛けの物理セクタ２０は書込み済の物理セク
タを表し、ホスト200からの書込みデータは網掛けの物
理セクタ２０に格納されている。

【００２２】追記型のデータ書込み方式では、書込みを
行っていない空物理セクタの先頭が次のホスト２００か
らの書込みデータを格納する物理セクタとなる。図６で
は、Ｎ回目（次回）書込みと書かれた物理セクタ２０が
ホスト２００からの次の書込みデータを格納する物理セ
クタである。図６において、Ｎ回目（次回）書込みと書
かれた物理セクタに書込みが行われたら、次にホスト２
００からの書込みデータを格納するのは、Ｎ回目（次
回）書込みと書かれた物理セクタとなる。

【００２３】この追記型のデータ書込み方式により、書
込み前の消去待ち時間の削減と、フラッシュメモリ２内
の一定個所への書込みの集中を避けることにより、フラ
ッシュメモリ２の寿命を延ばし、フラッシュメモリ２を
用いた外部記憶装置１００の寿命を延ばすことが可能と
なる。

【００２４】外部記憶装置１００では、制御回路３内に
論理セクタアドレスをフラッシュメモリ内の物理セクタ
アドレスに変換するマッピングテーブルと、ホストから
の次の書込みデータを格納する物理セクタのアドレスを
示すポインタを持つ。

【００２５】図７は、ホスト２００から外部記憶装置１
００へ論理セクタアドレスＡのデータが書込まれた時の
フラッシュメモリ２の状態の変化を表す。図７の上部は
ホスト２００からの書込みデータをフラッシュメモリ２
に書込んでいる様子を示す。論理ホストアドレスＡの旧
データは先頭の物理セクタに格納されており、ホスト２
００からのデータの書込みが終了していないため、有効
なデータとして扱われる。網掛けの部分は書込み済の物
理セクタであるため、物理アドレスＡ新データ書込みと
書かれた。空物理セクタの先頭の物理セクタのアドレス
がポインタとなる。

【００２６】図７の下部はホスト３００からの書込みデ
ータのフラッシュメモリ２への書込みが終了した後の様
子を示す。論理アドレスＡ新データ書込み終了と書かれ
た物理セクタはホスト２００からのデータの書込みが終
了したため、網掛けになっている。そして、論理セクタ
アドレスＡの旧データを格納していた先頭の物理セクタ
は無効化が実行されている。

【００２７】マッピングテーブルの論理セクタアドレス
Ａに対応する物理セクタアドレスは図７の先頭の物理セ
クタアドレスから論理アドレスＡ新データ書込み終了と
書かれた物理セクタのアドレスに変更される。ポインタ
は、論理アドレスＡ新データ書込み終了と書かれた物理
セクタのアドレスからその次の物理セクタのアドレスに
変更される。

【００２８】図８〜図１０は、従来の方法における図７
の動作の詳細を示す。図８〜図１０の上側の物理セクタ
は図７の先頭の物理セクタを表し、図８〜図１０の下側
の物理セクタは図７の論理アドレスＡの新データの書込
みが行われている物理センタを示す。フラッシュメモリ
２の消去実行後のデータの初期値はビット値で１とす
る。

【００２９】図８では、ホスト２００からの書込みデー
タを下側の物理セクタ２０のデータ領域２１へ書込みの
実行を表している。論理セクタアドレスＡの旧データを
格納している上側の物理セクタ２０ではデータ領域２１
と論理セクタアドレス２３が書込み終了となっている。

【００３０】図９は、図８の次の動作で、下側の物理セ
クタ２０のデータ領域２１の書込みが終了したため、論
理セクタアドレス２３にＡを書込んでいる。

【００３１】図１０は、図９の次の動作で、下側の物理
セクタ２０にホスト２００からの新規書込みデータの書
込みと論理セクタアドレスＡの書込みが終了したため、
旧データを格納している上側の物理セクタ２０の無効フ
ラグをフラッシュメモリの初期値である１から０に書き
換え、上側の物理セクタ２０に格納されたデータを無効
化している。

【００３２】物理セクタ２０に格納されたデータの無効
化は、フラッシュメモリ２の消去単位である消去ブロッ
クが物理セクタ２０の大きさよりも大きい時の消去に備
えて行う。次の書込みに向けて消去ブロックの消去を行
う場合、消去の対象となる消去ブロック内の各物理セク
タ２０の無効フラグ２６を調べ、有効なデータを含む物
理セクタがあったら、空物理セクタに移して無効化して
から消去ブロックの消去を行う。

【００３３】図１１〜図１５に今回提案する方法におけ
る図７の動作の詳細を示す。図８〜図１０に比べてデー
タ領域２１の書込み前に、書込み開始フラグ２５に０を
書込み、初期値の１から０に書換えている点と論理セク
タアドレス２３の書込み後に書込み終了フラグ２６に０
を書込み初期値の１から０に書換えている点が異なる。
書込み開始フラグ２５への０の書込みは図１１が表して
おり、書込み終了フラグ２６への０の書込みは図１４が
表している。図１２は図８に、図１３は図９に、図１５
は図１０に対応している。

【００３４】マッピングテーブルとポインタはホスト２
００からの書込みのたびに更新されるため、制御回路３
のＲＡＭ上に作成される。外部記憶装置１００の電源断
時はＲＡＭの内容は消えるため、外部記憶装置１００の
電源投入時に制御回路３がフラッシュメモリ２の各物理
セクタ２０の管理領域２２にアクセスし、マッピングテ
ーブルとポインタを作成する。

【００３５】従来の方法では、管理領域２２には論理セ
クタアドレス２３と無効化フラグ２４のみしか含まれて
ないため、マッピングテーブルは論理セクタアドレス２
３が初期値ではなく、実際に存在する論理セクタアドレ
スの範囲をとり、無効化フラグ２４が０でない物理セク
タの論理セクタアドレス２３と論理セクタアドレスとの
対応表を作ることにより作成する。

【００３６】同じ論理セクタアドレス２３の値を持つ物
理セクタ２０が複数個存在した場合は、フラッシュメモ
リ２に追記型で書込みを行っていることから最後に書込
みが行われた物理セクタ２０を割り出し、その物理セク
タのアドレスをマッピングテーブルに登録する。ポイン
タは、物理セクタ２０の書込みを行わない部分は、論理
セクタアドレス２３がビットの値で１となる初期値をと
ることを利用し、管理領域２２の論理セクタアドレス２
３が初めて初期値をとる物理セクタ２０のアドレスとす
る。

【００３７】上記の方法で外部記憶装置１００のフラッ
シュメモリ２のデータ管理を行った場合、フラッシュメ
モリ２への書込みを行っていない時に停電が起きたり電
源断になった場合は、外部記憶装置１００内に格納され
たデータの破壊は起こらない。しかし、物理セクタ２０
への書込み中に停電が起きた場合、外部記憶装置100内
に格納されたデータの破壊が起こる。

【００３８】図１６，図１７を使用して物理セクタ２０
に書込みを行っている際の停電による外部記憶装置１０
０内に格納されたデータの破壊を説明する。データの破
壊は、フラッシュメモリ２に書込み中に停電が起きた場
合、書込み箇所のデータは不定となることに起因する。

【００３９】図１６はデータ領域２１の書込み中に停電
が起きた物理セクタ２０を表す。データ領域２１の書込
み中に停電が起きたのでデータ領域２１のデータの値は
不定になる。従来の方法で、復電後、ポインタを作成し
た場合、図１６で示す物理セクタ２０の論理セクタアド
レス２３は初期値のままなので、図１６で示される物理
セクタ２０が次のホスト２００からの書込みデータを格
納する物理セクタとなる。しかし、図１６で示される物
理セクタ２０はデータ領域２１に既に不定のデータが書
込まれているため、新たにホスト２００からの次の書込
みデータを正常に書込むことはできなくなる。

【００４０】図１７の下側の物理セクタ２０は、論理セ
クタアドレス２３の書込み中に停電が起きた物理セクタ
２０を表す。論理セクタアドレス２３に書込み中に停電
が起きたので、論理セクタアドレス２３は不定になる。
図１７の下側の物理セクタ２０の論理セクタアドレス２
３の値をｘとすると、ｘが実際に存在する論理セクタア
ドレスの場合、図１７の上側の物理セクタ２０のように
論理セクフアドレスｘで有効なデータを格納した物理セ
クタ２０が存在する可能性がある。

【００４１】従来の方法でマッピングテーブルを作成し
た場合、論理セクタアドレスｘのデータを格納している
のは、図１７の下側の物理セクタ２０として登録され
る。この結果、ホスト２００から論理セクタアドレスｘ
のデータが読み出された場合、真の値は図１７の上側の
物理セクタ２０のデータ領域２１に書込まれているデー
タであるにも関わらず、図１７の下側の物理セクタ２０
のデータ領域２１に書込まれているデータが読み出され
てしまう。

【００４２】提案する方法では、各物理セクタ２０の管
理領域２２の書込み終了フラグ２６の値が論理セクタア
ドレス２３の書込みが終了したことを示す０である物理
セクタの論理セクタアドレス２３と物理セクタアドレス
との対応表を作ることにより作成する。論理セクタアド
レス２３の書込みが終了した物理セクタのみをマッピン
グテーブル作成の対象とするため、図１７で示したよう
なデータの破壊はなくなる。

【００４３】また、提案する方法では、マッピングテー
ブルは各セクタ２０の管理領域２２の論理セクタアドレ
ス２３を参照するのではなく、書込み開始フラグ２５の
値が初めて１になる物理セクタのアドレスとする。物理
セクタ２０の書込みは書込み開始フラグ２５を０にして
から行うため、図１６で示したように、不定データが書
込まれているデータ領域２１へホスト２００からの書込
みデータを書込むようなデータ破壊はなくなる。

【００４４】

【発明の効果】以上説明したように、本発明により、書
込み前の消去待ち時間の削減と、フラッシュメモリ内の
一定個所への書込みの集中を避けることにより、フラッ
シュメモリの寿命を延ばし、フラッシュメモリを用いた
外部記憶装置の寿命を延ばすことを可能としつつ、フラ
ッシュメモリを使用した外部記憶装置の書込み中の停電
に伴う格納データの破壊を避け、格納データの有効性を
保証することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例である外部記憶装置構成例を示
す図である。

【図２】図１のフラッシュメモリの構成を示す図であ
る。

【図３】図２の物理セクタの構成を示す図である。

【図４】従来の方式における管理領域の構成を示す図で
ある。

【図５】本発明で提案する方式における管理領域の構成
を示す図である。

【図６】本発明のホストから外部記憶装置にデータの書
込みがあった際のフラッシュメモリへのデータの書込み
方法を示す図である。

【図７】図６のホストから外部記憶装置へ論理セクタア
ドレスＡのデータが書込まれた時のフラッシュメモリの
状態の変化を表す図である。

【図８】従来の方法におけるホストから外部記憶装置へ
論理セクタアドレスＡのデータが書込まれた時のフラッ
シュメモリの状態の変化の詳細を示す図である。

【図９】従来の方法におけるホストから外部記憶装置へ
論理セクタアドレスＡのデータが書込まれた時のフラッ
シュメモリの状態の変化の詳細を示す図である。

【図１０】従来の方法におけるホストから外部記憶装置
へ論理セクタアドレスＡのデータが書込まれた時のフラ
ッシュメモリの状態の変化の詳細を示す図である。

【図１１】本発明で提案する方法におけるホストから外
部記憶装置へ論理セクタアドレスＡのデータが書込まれ
た時のフラッシュメモリの状態の変化の詳細を示す図で
ある。

【図１２】本発明で提案する方法におけるホストから外
部記憶装置へ論理セクタアドレスＡのデータが書込まれ
た時のフラッシュメモリの状態の変化の詳細を示す図で
ある。

【図１３】本発明で提案する方法におけるホストから外
部記憶装置へ論理セクタアドレスＡのデータが書込まれ
た時のフラッシュメモリの状態の変化の詳細を示す図で
ある。

【図１４】本発明で提案する方法におけるホストから外
部記憶装置へ論理セクタアドレスＡのデータが書込まれ
た時のフラッシュメモリの状態の変化の詳細を示す図で
ある。

【図１５】本発明で提案する方法におけるホストから外
部記憶装置へ論理セクタアドレスＡのデータが書込まれ
た時のフラッシュメモリの状態の変化の詳細を示す図で
ある。

【図１６】本発明のデータ領域の書込み中に停電が起き
た物理セクタを表す図である。

【図１７】本発明の論理セクタアドレスの書込み中に停
電が起きた物理セクタを表す図である。

【符号の説明】

１…ホストインタフェース、２…フラッシュメモリ、３
…制御回路、４…ホストインタフェースバス、５…ホス
トインタフェース制御線、６…メモリアドレスバス、７
…メモルデータバス、８…メモリ制御線、２０…物理セ
クタ、２１…データ領域、２２…管理領域、２３…論理
セクタアドレス、２４…無効フラグ、２５…書込み開始
フラグ、２６…書込み終了フラグ、１００…外部記憶装
置、２００…ホスト。

Claims (2)

【特許請求の範囲】
1. 【請求項１】フラッシュメモリを記憶媒体とし、フラッ
   シュメモリ内部をデータの読み書きの単位である物理セ
   クタに分け、リングバッファ形式でホストからの書込み
   データをフラッシュメモリのアドレスの小さい物理セク
   タからアドレスの大きい物理セクタへ書込んでいく追記
   型のデータ書込み方式をとり、物理セクタはホストから
   の書込みデータを保持するデータ領域と管理領域に分
   け、管理領域にはホストのアクセスアドレスである論理
   セクタアドレスとデータ領域に書かれたデータの有効性
   を表す無効化フラグに加え、データ領域の書込み開始を
   表す書込み開始フラグ，データ領域へのデータの書込み
   と管理領域の論理セクタアドレスの書込みが終了したこ
   とを示す書込み終了フラグを設け、電源投入時にフラッ
   シュメモリ内の各物理セクタの管理領域の書込み開始フ
   ラグの値を参照して最後に書込みが行われた物理セクタ
   の位置を知ることにより次に書込みを行う物理セクタの
   位置を決めるとともに、書込み終了フラグの値を参照し
   て最後に書込まれたデータの有効性を判断することによ
   り、フラッシュメモリへの書込み中の停電に伴う格納デ
   ータの破壊を避け、格納データの有効性を保証すること
   を特徴とするフラッシュメモリを使用した外部記憶装
   置。
2. 【請求項２】請求項１において、フラッシュメモリを複
   数使用したことを特徴とするフラッシュメモリを使用し
   た外部記憶装置。