JPH11283988A - 半導体膜の製造方法 - Google Patents
半導体膜の製造方法Info
- Publication number
- JPH11283988A JPH11283988A JP8731898A JP8731898A JPH11283988A JP H11283988 A JPH11283988 A JP H11283988A JP 8731898 A JP8731898 A JP 8731898A JP 8731898 A JP8731898 A JP 8731898A JP H11283988 A JPH11283988 A JP H11283988A
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- semiconductor film
- vacuum
- substrate
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 70
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000137 annealing Methods 0.000 claims abstract description 24
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052796 boron Inorganic materials 0.000 claims abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 7
- 239000011574 phosphorus Substances 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 238000012545 processing Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 21
- 239000010409 thin film Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000001773 deep-level transient spectroscopy Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002772 conduction electron Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 トラップをなくし、キャリヤ移動度の改善さ
れた半導体膜が形成された基板およびトラップをなくす
方法を提供する。 【解決手段】 本発明の半導体膜が形成された基板は、
その上に半導体膜が形成された基板であって、前記半導
体膜が、ｎ型化するためのリンおよびボロンのうちいず
れかを含んで窒素アニールされたのち、当該基板が真空
アニールされて窒素が外方拡散されることによって前記
半導体膜中の窒素が外方拡散され窒素起源のトラップが
減少させられて所定のトラップ濃度とされたものであ
る。
れた半導体膜が形成された基板およびトラップをなくす
方法を提供する。 【解決手段】 本発明の半導体膜が形成された基板は、
その上に半導体膜が形成された基板であって、前記半導
体膜が、ｎ型化するためのリンおよびボロンのうちいず
れかを含んで窒素アニールされたのち、当該基板が真空
アニールされて窒素が外方拡散されることによって前記
半導体膜中の窒素が外方拡散され窒素起源のトラップが
減少させられて所定のトラップ濃度とされたものであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタな
どの半導体膜が形成された基板または半導体基板に関す
る。
どの半導体膜が形成された基板または半導体基板に関す
る。
【０００２】
【従来の技術および発明が解決しようとする課題】薄膜
多結晶シリコンの製造方法の一例として、基板上に非晶
質シリコン薄膜を形成し、この非晶質シリコン薄膜を熱
処理して結晶化させる、固相成長法により結晶粒径の大
きな薄膜多結晶シリコンをうるパーシャルドーピング法
が知られている。
多結晶シリコンの製造方法の一例として、基板上に非晶
質シリコン薄膜を形成し、この非晶質シリコン薄膜を熱
処理して結晶化させる、固相成長法により結晶粒径の大
きな薄膜多結晶シリコンをうるパーシャルドーピング法
が知られている。
【０００３】パーシャルドーピング法によれば、非晶質
シリコン薄膜中の特定の部分から結晶化が開始されるた
め、結晶核の発生を制御することができ、比較的大きな
結晶粒径を有する薄膜多結晶シリコンを得ることができ
る。
シリコン薄膜中の特定の部分から結晶化が開始されるた
め、結晶核の発生を制御することができ、比較的大きな
結晶粒径を有する薄膜多結晶シリコンを得ることができ
る。
【０００４】しかしながら、この公知の技術は薄膜多結
晶シリコンを光起電力素子に応用するものであり、その
光電変換効率を向上させるためのものであるため、従来
のパーシャルドーピング法により得られる薄膜多結晶シ
リコンでは光起電力素子以外の応用を図るばあいにキャ
リヤ移動度の向上については限界がある。
晶シリコンを光起電力素子に応用するものであり、その
光電変換効率を向上させるためのものであるため、従来
のパーシャルドーピング法により得られる薄膜多結晶シ
リコンでは光起電力素子以外の応用を図るばあいにキャ
リヤ移動度の向上については限界がある。
【０００５】特開平７−１４７６４号公報（以下、「従
来技術」という）によれば、薄膜多結晶シリコンは、厚
み方向に結晶粒界が実質的に存在していないため、キャ
リヤ移動度が高く、光起電力素子の光電変換層に薄膜多
結晶シリコンを用いたばあい、高い光電変換効率が得ら
れることが開示されている。
来技術」という）によれば、薄膜多結晶シリコンは、厚
み方向に結晶粒界が実質的に存在していないため、キャ
リヤ移動度が高く、光起電力素子の光電変換層に薄膜多
結晶シリコンを用いたばあい、高い光電変換効率が得ら
れることが開示されている。
【０００６】従来技術の薄膜多結晶シリコンは、ＣＶＤ
法により形成した第１の非晶質シリコン層２２の上に、
ドープされていない第２の非晶質シリコン層２４を形成
し、さらに、第１の非晶質シリコン層および第２の非晶
質シリコン層を真空または窒素雰囲気中で６００℃、１
０時間熱処理することによって得られる（図６参照）。
法により形成した第１の非晶質シリコン層２２の上に、
ドープされていない第２の非晶質シリコン層２４を形成
し、さらに、第１の非晶質シリコン層および第２の非晶
質シリコン層を真空または窒素雰囲気中で６００℃、１
０時間熱処理することによって得られる（図６参照）。
【０００７】また従来技術における熱処理は、図７に示
されるように、ステージ３３にはヒーター３４が設けら
れており、非晶質シリコン層３２が形成された基板３１
側から非晶質シリコン層３２を加熱することができるよ
うにされている。
されるように、ステージ３３にはヒーター３４が設けら
れており、非晶質シリコン層３２が形成された基板３１
側から非晶質シリコン層３２を加熱することができるよ
うにされている。
【０００８】かかる従来の製法のばあい、Ｓｉにリンや
ボロンを拡散する際に窒素を含んだ状態のものが拡散源
として用いられている。本発明者らの研究結果によれ
ば、拡散の際に窒素がＳｉ表面から内方拡散し、トラッ
プを形成するものと考えられる。これがキャリヤ移動度
を下げ、その結果消費電力、応答速度の性能の向上を妨
げているという問題がある。
ボロンを拡散する際に窒素を含んだ状態のものが拡散源
として用いられている。本発明者らの研究結果によれ
ば、拡散の際に窒素がＳｉ表面から内方拡散し、トラッ
プを形成するものと考えられる。これがキャリヤ移動度
を下げ、その結果消費電力、応答速度の性能の向上を妨
げているという問題がある。
【０００９】つぎに、キャリヤ移動度の妨げとなるトラ
ップについて説明する。一般に、電気伝導に寄与してい
る伝導電子や正孔を捕獲し、電気伝導への寄与を妨げる
作用をもつ部分をトラップといい、トラップを形成する
ある種の不純物や格子欠陥を捕獲中心という。トラップ
された電子や正孔も外因的要素、たとえば熱的、光学的
エネルギーを吸収して再び伝導帯や価電子帯に励起さ
れ、伝導電子や正孔となる。伝導電子または正孔が捕獲
中心にトラップされる数量は、単位時間当たりのキャリ
ヤ密度（１／ｃｍ3Ｓ）で表される。
ップについて説明する。一般に、電気伝導に寄与してい
る伝導電子や正孔を捕獲し、電気伝導への寄与を妨げる
作用をもつ部分をトラップといい、トラップを形成する
ある種の不純物や格子欠陥を捕獲中心という。トラップ
された電子や正孔も外因的要素、たとえば熱的、光学的
エネルギーを吸収して再び伝導帯や価電子帯に励起さ
れ、伝導電子や正孔となる。伝導電子または正孔が捕獲
中心にトラップされる数量は、単位時間当たりのキャリ
ヤ密度（１／ｃｍ3Ｓ）で表される。
【００１０】以上説明したトラップがたとえばトランジ
スタ中に存在するとキャリヤ移動度を制限することが容
易に理解されるが、前述した従来技術においてＳｉ中に
リンやボロンを拡散する際、窒素を含んだ形でリンやボ
ロンを拡散するので、窒素もＳｉ中に拡散され（いわゆ
る内方拡散）ることとなり、この窒素がトラップの形成
の原因となっていると考えられる。
スタ中に存在するとキャリヤ移動度を制限することが容
易に理解されるが、前述した従来技術においてＳｉ中に
リンやボロンを拡散する際、窒素を含んだ形でリンやボ
ロンを拡散するので、窒素もＳｉ中に拡散され（いわゆ
る内方拡散）ることとなり、この窒素がトラップの形成
の原因となっていると考えられる。
【００１１】このような窒素がトラップの形成の寄与し
ていることについてはN. Fuma, K.Tashiro, K. Kakumot
o and Y. Takanoらの報告（Jpn. J. Appl. Phyo. Vol.
35,1996, pp. 1993-1999）がある。
ていることについてはN. Fuma, K.Tashiro, K. Kakumot
o and Y. Takanoらの報告（Jpn. J. Appl. Phyo. Vol.
35,1996, pp. 1993-1999）がある。
【００１２】本発明は、本発明者らの研究の結果に基づ
いて、トラップをなくす方法を提供しようとするもので
あり、本発明は、トラップをなくし、キャリヤ移動度の
改善された半導体膜が形成された基板およびトラップを
なくす半導体膜の製造方法を提供することを目的とす
る。
いて、トラップをなくす方法を提供しようとするもので
あり、本発明は、トラップをなくし、キャリヤ移動度の
改善された半導体膜が形成された基板およびトラップを
なくす半導体膜の製造方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明の請求項１にかか
わる半導体膜の製造方法は、基板上にＳｉ多結晶からな
る半導体膜を形成し、該半導体膜をｎ型化するためのリ
ンおよびボロンのうちいずれかと窒素とを含むガスを用
いて前記半導体膜を窒素アニールしたのち、当該基板を
温度４５０〜７５０℃、真空度０．９×１０-4〜１．１
×１０-4Ｔｏｒｒ、処理時間が０．５〜１時間によっ
て、真空アニールして前記半導体膜中の窒素を外方拡散
することにより前記半導体膜中の窒素起因のトラップを
所定のトラップ濃度とするものである。
わる半導体膜の製造方法は、基板上にＳｉ多結晶からな
る半導体膜を形成し、該半導体膜をｎ型化するためのリ
ンおよびボロンのうちいずれかと窒素とを含むガスを用
いて前記半導体膜を窒素アニールしたのち、当該基板を
温度４５０〜７５０℃、真空度０．９×１０-4〜１．１
×１０-4Ｔｏｒｒ、処理時間が０．５〜１時間によっ
て、真空アニールして前記半導体膜中の窒素を外方拡散
することにより前記半導体膜中の窒素起因のトラップを
所定のトラップ濃度とするものである。
【００１４】
【発明の実施の形態】以下、添付図面を参照しつつ、本
発明にかかわる半導体膜が形成された基板の実施の形態
について説明する。以下に説明する点以外は従来技術と
同様である。
発明にかかわる半導体膜が形成された基板の実施の形態
について説明する。以下に説明する点以外は従来技術と
同様である。
【００１５】本実施の形態においては、絶縁性基板上
に、Ｓｉ半導体膜をたとえばスパッタリング法などによ
って形成する。
に、Ｓｉ半導体膜をたとえばスパッタリング法などによ
って形成する。
【００１６】つぎに、この基板を窒素アニールする。窒
素アニールは、半導体膜をｎ型化するためのリンおよび
ボロンのうちいずれかと窒素とを含むガスを用いて窒素
雰囲気のもとで温度５００℃±５０℃、時間３０分±３
分の条件によって行なった。こののち、半導体膜中のト
ラップの生成状態を調査した。図１は、基板上に半導体
膜を形成したのち、この基板を窒素アニールしたばあい
における、ＤＬＴＳ（deep level transient spectrosc
opy）ｓｉｇｎａｌを測定した結果を示す説明図であ
る。ＤＬＴＳ ｓｉｇｎａｌは、３００°Ｋまでの温度
範囲で、真空度１×１０-4Ｔｏｒｒで、電圧を接合の逆
方向に印加して不純物トラップの濃度を測定するもので
ある。図中、２６０°Ｋ近辺のピークがトラップの存在
を意味している。
素アニールは、半導体膜をｎ型化するためのリンおよび
ボロンのうちいずれかと窒素とを含むガスを用いて窒素
雰囲気のもとで温度５００℃±５０℃、時間３０分±３
分の条件によって行なった。こののち、半導体膜中のト
ラップの生成状態を調査した。図１は、基板上に半導体
膜を形成したのち、この基板を窒素アニールしたばあい
における、ＤＬＴＳ（deep level transient spectrosc
opy）ｓｉｇｎａｌを測定した結果を示す説明図であ
る。ＤＬＴＳ ｓｉｇｎａｌは、３００°Ｋまでの温度
範囲で、真空度１×１０-4Ｔｏｒｒで、電圧を接合の逆
方向に印加して不純物トラップの濃度を測定するもので
ある。図中、２６０°Ｋ近辺のピークがトラップの存在
を意味している。
【００１７】また、図２は半導体膜中のトラップ生成が
半導体膜中の窒素濃度に対応するものであり、深さ方向
に変化していることを概念的に示した説明図である。図
において、１は窒素濃度であり、２は空孔濃度であり、
３はトラップ濃度である。図中、破線は窒素アニールに
よる窒素濃度１を示し細実線が空孔濃度２を示す。トラ
ップの生成を表わすトラップ濃度３は、破線および細実
線の交差する点よりも下側の太実線で示される曲線で表
わされる。
半導体膜中の窒素濃度に対応するものであり、深さ方向
に変化していることを概念的に示した説明図である。図
において、１は窒素濃度であり、２は空孔濃度であり、
３はトラップ濃度である。図中、破線は窒素アニールに
よる窒素濃度１を示し細実線が空孔濃度２を示す。トラ
ップの生成を表わすトラップ濃度３は、破線および細実
線の交差する点よりも下側の太実線で示される曲線で表
わされる。
【００１８】つぎに、前記基板を真空アニールする。真
空アニールは、温度４５０〜７５０℃、真空度０．９〜
１．１×１０-4Ｔｏｒｒ、および時間０．５〜１時間に
よって行なった。このように温度、真空度、時間の範囲
を定める理由は、いずれも真空アニールによる窒素の外
方拡散効果をうるためであり、本発明者らが実験の結
果、見出したものである。
空アニールは、温度４５０〜７５０℃、真空度０．９〜
１．１×１０-4Ｔｏｒｒ、および時間０．５〜１時間に
よって行なった。このように温度、真空度、時間の範囲
を定める理由は、いずれも真空アニールによる窒素の外
方拡散効果をうるためであり、本発明者らが実験の結
果、見出したものである。
【００１９】図３は、真空アニール後のＤＬＴＳ ｓｉ
ｇｎａｌを測定した結果を示す説明図である。図１と比
較して、トラップの存在を示すピークが消失しているこ
とがわかる。
ｇｎａｌを測定した結果を示す説明図である。図１と比
較して、トラップの存在を示すピークが消失しているこ
とがわかる。
【００２０】図に示されるように、図１にはピークを示
したＤＬＴＳ ｓｉｇｎａｌは図３では全くみられず、
明らかに、トラップが消滅していることを示している。
したＤＬＴＳ ｓｉｇｎａｌは図３では全くみられず、
明らかに、トラップが消滅していることを示している。
【００２１】図４は、図２に対応する、トラップ生成の
深さ分布を示す説明図であるが、窒素の濃度が図２に比
較して明らかに下がっているため、トラップが著しく少
なくなっていることがわかる。
深さ分布を示す説明図であるが、窒素の濃度が図２に比
較して明らかに下がっているため、トラップが著しく少
なくなっていることがわかる。
【００２２】図５は、このようにしてえた半導体膜を形
成した基板において、キャリヤのライフタイムを、ボロ
ン拡散後、窒素アニール後、真空アニール後それぞれ測
定して比較した結果を示す説明図である。
成した基板において、キャリヤのライフタイムを、ボロ
ン拡散後、窒素アニール後、真空アニール後それぞれ測
定して比較した結果を示す説明図である。
【００２３】図からわかるように、窒素アニールにより
著しく低下したキャリヤのライフタイムがボロン拡散後
のデータにほぼ戻っている。したがって、当初の材料設
計の所望のライフタイムが実現できる。本発明の実施の
形態にかかわるＳｉ半導体膜をガラス基板上に形成して
えたＴＦＴでは、応答速度の向上とともに消費電力の低
下が確認された。
著しく低下したキャリヤのライフタイムがボロン拡散後
のデータにほぼ戻っている。したがって、当初の材料設
計の所望のライフタイムが実現できる。本発明の実施の
形態にかかわるＳｉ半導体膜をガラス基板上に形成して
えたＴＦＴでは、応答速度の向上とともに消費電力の低
下が確認された。
【００２４】本実施の形態においては、基板上に形成し
たＳｉ半導体膜において窒素アニール後さらに真空アニ
ールした例を示したが、本発明にかかわる真空アニール
はこれに限らず、バルクのＳｉ基板についても適用して
同じ効果をうる。
たＳｉ半導体膜において窒素アニール後さらに真空アニ
ールした例を示したが、本発明にかかわる真空アニール
はこれに限らず、バルクのＳｉ基板についても適用して
同じ効果をうる。
【００２５】
【発明の効果】以上説明したように、本発明の半導体膜
の製造方法により、トラップのない、キャリヤ移動度の
向上した半導体膜または半導体基板をうることができ
る。
の製造方法により、トラップのない、キャリヤ移動度の
向上した半導体膜または半導体基板をうることができ
る。
【図１】本発明の実施の形態にかかわる窒素アニール前
のＤＬＴＳ ｓｉｇｎａｌを示す説明図である。
のＤＬＴＳ ｓｉｇｎａｌを示す説明図である。
【図２】本発明の実施の形態にかかわる窒素アニール前
のトラップ濃度の深さ方向分布を示す説明図である。
のトラップ濃度の深さ方向分布を示す説明図である。
【図３】本発明の実施の形態にかかわる窒素アニール後
のＤＬＴＳ ｓｉｇｎａｌを示す説明図である。
のＤＬＴＳ ｓｉｇｎａｌを示す説明図である。
【図４】本発明の実施の形態にかかわる窒素アニール後
のトラップ濃度の深さ方向分布を示す説明図である。
のトラップ濃度の深さ方向分布を示す説明図である。
【図５】本発明の実施の形態にかかわる半導体膜中のキ
ャリヤのライフタイムを比較して示した説明図である。
ャリヤのライフタイムを比較して示した説明図である。
【図６】従来技術が対象とするＳｉ基板の構造を概念的
に示す説明図である。
に示す説明図である。
【図７】従来技術による熱処理のための装置を概念的に
示す説明図である。
示す説明図である。
１ 窒素濃度 ２ 空孔濃度 ３ トラップ濃度
Claims (1)
- 【請求項１】 基板上にＳｉ多結晶からなる半導体膜を
形成し、該半導体膜をｎ型化するためのリンおよびボロ
ンのうちいずれかと窒素とを含むガスを用いて前記半導
体膜を窒素アニールしたのち、当該基板を温度４５０〜
７５０℃、真空度０．９×１０-4〜１．１×１０-4Ｔｏ
ｒｒ、処理時間が０．５〜１時間によって、真空アニー
ルして前記半導体膜中の窒素を外方拡散することにより
前記半導体膜中の窒素起因のトラップを所定のトラップ
濃度とする半導体膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8731898A JPH11283988A (ja) | 1998-03-31 | 1998-03-31 | 半導体膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8731898A JPH11283988A (ja) | 1998-03-31 | 1998-03-31 | 半導体膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11283988A true JPH11283988A (ja) | 1999-10-15 |
Family
ID=13911506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8731898A Pending JPH11283988A (ja) | 1998-03-31 | 1998-03-31 | 半導体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11283988A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018152434A (ja) * | 2017-03-10 | 2018-09-27 | 信越半導体株式会社 | シリコン結晶の窒素濃度測定方法 |
-
1998
- 1998-03-31 JP JP8731898A patent/JPH11283988A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018152434A (ja) * | 2017-03-10 | 2018-09-27 | 信越半導体株式会社 | シリコン結晶の窒素濃度測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007901B1 (ko) | 단결정박막의 제조방법 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP2005159312A (ja) | 太陽電池用多結晶シリコン基板の母材および太陽電池用多結晶シリコン基板 | |
| JPH0697070A (ja) | 多結晶シリコン膜の製造方法 | |
| US20020132455A1 (en) | Method for forming crystalline silicon layer and crystalline silicon semiconductor device | |
| JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPH02194620A (ja) | 半導体薄膜の結晶成長方法 | |
| JP3091882B2 (ja) | 半導体装置及びその製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JPS58182816A (ja) | シリコン系半導体材料の再結晶方法 | |
| JP2000353706A (ja) | 半導体装置の製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JPH02238617A (ja) | 半導体薄膜の結晶成長方法 | |
| JP2889718B2 (ja) | 光起電力装置の製造方法 | |
| JPH04229664A (ja) | 光起電力装置及びその製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JP2794092B2 (ja) | シリコン基体の製造方法 |