JPH11284106A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11284106A JPH11284106A JP10083040A JP8304098A JPH11284106A JP H11284106 A JPH11284106 A JP H11284106A JP 10083040 A JP10083040 A JP 10083040A JP 8304098 A JP8304098 A JP 8304098A JP H11284106 A JPH11284106 A JP H11284106A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- organic insulating
- sealing material
- semiconductor device
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＢＧＡ型半導体装置の反り変形の発生を防止
しＤ／Ｃ動作検査工程、はんだ実装時の接続信頼性向
上。 【解決手段】絶縁ベース基材１、配線パターン２、半導
体素子６を搭載する面の裏面に形成された外部接続端子
４から構成される半導体素子用搭載基板に、接着材７を
介して配線パターンと電気的に接続された半導体素子か
らなる半導体装置を有機絶縁封止材９で封止する際、封
止材の外壁側の厚さと、半導体素子を介した領域の半導
体素子搭載用基板の厚さの比が１．１〜２．１であり、
有機絶縁封止材が成形温度と室温の間でガラス転移温度
を有し、搭載基板と封止材の線膨張係数の差が０．６×
１０−５／℃以上、成形時の硬化収縮率を０．１１％以
下とする。
しＤ／Ｃ動作検査工程、はんだ実装時の接続信頼性向
上。 【解決手段】絶縁ベース基材１、配線パターン２、半導
体素子６を搭載する面の裏面に形成された外部接続端子
４から構成される半導体素子用搭載基板に、接着材７を
介して配線パターンと電気的に接続された半導体素子か
らなる半導体装置を有機絶縁封止材９で封止する際、封
止材の外壁側の厚さと、半導体素子を介した領域の半導
体素子搭載用基板の厚さの比が１．１〜２．１であり、
有機絶縁封止材が成形温度と室温の間でガラス転移温度
を有し、搭載基板と封止材の線膨張係数の差が０．６×
１０−５／℃以上、成形時の硬化収縮率を０．１１％以
下とする。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装型の半導
体装置に関する。
体装置に関する。
【０００２】
【従来の技術】近年、半導体の動向としては高密度実装
化が進んでおり、これに伴い半導体装置はピン挿入型か
ら表面実装型のパッケージに主流が移っている。また半
導体の集積度が向上するに従い、パッケージの入出力端
子数が増加している。これまで、表面実装型の代表的な
半導体装置として、金属リードフレームに半導体素子を
搭載し、金線ワイヤーボンディングした後に全体を封止
し外部リードを切断・成形して封止部側面より出す構
造、例えばＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）等が使用されてきた。しかし、これを多端子化する
には、端子ピッチを縮小する必要があり、０．５ｍｍピ
ッチ以下の領域では、半導体装置を搭載するマザーボー
ドとの接続に高度な技術が必要となる。このため、外面
素子をアレイ状に配したＯＭＰＡＣ（Ｏｖｅｒ−Ｍｏｌ
ｄｅｄ Ｐａｄ Ｇｒｉｄ Ｃａｒｒｉｅｒ）方式のＢ
ＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が開発され、
実用化が進められている。このＢＧＡは、前記のＱＦＰ
よりも、単位面積あたりの外部端子を多く配置すること
ができ、マザーボード上への面付け実装が容易であり、
かつ小型化が容易になる。
化が進んでおり、これに伴い半導体装置はピン挿入型か
ら表面実装型のパッケージに主流が移っている。また半
導体の集積度が向上するに従い、パッケージの入出力端
子数が増加している。これまで、表面実装型の代表的な
半導体装置として、金属リードフレームに半導体素子を
搭載し、金線ワイヤーボンディングした後に全体を封止
し外部リードを切断・成形して封止部側面より出す構
造、例えばＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）等が使用されてきた。しかし、これを多端子化する
には、端子ピッチを縮小する必要があり、０．５ｍｍピ
ッチ以下の領域では、半導体装置を搭載するマザーボー
ドとの接続に高度な技術が必要となる。このため、外面
素子をアレイ状に配したＯＭＰＡＣ（Ｏｖｅｒ−Ｍｏｌ
ｄｅｄ Ｐａｄ Ｇｒｉｄ Ｃａｒｒｉｅｒ）方式のＢ
ＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が開発され、
実用化が進められている。このＢＧＡは、前記のＱＦＰ
よりも、単位面積あたりの外部端子を多く配置すること
ができ、マザーボード上への面付け実装が容易であり、
かつ小型化が容易になる。
【０００３】
【発明が解決しようとする課題】前記のように外部端子
であるはんだボールを半導体搭載用基板の表面から取り
出す構造の半導体装置では容易に多ピン化が図れるとい
う利点がある。しかしその反面、半導体装置の形状が片
面封止構造であること、半導体素子搭載用基板と有機絶
縁封止材との物性値の大きな差異などが原因で、成形温
度から室温まで冷却した時、またはリフロー温度まで昇
温させた時、半導体装置中心部を起点とし、反り変形が
生じやすいという問題がある。このため半導体搭載用基
板に同一面となるように配置した複数のボールが、半導
体装置の反り変形に伴って同一面に配置されず、場所に
よって高低差が生じる状態になる。これを、パッケージ
Ｄ／Ｃ動作検査工程で試験を行った時、コネクタ接続に
支障をきたし、十分な検査を行えないなどの不具合が発
生することがある。また、半導体装置を実装基板に表面
実装した時、最悪の場合ボールの一部が対応する配線層
に完全に接続されず、接続部の信頼性を低下させること
がある。本発明は、半導体装置の反り変形の発生を防止
して、Ｄ／Ｃ動作検査工程時及びはんだ付け実装時にお
ける接続信頼性を高める半導体装置を提供するものであ
る。
であるはんだボールを半導体搭載用基板の表面から取り
出す構造の半導体装置では容易に多ピン化が図れるとい
う利点がある。しかしその反面、半導体装置の形状が片
面封止構造であること、半導体素子搭載用基板と有機絶
縁封止材との物性値の大きな差異などが原因で、成形温
度から室温まで冷却した時、またはリフロー温度まで昇
温させた時、半導体装置中心部を起点とし、反り変形が
生じやすいという問題がある。このため半導体搭載用基
板に同一面となるように配置した複数のボールが、半導
体装置の反り変形に伴って同一面に配置されず、場所に
よって高低差が生じる状態になる。これを、パッケージ
Ｄ／Ｃ動作検査工程で試験を行った時、コネクタ接続に
支障をきたし、十分な検査を行えないなどの不具合が発
生することがある。また、半導体装置を実装基板に表面
実装した時、最悪の場合ボールの一部が対応する配線層
に完全に接続されず、接続部の信頼性を低下させること
がある。本発明は、半導体装置の反り変形の発生を防止
して、Ｄ／Ｃ動作検査工程時及びはんだ付け実装時にお
ける接続信頼性を高める半導体装置を提供するものであ
る。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
（Ａ）絶縁ベース基材上に半導体素子電極と電気的に接
続される所定の配線パターンを形成し、前記配線パター
ンが形成された面の裏面に形成された前記配線パターン
と導通する外部接続端子を備えた半導体素子搭載用基
板、（Ｂ）前記半導体素子搭載用基板に接着材を介して
接着された、前記配線パターンと電気的に接続された半
導体素子、（Ｃ）前記半導体素子全体を封止する有機絶
縁封止材を備える半導体装置であって、（Ｄ）前記有機
絶縁封止材の外壁側の厚さと、半導体素子を介した領域
における前記半導体素子搭載用基板の厚さの比が１．１
〜２．１であり、前記有機絶縁封止材が成形温度と室温
の間でガラス転移温度を有し、かつ、前記半導体素子搭
載用基板とガラス転移温度以下における前記有機絶縁封
止材の線膨張係数との差が０．６×１０−５／℃以上、
成形時における硬化収縮率が０．１１％以下であること
を特徴とし、また、成形温度における、前記有機絶縁封
止材の曲げ弾性率が４．０ＧＰａ以下であることを特徴
とする。
（Ａ）絶縁ベース基材上に半導体素子電極と電気的に接
続される所定の配線パターンを形成し、前記配線パター
ンが形成された面の裏面に形成された前記配線パターン
と導通する外部接続端子を備えた半導体素子搭載用基
板、（Ｂ）前記半導体素子搭載用基板に接着材を介して
接着された、前記配線パターンと電気的に接続された半
導体素子、（Ｃ）前記半導体素子全体を封止する有機絶
縁封止材を備える半導体装置であって、（Ｄ）前記有機
絶縁封止材の外壁側の厚さと、半導体素子を介した領域
における前記半導体素子搭載用基板の厚さの比が１．１
〜２．１であり、前記有機絶縁封止材が成形温度と室温
の間でガラス転移温度を有し、かつ、前記半導体素子搭
載用基板とガラス転移温度以下における前記有機絶縁封
止材の線膨張係数との差が０．６×１０−５／℃以上、
成形時における硬化収縮率が０．１１％以下であること
を特徴とし、また、成形温度における、前記有機絶縁封
止材の曲げ弾性率が４．０ＧＰａ以下であることを特徴
とする。
【０００５】
【発明の実施の形態】以下、本発明を詳細に説明する。
まず、ＢＧＡの反り変形発生メカニズムを明確にするた
め、図２に有機絶縁封止材の成形温度から室温までの収
縮曲線の例を示す。まず、成形温度にて、有機絶縁封止
材は金型内で硬化反応を起こし、この時、その硬化反応
に起因した収縮（以下、これを硬化収縮ａと称す）が発
生する。次に、金型から成形品を離型して室温まで放置
した際に、有機絶縁封止材の線膨張係数に基づいた熱収
縮ｂが発生する。この硬化収縮ａと熱収縮ｂを足しあわ
せた収縮が、有機絶縁封止材の全収縮ｃとなる。ここ
で、ＢＧＡのような片面封止構造の半導体装置に有機絶
縁封止材を成形し、有機絶縁封止材の全収縮ｃとこれに
接する半導体素子及び半導体素子搭載用基板の線膨張係
数との間に大きな差異がある場合、半導体装置内部に残
留応力が発生し、半導体装置全体に反り変形が生じる。
また、反り変形の発生には構造の影響因子も大きく、各
部材の層構成比率が適切でない場合に反り変形を生ずる
ことがある。したがって、反り変形を低減するために
は、有機絶縁封止材の硬化収縮及び熱収縮（線膨張係
数）、半導体搭載用基板の線膨張係数、層構成比率等を
考慮したトータルの設計が重要となる。
まず、ＢＧＡの反り変形発生メカニズムを明確にするた
め、図２に有機絶縁封止材の成形温度から室温までの収
縮曲線の例を示す。まず、成形温度にて、有機絶縁封止
材は金型内で硬化反応を起こし、この時、その硬化反応
に起因した収縮（以下、これを硬化収縮ａと称す）が発
生する。次に、金型から成形品を離型して室温まで放置
した際に、有機絶縁封止材の線膨張係数に基づいた熱収
縮ｂが発生する。この硬化収縮ａと熱収縮ｂを足しあわ
せた収縮が、有機絶縁封止材の全収縮ｃとなる。ここ
で、ＢＧＡのような片面封止構造の半導体装置に有機絶
縁封止材を成形し、有機絶縁封止材の全収縮ｃとこれに
接する半導体素子及び半導体素子搭載用基板の線膨張係
数との間に大きな差異がある場合、半導体装置内部に残
留応力が発生し、半導体装置全体に反り変形が生じる。
また、反り変形の発生には構造の影響因子も大きく、各
部材の層構成比率が適切でない場合に反り変形を生ずる
ことがある。したがって、反り変形を低減するために
は、有機絶縁封止材の硬化収縮及び熱収縮（線膨張係
数）、半導体搭載用基板の線膨張係数、層構成比率等を
考慮したトータルの設計が重要となる。
【０００６】本願の発明の特徴は、まず有機絶縁封止材
の外壁側の厚さと、半導体素子を介した領域における半
導体素子搭載用基板の厚さの比率を適宜設定することに
より、半導体装置レベルでの反り変形を調整することが
できる点にある。この場合、有機絶縁封止材の内壁側に
搭載されている半導体素子の影響も考慮した結果、前記
の厚み比率は１．１〜２．１の範囲にあることが望まし
い。
の外壁側の厚さと、半導体素子を介した領域における半
導体素子搭載用基板の厚さの比率を適宜設定することに
より、半導体装置レベルでの反り変形を調整することが
できる点にある。この場合、有機絶縁封止材の内壁側に
搭載されている半導体素子の影響も考慮した結果、前記
の厚み比率は１．１〜２．１の範囲にあることが望まし
い。
【０００７】一方、本願の発明の他の特徴は、有機絶縁
封止材の特性を適宜設定することにより、半導体装置レ
ベルでの反り変形を調整することができる点でもある。
一般に、積層構造体の反り変形は、構造体内部に残留応
力が蓄積した結果発生することから、反り変形の低減に
は半導体装置内部の残留応力を緩和することが有効とな
る。また、残留応力の緩和には、構成部材の弾性率を下
げることが有効と考えられるが、その中でも有機絶縁封
止材が、室温から成形温度までの温度範囲で粘弾性挙動
による広域な弾性率の低下を有していること、すなわち
ガラス転移温度を有していることが望ましい。これによ
り、パッケージ成形後に室温まで冷却する過程や、はん
だリフロー工程で室温から昇温する過程において、有機
絶縁封止材の弾性率が大幅に低下する領域を含むことに
より、装置内に発生する残留応力を緩和して反り変形の
発生を低減するのに効果的となる。また、この弾性率低
下の下限値は室温時の値と比較して約１／１０以下程度
となることが望ましい。ここで、成形温度としては１７
０〜１８０℃の範囲にあることが望ましいが、有機絶縁
封止材の成形特性を損なわない温度範囲であれば、特に
この限りではない。
封止材の特性を適宜設定することにより、半導体装置レ
ベルでの反り変形を調整することができる点でもある。
一般に、積層構造体の反り変形は、構造体内部に残留応
力が蓄積した結果発生することから、反り変形の低減に
は半導体装置内部の残留応力を緩和することが有効とな
る。また、残留応力の緩和には、構成部材の弾性率を下
げることが有効と考えられるが、その中でも有機絶縁封
止材が、室温から成形温度までの温度範囲で粘弾性挙動
による広域な弾性率の低下を有していること、すなわち
ガラス転移温度を有していることが望ましい。これによ
り、パッケージ成形後に室温まで冷却する過程や、はん
だリフロー工程で室温から昇温する過程において、有機
絶縁封止材の弾性率が大幅に低下する領域を含むことに
より、装置内に発生する残留応力を緩和して反り変形の
発生を低減するのに効果的となる。また、この弾性率低
下の下限値は室温時の値と比較して約１／１０以下程度
となることが望ましい。ここで、成形温度としては１７
０〜１８０℃の範囲にあることが望ましいが、有機絶縁
封止材の成形特性を損なわない温度範囲であれば、特に
この限りではない。
【０００８】また、半導体搭載用基板と有機絶縁封止材
との熱収縮差を適宜設定することにより、残留応力を緩
和して半導体装置レベルでの反り変形を小さくすること
ができる。ここでは、有機絶縁封止材の内壁側に搭載さ
れている半導体素子の影響、及び有機絶縁封止材の熱収
縮と硬化収縮を合わせた全収縮量を考慮した結果、有機
絶縁封止材のガラス転移温度以下における半導体搭載用
基板と有機絶縁封止材の線膨張係数との差が０．６×１
０−５／℃以上であることが望ましい。この設定によ
り、成形温度から室温まで冷却した際における反り変形
量の低減に、特に効果が大となる。そして、更に好まし
くは、有機絶縁封止材の成形時の硬化収縮量を適宜設定
し、半導体装置レベルでの反り変形を小さくすることで
ある。それは、成形温度から室温まで冷却した際に生ず
る反り変形に対して有機絶縁封止材の全収縮量を適切と
するだけでなく、はんだリフロー時にはんだが溶融し始
める温度（一般に成形温度付近の約１７０〜１８０℃）
における反り変形を極力小さくし、実装基板との接続信
頼性を高めるためでもある。この場合、有機絶縁封止材
の硬化収縮率が０．１１％以下であることが望ましい。
ここで、硬化収縮率は縦６０．１ｍｍ×横６ｍｍ×高さ
１．５ｍｍの単一部材で構成された試験片を成形し、ま
ず成形温度における縦方向の金型キャビティ寸法と、成
形直後における室温での縦方向の試験片寸法を精密ノギ
スで０．０１ｍｍの桁まで正確に測定して、式（１）に
よって全体の収縮率を算出した後、この値から別途測定
した成形温度から室温までの熱収縮率を式（２）を用い
て差し引き、算出した値である。 ｄＬ＝（Ｌ０−Ｌ）／Ｌ０ （１） ｄＬ：全体の収縮率 Ｌ０：成形温度における金型キャビティ寸法 Ｌ：室温における試験片寸法 ｄＰ＝ｄＬ−ｄＴ （２） ｄＰ：硬化収縮率 ｄＬ：全体の成形収縮率 ｄＴ：熱収縮率
との熱収縮差を適宜設定することにより、残留応力を緩
和して半導体装置レベルでの反り変形を小さくすること
ができる。ここでは、有機絶縁封止材の内壁側に搭載さ
れている半導体素子の影響、及び有機絶縁封止材の熱収
縮と硬化収縮を合わせた全収縮量を考慮した結果、有機
絶縁封止材のガラス転移温度以下における半導体搭載用
基板と有機絶縁封止材の線膨張係数との差が０．６×１
０−５／℃以上であることが望ましい。この設定によ
り、成形温度から室温まで冷却した際における反り変形
量の低減に、特に効果が大となる。そして、更に好まし
くは、有機絶縁封止材の成形時の硬化収縮量を適宜設定
し、半導体装置レベルでの反り変形を小さくすることで
ある。それは、成形温度から室温まで冷却した際に生ず
る反り変形に対して有機絶縁封止材の全収縮量を適切と
するだけでなく、はんだリフロー時にはんだが溶融し始
める温度（一般に成形温度付近の約１７０〜１８０℃）
における反り変形を極力小さくし、実装基板との接続信
頼性を高めるためでもある。この場合、有機絶縁封止材
の硬化収縮率が０．１１％以下であることが望ましい。
ここで、硬化収縮率は縦６０．１ｍｍ×横６ｍｍ×高さ
１．５ｍｍの単一部材で構成された試験片を成形し、ま
ず成形温度における縦方向の金型キャビティ寸法と、成
形直後における室温での縦方向の試験片寸法を精密ノギ
スで０．０１ｍｍの桁まで正確に測定して、式（１）に
よって全体の収縮率を算出した後、この値から別途測定
した成形温度から室温までの熱収縮率を式（２）を用い
て差し引き、算出した値である。 ｄＬ＝（Ｌ０−Ｌ）／Ｌ０ （１） ｄＬ：全体の収縮率 Ｌ０：成形温度における金型キャビティ寸法 Ｌ：室温における試験片寸法 ｄＰ＝ｄＬ−ｄＴ （２） ｄＰ：硬化収縮率 ｄＬ：全体の成形収縮率 ｄＴ：熱収縮率
【０００９】また、はんだリフロー工程中で、実装基板
との接続時における半導体装置内部の残留応力を更に緩
和して反り変形を低減させるには、はんだが溶融し始め
る温度、すなわち成形温度付近における有機絶縁封止材
の曲げ弾性率が４．０ＧＰａ以下であることが望まし
い。ここで、曲げ弾性率は縦７０ｍｍ×横１０ｍｍ×高
さ３ｍｍの単一部材で構成された試験片（ＪＩＳ−Ｋ−
６９１１に準ずる）を、３点曲げ試験を行い、式（３）
によって算出した値である。 Ｅ＝（Ｉ・ΔＰ）／（４ｗｈ・Δｙ） （３） Ｅ：曲げ弾性率 Ｉ：スパン ΔＰ：荷重 ｗ：試験片の横長さ Δｙ：変位 ｈ：試験片の高さ
との接続時における半導体装置内部の残留応力を更に緩
和して反り変形を低減させるには、はんだが溶融し始め
る温度、すなわち成形温度付近における有機絶縁封止材
の曲げ弾性率が４．０ＧＰａ以下であることが望まし
い。ここで、曲げ弾性率は縦７０ｍｍ×横１０ｍｍ×高
さ３ｍｍの単一部材で構成された試験片（ＪＩＳ−Ｋ−
６９１１に準ずる）を、３点曲げ試験を行い、式（３）
によって算出した値である。 Ｅ＝（Ｉ・ΔＰ）／（４ｗｈ・Δｙ） （３） Ｅ：曲げ弾性率 Ｉ：スパン ΔＰ：荷重 ｗ：試験片の横長さ Δｙ：変位 ｈ：試験片の高さ
【００１０】有機絶縁封止材のベース樹脂としては、成
形温度から室温までの温度範囲で特に大きな粘弾性特性
の効果が得られる点から、テトラメチルビフェニル骨格
を有するエポキシ樹脂を主成分としたものが望ましい。
しかし、前記の特性と同様の効果を有するものであれ
ば、特に限定されるものではない。また、有機絶縁封止
材中に配合する充填剤としては、熱収縮率及び吸湿率を
抑制するという点から８０容量以上であることが望まし
い。
形温度から室温までの温度範囲で特に大きな粘弾性特性
の効果が得られる点から、テトラメチルビフェニル骨格
を有するエポキシ樹脂を主成分としたものが望ましい。
しかし、前記の特性と同様の効果を有するものであれ
ば、特に限定されるものではない。また、有機絶縁封止
材中に配合する充填剤としては、熱収縮率及び吸湿率を
抑制するという点から８０容量以上であることが望まし
い。
【００１１】
【実施例】実施例１ 図１に示す、絶縁ベース基材１（日立化成製、商品名
Ｅ−６７９）上に配線パターン２を形成し、半導体素子
搭載側の金メッキ端子３及び反対側の外部接続端子４を
除いた面に絶縁保護レジスト５（太陽インキ製、商品名
ＰＳＲ４０００ＡＵＳ５）を塗布した外形が縦２４×
横２４×厚さ０．６（ｍｍ）の半導体素子搭載用基板
に、縦９×横９×厚さ０．５１（ｍｍ）の半導体素子６
を、接着材７（日立化成製、商品名 ＥＮ−４５００）
を塗布して搭載し、直径３０μｍの金ワイヤ８によりワ
イヤボンド部と半導体素子をワイヤボンディングした。
次に、有機絶縁封止材９（日立化成製、商品名 ＣＥＬ
−９２００）を用いて、１７５℃、９０秒、６．９ＭＰ
ａの条件で半導体素子搭載面をトランスファ成形後、１
７５℃、５時間の条件で後硬化させ、ＢＧＡ装置を得
た。
Ｅ−６７９）上に配線パターン２を形成し、半導体素子
搭載側の金メッキ端子３及び反対側の外部接続端子４を
除いた面に絶縁保護レジスト５（太陽インキ製、商品名
ＰＳＲ４０００ＡＵＳ５）を塗布した外形が縦２４×
横２４×厚さ０．６（ｍｍ）の半導体素子搭載用基板
に、縦９×横９×厚さ０．５１（ｍｍ）の半導体素子６
を、接着材７（日立化成製、商品名 ＥＮ−４５００）
を塗布して搭載し、直径３０μｍの金ワイヤ８によりワ
イヤボンド部と半導体素子をワイヤボンディングした。
次に、有機絶縁封止材９（日立化成製、商品名 ＣＥＬ
−９２００）を用いて、１７５℃、９０秒、６．９ＭＰ
ａの条件で半導体素子搭載面をトランスファ成形後、１
７５℃、５時間の条件で後硬化させ、ＢＧＡ装置を得
た。
【００１２】実施例２ 他の有機絶縁封止材（日立化成製、商品名 ＣＥＬ−９
１２０）を用いた以外は、実施例１と同様にパッケージ
を得た。
１２０）を用いた以外は、実施例１と同様にパッケージ
を得た。
【００１３】比較例１ 有機絶縁封止材の外壁側の厚さと、半導体素子を介した
領域における半導体素子搭載用基板の厚さの比が１．１
未満のものを用いた以外は、実施例１と同様にパッケー
ジを得た。
領域における半導体素子搭載用基板の厚さの比が１．１
未満のものを用いた以外は、実施例１と同様にパッケー
ジを得た。
【００１４】比較例２ 有機絶縁封止材の外壁側の厚さと、半導体素子を介した
領域における半導体素子搭載用基板の厚さの比が２．１
以上のものを用いた以外は、実施例１と同様にパッケー
ジを得た。
領域における半導体素子搭載用基板の厚さの比が２．１
以上のものを用いた以外は、実施例１と同様にパッケー
ジを得た。
【００１５】比較例３ 有機絶縁封止材として成形温度以上にガラス転移温度を
有し、かつ、成形温度における曲げ弾性率が４．０ＧＰ
ａ以上のもの（日立化成製、商品名 ＣＥＬ−１７３１
ＮＰ）を用いた以外は、実施例１と同様にパッケージを
得た。
有し、かつ、成形温度における曲げ弾性率が４．０ＧＰ
ａ以上のもの（日立化成製、商品名 ＣＥＬ−１７３１
ＮＰ）を用いた以外は、実施例１と同様にパッケージを
得た。
【００１６】比較例４ 半導体素子搭載用基板と、ガラス転移温度以下における
有機絶縁封止材の線膨張係数との差が０．６×１０−５
／℃未満のもの（有機絶縁封止材：日立化成製、商品名
ＣＥＬ−９０００）を用いた以外は、実施例１と同様
にパッケージを得た。
有機絶縁封止材の線膨張係数との差が０．６×１０−５
／℃未満のもの（有機絶縁封止材：日立化成製、商品名
ＣＥＬ−９０００）を用いた以外は、実施例１と同様
にパッケージを得た。
【００１７】比較例５ 有機絶縁封止材として成形時における硬化収縮率が０．
１１％以上のもの（日立化成製、商品名 ＣＥＬ−７７
００ＳＸ）を用いた以外は、実施例１と同様にパッケー
ジを得た。
１１％以上のもの（日立化成製、商品名 ＣＥＬ−７７
００ＳＸ）を用いた以外は、実施例１と同様にパッケー
ジを得た。
【００１８】図３に示す表１に実施例１、２及び比較例
１〜５の半導体装置の反り変形測定結果を示す。ここ
で、反り変形量の評価は以下のように行った。すなわ
ち、はんだボール搭載前における、パッケージの裏面の
対角線中央部を、室温領域では２５℃での値を表面粗さ
測定機により、また成形温度領域では１７５℃での値を
非接触レーザ測定機によりそれぞれ測定した。そして、
最外の外部接続端子を基準とした変形量の最大値を反り
変形量とした。また、反り変形量はＮ＝４の平均値とし
て表記した。表から実施例１、２の半導体装置では、２
５℃及び１７５℃の双方で、反り変形量が共に小さいこ
とが分かる。
１〜５の半導体装置の反り変形測定結果を示す。ここ
で、反り変形量の評価は以下のように行った。すなわ
ち、はんだボール搭載前における、パッケージの裏面の
対角線中央部を、室温領域では２５℃での値を表面粗さ
測定機により、また成形温度領域では１７５℃での値を
非接触レーザ測定機によりそれぞれ測定した。そして、
最外の外部接続端子を基準とした変形量の最大値を反り
変形量とした。また、反り変形量はＮ＝４の平均値とし
て表記した。表から実施例１、２の半導体装置では、２
５℃及び１７５℃の双方で、反り変形量が共に小さいこ
とが分かる。
【００１９】
【発明の効果】本発明により、ＢＧＡの反り変形の発生
を防止し、Ｄ／Ｃ動作検査工程及びはんだリフロー工程
において、複数の外部端子に対応する配線層に完全に接
続することが可能となる。よって、本発明の半導体装置
を用いることで電気接続不良が低減でき、その工業的価
値は大である。
を防止し、Ｄ／Ｃ動作検査工程及びはんだリフロー工程
において、複数の外部端子に対応する配線層に完全に接
続することが可能となる。よって、本発明の半導体装置
を用いることで電気接続不良が低減でき、その工業的価
値は大である。
【図１】 本発明の半導体装置の構造を示す断面図。
【図２】 有機絶縁封止材の収縮挙動を示す温度と収縮
量の関係図。
量の関係図。
【図３】 実施例、比較例の半導体装置の反り変形量評
価結果を示す表。
価結果を示す表。
１．絶縁ベース基材 ２．配線パターン ３．金メッキ端子 ４．外部接続端子 ５．絶縁保護レジスト ６．半導体素子 ７．接着材 ８．金ワイヤ ９．有機絶縁封止材 ａ．硬化収縮 ｂ．熱収縮 ｃ．全収縮
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安田 雅昭 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 (72)発明者 金田 愛三 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内
Claims (2)
- 【請求項１】（Ａ）絶縁ベース基材上に半導体素子電極
と電気的に接続される所定の配線パターンを形成し、前
記配線パターンが形成された面の裏面に形成された前記
配線パターンと導通する外部接続端子を備えた半導体素
子搭載用基板、（Ｂ）前記半導体素子搭載用基板に接着
材を介して接着された、前記配線パターンと電気的に接
続された半導体素子、（Ｃ）前記半導体素子全体を封止
する有機絶縁封止材とを備えた半導体装置であって、
（Ｄ）前記有機絶縁封止材の外壁側の厚さと、半導体素
子を介した領域における前記半導体素子搭載用基板の厚
さの比が１．１〜２．１であり、前記有機絶縁封止材が
成形温度と室温の間でガラス転移温度を有し、かつ、前
記半導体素子搭載用基板とガラス転移温度以下における
前記有機絶縁封止材の線膨張係数との差が０．６×１０
−５／℃以上、成形時における硬化収縮率が０．１１％
以下であることを特徴とする半導体装置。 - 【請求項２】 成形温度における、有機絶縁封止材の曲
げ弾性率が４．０ＧＰａ以下である請求項１記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10083040A JPH11284106A (ja) | 1998-03-30 | 1998-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10083040A JPH11284106A (ja) | 1998-03-30 | 1998-03-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284106A true JPH11284106A (ja) | 1999-10-15 |
Family
ID=13791110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10083040A Pending JPH11284106A (ja) | 1998-03-30 | 1998-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11284106A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001146511A (ja) * | 1999-09-06 | 2001-05-29 | Sumitomo Bakelite Co Ltd | エポキシ樹脂組成物及び半導体装置 |
-
1998
- 1998-03-30 JP JP10083040A patent/JPH11284106A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001146511A (ja) * | 1999-09-06 | 2001-05-29 | Sumitomo Bakelite Co Ltd | エポキシ樹脂組成物及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
| US6236568B1 (en) | Heat-dissipating structure for integrated circuit package | |
| KR100821154B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
| KR19990007268A (ko) | 반도체 장치 | |
| KR100372587B1 (ko) | 반도체 장치 | |
| US20050110128A1 (en) | Highly reliable stack type semiconductor package | |
| JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
| CN100378972C (zh) | 散热器及使用该散热器的封装体 | |
| US7696618B2 (en) | POP (package-on-package) semiconductor device | |
| US20050140005A1 (en) | Chip package structure | |
| JP4581301B2 (ja) | 半導体パッケージ | |
| JP3849277B2 (ja) | 半導体装置 | |
| US20190385956A1 (en) | Semiconductor chip | |
| JP3916398B2 (ja) | 半導体装置及びその製造方法 | |
| US5877553A (en) | Metallic electronic component packaging arrangement | |
| JPH11284106A (ja) | 半導体装置 | |
| KR100758229B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
| US20050139974A1 (en) | Chip package structure | |
| TW436940B (en) | Ball grid array package having an expansion buffer insert and method of construction | |
| Caswell et al. | The effect of coating and potting on the reliability of QFN devices | |
| TW202027236A (zh) | 減少空氣殘留的封裝結構及其方法 | |
| JP3337820B2 (ja) | 半導体素子パッケージ | |
| KR100668865B1 (ko) | 듀얼 본드 핑거 에프비지에이 패키지 | |
| CN120237116A (zh) | 球栅阵列封装 | |
| JP3106069B2 (ja) | 樹脂封止型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070405 |