JPH11288372A - 二組のレジスタファイルを使用して浮動小数点命令及びマルチメディア命令の間で高速の切換えを与える方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 マイクロプロセサにおける種々のレジスタの
状態を保存し且つ回復する改良した方法及び装置を提供
する。 【解決手段】 本発明によれば、マイクロプロセサの浮
動小数点実行ユニット内に別の浮動小数点レジスタセッ
トを付加している。従って、浮動小数点状態又は環境が
イメージとしてメモリ内に格納される場合に、それは付
加的な内部レジスタ内にコピーとして格納される。状態
又は環境が回復されるべき場合には、必要な情報は、通
常、その付加的なレジスタ内に存在しており、従ってメ
モリからイメージを再ロードすることを回避することに
よってＣＰＵサイクルを節約している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大略、マイクロプ
ロセサにおける種々のレジスタの状態を保存し且つ回復
する方法及び装置に関するものであって、更に詳細に
は、メモリから全てのデータを回復することを必要とす
ることなしに、浮動小数点実行ユニットの状態を回復さ
せることを可能とする方法及び装置に関するものであ
る。

【０００２】

【従来の技術】増加されたマルチメディア能力及び機能
性に対する消費者の需要に基づいて、コンピュータ業界
は、マルチメディアコンピュータソフトウエアアプリケ
ーションの処理の助けとなる向上及び新たな技術を提供
している。一つの例は、インテルマイクロプロセサアー
キテクチャに対するマルチメディアエックステンジョン
（ＭＭＸ）である。これらのＭＭＸ命令は、ソフトウエ
アベンダが、向上したマルチメディア機能を有するアプ
リケーションを作成することを可能とする能力を提供し
ている。

【０００３】インテルマイクロプロセサのアーキテクチ
ャは、ＭＭＸ命令が命令の計算のために浮動小数点ユニ
ット（ＦＰＵ）レジスタを使用させるものである。ＭＭ
Ｘ命令は、一度実行されると、前の浮動小数点状態を上
書きする。従って、前の浮動小数点状態は、最初に、こ
の様なＦＰ状態をメモリへ保存することなしに維持する
ことは不可能である。前の浮動小数点状態は、メモリか
らＦＰ情報をローディングすることによって回復するこ
とが可能であり、且つ浮動小数点命令は、残存するＦＰ
状態からの実行を継続することが可能である。インテル
ＭＭＸアーキテクチャは、浮動小数点命令が実行される
ことが許容される前に、ＭＭＸ命令が蓄積する状態を空
にする（ＥＭＭＳ命令を実行することによって）を必要
とする。そうでない場合には、浮動小数点例外が発生す
る。換言すると、浮動小数点例外を発生することなしに
浮動小数点命令を実行することが可能となる前に、ＭＭ
Ｘ状態を消去し且つ浮動小数点状態をリセットせねばな
らない。従って、ＭＭＸ状態は、ＥＭＭＳ命令の実行前
に、メモリ内に保存することなしに維持することは不可
能である。前のＭＭＸ状態は、メモリから情報をローデ
ィングすることによって回復することが可能であり、且
つＭＭＸ命令は残存するＭＭＸ状態から実行を継続して
行うことが可能である。しかしながら、メモリからの状
態の回復は、多数のＣＰＵサイクルを必要とし且つシス
テム性能の観点からは非常にコスト高なものである。

【０００４】本明細書においては、「コンテクストスイ
ッチ（ｃｏｎｔｅｘｔ ｓｗｉｔｃｈ）」、即ち「文脈
切換え」という用語は、状態を保存し且つ回復するプロ
セスのことを意味する。注意すべきことであるが、浮動
小数点／ＭＭＸ状態は、あるタイプの命令を実行するた
めには保存し、次いで回復することは必要ではない。本
発明は、状態情報の喪失がコードの実行の正確さに影響
を与えるものではないような場合においては有用性が低
い場合がある。本発明は、浮動小数点／ＭＭＸ状態が維
持されねばならないことがプログラマによって決定され
る場合に、浮動小数点／ＭＭＸユニットの状態を迅速に
保存し且つ格納する技術である。

【０００５】インテルｘ８６アーキテクチャマイクロプ
ロセサ内のＦＰＵ回路は、ユーザに対して、スタックの
ような態様でアクセスされる８個の８０ビットＦＰＵデ
ータレジスタを具備するＦＰＵデータレジスタファイル
を提供している。該浮動小数点レジスタはプログラマの
管理下にあり且つプログラマによって使用するために提
供されている。インテルアーキテクチャは、又、１６ビ
ット制御レジスタと１６ビットステータスレジスタとを
提供している。データレジスタタグワードも提供されて
おり、それは８個の２ビットフィールドを有しており、
該フィールドの各々は８個のデータレジスタのうちの一
つと関連している。タグワードは、８個のデータレジス
タのうちの各々に対して空／非空ステータスを維持する
ことによって文脈切換え及びスタック性能を改善するた
めに使用される。

【０００６】更に、インテルアーキテクチャは命令ワー
ドを包含するメモリ位置に対する命令ポインタ、及び現
在の命令（存在する場合）と関連するオペランドを包含
するメモリ位置に対するデータポインタを有している。
又、最後の命令オプコードが１１ビットレジスタ内に格
納される。前述した制御レジスタ、ステータスレジス
タ、タグワード、命令ポインタ、データポインタ、オプ
コードは浮動小数点環境（ＥＮＶ）を画定する。この環
境は、浮動小数点レジスタ（ＲＥＧ）と結合して、浮動
小数点状態を構成する。

【０００７】上述したように、インテルアーキテクチャ
マイクロプロセサがＭＭＸ命令を実行する場合に、ＦＰ
Ｕレジスタが命令の計算のために利用される。従って、
８０ビットＦＰＵレジスタのうちの６４ビットがＭＭＸ
命令によって使用される。浮動小数点演算からＭＭＸへ
のタスク切換えの場合に、該環境及びレジスタ状態が浮
動小数点保存（ＦＮＳＡＶＥ又はＦＳＡＶＥ）命令を使
用して保存される。浮動小数点ストア（格納）環境命令
（ＦＮＳＴＥＮＶ又はＦＳＴＥＮＶ）がメモリに対して
該環境を保存する。ＦＮＳＡＶＥ命令はメインメモリに
対して浮動小数点レジスタ状態を格納する。ＦＮＳＴＥ
ＮＶ命令はメインメモリに対して浮動小数点環境を格納
する。浮動小数点ロード環境（ＦＬＤＥＮＶ）又は浮動
小数点回復（ＦＲＳＴＯＲ）命令が実行されて、残存す
る状態情報から浮動小数点演算が再開されるべき場合
に、メインメモリから、該環境、又は環境及びレジスタ
を、それぞれ、ロードさせる。この文脈切換えは、ＦＬ
ＤＥＮＶ及びＦＲＳＴＯＲ命令に起因して、３２乃至９
５ＣＰＵサイクルかかる場合があり、一方ＦＮＳＴＥＮ
Ｖ及びＦＮＳＡＶＥ命令に起因する切換え時間は４８乃
至１５１サイクル程度かかる場合がある。従って、浮動
小数点文脈を保存し且つ格納する従来の技術は、浮動小
数点演算とマルチメディア演算との間での切換え時に、
浮動小数点状態をメインメモリへ保存し、次いで該レジ
スタをそれらの前の状態へ回復させるために８０乃至２
４６クロックサイクルかかる場合がある。

【０００８】通常、ＦＮＳＡＶＥ及びＦＲＳＴＯＲ命令
は、ＦＮＳＴＥＮＶ及びＦＬＤＥＮＶ命令のように、互
いに関連して使用される。注意すべきことであるが、Ｆ
ＮＳＡＶＥ、ＦＲＳＴＯＲ、ＦＮＳＴＥＮＶ、ＦＬＤＥ
ＮＶ命令は、１９９６年におけるＭＭＸ命令のコンピュ
ータ業界への導入よりかなり前にインテル命令セットに
よって使用されている。これらの命令はＭＭＸ命令の実
行に対して重要なものとなる。なぜならば、ＭＭＸコー
ドは、インテル浮動小数点命令と浮動小数点レジスタの
使用を分かち合うからである。

【０００９】

【発明が解決しようとする課題】従って、最小数のクロ
ックサイクルを使用して浮動小数点演算とマルチメディ
ア演算との間の切換え時に、浮動小数点レジスタファイ
ルの状態を迅速に且つ効率的に保存し且つ回復すること
の可能な技術を提供することが望まれている。

【００１０】本発明は、以上の点に鑑みなされたもので
あって、上述した如き従来技術の欠点を解消し、最小数
のクロックサイクルを使用して、浮動小数点演算とマル
チメディア演算との切換え時に、迅速且つ効率的に浮動
小数点レジスタファイルの状態を保存し且つ格納するこ
との可能な方法及び装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】従来技術と対比して、本
発明は、浮動小数点演算とマルチメディア演算との間で
のタスクを切換える場合に、例えばＦＮＳＡＶＥ及びＦ
ＲＳＴＯＲなどの保存及びロード命令の実行と関連する
待ち時間を減少させることを可能とした装置及び方法を
提供している。

【００１２】広義には、本発明は、ＣＰＵにおける付加
的な浮動小数点レジスタセットを提供している。この様
に、ＣＰＵが浮動小数点状態又は環境をイメージとして
メモリ内に格納する場合に、それは、又、その状態又は
環境を付加的な内部レジスタ内にコピーとして格納す
る。ＣＰＵがその状態又は環境を回復することを必要と
する場合には、その必要な情報（データ及び／又は命
令）を該付加的なレジスタから回復し、従ってメインメ
モリからそのイメージを再ロードすることを回避するこ
とによってＣＰＵサイクルを節約している。本明細書に
おいては、「オンチップイメージ」という用語は、付加
的な内部レジスタセット内に格納されたものとしての状
態情報のことを意味するために使用し、且つ「メモリイ
メージ」という用語は、メインメモリ内に格納されたも
のとしての状態情報のことを意味するものとして使用す
る。

【００１３】本発明は、二つのレジスタセット（又はそ
の組合わせ）のうちの何れかが、与えられた時刻におい
て、作業用のセットとなることを可能とし、他方がシャ
ドーレジスタセットとなる。メモリ書込みサイクルの全
てがモニタされて（即ち、スヌープ（詮索）されて）、
オンチップイメージ内の情報が最後の格納操作以来変更
されているか否かを決定する。変更されている場合に
は、メモリイメージは、文脈切換えが発生する時にロー
ドされる。

【００１４】一般的に、単一ＣＰＵシステムにおいて
は、オンチップメモリ書込み操作がＣＰＵから発生され
るメモリ書込みを参照する。注意すべきことであるが、
バスマスター装置が単一ＣＰＵシステムにおけるメモリ
書込み動作を発生することが可能である。しかしなが
ら、ＣＰＵ以外のバスマスターから発生されるメモリ書
込み操作は、オンチップメモリ書込みとして言及される
ことはない。

【００１５】シャドー型レジスタファイルはＭＭＸ又は
別の文脈へのタスク切換えが発生する場合に浮動小数点
レジスタファイルの状態を「そのままとして」維持する
ことを可能とする。本発明は、又、環境及びレジスタダ
ーティビットと共に、環境及びレジスタポインタビット
を提供する。これらのビットは、四つの１ビットレジス
タ内に格納される。

【００１６】本発明のアーキテクチャにおいては二組の
レジスタが存在しており、即ちレジスタセット０とレジ
スタセット１である。各セットは、それ自身の浮動小数
点環境（ＥＮＶ）レジスタ及び浮動小数点及び／又はマ
ルチメディア命令、即ちＭＭＸに対して８個の８０ビッ
トレジスタ（ＲＥＧ）を有している。作業用レジスタセ
ットは、プロセサによってアクセスされている何れかの
セットから環境レジスタ（制御、ステータス、タグ、命
令／データポインタ）及び浮動小数点レジスタを構成す
る。プログラマに対して、該作業用レジスタセットは目
に見える浮動小数点又はＭＭＸ状態である。シャドー型
レジスタセットは、作業用レジスタセット内にはない環
境レジスタ及び浮動小数点データレジスタを構成する。
シャドー型レジスタセットの全体又は一部は最も最近の
ＦＮＳＡＶＥ又はＦＳＴＥＮＶ命令に応答してオンチッ
プイメージを格納するために使用される。換言すると、
オンチップイメージはシャドー型レジスタセットのサブ
セットである。

【００１７】スヌープ（ｓｎｏｏｐ）アドレスレジスタ
が提供され、それは最も最近のＦＮＳＡＶＥ又はＦＳＴ
ＥＮＶ命令からのメモリイメージのアドレスを保持す
る。環境ポインタは、常に、作業用レジスタセットのＥ
ＮＶレジスタに対してポイントし、即ち、そのビットは
環境レジスタセット１に対してｓｅｔ＝１にセットされ
且つ環境レジスタセット０に対してｓｅｔ＝０にセット
される。レジスタポインタビットは、常に、作業用レジ
スタセットのＲＥＧレジスタ、即ち浮動小数点レジスタ
Ｒ０−Ｒ８に対してポイントする。環境ダーティビット
はシャドー型レジスタセットの環境レジスタのステータ
スを追従し、一方レジスタダーティビットはシャドー型
レジスタセットのレジスタのステータスをトラッキング
する。

【００１８】ポインタ及びダーティビットは、本発明の
デュアル（二重）レジスタセットに対するアルゴリズム
を簡単化するために使用される。ＦＮＳＡＶＥ、ＦＲＳ
ＴＯＲ、ＦＮＳＴＥＮＶ、ＦＬＤＥＮＶ命令のうちの一
つが実行される場合に作業用レジスタセット及びシャド
ー型レジスタセットの両方から環境レジスタ及び浮動小
数点レジスタを選択的に採取することによって新たな作
業用レジスタセットが形成される。

【００１９】本発明は、単一ＣＰＵサイクルにおける新
たな作業用レジスタセットを形成するアルゴリズムを使
用して環境及び浮動小数点レジスタを選択的に採取す
る。本発明は、又、インテルｘ８６命令セットとの適合
性を維持する。注意すべきことであるが、本発明は、レ
ジスタセット０又は１の何れかからのレジスタファイル
と結合してレジスタセット０又は１の何れかの環境から
作業用レジスタセットを動的に形成することを可能とす
る。例えば、作業用レジスタセットは、セット０からの
環境レジスタ及びセット０からのレジスタファイル、セ
ット１からの環境レジスタ及びセット１からのレジスタ
ファイル、セット０からの環境レジスタ及びセット１か
らのレジスタファイル、又はセット１からの環境レジス
タ及びレジスタセット０からのレジスタファイルを有す
ることが可能である。

【００２０】

【発明の実施の形態】前述したように、インテルアーキ
テクチャと適合性を有するマイクロプロセサの場合、Ｍ
ＭＸ命令は命令の計算を行うために浮動小数点ユニット
（ＦＰＵ）レジスタを使用する。従って、プロセサがＦ
Ｐ命令を実行することからＭＭＸ命令へ又はその逆に変
化する場合に、タスクスイッチ即ちタスクの切換えが発
生する場合がある。タスク切換えは、又、種々の浮動小
数点タスクの間で発生する場合があり、その場合には、
ＦＮＳＡＶＥ命令を実行することによって前のタスクの
状態を保存せねばならず且つＦＲＳＴＯＲ命令などによ
って前のタスクの状態を回復せねばならない。説明の便
宜上、本発明を、ＦＰ演算とＭＭＸ演算との間のタスク
切換えの例を使用して説明する。しかしながら、本発明
は、同一の文脈、例えば浮動小数点内においてのタスク
切換えをも目論んでおり、且つ別のタスクへの切換え時
に前の状態情報を保存するために必要とされるクロック
サイクル数を最小とし且つオペレーティングシステムが
第一タスクへ戻るための切換え時に第一状態を回復する
上で有用である。

【００２１】注意すべきことであるが、文脈即ちタスク
切換えは、例えばウインドウズ９５、ウインドウズＮ
Ｔ、ＯＳ／２などのオペレーティングシステム（ＯＳ）
によって制御することも可能である。文脈切換えが所望
される場合には、オペレーティングシステムはトラップ
を発生し、それはトラップハンドラによって受取られ
る。トラップハンドラは、ＦＮＳＡＶＥ命令、ＦＳＴＥ
ＮＶ命令などを実行させることによって前の文脈の状態
を保存する。注意すべきことであるが、タスク切換え
は、単一の文脈内において発生することが可能である。
例えば、スイッチ即ち切換えは、浮動小数点文脈におけ
る異なるタスク間において発生することが可能である。
同様に、タスク切換えは、又、完全にＭＭＸ文脈内にお
いて発生することも可能である。

【００２２】図１を参照すると、インテル命令セットを
実行し且つ本発明を実現することの可能な例示的なマイ
クロプロセサの概略ブロック図が参照番号１０で大略的
に示されている。当業者にとって理解されるように、多
くの他の異なった形態のマイクロプロセサも本発明を実
現するために使用することが可能である。

【００２３】バスインターフェースユニット（ＢＩＵ）
１１が、マイクロプロセサのコンポーネントをシステム
バス１２とインターフェースしている。メインメモリ１
３及び種々の入力／出力装置２３もバス１２へ接続され
ている。Ｉ／Ｏ装置は、ディスケットドライブ、キーボ
ード、マウス、パラレルポートなどを有することが可能
である。制御、アドレス及びデータ情報がマイクロプロ
セサ１０からＢＩＵ１１を介してバス１２上へ送信され
る。更に、メモリ１３及びＩ／Ｏ装置２３からの制御、
アドレス及びデータ信号がマイクロプロセサ１０によっ
て使用するためにＢＩＵ１１によって受取られる。注意
すべきことであるが、制御、アドレス及びデータ情報は
マイクロプロセサ命令、及び該マイクロプロセサ命令に
よって処理されるオペランドデータを有している。

【００２４】メモリ管理は、しばしば実行アドレスと呼
ばれるオフセットアドレスを計算するアドレスモードを
使用して物理的なアドレスを決定することによって与え
られる。ＣＰＵの動作モードに依存して、該オフセット
がメモリ管理メカニズムを使用して結合されて物理的ア
ドレスを形成し、それは、実際に物理的メモリ装置をア
ドレスする。メモリ管理ユニット（ＭＭＵ）（不図示）
は、典型的に、変換索引バッファ（ＴＬＢ）を有してお
り、それはページング（ｐａｇｉｎｇ）メカニズムに対
するキャッシュである。図１に示したものと同様な典型
的なマイクロプロセサにおいては、ＴＬＢは頁テーブル
キャッシュであり、それは、自動的に、最も一般的に使
用される頁テーブルエントリをプロセサ内に維持する。
アドレス計算ユニットもメモリ管理操作のために設けら
れており、且つオフセットアドレス（実行アドレス）を
計算することによって物理的アドレスを計算する。一般
的に、実行アドレスは、最大で三つの値、即ちベース、
インデックス、変位を一体的に加算することによって計
算される。ベースは、存在する場合には、その命令の実
行時における３２ビット汎用レジスタのうちの一つにお
ける値である。インデックスも３２ビット汎用レジスタ
のうちの一つに含まれる値である。インデックスは、加
算が行われる前に、１、２、４又は８のスケールファク
タによって最初に乗算されるという点においてベースと
は異なっている。メモリアドレス計算に加えられる３番
目のコンポーネントは変位であり、それは最大で３２ビ
ットの値であって、それは命令の一部として供給され
る。

【００２５】ロード／ストア機能は、ロード／ストアユ
ニット２２によって実行され、該ユニットは演算論理ユ
ニット（ＡＬＵ）に関するロード及びストア命令を実行
する。ロード及びストア命令は、ロードをストリング
（ＬＯＤＳ）、タスクレジスタをロード（ＬＴＲ）、デ
ータを移動（ＭＯＶ）などを包含している。ストア（格
納）命令は、タスクレジスタ格納（ＳＴＲ）、ストリン
グ格納（ＳＴＯＳ）などを包含している。一般的に、ロ
ード命令はキャッシュ／メモリからデータ及び／又は命
令を検索し且つその情報をマイクロプロセサレジスタの
うちの一つの中に配置させ、一方ストア命令はデータ及
び／又は命令をマイクロプロセサレジスタからキャッシ
ュ／メモリ位置内へ配置させる。整数ユニット２１はロ
ード及びストア命令に対するアドレス計算を実施するこ
とが可能である。

【００２６】注意すべきことであるが、図１のマイクロ
プロセサ１０は階層的メモリサブシステムを有してい
る。メモリサブシステムは、レベル１（Ｌ１）命令キャ
ッシュ１５及びデータキャッシュ１６を有しており、そ
れらは実行ユニット（ＦＰＵ２０、整数ユニット２１、
ロード／ストアユニット２２）に対して命令及びデータ
を供給する。オフチップレベル２（Ｌ２）キャッシュ
（不図示）が通常与えられる。Ｌ２キャッシュはメイン
メモリ１３よりも一層小さいものであるが、Ｌ２キャッ
シュからプロセサによって使用される蓋然性のある情報
を検索することは、メインメモリから情報をローディン
グする場合よりも一層高速である。メインメモリ１３は
メモリサブシステムにおける最後のレベルの格納部であ
る。メモリ１３は最も大きな格納エリア即ち区域である
が、又、マイクロプロセサによってアクセスされるべき
最大のサイクル数を必要とする。

【００２７】より詳細に説明すると、レベル１（Ｌ１）
命令キャッシュ１５は図１に示したようにマイクロプロ
セサ１０内に設けられている。キャッシュ１５は、ライ
トスルーモードで稼動するように、又は、より高い性能
のライトバックモードで稼動すべき形態とすることが可
能である。ライトバックモードは、不必要な外部書込み
サイクルによって発生されるバスボトルネックを取除く
ことによって、ＣＰＵコアの性能を最適化させる。ライ
トスルーキャッシュアーキテクチャは、キャッシュへの
全ての書込みが同時的に外部メモリをアップデートする
ことを必要とする。これらの不必要な書込みサイクルは
ボトルネックを形成し、それはＣＰＵをストールさせ且
つ性能に悪影響を与える場合がある。それと対比して、
ライトバックアーキテクチャは外部メモリをアップデー
トすることなしにデータをキャッシュへ書込むことを可
能とする。ライトバックキャッシュの場合、外部書込み
サイクルは、キャッシュミスが発生する場合、修正され
たラインがキャッシュ内で置換される場合、又は外部バ
スマスターがデータへのアクセスを必要とする場合に必
要とされるに過ぎない。キャッシュ１５は、より高速で
且つ複雑性の少ない命令の検索を与えるためにのみ命令
を格納する。四方セットアソシエイティブアーキテクチ
ャ及び最低使用頻度（ＬＲＵ）アルゴリズムがキャッシ
ュ１５において使用される。勿論、キャッシュ１５は、
所望とされる場合には、ライトスルーモードで動作させ
ることが可能である。キャッシュ１５のライン寸法は１
６バイトであり且つ新たなラインはメモリ読取りサイク
ル期間中に割当てられるに過ぎない。有効ステータスが
１６バイトキャッシュラインベースで維持されるが、修
正されるか、又は書戻しモード用の「ダーティ」ステー
タスが４バイト（ダブルワード）ステータス上で維持さ
れる。従って、修正されたダブルワードのみが、ライン
がキャッシュ内において置換される場合に、外部メモリ
へ書戻されるに過ぎない。ＣＰＵは、読取り及び書込み
の両方に対して単一内部クロックサイクルでキャッシュ
へアクセスすることが可能である。

【００２８】レベル１（Ｌ１）データキャッシュ１６
も、図３に示したように設けられている。上述したよう
に、命令及びデータは性能を向上させるためにＬ１キャ
ッシュ内に別々に格納されている。キャッシュ１６は、
又、四方セットアソシエイティブキャッシュであって、
例えば、１６バイトのライン寸法を有しており、且つ最
小使用頻度（ＬＲＵ）置換アルゴリズムを使用する。

【００２９】命令キャッシュ１５は命令プリフェッチバ
ッファ１９へ接続しており、それは、命令フェッチ／デ
コードユニット１８によってフェッチされる前にマイク
ロプロセサ命令を格納するために設けられている。命令
は、命令ストリームから「プリフェッチ」されることに
よって該バッファ内にロードされる。命令がユニット１
８によってフェッチされると、新たな命令が該バッファ
内にロードされる。このことは、実行ユニットが、常
に、命令を連続して供給し且つパイプライン内において
「バブル」が発生することを防止することを確保してい
る。分岐ターゲットバッファ１７が、「分岐」即ち「ジ
ャンプ」命令のターゲットアドレスを予測するために使
用される。即ち、ターゲットアドレスは予め計算され
（予測され）且つバッファ１７内に格納される。従っ
て、無条件分岐がとられる場合には、又は条件分岐命令
に遭遇する場合には、次の（逐次的でない）命令に対す
るアドレスは常に知られており且つ対応する実行ユニッ
ト（浮動小数点又は整数）によって使用するために使用
可能である。

【００３０】ユニット１８によってフェッチされること
に加えて、命令は、又、デコードされ且つ発行、即ちデ
ィスパッチされる。例えば、ロード／ストア命令が実行
のためにロード／ストアユニット２２に対して、メモリ
アドレスを計算するために整数ユニット２１に対して、
且つスケージュリングのためにメモリ制御ユニットなど
に対して発行される。例えば加算（ＡＤＤ）、乗算（Ｉ
ＭＵＬ）、移動（ＭＯＶ）などの付加的な整数命令もフ
ェッチ／デコード／発行ユニット１８によって整数ユニ
ット２１に対して発行される。浮動小数点ユニット２０
はユニット１８から発行された浮動小数点命令を受取り
それに関して実行を行う。浮動小数点ユニット２０は実
行ユニット２７を有している（図４）。ＦＰＵ２０は６
４ビットインターフェースを具備する８個の８０ビット
レジスタを有しており、且つ並列実行が可能である。例
示的なインテルアーキテクチャ浮動小数点ユニット２０
はｘ８７命令セットを使用し且つＩＥＥＥ標準７５４と
適合性がある。ロード／ストアユニット２２はスヌープ
（詮索）メカニズムを有しており、それはメモリサブシ
ステムを介してのデータの一貫性を確保する。本発明
は、以下に更に詳細に説明するように、このスヌープメ
カニズムを利用している。

【００３１】図２を参照すると、マイクロプロセサ１０
の浮動小数点ユニット２０のブロック図が示されてい
る。図２から理解されるように、浮動小数点及びＭＭＸ
命令は、両方共、ＦＰＵ２０によって実行される。浮動
小数点／ＭＭＸ命令は、フェッチ／デコード／発行ユニ
ット１８から発行され、そこで、それらは予めデコード
されて、それらが浮動小数点命令であるか又はＭＭＸ命
令であるかの何れかであるかを判別する。付加的な回路
がこのステージにおいて設けられており、浮動小数点レ
ジスタセット０，１１０及び／又はレジスタセット１，
１００の使用を指定する。浮動小数点／ＭＭＸ命令は、
場合により、ＦＰレジスタセット１００，１１０内のそ
れらに対応するオペランドデータと関連している。

【００３２】ＦＰ／ＭＭＸデコードユニット５１は、上
述した如く、フェッチ／デコード／発行ユニット１８か
ら予めデコードされた命令を受取る。浮動小数点／ＭＭ
Ｘ命令は、次いで、浮動小数点／ＭＭＸデコードユニッ
ト５１において完全にデコードされる。該命令は、次い
で、実行ユニット２７上での処理のためにディスパッチ
される前に、浮動小数点／ＭＭＸ命令キュー５５内に格
納される。ディスパッチユニット２４は、ＦＰ命令キュ
ー５５からの命令を何時実行ユニット２７へ供給すべき
かを決定する。該命令は、次いで、実行をするために実
行ユニット２７へ供給される。次いで、該命令（浮動小
数点又はＭＭＸ）は、浮動小数点実行ユニット２７によ
って実行される。実行ユニット２７は、例えば加算、乗
算、シフト、絶対値、負数字操作などの典型的な浮動小
数点処理を実施する。ＦＰ実行ユニット２７の出力は結
果キュー２５へ供給され、そこで実行結果がバッファさ
れる。結果キュー２５からの結果データはフェッチ／デ
コード／発行ステージ１８によって指定された態様で、
レジスタファイル１００，１１０へ書戻される。更に、
さらなる処理が必要とされる場合には、実行ユニット２
７、結果キュー２５又はレジスタセット１００，１１０
から直接的にディスパッチユニット２４へ中間結果デー
タを供給することが可能である。マイクロプロセサは、
典型的に、浮動小数点又はＭＭＸ命令で初期化され、Ｆ
Ｐレジスタファイル１１０をアップデートする。浮動小
数点又はＭＭＸストア（格納）命令は、レジスタファイ
ル１００，１１０からの完成した結果をロード／ストア
ユニット２２を介してメインメモリへ書戻す。

【００３３】図３を参照すると、インテルｘ８６アーキ
テクチャマイクロプロセサ内のＦＰＵ回路は、スタック
のような態様でアクセスされる８個の８０ビットＦＰＵ
データレジスタＲ０−Ｒ７を具備するＦＰＵデータレジ
スタファイル１をユーザへ供給する。１６ビット制御レ
ジスタ２及び１６ビットステータスレジスタ３も供給さ
れる。データレジスタタグワード４は８個の２ビットフ
ィールドを包含しており、その各々は８個のデータレジ
スタＲ０−Ｒ７のうちの一つと関連している。タグワー
ドは、８個のデータレジスタの各々に対して例えば空／
非空などのステータスを指定するために使用される。

【００３４】更に、図３には現在の命令ワードを包含す
るメモリ位置に対する命令ポインタ５及び現在の命令
（存在する場合）と関連するオペランドを包含するメモ
リ位置に対するデータポインタ６が示されている。１１
ビットオプコードレジスタ８も示されており、それは最
後に実行された命令のオプコードを包含している。図３
に示されるように、制御レジスタ２、ステータスレジス
タ３、タグワードレジスタ４、命令ポインタ５、データ
ポインタ６、オプコードレジスタ８は環境レジスタであ
る。上述した環境レジスタとレジスタファイル１との組
合わせが浮動小数点状態を構成する。

【００３５】更に図３を詳細に参照すると、タグフィー
ルド（不図示）は、タグワード内の８個の２ビットフィ
ールドの各々をＦＰＵデータレジスタファイル１内の物
理的なデータレジスタのうちの一つと関連付けるために
使用されている。タグワードレジスタ４は各物理的デー
タレジスタに対して２ビットから構成されている。タグ
ワードフィールド（タグフィールドの０−７）は、それ
らの関連するレジスタ（Ｒ０−Ｒ７）の内容に依存して
四つの値、即ちＶａｌｉｄ（００）、Ｚｅｒｏ（０
１）、Ｓｐｅｃｉａｌ（１０）、Ｅｍｐｔｙ（１１）、
のうちの一つをとる。Ｓｐｅｃｉａｌ（特別）値は、デ
ノーマル（Ｄｅｎｏｒｍａｌ）、無限（Ｉｎｆｉｎｉｔ
ｙ）、ＱＮａＮ、ＳＮａＮ、サポートされないフォーマ
ットを包含している。タグ値はインテルマイクロプロセ
サによって透明的に維持され且つＦＳＴＥＮＶ及びＦＳ
ＡＶＥ命令を介して間接的にプログラマに対して与えら
れているに過ぎない。

【００３６】ＦＰＵ回路は、そのステータス及び演算結
果に関する情報を、ステータスレジスタ３を介してマイ
クロプロセサ内のその他の機能的ユニットへ通信する。
ＦＰＵステータスレジスタは、例外ステータス、演算実
行ステータス、レジスタステータス、オペランドクラ
ス、比較結果を反映するビットフィールドから構成され
ている。このレジスタは、制御又は実行ユニットの状態
に拘らずに、マイクロプロセサＣＰＵ、即ち整数ユニッ
トに対して常にアクセス可能である。

【００３７】ＦＰＵモード制御レジスタ２はＣＰＵによ
って使用されて、ＦＰＵの動作モードを特定する。制御
レジスタ２は使用されるべき丸めモード、結果を計算す
るために使用する精度（単精度又は倍精度）及びトラッ
プを介してＣＰＵへ報告されるべき例外条件などを特定
するビットフィールドを包含している。ユーザは精度、
丸め及び例外報告を、制御レジスタ２内の適宜のビット
をセット又はクリアすることによって制御する。付加的
な情報に関しては、エスジーエストムソンマイクロエレ
クトロニクスインコーポレイテッドによって出版されて
いるＳＴ４８６ＤＸ／ＤＸ２データブック、及びインテ
ルコーポレーションによって出版されている「ペンチア
ムプロセサファミリー開発者のマニュアル（Ｐｅｎｔｉ
ｕｍ Ｐｒｏｃｅｓｓｏｒ Ｆａｍｉｌｙ Ｄｅｖｅｌ
ｏｐｅｒ’ｓ Ｍａｎｕａｌ）」を参照するとよく、尚
これらの文献は引用によって本明細書に取込む。

【００３８】本発明のデュアルレジスタセットを図４に
示してある。レジスタセット０は参照番号１１０で示さ
れており且つレジスタセット１は参照番号１００で示さ
れている。レジスタセット１１０は、８個の８０ビット
レジスタ及び図３に関連して前に説明したような態様で
機能する一組の環境レジスタ１１２（制御、ステータ
ス、タグ、オプコード、命令ポインタ、データポイン
タ）を有している。レジスタセット１００は、環境レジ
スタ１０２及びレジスタファイル１０１を有しており、
それらは、機能的には、レジスタセット１１０の環境レ
ジスタ１１２及びレジスタファイル１１１と同一であ
る。ＦＮＳＡＶＥ、ＦＲＳＴＯＲ、ＦＳＴＥＮＶ、ＦＬ
ＤＥＮＶ命令をデコードすることが、どの様にしてステ
ートマシンなどをドライブし、レジスタセット０又は１
（又は、それらの何らかの組合わせ）の何れが作業用レ
ジスタセットであるかを決定するポインタビット、及び
前のタスクと関連している状態情報がメモリからロード
されねばならないか否かを決定するダーティ（ｄｉｒｔ
ｙ）ビットをセットするかは当業者にとって自明であ
る。更に、本発明においては付加的な変換ステップが設
けられており、それは、浮動小数点ユニットにおいて実
行される各命令に対して、ポインタビットの値を決定
し、従って、どのレジスタセット（０又は１）へアクセ
スするかを決定する。

【００３９】本発明は、更に、スヌープアドレスレジス
タ１２０を有しており、それはＦＮＳＡＶＥ又はＦＳＴ
ＥＮＶ命令のそれぞれの結果として保存されるＦＰ状態
（レジスタファイル又は環境）及び／又はＦＰ環境に対
応するメモリアドレスを格納する。レジスタ１２０内の
アドレスがスヌープ即ち詮索され、保存されている情報
が修正されたか否かを決定する。本発明によれば、前の
タスクの状態はメモリ内の情報が修正されていない限
り、「オンチップ」イメージから回復することが可能で
ある。保存されているメモリ情報が修正されている場合
には、浮動小数点状態はメモリから回復されねばならな
い。

【００４０】更に詳細に図４を参照すると、レジスタセ
ット０，１１０のブロック図が示されており、それは環
境レジスタ１１２とレジスタファイル１１１とを有して
いる。レジスタセット１，１００も示されており、それ
は環境レジスタ１０２とレジスタファイル１０１とを有
している。浮動小数点命令ＦＮＳＴＥＮＶ／ＦＬＤＥＮ
Ｖは、それぞれ、環境をストア（格納）及びロードする
ものであるから、それらは環境レジスタ１０２及び１１
２に対応するに過ぎない。ＦＮＳＡＶＥ及びＦＲＳＴＯ
Ｒ命令は環境レジスタ１０２，１１２及びレジスタファ
イル１０１，１１１と関連している。なぜならば、これ
らの命令は、それぞれ、環境レジスタ及びレジスタファ
イルをそれぞれ保存及び回復させるからである。

【００４１】スヌープアドレスレジスタ１２０が図４に
示されており、それはこのアドレスに対応する情報の何
らかの修正がその情報を「ダーティ」なものであるとさ
せ且つメモリロードが前の文脈を回復することを必要と
させるシャドー型レジスタセット（プログラマには見え
ない）のアドレスを有している。

【００４２】環境ポインタビットレジスタ１２１は、レ
ジスタセット０又はレジスタセット１内の環境レジスタ
１０２又は１１２のどれが作業用環境であり且つどれが
シャドー型環境であるかを表わす。レジスタ１２１内の
論理０は、ＥＮＶ１１２が作業用環境レジスタであるこ
とを意味し、一方論理１は、ＥＮＶ１０２が作業用環境
であることを表わす。同様に、ポインタビットレジスタ
１２３は、レジスタセット０又はレジスタセット１内の
どのレジスタファイル１０１又は１１１が作業用レジス
タファイルであり且つどれがシャドー型レジスタファイ
ルであるかを表わす。この場合にも、レジスタ１２３内
の論理０はＲＥＧ１１１が作業用ファイルであることを
表わし且つ論理１はＲＥＧ１０１が作業用ファイルであ
ることを意味する。

【００４３】環境レジスタダーティビットレジスタ１２
２及びレジスタファイルダーティビット１２４は、両方
共、ＣＰＵがリセットされる場合にｓｅｔ＝１とされ、
即ち１にセットされる。次いで、対応するレジスタファ
イルに対する新たに形成されたオンチップイメージに対
してダーティビットがターンオフされ、即ちｓｅｔ＝０
とされ、即ち０にセットされる。即ち、オンチップイメ
ージが形成されると（ＥＮＶ１０２又は１１２がシャド
ー型ＥＮＶとして保存される）、ＥＮＶダーティビット
レジスタがｓｅｔ＝０とされ、即ち０にセットされる。
同様に、ＲＥＧダーティビットレジスタもシャドー型レ
ジスタファイルとして保存されている対応するレジスタ
ファイルＲＥＧ１０１又は１１１に対して０にセットさ
れる。別の命令又は演算がシャドー型ＥＮＶ又はＲＥＧ
を修正すると、対応するビットは論理１へフリップさ
れ、それにより、保存された情報が修正されていること
及びその状態が文脈切換え時にメインメモリから回復さ
れねばならないことを表わす。この様に、ＥＮＶ及びＲ
ＥＧダーティビットは、それぞれ、シャドー型ＥＮＶ及
びＲＥＧのステータスをトラッキング即ち追跡する。

【００４４】例えば、シャドー型レジスタセットがオン
チップイメージとして保存される場合に、ＥＮＶダーテ
ィビットレジスタ１２２及びＲＥＧダーティビットレジ
スタ１２４はｓｅｔ＝０とされ、即ち０にセットされ、
且つシャドー型レジスタセットのメモリアドレスはスヌ
ープアドレスレジスタ１２０内に格納される。スヌープ
ヒット（ｓｎｏｏｐ ｈｉｔ）が発生すると、レジスタ
１２２及び／又は１２４内のダーティビットがｓｅｔ＝
１とされ、即ち１にセットされ、オンチップイメージが
修正されており且つタスク切換えが発生する場合にメモ
リからロードされねばならないことを表わす。

【００４５】ポインタビット及びダーティビットは、本
発明のデュアル（二重）レジスタセットに対するアルゴ
リズムを簡単化させるために使用されている。新たな作
業用セットが、ＦＮＳＡＶＥ、ＦＳＴＥＮＶ、ＦＲＳＴ
ＯＲ、ＦＬＤＥＮＶ命令のうちの一つが実行される場合
に作業用セット及び／又はシャドー型セットの両方から
ＥＮＶ及びＲＥＧレジスタを選択的に採取することによ
って形成される。本発明のアルゴリズムは、命令の適合
性を維持しながら、単一ＣＰＵサイクルにおいて新たな
作業用セットを形成する。

【００４６】一般的に、本アルゴリズムは、ＦＮＳＡＶ
Ｅ命令（環境レジスタ及びレジスタファイルを保存）又
はＦＳＴＥＮＶ命令（環境レジスタを格納）の何れかが
実行されると、ポインタレジスタ１２１，１２３内のビ
ットをフリップ即ち反転させる。更に、該命令がＦＲＳ
ＴＯＲ（環境レジスタ及びレジスタファイルを回復）又
はＦＬＤＥＮＶ（環境レジスタをロード）の何れかであ
ると、スヌープアドレスレジスタ（格納されている情報
が修正されていない）との一致が発生し且つダーティビ
ットはオフ（ｓｅｔ＝０）である。注意すべきことであ
るが、ＦＲＳＴＯＲの場合、レジスタ１２１，１２３内
のＥＮＶ及びＲＥＧダーティビットの両方がオフでなけ
ればならず、且つＦＬＤＥＮＶの場合、レジスタ１２１
内のＥＮＶダーティビットのみがオフであることが必要
である。

【００４７】本発明のアルゴリズムは、ダーティビット
をターンオン（ｓｅｔ＝１）又はオフ（ｓｅｔ＝０）す
ることによってダーティビットを制御する。新たに形成
されたオンチップイメージに対して、レジスタ１２２，
１２４内の対応するダーティビットはターンオフされ
る。オンチップイメージに対して、ダーティビットは、
対応するメモリイメージが修正される場合にターンオン
する。レジスタ１２２内のＥＮＶダーティビット及びレ
ジスタ１２４内のＲＥＧダーティビットの両方が、ＣＰ
Ｕがリセットされる場合に、ターンオンされる。

【００４８】本発明の動作について、マイクロプロセサ
１０上でのＦＮＳＡＶＥ、ＦＮＳＴＥＮＶ、ＦＲＳＴＯ
Ｒ、ＦＬＤＥＮＶ命令の実際の実行に関連して以下に説
明する。

【００４９】本発明の説明の便宜上、初期的に、作業用
レジスタセット＝｛ＥＮＶ〔ｅｎｖ＿ｐｔｒ〕，ＲＥＧ
〔ｒｅｇ＿ｐｔｒ〕｝であると仮定する。次いで、ＦＮ
ＳＡＶＥが処理され且つＣＰＵが、環境ポインタＥＮＶ
〔〜ｅｎｖ＿ｐｔｒ〕を初期化させ且つ現在の作業用セ
ットＲＥＧポインタＲＥＧ〔ｒｅｇ＿ｐｔｒ〕をＲＥＧ
〔〜ｒｅｇ＿ｐｔｒ〕へコピーし、即ちレジスタポイン
タビット１２３を作業用レジスタセットに対応する値
（０又は１）と等しくセットすることによって、シャド
ー型レジスタセットへのスイッチオーバー即ち切換えの
準備を行う。この初期化及びコピー動作は、命令レベル
におけるＦＮＳＡＶＥ命令に対する必要条件であり、且
つ命令セットアーキテクチャとの適合性を維持するため
に必要である。次いで、ＣＰＵはスヌープアドレスレジ
スタ１２０に対してＦＮＳＡＶＥ命令からのストア（格
納）アドレスで上書きする。レジスタ１２１内のＥＮＶ
ポインタビット及びレジスタ１２３内のＲＥＧポインタ
ビットをフリップ即ち反転させて、新たな作業用セット
＝｛ＥＮＶ〔ｅｎｖ＿ｐｔｒ〕，ＲＥＧ〔ｒｅｇ＿ｐｔ
ｒ〕｝を形成する。レジスタ１２２，１２４内のＥＮＶ
及びＲＥＧダーティビットがターンオフされ、且つ新た
なオンチップイメージ＝｛ＥＮＶ〔〜ｅｎｖ＿ｐｔ
ｒ〕，ＲＥＧ〔〜ｒｅｇ＿ｐｔｒ〕｝が形成される。前
に説明した動作の全ては一つのＣＰＵサイクルにおいて
発生する。

【００５０】ＦＮＳＡＶＥ用の擬似コード：

【００５１】

【数１】

【００５２】次に、ストア（格納）環境命令（ＦＳＴＥ
ＮＶ）について説明する。この場合も、作業用セット
は、初期的に、｛ＥＮＶ〔ｅｎｖ＿ｐｔｒ〕，ＲＥＧ
〔ｒｅｇ＿ｐｔｒ〕｝にセットされる。次いで、ＦＮＳ
ＴＥＮＶ命令が処理され且つＣＰＵは、作業用セットに
対する前の環境ポインタビット値をレジスタ１２１内の
新たな環境ビットポインタとしてセットすることによ
り、即ちＥＮＶ〔ｅｎｖ＿ｐｔｒ〕をＥＮＶ〔〜ｅｎｖ
＿ｐｔｒ〕とセットすることによって新たな作業用セッ
トへのスイッチオーバー即ち切換えの準備を行う。この
場合も、このコピーオーバーは適合性を確保するために
命令レベルにおけるＦＳＴＥＮＶの必要条件である。次
いで、ＣＰＵはＦＳＴＥＮＶ命令からのアドレスでスヌ
ープアドレスレジスタ１２０を上書きする。次いで、Ｅ
ＮＶポインタビットがフリップ即ち反転され、且つ新た
な作業用セット｛ＥＮＶ〔ｅｎｖ＿ｐｔｒ〕，ＲＥＧ
〔ｒｅｇ＿ｐｔｒ〕｝が形成される。注意すべきことで
あるが、ＦＳＴＥＮＶ命令は、環境のみを格納するもの
であって、レジスタファイルを格納するものではなく、
従って、レジスタ１２１内のＥＮＶポインタビットのみ
がフリップされて新たな作業用セットを形成する。次
に、レジスタ１２２内のＥＮＶダーティビットがターン
オフされ（０）、且つレジスタ１２４内のＲＥＧダーテ
ィビットがターンオン（１）され、且つ新たなオンチッ
プイメージが形成される、即ち｛ＥＮＶ〔〜ｅｎｖ＿ｐ
ｔｒ〕｝である。この場合も、ＦＳＴＥＮＶは環境レジ
スタを格納するに過ぎないので、ＥＮＶダーティビット
が０にセットされる唯一のビットである。従って、新た
なオンチップイメージは、図３に示したように、環境レ
ジスタのみを包含する。これらのＦＳＴＥＮＶ命令の実
行に関する動作は全て単一のＣＰＵサイクルにおいて発
生する。

【００５３】ＦＳＴＥＮＶ用の擬似コード：

【００５４】

【数２】

【００５５】実行ユニットの状態が回復されるべき場合
には、ＦＲＳＴＯＲ命令が処理される。初期的には、作
業用セット＝｛ＥＮＶ〔ｅｎｖ＿ｐｔｒ〕，ＲＥＧ〔ｒ
ｅｇ＿ｐｔｒ〕｝及びＦＲＳＴＯＲが処理される。ＣＰ
Ｕは、ＦＲＳＴＯＲ命令エンコーディングからのデータ
アドレスをスヌープレジスタ１２０内のアドレスと比較
する。ＣＰＵは、更に、ＥＮＶダーティビットレジスタ
１２２及びＲＥＧダーティビットレジスタ１２４の両方
における値をルックアップする。レジスタ１２１内のＥ
ＮＶポインタビット及びレジスタ１２３内のＲＥＧポイ
ンタビットが次いでフリップされ、且つレジスタ１２２
内のＥＮＶダーティビット及びレジスタ１２４内のＲＥ
Ｇダーティビットがターンオンされるが、それは、
（１）スヌープアドレスレジスタ１２０とＦＲＳＴＯＲ
命令との間のアドレス比較が一致し、且つ（２）レジス
タ１２２，１２４内の両方のダーティビットがオフ
（０）であると判別される場合においてのみである。こ
のことは、メモリイメージも修正されておらず且つ状態
がシャドー型レジスタセットから回復されることを表わ
す。新たな作業用セット｛ＥＮＶ〔ｅｎｖ＿ｐｔｒ〕，
ＲＥＧ〔ｒｅｇ＿ｐｔｒ〕｝及び新たなシャドー型セッ
ト｛ＥＮＶ〔〜ｅｎｖ＿ｐｔｒ〕，ＲＥＧ〔〜ｒｅｇ＿
ｐｔｒ〕｝が形成される。これらのＦＲＳＴＯＲと関連
する演算の全ては、一つのＣＰＵクロックサイクル内に
おいて発生する。スヌープアドレスがＦＲＳＴＯＲアド
レスと一致しないか、又はレジスタ１２２，１２４内の
うちのダーティビットの何れかがターンオン（１）され
ると、ポインタ及びダーティビットは変化されず且つ状
態はメモリからロードされる。

【００５６】ＦＲＳＴＯＲ用の擬似コード：

【００５７】

【数３】

【００５８】ＦＬＤＥＮＶ命令を処理することによって
保存環境をローディングするための本発明の操作につい
て次に説明する。初期的には、作業用セットは｛ＥＮＶ
〔ｅｎｖ＿ｐｔｒ〕，ＲＥＧ〔ｒｅｇ＿ｐｔｒ〕｝であ
る。次いで、ＦＬＤＥＮＶ命令が処理される。ＣＰＵ
は、ＦＬＤＥＮＶ命令エンコーディングからのデータア
ドレスをスヌープレジスタ１２０内のアドレスと比較す
る。ＣＰＵは、更に、レジスタ１２２内のＥＮＶダーテ
ィビットをルックアップし、それが未だにオフであるか
否かを決定する。レジスタ１２１内のＥＮＶポインタビ
ットがフリップされ且つＥＮＶダーティビット及びＲＥ
Ｇダーティビットの両方がターンオン（１）されるが、
それは、（１）ＦＬＤＥＮＶアドレスとスヌープレジス
タ１２０内のアドレスとの間のアドレス比較が一致であ
り、且つ（２）レジスタ１２２内のＥＮＶダーティビッ
トがターンオフ（０）である場合においてのみである。
新たな作業用セット｛ＥＮＶ〔ｅｎｖ＿ｐｔｒ〕，ＲＥ
Ｇ〔ｒｅｇ＿ｐｔｒ〕｝及び新たなシャドー型セット
｛ＥＮＶ〔〜ｅｎｖ＿ｐｔｒ〕，ＲＥＧ〔〜ｒｅｇ＿ｐ
ｔｒ〕｝が形成される。これらの操作は、ＦＬＤＥＮＶ
命令と関連して、全て単一のＣＰＵサイクルにおいて発
生する。ＦＬＤＥＮＶアドレスとのスヌープアドレス比
較が一致でない場合か、又はレジスタ１２２内のＥＮＶ
ダーティビットがオン（１）である場合には、ポインタ
及びダーティビットは変化されておらず且つ環境はメモ
リからロードされる。

【００５９】ＦＬＤＥＮＶ用の擬似コード：

【００６０】

【数４】

【００６１】ＣＰＵは、以下の如くにして初期化された
制御ビットでリセットされる。即ち、（１）レジスタ１
２１内のＥＮＶポインタ＝０；（２）レジスタ１２２内
のＥＮＶダーティビット＝０；（３）レジスタ１２３内
のＲＥＧポインタ＝０；（４）レジスタ１２４内のＲＥ
Ｇダーティビット＝１である。これらのビットは、初期
的には、これらの値にセットされ且つ、ＦＮＳＡＶＥ、
ＦＲＳＴＯＲ、ＦＳＴＥＮＶ、ＦＬＤＥＮＶ命令のうち
の何れか一つが実行されるまでその状態に止どまる。基
本的には、ポインタビットがｓｅｔ＝０、即ち０にセッ
トされるということは、ＣＰＵに対する初期的な作業用
セットがレジスタセット０，１００（図２及び４参照）
であることを表わす。ダーティビット＝１を初期化する
ことにより、このことは、ＦＲＳＴＯＲ又はＦＬＤＥＮ
Ｖ命令のうちの何れかが実行されるべき最初の命令であ
る場合には、データが、初期的には、メモリから現在の
作業用セット（初期化におけるレジスタ０）内へロード
されることを意味する。

【００６２】ＣＰＵリセット用の擬似コード：

【００６３】

【数５】

【００６４】アドレスレジスタ１２０をスヌープ動作す
る場合に、ＣＰＵは全てのメモリ書込みサイクルを見
る。浮動小数点状態メモリイメージ（ＥＮＶ及びＲＥ
Ｇ）が書込まれている場合には、レジスタ１２２内のＥ
ＮＶダーティビット及びレジスタ１２４内のＲＥＧダー
ティビットの両方が同一のＣＰＵサイクルにおいてター
ンオン（１）される。浮動小数点環境メモリイメージ
（ＥＮＶのみ）が書込まれている場合には、レジスタ１
２２内のＥＮＶダーティビットが単一のＣＰＵサイクル
においてターンオン（１）される。

【００６５】図５を参照すると、本発明が作業用セット
としてレジスタセット０，１１０で示されている。作業
用セット１１０はＥＮＶレジスタ１１２及びＲＥＧファ
イル１１１を有している。図５において、ＦＳＴＥＮＶ
命令が実行されており、それによりＥＮＶをメモリ１３
内の位置１３２へ格納する。レジスタセット１，１００
はＥＮＶレジスタ１０２を包含しており、シャドー型レ
ジスタセットであり且つオンチップイメージを構成して
いる。ＦＳＴＥＮＶ命令の場合、オンチップイメージは
ＥＮＶのみである。なぜならば、それが格納されるもの
だからである。ＦＮＳＡＶＥ命令が実行されると、該オ
ンチップイメージはＥＮＶ及びＲＥＧの両方である。な
ぜならば、ＦＰ状態の全体がこの命令によって保存され
るからである。従って、オンチップイメージはシャドー
型レジスタのサブセットであること理解することが可能
である。スヌープアドレスの一致が存在せず且つレジス
タ１２２内のＥＮＶダーティビットがターンオフされて
いる場合には、文脈切換えの発生（ポインタビットのフ
リップ）に起因して前の状態がロードされる場合（ＦＬ
ＤＥＮＶ）に、浮動小数点環境はオンチップイメージの
ＥＮＶレジスタ１０２から回復することが可能である。

【００６６】図６は全体的な状態が保存される場合、即
ちＦＮＳＡＶＥ命令が実行される場合における作業用セ
ットと、メモリと、シャドー型セットとの間の関係を示
している。この場合にも、レジスタセット０，１１０が
作業用セットであり且つＣＰＵが例えば浮動小数点又は
ＭＭＸなどの命令（文脈に依存して）を実行するために
ＥＮＶレジスタ１１２及びＲＥＧファイル１１１へアク
セスするものと仮定する。その文脈がスイッチ即ち切換
えである場合には、ＦＮＳＡＶＥ命令が実行され且つＥ
ＮＶ１１２及びＲＥＧ１１１（状態）の両方がそれぞれ
位置１３２，１３１においてメモリ１３内に格納され
る。この場合には、オンチップイメージはメモリイメー
ジのコピーであって、ＥＮＶレジスタ１０２はメモリ位
置１３２と同一の情報を有しており且つＲＥＧファイル
１０１はメモリ位置１３１と同一の情報を有している。
ＦＲＳＴＯＲ命令の実行時に、ＣＰＵはスヌープアドレ
スとＦＲＳＴＯＲアドレスをチェックし且つＥＮＶ及び
ＲＥＧダーティビットがオフであるか否かを決定する。
スヌープヒットが存在しておらず且つダーティビットが
オフである場合には、その文脈はオンチップイメージか
ら回復することが可能である。

【００６７】説明の便宜上、図５及び６においては、作
業用セットが、レジスタセット０に対応するＥＮＶ及び
ＲＥＧレジスタを有しており、且つシャドー型セットが
物理的にレジスタセット１の一部であるＥＮＶ及びＲＥ
Ｇレジスタを有しているものとして示してある。

【００６８】上述したように、レジスタセット０又はレ
ジスタセット１の何れかが作業用又はシャドー型セット
として指定される。しかしながら、本発明は、又、作業
用セットがレジスタセット０からのＥＮＶレジスタ及び
レジスタセット１からのＲＥＧレジスタを有する場合、
即ち作業用セットがＥＮＶ１１２とＲＥＧ１０１とから
構成される場合の形態をも取込むものである。このこと
は、ＥＮＶポインタビットがｓｅｔ＝０、即ち０にセッ
トされ且つＲＥＧポインタビットがｓｅｔ＝１、即ち１
にセットされる場合に発生する。この場合には、ＥＮＶ
１０２及びＲＥＧ１１１はシャドー型セットである。勿
論、ＥＮＶレジスタ１０２及びＲＥＧレジスタ１１１は
作業用セットとして指定し、ＥＮＶ１１２及びＲＥＧ１
０１をシャドー型セットとして指定することが可能であ
るが、この場合はＥＮＶポインタビットが１にセットさ
れ且つＲＥＧポインタビットが０にセットされる。この
好適実施例は図７に示してある。ＥＮＶ及びＲＥＧポイ
ンタビットの両方がｓｅｔ＝０、即ち０にセットされる
と、レジスタセット０，１１０は作業用セットであり且
つＥＮＶ１１２は参照番号１５０で示したようにＲＥＧ
１１１と共に動作する。両方のポインタビットがｓｅｔ
＝１、即ち１にセットされると、レジスタセット１００
が作業用セットであり、そのことは参照番号１５１によ
って示されている。しかしながら、ＥＮＶビットが０に
セットされ且つＲＥＧビットが１にセットされる場合に
は、作業用セットはＥＮＶ１１２及びＲＥＧ１０１であ
って、それは参照番号１５２で示してある。同様に、参
照番号１５３は、ＥＮＶポインタが１にセットされ且つ
ＲＥＧポインタが０にセットされる場合を示している。
従って、本発明は、作業用セットとシャドー型セットを
構成するレジスタをダイナミックに選択することを可能
とすることによって多大な柔軟性を提供している。

【００６９】図８を参照すると、２ビットポインタビッ
トステートマシンが示されており、それはレジスタ１２
１及び１２３内のＥＮＶ及びＲＥＧポインタビットが、
それぞれ、どの様にしてセットされるかに関して本発明
の動作を説明するために使用する。ステートマシンは、
「現在の状態」、「入力」、「次の状態」として組織化
され、「Ｘ」は「ｄｏｎ’ｔ ｃａｒｅ」値であること
を意味している（即ち、それは論理０又は論理１の何れ
かとすることが可能である）。四つの可能な現在の状態
が存在しており、即ち、レジスタセット０は作業用セッ
トであり、レジスタセット１は作業用セットであり、レ
ジスタセット０のＥＮＶ及びレジスタセット１のＲＥＧ
は作業用セットであり、且つレジスタセット１のＥＮＶ
及びレジスタセット０のＲＥＧは作業用セットである。
ステートマシンはスヌープヒットが発生し且つ保存され
ているアドレスが回復アドレスと一致しない場合に対処
するものではない。なぜならば、この状態は、メモリか
ら回復されねばならず且つ全てのポインタ及びダーティ
ビットは不変だからである。ＥＮＶ及びＲＥＧダーティ
ビットは、本発明によって、保存した情報が修正されて
いる場合にスヌープヒットが発生する状態に対処するた
めに与えられている。

【００７０】図８のポインタステートマシンは、ＦＮＳ
ＡＶＥ、ＦＲＳＴＯＲ、ＦＳＴＥＮＶ、ＦＬＤＥＮＶ命
令のうちの各々に対応する擬似コードを参照して前に説
明したプロセスの実現例を与えている。

【００７１】現在の状態値は現在のＥＮＶ及びＲＥＧポ
インタビットに対応しており、次の状態値はＥＮＶ及び
ＲＥＧポインタが実行中の命令に基づいて駆動される論
理値に対応する。この入力値は、スヌープヒットが発生
するかどうか及びＥＮＶ及びＲＥＧダーティビットの状
態に拘らずに、どの命令が実行されているかに対応する
（ＦＮＳＡＶＥ、ＦＲＳＴＯＲ、ＦＳＴＥＮＶ、ＦＬＤ
ＥＮＶ）。

【００７２】初期的な現在の状態において（ポインタビ
ットレジスタ１２１，１２３の）、ＲＥＧ及びＥＮＶビ
ットの両方はｓｅｔ＝０（０，０）であり、従って作業
用セットはレジスタセット０，１１０である。ストアＥ
ＮＶ（ＦＳＴＥＮＶ）命令が実行されると、ＥＮＶの格
納が実行され且つｅｎｖ＿ｄｉｒｔｙビット及びｒｅｇ
＿ｄｉｒｔｙビットはｄｏｎ’ｔ ｃａｒｅであるの
で、スヌープヒット（ｉｓ＿ｍａｔｃｈ）は存在しな
い。従って、ＥＮＶのみが保存される場合には、レジス
タ１２１内のＥＮＶポインタビットが提供される唯一の
ポインタである。従って、次の状態は（１，０）であ
る。ロードＥＮＶ（ＦＬＤＥＮＶ）が実行され且つスヌ
ープメカニズムが、保存したＥＮＶアドレスがロード命
令におけるアドレスと同一（一致）であることを判別す
る場合には、次の状態は（１，０）に止どまる。なぜな
らば、ＥＮＶは「オンチップ」イメージからロードする
ことが可能だからである。次に、ＦＮＳＡＶＥ命令のた
めに、ＲＥＧ及びＥＮＶポインタビットの両方が（０，
０）から（１，１）へフリップされる。なぜならば、こ
の命令はＲＥＧ及びＥＮＶ状態の両方を保存するからで
ある。保存した状態がＦＲＳＴＯＲ命令によって回復さ
れるべきであり且つアドレス一致が発生する場合には、
ＥＮＶ及びＲＥＧビットは（１，１）の次の状態に止ど
まる。上述した条件のうちの何れもが満足されない場合
（ＥＬＳＥ）、ＥＮＶ及びＲＥＧポインタビット値にお
いて変化はない。注意すべきことであるが、ＦＮＳＡＶ
Ｅ、ＦＲＳＴＯＲ、ＦＳＴＥＮＶ、ＦＬＤＥＮＶ命令は
相互に排他的な態様で実行し、従ってステートマシン内
のこれらの命令に対応するフィールドのうちの一つのみ
が一度においてアクティブ即ち活性状態となることが可
能であるに過ぎない。

【００７３】次の可能な現在の状態は、ＥＮＶがレジス
タセット０からであり且つＲＥＧがレジスタセット
（１，０）からである場合である。この場合にも、ＦＳ
ＴＥＮＶ命令はＥＮＶポインタビットに影響を与えるに
過ぎず、且つ次の状態はレジスタセット１からＥＮＶへ
フリップされ、ＲＥＧポインタは同一に止どまる。従っ
て、次の状態は（１，１）である。ＦＬＤＥＮＶ命令
も、ＥＮＶポインタビットに影響を与えるに過ぎず、且
つアドレスが一致する場合には、次の状態は（１，１）
である。ＦＮＳＡＶＥ及びＦＲＳＴＯＲ命令の場合に
は、ＥＮＶ及びＲＥＧポインタビットの両方が影響され
且つフリップされて、これらの場合の両方に対する次の
状態は（１，０）である。上述した条件のうちの何れも
が発生しない場合には、現在の状態は不変である。

【００７４】現在の状態がレジスタセット１からのＥＮ
Ｖ及びレジスタセット０からのＲＥＧを使用する場合
（１，０）、ＦＳＴＥＮＶ及びＦＬＤＥＮＶ命令はＥＮ
Ｖポインタビットをフリップし、次の状態を（０，０）
とさせる。一方、ＦＮＳＡＶＥ及びＦＲＳＴＯＲ命令が
ＥＮＶ及びＲＥＧポインタビットの両方に影響を与え、
それらを次の状態に対して（０，１）へ変化させる。こ
れらの条件が発生しない場合には、何ら変化は存在しな
い。

【００７５】最後に、作業用セットがレジスタセット１
である場合には（ＥＮＶ及びＲＥＧがｓｅｔ＝１）、
（１，１）、ＦＳＴＥＮＶ及びＦＬＤＥＮＶ命令がＥＮ
Ｖ状態のみを保存し且つ回復し且つＥＮＶポインタビッ
トは０へフリップされ、次の状態を（０，１）とさせ
る。この場合も、ＦＮＳＡＶＥ及びＦＲＳＴＯＲ命令
は、ＥＮＶ及びＲＥＧビットの両方をしてフリップさせ
且つ次の状態は（０，０）となる。そうでない場合に
は、ＲＥＧ及びＥＮＶポインタビット値において変化は
なく且つそれらは（１，１）に止どまる。

【００７６】前に説明したように、このステートマシン
においては四つの状態が存在しており、即ち状態００、
状態０１、状態１０、状態１１である。これらの状態
は、エンコードされ、従ってエンコードされた状態ビッ
トはポインタビットである。最大桁ビット（最も左側の
ビット）はＥＮＶポインタビットに対応し、一方最小桁
ビット（最も右側のビット）はＲＥＧポインタビットに
対応する。例えば、ステートマシンが状態１０にある場
合には、作業用セットはレジスタセット１からの環境レ
ジスタ、レジスタセット０からのデータレジスタを有し
ている。このステートマシンを駆動するために使用され
る入力信号はｉｓ＿ｆｎｓａｖｅ、ｉｓ＿ｆｒｓｔｏ
ｒ、ｉｓ＿ｆｎｓｔｅｎｖ、ｉｓ＿ｆｌｄｅｎｖ、ｉｓ
＿ｍａｔｃｈ、ｅｎｖ＿ｄｉｒｔｙ、ｒｅｇ＿ｄｉｒｔ
ｙである。信号ｉｓ＿ｆｎｓａｖｅ、ｉｓ＿ｆｒｓｔｏ
ｒ、ｉｓ＿ｆｎｓｔｅｎｖ、ｉｓ＿ｆｌｄｅｎｖはフェ
ッチ／デコード／発行ステージ１８から発生され、且つ
それらのうちの一つのみが一度に高状態（１）となるこ
とが可能である。信号ｉｓ＿ｍａｔｃｈは、スヌープレ
ジスタからのアドレスとＦＲＳＴＯＲ又はＦＬＤＥＮＶ
命令のうちの何れかのソースオペランドからのアドレス
との間でアドレスの一致が見つかったことを意味する。
信号ｅｎｖ＿ｄｉｒｔｙ及びｒｅｇ＿ｄｉｒｔｙはダー
ティビットステートマシンの現在の状態ビットである。

【００７７】ポインタビットステートマシンは、（１）
ＦＮＳＡＶＥ命令がデコードステージにおいて見つかる
か、又は（２）ＦＲＳＴＯＲ命令がデコードステージに
おいて見つかるかの何れかの場合に、状態からの遷移を
行う。又、オンチップイメージはＦＲＳＴＯＲが回復す
ることを意図した状態（信号ｉｓ＿ｍａｔｃｈによって
示される）を有しており且つオンチップイメージのメモ
リ内容が最後の状態保存操作以来修正されていないこと
（信号ｅｎｖ＿ｄｉｒｔｙ及びｒｅｇ＿ｄｉｒｔｙの両
方が低状態であることによって示される）を理解するこ
とが可能である。状態図（図１０）において、条件
（１）及び（２）は「ＯＲ」処理され、信号「ｓ」はそ
れが状態に関連しているものであることを示す。ポイン
タビットステートマシンは、更に、（３）ＦＮＳＴＥＮ
Ｖ命令がデコードステージにおいて見つかるか、又は
（４）ＦＬＤＥＮＶ命令がデコードステージにおいて見
つかる場合に、状態からの遷移を行う。オンチップイメ
ージはＦＬＤＥＮＶが回復することを意図した環境デー
タを有しており（信号ｉｓ＿ｍａｔｃｈによって示され
る）且つオンチップイメージのメモリ内容が最後の状態
保存以来修正されていないこと（信号ｅｎｖ＿ｄｉｒｔ
ｙが低状態にあることによって示される）が理解され
る。状態図（図１０）において、条件（３）及び（４）
が「ＯＲ」処理され、信号「ｅ」はそれが環境データに
関連しているものであることを示す。ステートマシン
は、その他の全ての場合においてはその元の状態に止ど
まる。状態遷移条件は図１０における各状態遷移円弧と
関連している。

【００７８】図９を参照すると、２ビットのダーティビ
ットステートマシンが示されておりこれについて以下に
説明する。図８のポインタステートマシンの場合におけ
るように、ＦＮＳＡＶＥ、ＦＲＳＴＯＲ、ＦＳＴＥＮ
Ｖ、ＦＬＤＥＮＶ命令は相互に排他的であり且つ単一の
時刻において一つのみがアクティブ即ち活性状態となる
ことが可能である。一般的に、ダーティビットがシャド
ー型作業用セットへ取付けられる。レジスタ１２２から
のＥＮＶダーティビット及び／又はレジスタ１２４から
のＲＥＧダーティビットがオン、即ちｓｅｔ＝１、即ち
１にセットされていると、対応する環境又はレジスタ情
報はメモリから検索されねばならない。例えば、ＥＮＶ
ダーティビット１２２が論理１であると、切換えられる
タスク用のＥＮＶはメモリから回復されねばならない。
ダーティビットレジスタ１２２，１２４における実際の
ビットは二つの理由の場合に論理１となる。即ち、
（１）該ビットがその使用を防止するために何らかの
「ｄｏｎ’ｔ ｃａｒｅ」インスタンスに対しｓｅｔ＝
１であり、且つ（２）実際のスヌープヒットが発生する
場合である。

【００７９】図９のダーティビットステートマシンはＦ
ＮＳＡＶＥ、ＦＲＳＴＯＲ、ＦＳＴＥＮＶ、ＦＬＤＥＮ
Ｖ命令の各々に対応する擬似コードを参照して前に説明
したプロセスの実現例を示している。ダーティビットス
テートマシンに対する「ｄｏｎ’ｔ ｃａｒｅ」状態の
多くは図９から削除されている。

【００８０】図９に示した最初の現在の状態の場合、レ
ジスタ１２２におけるＥＮＶダーティビット及びレジス
タ１２４におけるＲＥＧダーティビットはｓｅｔ＝０、
即ち０にセットされており、スヌープヒットが発生して
おらず且つ前の状態から保存した情報が修正されていな
いことを表わす。ＦＳＴＥＮＶ命令の場合、保存したＥ
ＮＶ情報のアドレスが一致するか否かは問題ではない。
なぜならば、回復される情報が存在しないからである。
ＣＰＵは、スヌープアドレスレジスタ１２０をＦＳＴＥ
ＮＶストアアドレスで上書きし、且つＥＮＶダーティビ
ットはオフを維持し、ＲＥＧダーティビットはターンオ
ンされてストアされているＥＮＶ情報から構成される新
たなオンチップイメージを形成する。ＦＬＤＥＮＶ命令
が実行されると、ＣＰＵはＦＬＤＥＮＶデータアドレス
をスヌープアドレスと比較し且つＥＮＶダーティビット
をルックアップする。ＥＮＶ及びＲＥＧダーティビット
は、（１）アドレス比較が一致であり且つＥＮＶダーテ
ィビットがオフ（０）である場合に、ターンオンされ
る。現在の状態はＥＮＶダーティビットがｓｅｔ＝０、
即ち０にセットされており、且つ一致が発生している
（ｉｓ＿ｍａｔｃｈ）であるから、ＥＮＶ及びＲＥＧダ
ーティビットの両方がｓｅｔ＝１、即ち１にセットされ
ている（１，１）。ＦＲＳＴＯＲ命令が実行されると、
ＣＰＵは回復命令内のデータアドレスをスヌープレジス
タ１２０内のアドレスと比較する。ＥＮＶ及びＲＥＧダ
ーティビットは、両方共、それらが両方共初期的にオフ
であり且つアドレスの一致が発生した場合に、次の状態
（１，１）へターンオンされる。上述した条件の何れも
が発生しない場合（ＥＬＳＥ）、変化は存在せず且つＥ
ＮＶ及びＲＥＧダーティビットの次の状態は（０，０）
に止どまる。

【００８１】ダーティビットの次の現在の状態は、ＥＮ
Ｖダーティビットがｓｅｔ＝０、即ち０にセットされ、
且つＲＥＧダーティビットがｓｅｔ＝１、即ち１にセッ
トされる場合であり、格納されたＲＥＧ状態が修正され
たことを表わす。この場合には、ＦＬＤＥＮＶ命令が発
生し且つアドレスの一致が存在しており、且つＥＮＶダ
ーティビットがオフ（０）である場合には、ＥＮＶ及び
ＲＥＧダーティビットは、両方共、次の状態へターンオ
ンされる（ｓｅｔ＝１）（１，１）。ＦＮＳＡＶＥ命令
の場合、アドレスの一致が発生するか否かは問題ではな
い。なぜならば、スヌープレジスタ１２０のアドレスは
ＦＮＳＡＶＥアドレスで上書きされるからである。ＥＮ
Ｖ及びＲＥＧダーティビットは、両方共、ターンオフさ
れ且つ新たなオフチップイメージが形成される。上述し
た条件のうちの何れもが満足されることがない場合に
は、ＥＮＶ及びＲＥＧダーティビットの現在の状態が
（０，１）である場合には、次の状態は現在の状態から
変化されることはなく且つ（０，１）に止どまる。

【００８２】ＥＮＶ及びＲＥＧダーティビットの現在の
状態が（１，１）であり且つＦＳＴＥＮＶ命令が実行さ
れると、ＣＰＵはスヌープレジスタ１２０をＦＳＴＥＮ
Ｖ命令からのストアアドレスで上書きする。ＥＮＶダー
ティビットがターンオフされ（０）且つＲＥＧダーティ
ビットがターンオンされる（１）。従って、次の状態は
ＥＮＶダーティビットがｓｅｔ＝０であり、ＲＥＧダー
ティビットがｓｅｔ＝１のままであり、即ち（０，１）
である。ＦＮＳＡＶＥ命令の場合、スヌープレジスタの
アドレスもＦＮＳＡＶＥ命令からのストアアドレスで上
書きされる。ＥＮＶ及びＲＥＧダーティビットはｓｅｔ
＝０とされ、即ち０にセットされる（０，０）。これら
の条件が満足されない場合（ＥＬＳＥ）、変化が発生す
ることはなく且つ次の状態は現在の状態と同一であり、
即ち（１，１）である。

【００８３】このダーティビットステートマシンにおい
ては三つの状態が存在しており、即ち状態００，状態０
１，状態１１である。これらの状態は、エンコードさ
れ、従ってエンコードされた状態ビットはダーティビッ
トである。最大桁ビット（最も左側のビット）はＥＮＶ
ダーティビットに対応しており、一方最小桁ビット（最
も右側のビット）はＲＥＧダーティビットに対応してい
る。例えば、ステートマシンが状態０１にある場合に
は、シャドー型セット内の環境レジスタは非ダーティで
あるとしてマーク付けがされ且つシャドー型セット内の
データレジスタファイルはダーティであるとしてマーク
付けがされる。該ステートマシンをドライブするために
使用される入力信号はｉｓ＿ｆｎｓａｖｅ、ｉｓ＿ｆｒ
ｓｔｏｒ、ｉｓ＿ｆｎｓｔｅｎｖ、ｉｓ＿ｆｌｄｅｎ
ｖ、ｉｓ＿ｍａｔｃｈである。信号ｉｓ＿ｆｎｓａｖ
ｅ、ｉｓ＿ｆｒｓｔｏｒ、ｉｓ＿ｆｎｓｔｅｎｖ、ｉｓ
＿ｆｌｄｅｎｖはフェッチ／デコード／発行ステージ１
８から発行され、且つそれらのうちの一つのみがある時
刻において高状態（１）であることが可能である。信号
ｉｓ＿ｍａｔｃｈは、スヌープレジスタからのアドレス
とＦＲＳＴＯＲ又はＦＬＤＥＮＶ命令のうちの何れかの
ソースオペランドからのアドレスとの間においてアドレ
スの一致が見出されることを意味する。

【００８４】ダーティビットステートマシンは、ＦＲＳ
ＴＯＲ又はＦＬＤＥＮＶ命令のうちの何れかがデコード
ステージにおいて見出され且つオンチップイメージがＦ
ＲＳＴＯＲ又はＦＬＤＥＮＶ命令のうちの何れかが回復
することを意図した状態又は環境データを有するもので
ある場合には、状態００から状態１１への遷移を行う。
環境ダーティビット及びレジスタダーティビットは、両
方共、高状態のマークが付けられて、シャドー型セット
が回復の後において有効なオンチップイメージを有する
ものではないことを示す。状態００から状態０１への遷
移は、ＦＳＴＥＮＶ命令がデコードステージにおいて見
つけられる場合に行われる。環境ダーティビットは低状
態のマークが付けられて、シャドー型セットからの環境
レジスタはオンチップイメージの一部であることを示
す。レジスタダーティビットは高状態であるとしてマー
クが付けられて、シャドー型セット内のレジスタファイ
ルがオンチップイメージの一部ではないことを示す。そ
うでない場合には、該ステートマシンは状態００のまま
に止どまる。

【００８５】ダーティビットステートマシンは、ＦＮＳ
ＡＶＥ命令がデコードステージにおいて見出される場合
に、状態１１から状態００への遷移を行う。環境ダーテ
ィビット及びレジスタダーティビットは、両方共、低状
態としてマークが付けられ、シャドー型セット内の環境
レジスタ及びレジスタファイルの両方共オンチップイメ
ージの一部であることを意味する。状態１１から状態０
１への遷移は、ＦＳＴＥＮＶ命令がデコードステージに
おいて見出される場合に行われる。環境ダーティビット
は、低状態であるとしてマークが付けられて、シャドー
型セットからの環境レジスタがオンチップイメージの一
部であることを意味する。レジスタダーティビットは、
高状態であるとしてマークが付けられて、シャドー型セ
ット内のレジスタファイルがオンチップイメージの一部
でないことを意味する。そうでない場合には、状態マシ
ンは状態１１に止どまる。

【００８６】ダーティビットステートマシンは、ＦＮＳ
ＡＶＥ命令がデコードステージにおいて見出される場合
に、状態０１から状態００への遷移を行う。環境ダーテ
ィビット及びレジスタダーティビットは、両方共、低状
態としてマークが付けられて、シャドー型セットからの
環境レジスタ及びレジスタファイルが両方共オンチップ
イメージの一部であることを意味する。状態０１から状
態１１への遷移は、ＦＬＤＥＮＶ命令がデコードステー
ジにおいて見出され且つオンチップイメージがＦＬＤＥ
ＮＶが回復することを意図した環境データを包含するも
のである場合に発生する。環境ダーティビット及びレジ
スタダーティビットは、両方共、高状態であるとしてマ
ークが付けられて、シャドー型セットが有効なオンチッ
プイメージを有するものではないことを意味する。そう
でない場合には、ステートマシンは状態０１に止どま
る。

【００８７】図１０を参照すると、図８のポインタビッ
トステートマシンに対する状態線図が示されている。四
つの可能なポインタビット状態のうちの各々が示されて
おり、第一キャラクタはレジスタ１２１におけるＥＮＶ
ポインタを表わしており且つ第二キャラクタはレジスタ
１２３におけるＲＥＧポインタを表わしている。例え
ば、状態（０，０）は、ＥＮＶポインタ及びＲＥＧポイ
ンタが、両方共、ｓｅｔ＝０、即ち０にセットされてお
り、従ってレジスタセット０が作業用セットであること
を表わしている。状態（１，１）は、レジスタセット１
が作業用セットであることを表わしている。なぜなら
ば、ＥＮＶ及びＲＥＧポインタは、両方共、ＥＮＶレジ
スタ１０２及びＲＥＧレジスタ１０１を参照するからで
ある。状態（１，０）は、作業用セットがＥＮＶレジス
タ１０２及びＲＥＧ１１１、又はレジスタセット１及び
０の組合わせを包含していることを意味している。同様
に、状態（０，１）は、ＥＮＶレジスタ１１２及びＲＥ
Ｇ１０１を有しており、従ってレジスタ１及び０の組合
せは作業用セットとして指定される。

【００８８】図１０の状態線図において使用した三つの
信号は以下のように定義される。（ｓ）命令がＦＮＳＡ
ＶＥであり且つＦＲＳＴＯＲ命令アドレスがスヌープレ
ジスタアドレスと一致し且つＥＮＶ及びＲＥＧダーティ
ビットが、両方共、オフである場合には、｛ｉｓ＿ｆｎ
ｓａｖｅ‖（ｉｓ＿ｆｒｓｔｏｒ＆＆ｉｓ＿ｍａｔｃｈ
＆＆！ｅｎｖ＿ｄｉｒｔｙ＆＆！ｒｅｇ＿ｄｉｒｔ
ｙ）｝；（ｅ）命令がＦＮＳＴＥＮＶであり且つＦＬＤ
ＥＮＶ命令アドレスがスヌープレジスタアドレスと一致
し且つＥＮＶダーティビットがオフである場合には、
｛ｉｓ＿ｆｎｓｔｅｎｖ‖（ｉｓ＿ｆｌｄｅｎｖ＆＆ｉ
ｓ＿ｍａｔｃｈ＆＆！ｅｎｖ＿ｄｉｒｔｙ）｝；（ｒ）
関数（ｓ）及び（ｒ）の結果が０である場合には、｛！
（ｓ‖ｅ）｝であり、且つ状態における変化は発生しな
い。

【００８９】図１０の状態線図から理解されるように、
ＦＮＳＡＶＥ命令及び対応するＦＲＳＴＯＲ命令は、信
号内に実施化されており、ＥＮＶ及びＲＥＧポインタビ
ットの両方をして状態を変化させる。例えば、状態
（０，０）は、信号（ｓ）が印加される場合に、状態
（１，１）へ変化する。又、信号（ｓ）が印加される場
合に、状態（１，１）は状態（０，０）へ変化する。同
様に、信号（ｓ）に応答して、状態（０，１）は状態
（１，０）となり且つ状態（１，０）は状態（０，１）
となる。前述したように、ＦＮＳＡＶＥ命令及びＦＲＳ
ＴＯＲ命令はＥＮＶレジスタ及びＲＥＧレジスタファイ
ルの両方を保存及び回復させ、従ってＥＮＶ及びＲＥＧ
ポインタビットの両方は、これらの命令に応答して状態
を変化させねばならない。

【００９０】しかしながら、ＦＮＳＴＥＮＶ及びＦＬＤ
ＥＮＶ命令は、ＥＮＶ状態情報をストア（格納）し且つ
ロードするに過ぎない。従って、ＥＮＶポインタビット
のみが信号（ｅ）の印加に応答して状態を変化させる。
図１０から、信号（ｅ）に応答して、状態（１，１）が
状態（０，１）となり且つ状態（０，１）が状態（１，
１）へリターンすることを理解することが可能である。
又、信号（ｅ）が印加される場合に、状態（０，０）は
状態（１，０）となる。同様に、信号（ｅ）は状態
（１，０）をして状態（０，０）とさせる。信号（ｅ）
が使用される各場合において、ＦＮＳＴＥＮＶ及びＦＬ
ＤＥＮＶ命令は、レジスタ１２１における第一ポインタ
ビット（ＥＮＶ）のみを変化させ、一方レジスタ１２３
内のＲＥＧポインタビットは一定の状態を維持する。全
ての場合において、信号（ｒ）はＥＮＶ及びＲＥＧポイ
ンタビットの状態において変化を発生させることはな
い。

【００９１】図１１を参照すると、図９のダーティビッ
トステートマシンを表わす状態線図が示されている。三
つの可能な状態が示されており、即ち（０，０）、
（０，１）、（１，１）が示されている。状態（０，
０）から状態（１，１）へ状態を変化させるためには、
該ステートマシンは、ＦＲＳＴＯＲ又はＦＬＤＥＮＶの
何れかのエンコードされたアドレスとスヌープアドレス
レジスタ１２０におけるアドレスとの間に一致が存在す
ることを決定する｛ｉｓ＿ｍａｔｃｈ＆＆（ｉｓ＿ｆｒ
ｓｔｏｒ‖ｉｓ＿ｆｌｄｅｎｖ）｝。この場合には、Ｅ
ＮＶ及びＲＥＧダーティビットは、両方共、１にセット
される。状態（１，１）から状態（０，０）への状態変
化は、その命令がＦＮＳＡＶＥ（ｉｓ＿ｆｎｓａｖｅ）
であることが判別される場合に発生する。

【００９２】ＦＬＤＥＮＶ命令内のアドレス及びレジス
タ１２０内のスヌープアドレスが一致する場合（ｉｓ＿
ｆｌｄｅｎｖ＆＆ｉｓ＿ｍａｔｃｈ）に、状態（０，
１）から状態（１，１）への状態が変化する。状態
（１，１）から状態（０，１）への状態変化は、ＦＮＳ
ＴＥＮＶ命令（ｉｓ＿ｆｎｓｔｅｎｖ）が実行される場
合に発生する。保存命令（ｉｓ＿ｆｎｓａｖｅ）が発生
すると状態（０，１）は状態（０，０）となり、一方ス
トア環境命令が実行されると（ｉｓ＿ｆｎｓｔｅｎ
ｖ）、状態が（０，０）から（０，１）へ変化する。

【００９３】状態（０，０）は、命令がストア環境（Ｆ
ＮＳＴＥＮＶ）であり且つ対応する回復命令又はロード
環境命令（ＦＲＳＴＯＲ，ＦＬＤＥＮＶ）のうちの何れ
かにおいてエンコードされているアドレスがスヌープレ
ジスタ内のアドレスと一致する場合｛！（ｉｓ＿ｆｎｓ
ｔｅｎｖ‖（ｉｓ＿ｍａｔｃｈ＆＆（ｉｓ＿ｆｒｓｔｏ
ｒ‖ｉｓ＿ｆｌｄｅｎｖ）））｝である場合に維持され
る。

【００９４】命令が保存状態又は保存環境命令（ＦＮＳ
ＡＶＥ又はＦＮＳＴＥＮＶ）、即ち｛！（ｉｓ＿ｆｎｓ
ａｖｅ‖ｉｓ＿ｆｎｓｔｅｎｖ）｝である場合に、状態
（１，１）は不変のままに止どまる。

【００９５】最後に、保存命令が実行中であり（ＦＮＳ
ＡＶＥ）及びロード環境（ＦＬＤＥＮＶ）命令内のエン
コードされているアドレスがスヌープレジスタ１２０内
のアドレスと一致する場合、即ち｛！（ｉｓ＿ｆｎｓａ
ｖｅ‖（ｉｓ＿ｆｌｄｅｎｖ＆＆ｉｓ＿ｍａｔｃ
ｈ））｝である場合に、状態（０，１）は不変のままで
ある。

【００９６】本発明を実現するマイクロプロセサの動作
の幾つかの例について以下に説明する。これらの例示的
な場合においては、プログラマはインテルアーキテクチ
ャのメモリスタックモデルに従うことが必要ではないこ
とに注意すべきである。メモリスタックモデルの下にお
いては、命令ＦＮＳＡＶＥ／ＦＲＳＴＯＲ又はＦＮＳＴ
ＥＮＶ／ＦＬＤＥＮＶは対であるように思われる。最も
内側のストア即ち格納部は、常に、ストアアドレスから
のロード検索データによって追従される。

【００９７】これらの例においては、以下の表記法が適
用される。即ち、（１）スヌープアドレスレジスタに対
してＳｎｏｏｐ Ｒｅｇ．；（２）ＥＮＶポインタに対
してＥＮＶ ｐｔｒ；（３）ＥＮＶダーティビットに対
してＥＮＶ ｄｒｔ；（４）ＲＥＧポインタに対してＲ
ＥＧ ｐｔｒ；（５）ＲＥＧダーティビットに対してＲ
ＥＧ ｄｒｔ；（６）発生事象は、このランにおいて何
かが発生した場合に、そのＳｎｏｏｐ Ｒｅｇ．、ＥＮ
Ｖ ｐｔｒなどに対する結果が対応する行上に記録さ
れ；（７）メモリからのロードは、ロードされているイ
メージの供給源を表わし、「Ｎｏ」は、そのイメージが
内部プライベートレジスタ（シャドー型レジスタセット
から回復）からロードされたものであることを意味し且
つ「Ｙｅｓ」はそのイメージがメモリからロードされた
ものであることを意味し；（８）「Ｘ」は、その値が
「ｄｏｎ’ｔ ｃａｒｅ」であることを意味し；（９）
〔アドレス〕は、〔〕内側の記号がアドレスであること
を意味する。

【００９８】最初の例は、前に説明したメモリスタック
モデルに続くものである。

【００９９】例１

【０１００】

【数６】

【０１０１】この例においては、回復命令（ｆｒｓｔｏ
ｒ〔Ａ〕）が、内部プライベートレジスタＥＮＶ及びＲ
ＥＧ（現在再開中である前のタスクの状態を維持してい
たシャドー型セット）からの浮動小数点状態をロードす
る。両方のダーティビットがｆｒｓｔｏｒ〔Ａ〕によっ
てターンオンされる（ｓｅｔ＝１）。しかしながら、ア
ドレスＢ（ｆｒｓｔｏｒ〔Ｂ〕）を包含する回復命令
は、メモリから浮動小数点状態をロードする。なぜなら
ば、メモリ内のＲＥＧイメージは修正されているからで
ある（スヌープヒット）。ｆｒｓｔｏｒ〔Ｂ〕命令は、
メモリからのイメージをロードするので、円形状のバッ
ファを前進させるものではない。

【０１０２】次の例もメモリスタックモデルに従うもの
である。

【０１０３】例２

【０１０４】

【数７】

【０１０５】この場合には、ロード環境命令「ｆｌｄｅ
ｎｖ〔Ａ〕」が、オンチップイメージの内部プライベー
トレジスタからの浮動小数点環境をロードする（ＥＮ
Ｖ）。アドレスＢに対しての中間のストア環境命令が存
在していたので、ロード環境命令（ｆｌｄｅｎｖ
〔Ｂ〕）は、又、オンチップイメージのプライベート内
部レジスタからの浮動小数点環境をロードすることも可
能である。

【０１０６】３番目の例はメモリスタックモデルに従う
ものではなく且つ連続的なセーブ及びロード命令が許容
される。

【０１０７】例３

【０１０８】

【数８】

【０１０９】尚、この例においては、アドレスＢに対す
るストア環境（ｆｎｓｔｅｎｖ〔Ｂ〕）が実行される時
までに、作業用セットはレジスタセット１のＥＮＶ及び
レジスタセット０のＲＥＧファイルである。従って、オ
ンチップイメージは、レジスタセット０のＥＮＶレジス
タと、シャドー型セットに対応するレジスタ１に対する
ＲＥＧファイルの反対の組合わせである。オンチップイ
メージ／シャドー型セットのＥＮＶレジスタ（セット０
のＥＮＶレジスタ）は、ストア環境命令（ｆｓｔｅｎｖ
〔Ｂ〕）が実行された後にダーティであるとしてマーク
付けがされる。レジスタセット１のＲＥＧファイルは、
修正されないまま止どまる。なぜならば、それは、スト
ア環境命令ＦＳＴＥＮＶによって影響を受けることはな
く且つアドレスＡに対する保存命令（ｆｎｓａｖｅ
〔Ａ〕）に起因して発生したオンチップイメージの一部
を維持するからである。従って、ｆｒｓｔｏｒ〔Ｂ〕命
令は、アドレスの一致が存在する場合であっても、メモ
リから浮動小数点状態を再ロードせねばならず、即ち、
それは、ＲＥＧファイルのオンチップイメージが前のｆ
ｎｓａｖｅ〔Ａ〕命令によって制御され且つその後のｆ
ｓｔｅｎｖ命令がＲＥＧファイルに影響を与えることが
ないものであるから、メモリから再ロードせねばならな
い。

【０１１０】例４は、メモリスタックモデルに従うもの
ではなく、且つ連続的保存／格納命令の可能性に対処す
るものである。

【０１１１】例４

【０１１２】

【数９】

【０１１３】この場合には、ロード環境命令（ｆｌｄｅ
ｎｖ〔Ａ〕）は、保存命令（ｆｎｓａｖｅ〔Ａ〕）によ
って前に保存されたＥＮＶイメージを再ロードすること
を試みる。このロード環境命令は、ＣＰＵ内部プライベ
ートレジスタ（オンチップイメージ）からＥＮＶイメー
ジを得ることが可能である。ｆｌｄｅｎｖ〔Ａ〕命令に
続いて、作業用セットがレジスタセット０からのＥＮＶ
レジスタとレジスタセット１からのＲＥＧファイルとに
よって構成される。保存命令ｆｎｓａｖｅ〔Ａ〕のＥＮ
Ｖオンチップイメージは作業用セットのＥＮＶレジスタ
とオーバーラップする。従って、その後の浮動小数点命
令がアドレスＡにおける保存命令（ｆｎｓａｖｅ
〔Ａ〕）のＥＮＶオンチップイメージを変更させる可能
性がある（それの作業用セットとのオーバーラップに起
因して）。従って、回復命令（ｆｒｓｔｏｒ〔Ａ〕）は
プログラムの一体性即ち信頼性を確保するために状態イ
メージをメモリからロードする。

【０１１４】理解されるように、本発明は、浮動小数点
保存及び回復命令を効率的に取扱うシステム及び方法を
提供している。命令レベルにおいて、ＭＭＸ命令を何ら
悪影響を発生することなしにＦＮＳＡＶＥ、ＦＲＳＴＯ
Ｒ、ＦＮＳＴＥＮＶ、ＦＬＤＥＮＶ命令と混合させるこ
とが可能である。本発明は、ＦＮＳＡＶＥ、ＦＲＳＴＯ
Ｒ、ＦＮＳＴＥＮＶ、ＦＬＤＥＮＶ命令を、それらが浮
動小数点状態及び環境に従って使用されていたのと正確
に同一の態様でＭＭＸ状態（環境及びレジスタファイ
ル）及び環境情報を保存／回復するために使用すること
が可能であることを意図している。従って、本発明は、
異なる文脈間のタスク切換え（ＭＭＸ及び浮動小数点）
及び単一の文脈内におけるタスク切換え（ＭＭＸ又は浮
動小数点文脈内における異なるタスク）に対して適用可
能である。

【０１１５】浮動小数点命令とＭＭＸ命令との間の迅速
なスイッチング即ち切換えは、コンピュータ業界が直面
している比較的新たな問題である。本発明の好適実施例
は、この問題を前述したようにして対処している。しか
しながら、当業者は、ソフトウエアベンダがＭＭＸ命令
を使用するアプリケーションを開発すると、その他の問
題が発生する場合があることを理解している。本発明の
技術的範囲は、第一の文脈から第二の文脈への切換え又
はその逆の場合においてシステム性能を改善することが
可能である任意の場合を包含することを意図している。

【０１１６】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】 本発明の好適実施例を実現することの可能な
例示的マイクロプロセサを示した概略ブロック図。

【図２】 図１のマイクロプロセサの浮動小数点ユニッ
トを示した概略ブロック図。

【図３】 浮動小数点レジスタ及び浮動小数点環境を包
含する浮動小数点状態を示した概略ブロック図。

【図４】 ＦＰＲ、環境、スヌープアドレスレジスタ、
ダーティ及びポインタビットレジスタを包含する本発明
のデュアルレジスタセットを示した概略図。

【図５】 ＦＳＴＥＮＶ命令が処理された場合の作業用
セットレジスタ、シャドー型セット及びメモリの間の関
係を示した概略ブロック図。

【図６】 ＦＮＳＡＶＥ命令が実行された場合の作業用
セット、シャドー型セット、メモリの間の関係を示した
概略ブロック図。

【図７】 作業用セットがレジスタセット０又は１の何
れかからの環境及びレジスタセット１又は０の他方から
のレジスタファイルを有することが可能な本発明の好適
実施例を示した概略ブロック図。

【図８】 ポインタビットを制御するためのステートマ
シンを定義するステートマシンテーブルを示した概略
図。

【図９】 ダーティビットを制御するためのメカニズム
を提供する別のステートマシンテーブルを示した概略
図。

【図１０】 ポインタビットを制御するためのメカニズ
ムの状態線図。

【図１１】 ダーティビットの状態をどの様にして制御
するかを示した別の状態線図。

【符号の説明】

１０ マイクロプロセサ １１ バスインターフェースユニット（ＢＩＵ） １２ システムバス １３ メインメモリ １５ Ｌ１命令キャッシュ １６ データキャッシュ １７ 分岐ターゲットバッファ １８ 命令フェッチ／デコードユニット １９ 命令プリフェッチバッファ ２０ ＦＰＵ（浮動小数点ユニット） ２１ 整数ユニット ２２ ロード／ストアユニット ２３ 入力／出力装置 ２７ 実行ユニット ５１ 浮動小数点／ＭＭＸデコードユニット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイビッド ウォン アメリカ合衆国， カリフォルニア 92128， サン ディエゴ， ワールド トレード ドライブ 12035， ナンバー ４

Claims (20)

【特許請求の範囲】
1. 【請求項１】 データ処理装置において、 第一レジスタセット又は第二レジスタセットのうちの一
   つを作業用レジスタセットとして指定する手段、 前記第一レジスタセットが前記作業用レジスタセットと
   して指定されている場合に前記第一レジスタセットを使
   用して第一タスクを実施する手段、 第二タスクへ切換えられると前記第一タスクに対応する
   第一状態情報を前記第一レジスタセット内に維持する手
   段、 前記第一状態情報が修正されるか否かを決定する手段、 前記第一状態情報が修正されていない場合に前記第二タ
   スクから前記第一タスクへの切換え時に前記第一レジス
   タセットから前記第一状態情報を回復する手段、を有す
   ることを特徴とするデータ処理装置。
2. 【請求項２】 請求項１において、更に、前記第二レジ
   スタセットが前記作業用レジスタセットとして指定され
   ている場合に、前記第二レジスタセットを使用して前記
   第二タスクを実施する手段を有していることを特徴とす
   るデータ処理装置。
3. 【請求項３】 請求項２において、前記第一レジスタセ
   ットが第一環境レジスタ及び第一レジスタファイルを有
   しており、且つ前記第二レジスタセットが第二環境レジ
   スタ及び第二レジスタファイルを有していることを特徴
   とするデータ処理装置。
4. 【請求項４】 請求項３において、前記指定する手段
   が、前記作業用レジスタセットをして、前記第一環境レ
   ジスタ又は前記第二環境レジスタのうちの一つと、前記
   第一レジスタファイル又は前記第二レジスタファイルの
   うちの一つとの任意の組合わせを包含させる手段を有し
   ていることを特徴とするデータ処理装置。
5. 【請求項５】 請求項４において、前記決定する手段
   が、前記第一環境レジスタ、前記第二環境レジスタ、前
   記第一レジスタファイル及び前記第二レジスタファイル
   のうちの何れか一つに含まれる情報が修正されているこ
   とを表示する手段を有していることを特徴とするデータ
   処理装置。
6. 【請求項６】 請求項５において、前記指定する手段
   が、更に、 前記第一環境レジスタ又は前記第二環境レジスタが前記
   作業用レジスタセット内に含まれているか否かを指定す
   る環境ポインタビットを格納する環境ポインタレジスタ
   と、 前記第一レジスタファイル又は前記第二レジスタファイ
   ルが前記作業用レジスタセット内に含まれているか否か
   を指定するレジスタポインタビットを格納するレジスタ
   ファイルポインタレジスタと、を有することを特徴とす
   るデータ処理装置。
7. 【請求項７】 請求項６において、前記決定する手段
   が、更に、 前記第一環境レジスタ又は前記第二環境レジスタのうち
   の一方が修正されているか否かを表示する環境ダーティ
   ビットを格納する環境ダーティビットレジスタと、 前記第一レジスタファイル又は前記第二レジスタファイ
   ルのうちの一方が修正されているか否かを表示するレジ
   スタダーティビットを格納するレジスタファイルダーテ
   ィビットレジスタと、を有することを特徴とするデータ
   処理装置。
8. 【請求項８】 請求項７において、前記維持する手段
   が、 前記第一レジスタセットの状態のオンチップイメージと
   して前記第一状態情報を格納する手段、 前記第一状態情報をメモリ内に格納する手段、を有する
   ことを特徴とするデータ処理装置。
9. 【請求項９】 請求項８において、前記回復する手段
   が、前記第一レジスタセット内の前記第一状態情報が修
   正されている場合に、前記第一状態情報を前記メモリか
   らローディングする手段を有していることを特徴とする
   データ処理装置。
10. 【請求項１０】 請求項９において、前記第一タスクが
    浮動小数点演算を包含しており且つ前記第二タスクがマ
    ルチメディア演算を包含していることを特徴とするデー
    タ処理装置。
11. 【請求項１１】 データ処理装置上で実現される第一タ
    スクと第二タスクとの間の切換えを行う方法において、 第一レジスタセット又は第二レジスタセットのうちの一
    方を作業用レジスタセットとして指定し、 前記第一レジスタセットが前記作業用レジスタセットと
    して指定されている場合に前記第一レジスタセットを使
    用して前記第一タスクを実施し、 前記第二タスクへの切換え時に、前記第一タスクに対応
    する第一状態情報を前記第一レジスタセット内に維持
    し、 前記第一状態情報が修正されているか否かを決定し、 前記第一状態情報が修正されていない場合に、前記第二
    タスクから前記第一タスクへの切換え時に前記第一レジ
    スタセットから前記第一状態情報を回復する、上記各ス
    テップを有することを特徴とする方法。
12. 【請求項１２】 請求項１１において、更に、前記第二
    レジスタセットが前記作業用レジスタセットとして指定
    されている場合に、前記第二レジスタセットを使用して
    前記第二タスクを実施するステップを有していることを
    特徴とする方法。
13. 【請求項１３】 請求項１２において、前記第一レジス
    タセットが第一環境レジスタ及び第二レジスタファイル
    を有しており、且つ前記第二レジスタセットが第二環境
    レジスタ及び第二レジスタファイルを有していることを
    特徴とする方法。
14. 【請求項１４】 請求項１３において、前記指定するス
    テップが、前記作業用レジスタセットをして、前記第一
    環境レジスタ又は前記第二環境レジスタのうちの一方
    と、前記第一レジスタファイル又は前記第二レジスタフ
    ァイルのうちの一方との任意の組合わせを包含させるス
    テップを有していることを特徴とする方法。
15. 【請求項１５】 請求項１４において、前記決定するス
    テップが、前記第一環境レジスタ、前記第二環境レジス
    タ、前記第一レジスタファイル及び前記第二レジスタフ
    ァイルのうちの何れか一つに含まれる情報が修正されて
    いるか否かを表示するステップを有していることを特徴
    とする方法。
16. 【請求項１６】 請求項１５において、前記指定するス
    テップが、更に、 前記第一環境レジスタ又は前記第二環境レジスタの何れ
    かが前記第一作業用レジスタセット内に含まれているこ
    とを指定する環境ポインタビットを環境ポインタレジス
    タ内に格納し、 前記第一レジスタファイル又は前記第二レジスタファイ
    ルの何れかが前記作業用レジスタセット内に含まれてい
    ることを指定するレジスタポインタビットをレジスタフ
    ァイルポインタレジスタ内に格納する、上記各ステップ
    を有することを特徴とする方法。
17. 【請求項１７】 請求項１６において、前記決定するス
    テップが、更に、 前記第一環境レジスタ又は前記第二環境レジスタのうち
    の一方が修正されているか否かを表示する環境ダーティ
    ビットを環境ダーティビットレジスタ内に格納し、 前記第一レジスタファイル又は前記第二レジスタファイ
    ルのうちの一方が修正されているか否かを表示するレジ
    スタダーティビットをレジスタファイルダーティビット
    レジスタ内に格納する、上記各ステップを有することを
    特徴とする方法。
18. 【請求項１８】 請求項１７において、前記維持するス
    テップが、前記第一レジスタセットの状態のオンチップ
    イメージとして前記第一状態情報を格納するステップを
    有していることを特徴とする方法。
19. 【請求項１９】 請求項１８において、前記第一タスク
    が浮動小数点演算を包含しており且つ前記第二タスクが
    マルチメディア演算を包含していることを特徴とする方
    法。
20. 【請求項２０】 少なくとも第一タスクと第二タスクと
    を実行するデータ処理システムにおいて、 浮動小数点実行ユニットを包含するプロセサが設けられ
    ており、前記浮動小数点実行ユニットは、第一レジスタ
    セットと第二レジスタセットとを有しており、前記レジ
    スタセットの各々は互いに同一であり、 前記第一レジスタセット又は前記第二レジスタセットの
    うちの一方を作業用レジスタセットとして指定する手段
    が設けられており、前記第一レジスタセット又は第二レ
    ジスタセットのうちの作業用レジスタセットとして指定
    されていないものをシャドー型レジスタセットとして指
    定し、 前記第一レジスタセットが前記作業用レジスタセットと
    して指定されている場合に前記第一レジスタセットを使
    用して前記第一タスクを実施し、 前記第二タスクへの切換え時に、前記シャドー型レジス
    タセットとして指定されている前記第一レジスタセット
    内に前記第一タスクに対応する第一状態情報を維持し、 前記第二レジスタセットが前記作業用レジスタセットと
    して指定されている場合に前記第二レジスタセットを使
    用して第二タスクを実施し、 前記第一タスクへの切換え時に前記シャドー型レジスタ
    セットとして指定されている前記第二レジスタセット内
    に前記第二タスクに対応する第二状態情報を維持し、 前記第一状態情報が修正されているか否かを決定し、 前記第一状態情報が修正されていない場合に前記第二タ
    スクから前記第一タスクへの切換え時に前記第一レジス
    タセットから前記第一状態情報を回復し、 前記第二状態情報が修正されているか否かを決定し、 前記第二状態情報が修正されていない場合に前記第一タ
    スクから前記第二タスクへの切換え時に前記第二レジス
    タセットから前記第二状態情報を回復する、ことを特徴
    とするデータ処理システム。